JP2014143639A - 逐次比較型ad変換器及び逐次比較型ad変換方法 - Google Patents
逐次比較型ad変換器及び逐次比較型ad変換方法 Download PDFInfo
- Publication number
- JP2014143639A JP2014143639A JP2013012146A JP2013012146A JP2014143639A JP 2014143639 A JP2014143639 A JP 2014143639A JP 2013012146 A JP2013012146 A JP 2013012146A JP 2013012146 A JP2013012146 A JP 2013012146A JP 2014143639 A JP2014143639 A JP 2014143639A
- Authority
- JP
- Japan
- Prior art keywords
- conversion data
- conversion
- data
- successive approximation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0687—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using fault-tolerant coding, e.g. parity check, error correcting codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】近似値より大きい上側の変換用データと前記近似値より小さい下側の変換用データそれぞれを順にアナログ化して変換電圧とし、入力電圧とそれぞれの変換電圧との差電圧をサンプル・ホールドし、差電圧から入力電圧と上側の変換用データと下側の変換用データそれぞれの変換電圧との大小を比較した第1及び第2の比較結果を出力し、第1及び第2の比較結果に応じて近似値を変更すると共に、変更した近似値に基づいて次の上側の変換用データと下側の変換用データを変更し、変更した次の上側の変換用データと下側の変換用データをDA変換部に供給してサンプル・ホールドと比較と変更を繰り返して出力する逐次比較型AD変換器で、次の上側と下側の変換用データを出力する順序を、第1及び第2の比較結果と前回の上側と下側の変換用データを出力する順序に応じて決定する。
【選択図】図1
Description
外部からの入力電圧と前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との差電圧をサンプル・ホールドするサンプル・ホールド部(21)と、
前記サンプル・ホールド部の出力する前記差電圧から前記入力電圧と前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との大小を比較した第1及び第2の比較結果を出力する比較部(22,23A,23B)と、
前記第1及び第2の比較結果に応じて前記近似値を変更すると共に、変更した近似値に基づいて次の上側の変換用データと下側の変換用データを変更する演算部(24)とを有し、
前記演算部で変更した次の上側の変換用データと下側の変換用データを前記DA変換部に供給して前記サンプル・ホールドと前記比較と前記変更を繰り返し、最終的に変更した近似値をAD変換データとして出力する逐次比較型AD変換器であって、
前記演算部は、前記次の上側の変換用データと前記下側の変換用データを出力する順序を、前記第1及び第2の比較結果と前回の前記上側の変換用データと前記下側の変換用データを出力する順序に応じて決定する。
前記第1及び第2の比較結果が共に前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より小さいことを示し前回の順序が前記上側の変換用データを先に出力している場合には、次の順序を前記上側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果の少なくとも一方が前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より大きいことを示し前回の順序が前記上側の変換用データを先に出力している場合には、次の順序を前記下側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果の少なくとも一方が前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より小さいことを示し前回の順序が前記下側の変換用データを先に出力している場合には、次の順序を前記上側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果が共に前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より大きいことを示し前回の順序が前記下側の変換用データを先に出力している場合には、次の順序を前記下側の変換用データを先に出力するように決定することを特徴とする逐次比較型AD変換器。
前記DA変換部(25)は、前記上側の変換用データと前記下側の変換用データの代りに、前記近似値をアナログ化して変換電圧として出力し、
前記サンプル・ホールド部(21)は、前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との差電圧の代りに、前記入力電圧と前記近似値の前記変換電圧との差電圧をサンプル・ホールドし、
前記比較部(22,23A,23B)は、前記第1及び第2の比較結果を出力する代りに、前記入力電圧と前記近似値の前記変換電圧との大小を比較した第3の比較結果を出力し、
前記演算部(24)は、前記第1及び第2の比較結果の代りに、前記第3の比較結果に応じて前記近似値を変更する。
前記演算部で変更した次の上側の変換用データと下側の変換用データを前記DA変換部に供給して前記サンプル・ホールドと前記比較と前記変更を複数回繰り返し、変更された近似値を平均化して用いる。
外部からの入力電圧と前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との差電圧をサンプル・ホールドし、
前記サンプル・ホールド部の出力する前記差電圧から前記入力電圧と前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との大小を比較した第1及び第2の比較結果を出力し、
前記第1及び第2の比較結果に応じて前記近似値を変更すると共に、変更した近似値に基づいて次の上側の変換用データと下側の変換用データを変更し、
前記演算部で変更した次の上側の変換用データと下側の変換用データを前記DA変換部に供給して前記サンプル・ホールドと前記比較と前記変更を繰り返し、最終的に変更した近似値をAD変換データとして出力する逐次比較型AD変換方法であって、
前記次の上側の変換用データと前記下側の変換用データを出力する順序を、前記第1及び第2の比較結果と前回の前記上側の変換用データと前記下側の変換用データを出力する順序に応じて決定する。
前記第1及び第2の比較結果の少なくとも一方が前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より大きいことを示し前回の順序が前記上側の変換用データを先に出力している場合には、次の順序を前記下側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果の少なくとも一方が前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より小さいことを示し前回の順序が前記下側の変換用データを先に出力している場合には、次の順序を前記上側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果が共に前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より大きいことを示し前回の順序が前記下側の変換用データを先に出力している場合には、次の順序を前記下側の変換用データを先に出力するように決定する。
前記上側の変換用データと前記下側の変換用データの代りに、前記近似値をアナログ化して変換電圧として出力し、
前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との差電圧の代りに、前記入力電圧と前記近似値の前記変換電圧との差電圧をサンプル・ホールドし、
前記第1及び第2の比較結果を出力する代りに、前記入力電圧と前記近似値の前記変換電圧との大小を比較した第3の比較結果を出力し、
前記第1及び第2の比較結果の代りに、前記第3の比較結果に応じて前記近似値を変更する。
前記演算部で変更した次の上側の変換用データと下側の変換用データを前記DA変換部に供給して前記サンプル・ホールドと前記比較と前記変更を複数回繰り返し、変更された近似値を平均化して用いる。
図1に本発明の逐次比較型AD変換器の一実施形態の回路構成図を示す。図1において、入力端子20にはアナログ電圧Vinが入来する。サンプル・ホールド回路21は基準電圧Vrefを基準として、アナログ入力電圧Vin又はアナログ電圧VinとDAコンバータ(DAC)25の出力電圧の差電圧をサンプル・ホールドする。
図8A及び図8Bに逐次比較レジスタ及び演算部24が実行する逐次比較処理の第1実施形態のフローチャートを示す。図8Aにおいて、逐次比較レジスタ及び演算部24はステップS1でi=1,ORDER1=1として変換を開始し、ステップS2でアナログ入力電圧Vinのサンプリングを開始し、ステップS3でサンプリングを終了する。逐次比較レジスタ及び演算部24はステップS4で比較を開始する。
図14A及び図14B及び図14Cに逐次比較レジスタ及び演算部24が実行する逐次比較処理の第2実施形態のフローチャートを示す。この実施形態では変換する12ビットのデジタルデータの上位m(mはn以下で例えば6)ビットについては比較点が2点の冗長判定を行い、下位(12−m)ビットについて比較点が1点の従来型判定を行う。
図15A及び図15B及び図15C及び図15Dに逐次比較レジスタ及び演算部24が実行する逐次比較処理の第3実施形態のフローチャートを示す。この実施形態では変換する12ビットのデジタルデータの上位mビットの冗長判定を行った後、冗長判定のSARを用いて下位(12−m)ビットについて冗長判定をx(xは例えば4)回だけ繰り返し平均化することにより、冗長判定の精度を向上させている。
図17に本発明の逐次比較型AD変換器の一実施形態の変形例の回路構成図を示す。図17において、入力端子20にはアナログ電圧Vinが入来する。サンプル・ホールド回路21は基準電圧Vrefを基準として、アナログ入力電圧Vin又はアナログ電圧VinとDAコンバータ25の出力電圧の差電圧をサンプル・ホールドする。
21 サンプル・ホールド回路
22 コンパレータ
23A,23B ラッチ回路
24 逐次比較レジスタ及び演算部
25 DAコンバータ
26 制御回路
27 出力回路
31A,31B ダイナミック・ラッチ・コンパレータ
Claims (10)
- 近似値より大きい上側の変換用データと前記近似値より小さい下側の変換用データそれぞれを順にアナログ化して変換電圧として出力するDA変換部と、
外部からの入力電圧と前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との差電圧をサンプル・ホールドするサンプル・ホールド部と、
前記サンプル・ホールド部の出力する前記差電圧から前記入力電圧と前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との大小を比較した第1及び第2の比較結果を出力する比較部と、
前記第1及び第2の比較結果に応じて前記近似値を変更すると共に、変更した近似値に基づいて次の上側の変換用データと下側の変換用データを変更する演算部とを有し、
前記演算部で変更した次の上側の変換用データと下側の変換用データを前記DA変換部に供給して前記サンプル・ホールドと前記比較と前記変更を繰り返し、最終的に変更した近似値をAD変換データとして出力する逐次比較型AD変換器であって、
前記演算部は、前記次の上側の変換用データと前記下側の変換用データを出力する順序を、前記第1及び第2の比較結果と前回の前記上側の変換用データと前記下側の変換用データを出力する順序に応じて決定することを特徴とする逐次比較型AD変換器。 - 請求項1記載の逐次比較型AD変換器において、
前記演算部は、
前記第1及び第2の比較結果が共に前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より小さいことを示し前回の順序が前記上側の変換用データを先に出力している場合には、次の順序を前記上側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果の少なくとも一方が前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より大きいことを示し前回の順序が前記上側の変換用データを先に出力している場合には、次の順序を前記下側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果の少なくとも一方が前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より小さいことを示し前回の順序が前記下側の変換用データを先に出力している場合には、次の順序を前記上側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果が共に前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より大きいことを示し前回の順序が前記下側の変換用データを先に出力している場合には、次の順序を前記下側の変換用データを先に出力するように決定することを特徴とする逐次比較型AD変換器。 - 請求項1又は2記載の逐次比較型AD変換器において、
前記演算部は、前記変更した近似値からの次の上側の変換用データと下側の変換用データの変更量を前記近似値の変更量の1/2以下の値に設定することを特徴とする逐次比較型AD変換器。 - 請求項1乃至3のいずれか1項記載の逐次比較型AD変換器において、
前記近似値を表す複数ビットのうちの下位ビットに対して、
前記DA変換部は、前記上側の変換用データと前記下側の変換用データの代りに、前記近似値をアナログ化して変換電圧として出力し、
前記サンプル・ホールド部は、前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との差電圧の代りに、前記入力電圧と前記近似値の前記変換電圧との差電圧をサンプル・ホールドし、
前記比較部は、前記第1及び第2の比較結果を出力する代りに、前記入力電圧と前記近似値の前記変換電圧との大小を比較した第3の比較結果を出力し、
前記演算部は、前記第1及び第2の比較結果の代りに、前記第3の比較結果に応じて前記近似値を変更することを特徴とする逐次比較型AD変換器。 - 請求項1乃至4のいずれか1項記載の逐次比較型AD変換器において、
前記近似値を表す複数ビットのうちの下位ビットに対して、
前記演算部で変更した次の上側の変換用データと下側の変換用データを前記DA変換部に供給して前記サンプル・ホールドと前記比較と前記変更を複数回繰り返し、変更された近似値を平均化して用いることを特徴とする逐次比較型AD変換器。 - 近似値より大きい上側の変換用データと前記近似値より小さい下側の変換用データそれぞれを順にアナログ化して変換電圧として出力し、
外部からの入力電圧と前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との差電圧をサンプル・ホールドし、
前記サンプル・ホールド部の出力する前記差電圧から前記入力電圧と前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との大小を比較した第1及び第2の比較結果を出力し、
前記第1及び第2の比較結果に応じて前記近似値を変更すると共に、変更した近似値に基づいて次の上側の変換用データと下側の変換用データを変更し、
前記演算部で変更した次の上側の変換用データと下側の変換用データを前記DA変換部に供給して前記サンプル・ホールドと前記比較と前記変更を繰り返し、最終的に変更した近似値をAD変換データとして出力する逐次比較型AD変換方法であって、
前記次の上側の変換用データと前記下側の変換用データを出力する順序を、前記第1及び第2の比較結果と前回の前記上側の変換用データと前記下側の変換用データを出力する順序に応じて決定することを特徴とする逐次比較型AD変換方法。 - 請求項6記載の逐次比較型AD変換方法において、
前記第1及び第2の比較結果が共に前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より小さいことを示し前回の順序が前記上側の変換用データを先に出力している場合には、次の順序を前記上側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果の少なくとも一方が前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より大きいことを示し前回の順序が前記上側の変換用データを先に出力している場合には、次の順序を前記下側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果の少なくとも一方が前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より小さいことを示し前回の順序が前記下側の変換用データを先に出力している場合には、次の順序を前記上側の変換用データを先に出力するように決定し、
前記第1及び第2の比較結果が共に前記入力電圧が前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧より大きいことを示し前回の順序が前記下側の変換用データを先に出力している場合には、次の順序を前記下側の変換用データを先に出力するように決定することを特徴とする逐次比較型AD変換方法。 - 請求項6又は7記載の逐次比較型AD変換方法において、
前記変更した近似値からの次の上側の変換用データと下側の変換用データの変更量を前記近似値の変更量の1/2以下の値に設定することを特徴とする逐次比較型AD変換方法。 - 請求項6乃至8のいずれか1項記載の逐次比較型AD変換方法において、
前記近似値を表す複数ビットのうちの下位ビットに対して、
前記上側の変換用データと前記下側の変換用データの代りに、前記近似値をアナログ化して変換電圧として出力し、
前記上側の変換用データと前記下側の変換用データそれぞれの前記変換電圧との差電圧の代りに、前記入力電圧と前記近似値の前記変換電圧との差電圧をサンプル・ホールドし、
前記第1及び第2の比較結果を出力する代りに、前記入力電圧と前記近似値の前記変換電圧との大小を比較した第3の比較結果を出力し、
前記第1及び第2の比較結果の代りに、前記第3の比較結果に応じて前記近似値を変更することを特徴とする逐次比較型AD変換方法。 - 請求項6乃至9のいずれか1項記載の逐次比較型AD変換方法において、
前記近似値を表す複数ビットのうちの下位ビットに対して、
前記演算部で変更した次の上側の変換用データと下側の変換用データを前記DA変換部に供給して前記サンプル・ホールドと前記比較と前記変更を複数回繰り返し、変更された近似値を平均化して用いることを特徴とする逐次比較型AD変換方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012146A JP6102279B2 (ja) | 2013-01-25 | 2013-01-25 | 逐次比較型ad変換器及び逐次比較型ad変換方法 |
KR1020130165189A KR102088766B1 (ko) | 2013-01-25 | 2013-12-27 | 축차 비교형 ad 변환기 및 축차 비교형 ad 변환 방법 |
US14/161,790 US9013345B2 (en) | 2013-01-25 | 2014-01-23 | Successive approximation AD converter and successive approximation AD conversion method |
CN201410038938.2A CN103973307B (zh) | 2013-01-25 | 2014-01-26 | 逐次比较型ad转换器以及逐次比较型ad转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012146A JP6102279B2 (ja) | 2013-01-25 | 2013-01-25 | 逐次比較型ad変換器及び逐次比較型ad変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014143639A true JP2014143639A (ja) | 2014-08-07 |
JP6102279B2 JP6102279B2 (ja) | 2017-03-29 |
Family
ID=51222314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013012146A Active JP6102279B2 (ja) | 2013-01-25 | 2013-01-25 | 逐次比較型ad変換器及び逐次比較型ad変換方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9013345B2 (ja) |
JP (1) | JP6102279B2 (ja) |
KR (1) | KR102088766B1 (ja) |
CN (1) | CN103973307B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9768795B1 (en) | 2016-04-15 | 2017-09-19 | Rohm Co., Ltd. | Successive approximation A/D converter |
JP2020065119A (ja) * | 2018-10-15 | 2020-04-23 | 東芝情報システム株式会社 | 逐次型a/d変換回路及び逐次型a/d変換方法 |
JP2020072320A (ja) * | 2018-10-30 | 2020-05-07 | 日本電信電話株式会社 | アナログ−デジタル変換器 |
WO2023120050A1 (ja) * | 2021-12-21 | 2023-06-29 | ローム株式会社 | 逐次比較型a/dコンバータ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6478896B2 (ja) * | 2015-10-28 | 2019-03-06 | 株式会社東芝 | 増幅回路、パイプラインadc、及び無線通信装置 |
KR20190044261A (ko) * | 2017-10-20 | 2019-04-30 | 에스케이하이닉스 주식회사 | 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
JP2020188454A (ja) * | 2019-05-07 | 2020-11-19 | 旭化成エレクトロニクス株式会社 | 逐次比較型ad変換器及びパイプライン型ad変換器 |
CN111147076B (zh) * | 2019-12-31 | 2021-10-29 | 清华大学 | 可抵消采样噪声的模数转换器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346414A (ja) * | 1989-07-07 | 1991-02-27 | Philips Gloeilampenfab:Nv | アナログ・デジタルコンバータ |
JPH08321779A (ja) * | 1995-02-24 | 1996-12-03 | Fujitsu Microelectron Ltd | アナログディジタル変換器 |
JP2002026731A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | 逐次比較型a/dコンバータ |
JP2010245927A (ja) * | 2009-04-08 | 2010-10-28 | Mitsumi Electric Co Ltd | 逐次比較型ad変換回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6452528B1 (en) * | 1998-07-22 | 2002-09-17 | Photobit Corporation | Double comparison successive approximation method and apparatus |
DE102006029734B4 (de) * | 2006-06-28 | 2014-02-06 | Lantiq Deutschland Gmbh | Binäres Netzwerk für einen nach dem Prinzip der sukzessiven Approximation arbeitenden Analog-Digital-Wandler mit redundantem Gewicht |
JP4884519B2 (ja) | 2009-12-03 | 2012-02-29 | 株式会社半導体理工学研究センター | アナログ−デジタル変換器 |
US8599059B1 (en) * | 2012-09-07 | 2013-12-03 | Mediatek Inc. | Successive approximation register analog-digital converter and method for operating the same |
JP6036311B2 (ja) * | 2013-01-09 | 2016-11-30 | 株式会社ソシオネクスト | アナログ−デジタル変換回路及びアナログ−デジタル変換方法 |
-
2013
- 2013-01-25 JP JP2013012146A patent/JP6102279B2/ja active Active
- 2013-12-27 KR KR1020130165189A patent/KR102088766B1/ko active IP Right Grant
-
2014
- 2014-01-23 US US14/161,790 patent/US9013345B2/en active Active
- 2014-01-26 CN CN201410038938.2A patent/CN103973307B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346414A (ja) * | 1989-07-07 | 1991-02-27 | Philips Gloeilampenfab:Nv | アナログ・デジタルコンバータ |
JPH08321779A (ja) * | 1995-02-24 | 1996-12-03 | Fujitsu Microelectron Ltd | アナログディジタル変換器 |
JP2002026731A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | 逐次比較型a/dコンバータ |
JP2010245927A (ja) * | 2009-04-08 | 2010-10-28 | Mitsumi Electric Co Ltd | 逐次比較型ad変換回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9768795B1 (en) | 2016-04-15 | 2017-09-19 | Rohm Co., Ltd. | Successive approximation A/D converter |
JP2020065119A (ja) * | 2018-10-15 | 2020-04-23 | 東芝情報システム株式会社 | 逐次型a/d変換回路及び逐次型a/d変換方法 |
JP2020072320A (ja) * | 2018-10-30 | 2020-05-07 | 日本電信電話株式会社 | アナログ−デジタル変換器 |
JP7081442B2 (ja) | 2018-10-30 | 2022-06-07 | 日本電信電話株式会社 | アナログ-デジタル変換器 |
WO2023120050A1 (ja) * | 2021-12-21 | 2023-06-29 | ローム株式会社 | 逐次比較型a/dコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP6102279B2 (ja) | 2017-03-29 |
KR102088766B1 (ko) | 2020-03-13 |
CN103973307A (zh) | 2014-08-06 |
US20140210654A1 (en) | 2014-07-31 |
CN103973307B (zh) | 2018-04-24 |
US9013345B2 (en) | 2015-04-21 |
KR20140095963A (ko) | 2014-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6102279B2 (ja) | 逐次比較型ad変換器及び逐次比較型ad変換方法 | |
EP3090488B1 (en) | Combining a coarse adc and a sar adc | |
US8902092B2 (en) | Analog-digital conversion circuit and method | |
JP6102521B2 (ja) | Sarアナログ・デジタル変換方法およびsarアナログ・デジタル変換回路 | |
US9496885B2 (en) | Analog-to-digital conversion circuit | |
CN107579740B (zh) | 提高流水线模数转换器输出精度的方法及模数转换器 | |
JP5062213B2 (ja) | 逐次比較型ad変換回路 | |
US7429945B2 (en) | Analog to digital converter | |
WO2010140523A1 (ja) | 逐次比較型ad変換回路及び半導体集積回路 | |
US6700523B2 (en) | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages | |
CN115701687A (zh) | 用于流水线型模数转换电路的校准装置、方法以及雷达 | |
JP6131102B2 (ja) | 逐次比較型a/d変換器及びその駆動方法 | |
US20090091483A1 (en) | Flash analog to digital converter (adc) | |
JP4255486B2 (ja) | 容量結合を利用したcmosのad変換回路 | |
JP6591780B2 (ja) | データ加重平均化回路、インクリメンタルデルタシグマad変換器、及びデータ加重平均化方法 | |
CN111052612B (zh) | 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置 | |
JP3821819B2 (ja) | 容量結合を利用したad変換回路及びda変換回路 | |
JP4260174B2 (ja) | 容量結合を利用したcmosの時系列型ad変換回路及びda変換回路 | |
Zhao | Implementation of High Speed SAR ADC with Proposed Efficient DAC Architecture | |
JP3853334B2 (ja) | 容量結合を利用したad変換回路及びda変換回路 | |
JP2016213597A (ja) | データ加重平均化回路、インクリメンタルデルタシグマad変換器、及びデータ加重平均化方法 | |
CN118157670A (zh) | 一种克服死区输入的逐次逼近型模数转换器 | |
CN117200789A (zh) | 一种模数转换电路 | |
WO2010140559A1 (ja) | 逐次比較型ad変換回路 | |
Spetla | Split cyclic analog to digital converter using a nonlinear gain stage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6102279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |