JP2014139967A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014139967A5 JP2014139967A5 JP2013008104A JP2013008104A JP2014139967A5 JP 2014139967 A5 JP2014139967 A5 JP 2014139967A5 JP 2013008104 A JP2013008104 A JP 2013008104A JP 2013008104 A JP2013008104 A JP 2013008104A JP 2014139967 A5 JP2014139967 A5 JP 2014139967A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon carbide
- main surface
- range
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N Silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 31
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000015556 catabolic process Effects 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000005755 formation reaction Methods 0.000 claims description 16
- 230000005684 electric field Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Description
本発明の炭化珪素半導体装置は、半導体素子が設けられている素子部と、素子部を取り囲んでいる終端部とを有するものである。炭化珪素半導体装置は、炭化珪素膜と、ゲート絶縁膜と、ゲート電極と、第1の主電極と、第2の主電極とを有する。炭化珪素膜は、第1の主面および第1の主面と反対の第2の主面を有する。炭化珪素膜は、第1の主面をなす第1の範囲と、第2の主面をなす第2の範囲とを有する。第1および第2の範囲は第1および第2の範囲の間に、第1および第2の主面から離れた界面を有する。第1の範囲は、第1の耐圧保持層と、電荷補償領域と、第1の接合終端領域と、第1のガードリング領域とを有する。第1の耐圧保持層は、第1の主面をなしており、第1の導電型を有する。電荷補償領域は、素子部内において界面上に部分的に設けられており、第2の導電型を有する。第1の接合終端領域は、終端部内において界面上に部分的に設けられており、電荷補償領域に接しており、素子部を取り囲んでおり、第2の導電型を有し、電荷補償領域の不純物濃度に比して低い不純物濃度を有する。第1のガードリング領域は、終端部内における界面上において第1の接合終端領域から離れて設けられおり、界面上において素子部を取り囲んでおり、第2の導電型を有する。第2の範囲は、第2の耐圧保持層と、チャネル形成領域と、ソース領域とを有する。第2の耐圧保持層は、界面をなしており、第1の導電型を有する。チャネル形成領域は、素子部内において第2の耐圧保持層上に設けられており、第2の導電型を有する。ソース領域は、チャネル形成領域上に設けられており、チャネル形成領域によって第2の耐圧保持層から隔てられており、第1の導電型を有する。第1および第2の耐圧保持層は素子部において耐圧保持領域を構成している。ゲート絶縁膜は、チャネル形成領域上において第2の耐圧保持層とソース領域とを互いにつなぐ部分を有する。ゲート電極は、ゲート絶縁膜上に設けられており、炭化珪素半導体装置のオン状態およびオフ状態の間のスイッチングを行うためのものである。第1の主電極は第1の主面に面している。第2の主電極は第2の主面上においてソース領域に接している。オフ状態において耐圧保持領域中の最大電界強度が0.4MV/cm以上となるように第1および第2の主電極間に電圧が印加された場合に、素子部内の第2の範囲における最大電界強度が、第1の範囲における最大電界強度の3分の2未満となるように、炭化珪素半導体装置は構成されている。
本発明の炭化珪素半導体装置の製造方法は、半導体素子が設けられている素子部と、素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置の製造方法である。炭化珪素半導体装置は、第1の主面、および第1の主面と反対の第2の主面を有する炭化珪素膜を有する。炭化珪素膜は、第1の主面をなす第1の範囲と、第2の主面をなす第2の範囲とを有する。第1および第2の範囲は第1および第2の範囲の間に、第1および第2の主面から離れた界面を有する。炭化珪素半導体装置の製造方法は、以下の工程を有する。
Claims (7)
- 半導体素子が設けられている素子部と、前記素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置であって、
第1の主面および前記第1の主面と反対の第2の主面を有する炭化珪素膜を備え、
前記炭化珪素膜は、前記第1の主面をなす第1の範囲と、前記第2の主面をなす第2の範囲とを有し、前記第1および第2の範囲は前記第1および第2の範囲の間に、前記第1および第2の主面から離れた界面を有し、
前記第1の範囲は、前記第1の主面をなし第1の導電型を有する第1の耐圧保持層と、前記素子部内において前記界面上に部分的に設けられ第2の導電型を有する電荷補償領域と、前記終端部内において前記界面上に部分的に設けられ前記電荷補償領域に接し前記素子部を取り囲み、前記第2の導電型を有し前記電荷補償領域の不純物濃度に比して低い不純物濃度を有する第1の接合終端領域と、前記終端部内における前記界面上において前記第1の接合終端領域から離れて設けられ前記界面上において前記素子部を取り囲み前記第2の導電型を有する第1のガードリング領域とを含み、
前記第2の範囲は、前記界面をなし前記第1の導電型を有する第2の耐圧保持層と、前記素子部内において前記第2の耐圧保持層上に設けられ前記第2の導電型を有するチャネル形成領域と、前記チャネル形成領域上に設けられ前記チャネル形成領域によって前記第2の耐圧保持層から隔てられ前記第1の導電型を有するソース領域とを含み、前記第1および第2の耐圧保持層は前記素子部において耐圧保持領域を構成しており、
前記炭化珪素半導体装置はさらに
前記チャネル形成領域上において前記第2の耐圧保持層と前記ソース領域とを互いにつなぐ部分を有するゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた、前記炭化珪素半導体装置のオン状態およびオフ状態の間のスイッチングを行うためのゲート電極と、
前記第1の主面に面する第1の主電極と、
前記第2の主面上において前記ソース領域に接する第2の主電極とを備え、
前記オフ状態において前記耐圧保持領域中の最大電界強度が0.4MV/cm以上となるように前記第1および第2の主電極間に電圧が印加された場合に、前記素子部内の前記第2の範囲における最大電界強度が、前記第1の範囲における最大電界強度の3分の2未満となるように構成されている、炭化珪素半導体装置。 - 前記第2の範囲は、前記終端部内において前記第2の主面上に部分的に設けられ、前記チャネル形成領域に接し前記素子部を取り囲み前記第2の導電型を有し前記チャネル形成領域の不純物濃度に比して低い不純物濃度を有する第2の接合終端領域と、前記終端部内において前記第2の主面上において前記第2の接合終端領域から離れて設けられ前記第2の主面上において前記素子部を取り囲み前記第2の導電型を有する第2のガードリング領域とを含む、請求項1に記載の炭化珪素半導体装置。
- 前記炭化珪素膜はトレンチを有し、前記トレンチは、前記チャネル形成領域によって構成された部分を含む側壁面を有し、前記側壁面上には前記ゲート絶縁膜を介して前記ゲート電極が配置されている、請求項1または2に記載の炭化珪素半導体装置。
- 前記トレンチの前記側壁面は、面方位{0−33−8}を有する第1の面を含む、請求項3に記載の炭化珪素半導体装置。
- 前記トレンチの前記側壁面は前記第1の面を微視的に含み、前記側壁面はさらに、面方位{0−11−1}を有する第2の面を微視的に含む、請求項4に記載の炭化珪素半導体装置。
- 前記トレンチの前記側壁面の前記第1および第2の面は、面方位{0−11−2}を有する複合面を構成している、請求項5に記載の炭化珪素半導体装置。
- 半導体素子が設けられている素子部と、前記素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置の製造方法であって、前記炭化珪素半導体装置は、第1の主面および前記第1の主面と反対の第2の主面を有する炭化珪素膜を有し、前記炭化珪素膜は、前記第1の主面をなす第1の範囲と、前記第2の主面をなす第2の範囲とを有し、前記第1および第2の範囲は前記第1および第2の範囲の間に、前記第1および第2の主面から離れた界面を有し、
基板上に前記第1の範囲を形成する工程を備え、前記第1の範囲を形成する工程は、前記第1の主面をなし第1の導電型を有する第1の耐圧保持層を形成する工程と、前記第1の耐圧保持層を形成する工程の後に、前記素子部内において前記界面上に部分的に設けられ第2の導電型を有する電荷補償領域と、前記終端部内において前記界面上に部分的に設けられ前記電荷補償領域に接し前記素子部を取り囲み前記第2の導電型を有し前記電荷補償領域の不純物濃度に比して低い不純物濃度を有する第1の接合終端領域と、前記終端部内において前記界面上において前記第1の接合終端領域から離れて設けられ前記界面上において前記素子部を取り囲み前記第2の導電型を有する第1のガードリング領域とを形成する工程とを含み、さらに
前記第1の範囲を形成する工程の後に前記第2の範囲を形成する工程を備え、前記第2の範囲を形成する工程は、前記界面をなし前記第1の導電型を有する第2の耐圧保持層を形成する工程と、前記素子部内において前記第2の耐圧保持層上に設けられ前記第2の導電型を有するチャネル形成領域と、前記チャネル形成領域上に設けられ前記チャネル形成領域によって前記第2の耐圧保持層から隔てられ前記第1の導電型を有するソース領域とを形成する工程とを含み、前記第1および第2の耐圧保持層は前記素子部において耐圧保持領域を構成しており、さらに
前記チャネル形成領域上において前記第2の耐圧保持層と前記ソース領域とを互いにつなぐ部分を有するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に設けられた、前記炭化珪素半導体装置のオン状態およびオフ状態の間のスイッチングを行うためのゲート電極を形成する工程と、
前記第1の主面に面する第1の主電極を形成する工程と、
前記第2の主面上において前記ソース領域に接する第2の主電極を形成する工程とを備え、
前記オフ状態において前記耐圧保持領域中の最大電界強度が0.4MV/cm以上となるように前記第1および第2の主電極間に電圧が印加された場合に、前記素子部内の前記第2の範囲における最大電界強度が、前記第1の範囲における最大電界強度の3分の2未満となるように構成される、炭化珪素半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008104A JP6064614B2 (ja) | 2013-01-21 | 2013-01-21 | 炭化珪素半導体装置およびその製造方法 |
DE112013006470.7T DE112013006470T5 (de) | 2013-01-21 | 2013-12-04 | Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung selbiger |
CN201380067281.6A CN104885226A (zh) | 2013-01-21 | 2013-12-04 | 碳化硅半导体器件及其制造方法 |
PCT/JP2013/082560 WO2014112233A1 (ja) | 2013-01-21 | 2013-12-04 | 炭化珪素半導体装置およびその製造方法 |
US14/651,985 US9276106B2 (en) | 2013-01-21 | 2013-12-04 | Silicon carbide semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008104A JP6064614B2 (ja) | 2013-01-21 | 2013-01-21 | 炭化珪素半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014139967A JP2014139967A (ja) | 2014-07-31 |
JP2014139967A5 true JP2014139967A5 (ja) | 2016-03-10 |
JP6064614B2 JP6064614B2 (ja) | 2017-01-25 |
Family
ID=51209343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013008104A Active JP6064614B2 (ja) | 2013-01-21 | 2013-01-21 | 炭化珪素半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9276106B2 (ja) |
JP (1) | JP6064614B2 (ja) |
CN (1) | CN104885226A (ja) |
DE (1) | DE112013006470T5 (ja) |
WO (1) | WO2014112233A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6728953B2 (ja) * | 2015-07-16 | 2020-07-22 | 富士電機株式会社 | 半導体装置及びその製造方法 |
DE102016113129B3 (de) | 2016-07-15 | 2017-11-09 | Infineon Technologies Ag | Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält |
US10861931B2 (en) | 2016-12-08 | 2020-12-08 | Cree, Inc. | Power semiconductor devices having gate trenches and buried edge terminations and related methods |
US11011631B2 (en) | 2017-07-04 | 2021-05-18 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
KR102238755B1 (ko) * | 2017-07-07 | 2021-04-12 | 한국전자통신연구원 | 전력 반도체 소자의 제조 방법 |
JP7039937B2 (ja) * | 2017-11-07 | 2022-03-23 | 富士電機株式会社 | 半導体装置 |
US11387156B2 (en) | 2018-07-11 | 2022-07-12 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device including a resin covering a silicon carbide semiconductor chip |
JP6648331B1 (ja) | 2019-06-07 | 2020-02-14 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US11450734B2 (en) | 2019-06-17 | 2022-09-20 | Fuji Electric Co., Ltd. | Semiconductor device and fabrication method for semiconductor device |
JP7107284B2 (ja) * | 2019-07-08 | 2022-07-27 | 株式会社デンソー | 半導体装置とその製造方法 |
JP2022139144A (ja) * | 2021-03-11 | 2022-09-26 | 株式会社デンソー | 半導体装置 |
TWI806414B (zh) | 2022-02-09 | 2023-06-21 | 鴻海精密工業股份有限公司 | 功率半導體元件 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3158973B2 (ja) | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型fet |
JP3392665B2 (ja) * | 1995-11-06 | 2003-03-31 | 株式会社東芝 | 半導体装置 |
US6037632A (en) | 1995-11-06 | 2000-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
US6057558A (en) * | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
SE9704149D0 (sv) * | 1997-11-13 | 1997-11-13 | Abb Research Ltd | A semiconductor device of SiC and a transistor of SiC having an insulated gate |
JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
DE19843659A1 (de) * | 1998-09-23 | 2000-04-06 | Siemens Ag | Halbleiterbauelement mit strukturiertem Halbleiterkörper |
JP3506676B2 (ja) | 2001-01-25 | 2004-03-15 | Necエレクトロニクス株式会社 | 半導体装置 |
JP2005079339A (ja) * | 2003-08-29 | 2005-03-24 | National Institute Of Advanced Industrial & Technology | 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器 |
JP2009088345A (ja) * | 2007-10-01 | 2009-04-23 | Toshiba Corp | 半導体装置 |
JP5879770B2 (ja) * | 2011-06-27 | 2016-03-08 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
-
2013
- 2013-01-21 JP JP2013008104A patent/JP6064614B2/ja active Active
- 2013-12-04 DE DE112013006470.7T patent/DE112013006470T5/de active Pending
- 2013-12-04 WO PCT/JP2013/082560 patent/WO2014112233A1/ja active Application Filing
- 2013-12-04 CN CN201380067281.6A patent/CN104885226A/zh active Pending
- 2013-12-04 US US14/651,985 patent/US9276106B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014139967A5 (ja) | ||
WO2016152058A1 (ja) | 半導体装置 | |
JP2013115433A5 (ja) | 半導体素子 | |
JP2016029710A5 (ja) | 半導体装置およびその製造方法 | |
JP2016541114A5 (ja) | 半導体構造、集積回路構造、及びそれらの製造方法 | |
JP2014199899A5 (ja) | ||
JP6077385B2 (ja) | 半導体装置 | |
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
US10236339B2 (en) | Semiconductor device | |
US20160005861A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6193163B2 (ja) | 絶縁ゲート型半導体装置 | |
EP2824711A3 (en) | Vertical transistors having p-type gallium nitride current barrier layers and methods of fabricating the same | |
JP2012256877A5 (ja) | 半導体装置の作製方法、及び半導体装置 | |
WO2012137914A1 (ja) | 炭化珪素縦型電界効果トランジスタ | |
JP2011159763A (ja) | 電力用半導体装置 | |
US10304950B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2019009308A5 (ja) | ||
JP2018537859A5 (ja) | ||
JP2014033200A5 (ja) | ||
JP6514035B2 (ja) | 半導体装置 | |
WO2015098244A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP5630552B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
TW201530787A (zh) | 平面型金屬氧化物半導體場效應電晶體、製造其之方法及其電荷保持 | |
JP2015115375A (ja) | 炭化珪素半導体装置 |