JP2014138008A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2014138008A
JP2014138008A JP2013004353A JP2013004353A JP2014138008A JP 2014138008 A JP2014138008 A JP 2014138008A JP 2013004353 A JP2013004353 A JP 2013004353A JP 2013004353 A JP2013004353 A JP 2013004353A JP 2014138008 A JP2014138008 A JP 2014138008A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
low resistance
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013004353A
Other languages
English (en)
Other versions
JP6190591B2 (ja
Inventor
Takuya Kazama
拓也 風間
Keita Akiyama
慶太 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2013004353A priority Critical patent/JP6190591B2/ja
Publication of JP2014138008A publication Critical patent/JP2014138008A/ja
Application granted granted Critical
Publication of JP6190591B2 publication Critical patent/JP6190591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

【課題】全体が均一に発光し、高い発光効率で信頼性に優れ、製造コストが安く高性能な半導体発光素子を提供する。
【解決手段】第1導電型の第1の半導体層、活性層、第2導電型の第2の半導体層がこの順に積層されているAlGaInP系半導体からなる半導体構造層11と、第1の半導体層上に形成されている第1の電極37と、第2の半導体層上に形成されている第2の電極とを含み、第1の電極は第2の電極が形成されている領域と半導体構造層を挟んで対向している領域以外の領域に形成され、第2の電極は第2の半導体層とショットキー接合を形成している給電配線33、及び給電配線から伸張し第2の半導体層とオーミック接合を形成している配線電極31を含み、半導体構造層を挟んで給電配線が形成されている領域に対向する領域の第1の半導体層上に第1の半導体層とショットキー接合を形成している対向電極39が形成されている。
【選択図】図1

Description

本発明は、半導体発光素子、特に、発光ダイオード(LED:Light Emitting Diode)素子に関する。
LED素子を搭載した発光装置が、照明、バックライト、産業機器等に従来から用いられてきた。特許文献1に記載されているようなLED素子は、GaAs基板またはサファイヤ基板等の成長基板上にMOCVD(Metal-Organic Chemical Vapor Deposition)法等を用いてAlGaInPまたはGaN等の半導体層をエピタキシャル成長させ、成長基板上に成長した半導体層を導電性の支持基板に貼り合わせた後、成長基板を除去して製造されている。
特開2011−165853号公報 特開2009−21416号公報
上記したような発光素子には、活性層全体に電流を均一に拡散させて発光ムラをなくす為、n電極直下の反射面側電極に透光性絶縁体層を挿入して、p電極とn電極とが互い違いに配されるようにすることで、n電極直下での電流集中を抑制し、電流を拡散させる方法が用いられているものがある(特許文献1)。このような発光素子において、活性層から見て光取り出し面側にあるn型半導体層の層厚を厚く(例えば、数千nm)することによって、n型半導体層内での電流の水平方向拡散(活性層と平行な面内における電流拡散)を促進し、活性層全体を均一に発光させているものがある(特許文献2)。
しかし、n型半導体層の層厚を厚くすると、半導体層内の不純物キャリアによる光の吸収が増加するため発光素子の光取り出し効率の低下が生じてしまう。さらに、半導体層の層厚を厚くすることで半導体膜を成長する時間が増加してしまい、製造コストの増加も生じてしまう。
n型半導体層の抵抗を低抵抗とすることで水平方向電流拡散を改善させる方法もあるが、この場合(AlGa1−Z0.5In0.5PのAl組成Zを小さくする必要があるため、短波長側で活性層より放出される光の吸収の効果が生じ、LEDの出力が低下する。
また、n型半導体層の層厚を薄くして、光吸収を抑制しようとすると、n型半導体層内での電流の水平方向拡散が不十分になり、活性層の発光面積が減少してしまう。さらに、層厚の薄いn型半導体層内で電流集中が生ずることにより、静電破壊耐圧(ESD耐圧)、特に逆方向バイアスの電流が流れる際の静電破壊耐圧が低下してしまう。
本発明は、上述の点に鑑みてなされたものであり、全体が均一に発光し、高い発光効率で信頼性に優れ、また製造コストが安いなど、高性能なLED素子等の半導体発光素子を提供することを目的とする。
本発明の発光素子は、第1の導電型の第1の半導体層、活性層、及び第2の導電型の第2の半導体層がこの順に積層されているAlGaInP系半導体からなる半導体構造層と、当該第1の半導体層上の一部に形成されている第1の電極と、当該第2の半導体層上の一部に形成されている第2の電極と、を含み、当該第1の電極は、当該第2の電極が形成されている領域と当該半導体構造層を挟んで対向している領域以外の領域に形成されており、当該第2の電極は、当該第2の半導体層とショットキー接合を形成している給電配線、及び当該給電配線から伸張し、当該第2の半導体層とオーミック接合を形成している配線電極を含み、当該半導体構造層を挟んで当該給電配線が形成されている領域に対向する領域の当該第1の半導体層上に当該第1の半導体層とショットキー接合を形成している対向電極が形成されており、当該第2の半導体層は、当該活性層側からクラッド層、電流拡散機能層が順に形成されている構成を少なくとも含み、当該電流拡散機能層は複数の低抵抗層と、当該複数の低抵抗層の各々の間に挟まれており、当該複数の低抵抗層よりも抵抗率が高い高抵抗層とからなることを特徴とする。
本発明の実施例に係る発光素子の平面図である。 図1の2−2線に沿った断面図である。 発光素子内の順方向バイアス時の電流の流れを示す図である。 発光素子内の逆方向バイアス時の電流の流れを示す図である。 実施例及び比較例の発光素子発光分布、相対輝度を示す図である。 実施例及び比較例の発光素子の相対発光強度を示すグラフである。 図1の発光素子の製造工程を示す断面図である。 図1の発光素子の製造工程を示す断面図である。
以下に、赤色LED素子(発光ピーク波長:λ=615nm程度)を例にして、本発明の実施例に係る発光素子10について、図1及び図2を参照しつつ説明する。
半導体構造層11は、p型コンタクト層及びp型クラッド層からなる第1の導電型のp型半導体層13、多重量子井戸構造(MQW)を有する活性層15、並びにn型クラッド層17、電流拡散機能層19及び表面加工層21からなる第2の導電型のn型半導体層23が積層されている構造を有している。例えば、p型コンタクト層は、Mgがドープされ、層中のキャリア濃度が3×1018cm−3である厚さ500nmのIn0.05Ga0.95Pの層であり、p型クラッド層は、Mgがドープされ、層中のキャリア濃度が5×1017cm−3である厚さ500nmのAl0.5In0.5Pの層である。
活性層15を構成する多重量子井戸構造は、例えば、井戸層を(Al0.1Ga0.90.5In0.5P層(厚さ20nm)、バリア層を(Al0.5Ga0.50.5In0.5P層(厚さ10nm)とし、15層の井戸層を有している。なお、p型半導体層13及び活性層の各層の組成及び層厚は、上記したものに限定されるものではなく、発光波長等に合わせて適宜変更可能である。
上述のように、n型半導体層23は、n型クラッド層17、電流拡散機能層19、表面加工層21がこの順に積層されて構成されている。すなわち、n型半導体層23は、3層構造になっており、その中央の層として電流拡散機能層19を有している。n型クラッド層17は、Siがドープされ、層中のキャリア濃度が1×1018cm−3である厚さ500nmのAl0.5In0.5Pの層であり、表面加工層21は、Siがドープされ、層中のキャリア濃度が1×1018cm−3である厚さ500nmのAl0.5In0.5Pの層である。
電流拡散機能層19は、Siがドープされており、層中のキャリア濃度が2×1018cm−3であるn型の半導体層である。電流拡散機能層19は、Al組成の差異によって電気抵抗率が異なる複数の層からなっており、比較的抵抗が低い複数の低抵抗層によって、比較的抵抗が高い高抵抗層が挟みこまれる構成になっている。なお、層中のAl組成が低くなるほど、電気抵抗率は低くなり及び屈折率は高くなる。電流拡散機能層19は、例えば、n型クラッド層17側から、組成が(Al0.4Ga0.60.5In0.5Pで層厚150nmである第1の低抵抗層25、組成が(Al0.7Ga0.30.5In0.5Pで層厚100nmである高抵抗層27、及び組成が(Al0.4Ga0.60.5In0.5Pで層厚150nmである第2の低抵抗層29からなっている。
n型半導体層23の各層内の電気抵抗率は、上記したようにAl組成が低くなるほど低くなり、また、層中のキャリア濃度が高いほど低くなる。各層の電気抵抗率は、n型クラッド層17及び表面加工層21が0.14Ω・cm、電流拡散機能層19の第1の低抵抗層25及び第2の低抵抗層29が0.01Ω・cm、高抵抗層27が0.13Ω・cmとなっている。すなわち、n型半導体層23は、n型クラッド層17及び表面加工層21を含めて、抵抗が高い高抵抗層と高抵抗層よりも抵抗が低い低抵抗層とが交互に配列されている構造となっている。なお、第1の低抵抗層25及び第2の低抵抗層29に対する高抵抗層27の比抵抗は、後述する素子の水平方向、すなわち活性層15の上面と平行な面内方向の電流拡散を良好に維持するために10倍以上であるのが好ましい。また、第1の低抵抗層25及び第2の低抵抗層29の各々の層厚は、第1の低抵抗層25及び第2の低抵抗層29と高抵抗層27、n型クラッド層17及び表面加工層21との界面で発生する全反射によって発生する電流拡散機能層19における光の閉じ込めの発生を防止するために、活性層15から出射される光の第1の低抵抗層25及び第2の低抵抗層内29内での波長λ(=λ/n、nは第1及び第2の低抵抗層の屈折率)未満であるのが好ましい。
なお、n型クラッド層17及び表面加工層21の組成は、上記したものに限らないが、GaAs基板上に成長させることが可能であり、活性層15から出射される光に対して十分な透光性を有する範囲である、例えば(AlGa1−ZIn1−xP (0.65≦Z≦1.0、0.45≦x≦0.55)のような組成であるのが好ましい。また、電流拡散機能層19の第1の低抵抗層25及び第2の低抵抗層29の組成は、上記したものに限らないが、後述するように、電流拡散機能層19を含むn型半導体層23において水平方向に電流が十分広がり活性層15を均一に発光させることができ、電流拡散機能層19による活性層15から出射された光の吸収の影響を無視できる範囲である、例えば(AlGa1−ZIn1−xP(0.30≦Z≦0.50、0.45≦x≦0.55)のような組成であるのが好ましい。
半導体構造層11のn型半導体層23の上面、すなわち光取り出し面上には、n配線電極31及びn配線電極31に電力を供給するためのn給電配線33が形成されている。n配線電極31は、AuGeNiからなり、n型半導体層23上に互いに平行に配され、n型半導体層23とオーミック接合を形成している線状電極として形成されている(本実施例では、3本の互いに平行な直線上に配置されている)。n配線電極31は、n型半導体層23とオーミック接合を形成できる他の金属、AuGe、AuSn、AuSnNi等で形成されていてもよい。
n給電配線33は、n型半導体層23の上面に、n型半導体層23の上面中央の後述するボンディングパッド35を形成する円状の領域から十字方向に伸張し、n配線電極31の各々の一部を覆うように形成されており、n配線電極31と電気的に接続している。n給電配線33は、n型半導体層23及びn配線電極31上に、Tiが100nm堆積されて形成されており、n型半導体層23とショットキー接合を形成している。このショットキー接合は、n給電配線33からn型半導体層23内に向けて流れる電流が順方向電流となるような整流特性を有する接合となっている。なお、n給電配線33の材料は、n型半導体層23とショットキー接合を形成する金属であればよく、TaN、Au、Ag、Cu、Fe、Ni、Pd、Pt、Mo、Ta、Ti、W、これらの窒化物、またはこれらのシリサイドを使用することも可能である。また、n給電配線33とn型半導体層23との間で形成されるショットキー接合のショットキー障壁は、半導体構造層11内に動作電流が流れ始めるまでの配線抵抗を含む順方向電圧降下(V)(例えば、0.2V)よりも高く、0.5V以上であるのが好ましい。
n給電配線33の上面の中央には、ボンディングパッド35が形成されている。ボンディングパッド35は、n給電配線33上にAuが1000nm堆積されて形成されており、直径が70μmの円柱形状を有している。n給電配線33がTi以外の材料で形成されている場合には、ボンディングパッド35は、n給電配線33の上面のボンディングパッド35を形成する領域にTi等の密着性の高い金属を形成し、その上にAuを堆積することで形成されてもよい。なお、ボンディングパッド35は、角柱状、錐台形状等任意の形状をとることが可能である。
半導体構造層11の光取り出し面と反対側の面上(すなわちp型半導体層13の表面)の一部領域には、p電極37が形成されている。p電極37は、半導体構造層11を挟んでn配線電極31及びn給電配線33が形成されている領域と対向する領域以外の領域に形成されている。すなわち、p電極37とn配線電極31及びn給電配線33とは、半導体構造層11の主面(成長面)と平行な投影面において互いに重ならないように配されている。本実施例においては、p電極37は、n配線電極31の伸長方向と平行に伸張する電極であり、半導体構造層の上面方向から見た場合に、n配線電極31を挟み込む4本の直線上に形成されている。p電極37は、p型半導体層とオーミック接合を形成する金属、例えば、AuZnからなり、100nmの厚さを有している。
半導体構造層11を挟んでボンディングパッド35が形成されている領域と対向する領域(ボンディングパッド35の真下)のp型半導体層13の表面には、p型半導体層13とショットキー接合を形成する対向電極39が形成されている。対向電極39は、p型半導体層13とショットキー接合を形成する材料、例えば、Auからなる厚さ100nmで直径が70μmの円柱体である。このショットキー接合は、p型半導体層13から対向電極39内に流れる電流が順方向電流となるような整流特性を有する接合となっている。なお、対向電極39は、角柱状、錐台形状等任意の形状をとることが可能である。また、対向電極39の材料は、p型半導体層13とショットキー接合を形成する材料であればよく、Al、Ag、Cu、Fe、Ni、Pd、Pt、Mo、Ta、Ti、W、これらの窒化物(TaN、WN等)、またはこれらのシリサイド(WSi、TaSi等)を使用することも可能である。
p型半導体層13の表面の、p電極37及び対向電極39を介して露出している領域には、透光性絶縁層41が形成されている。透光性絶縁層41は、絶縁性を有する透光性材料、例えば、SiOからなる層厚100nmの層である。透光性絶縁層41の材料としては、SiO以外にもSiやAl等の他の透光性を有する絶縁性材料も用いることができる。
p電極37、対向電極39及び透光性絶縁層41の半導体構造層11に接している面と反対側の面上には、反射金属層43が形成されている。反射金属層43は、光反射性の高い金属、例えばAuZnからなり、200nmの層厚を有している。なお、反射金属層43には、Au、Ag、Al、Rh等の他の光反射性の高い金属を用いてもよい。
半導体側接合層45は、反射金属層43のp電極37、対向電極39及び透光性絶縁層41と接している面と反対側の表面上に形成されている。半導体側接合層45は、反射金属層43側からTaN(層厚100nm)、TiW(層厚100nm)、TaN(100nm)、Ni(層厚300nm)、Au(層厚30nm)がこの順に積層されている層である。
支持基板側接合層47は、上面及び下面にPtからなるオーミック金属層(図示せず)を有するSi等の導電性基板である支持基板49上に、Ti(層厚150nm)、Ni(層厚150nm)、AuSn(層厚600nm)がこの順に形成されている層であり、半導体側接合層45と共晶接合している。支持基板49は、例えば、一辺が350μmの正方形の上面形状を有している。なお、支持基板49は、導電性を有し熱伝導率が高い材料であれば、Ge、Al、Cu、CuW等の他の材料を用いてもよい。
ここで、図3を用いて、通常の動作時(例えば、10V以下の順方向電圧が印加されている場合)の発光素子10の半導体構造層11内での電流の流れについて説明する。図3は、図2の領域Aの部分拡大図である。図3の太線矢印で示すように、通常の動作時において、半導体構造層11内では、p電極37とn配線電極31との間に電流が流れている。図3に示すように、電気抵抗率が比較的低い第1の低抵抗層25及び第2の低抵抗層29から電気抵抗率が比較的高い高抵抗層27及び表面加工層21へは電流が流れ込みにくい。そのため、電流は第1の低抵抗層25及び第2の低抵抗層29において水平方向、すなわち活性層15の上面と平行な面内方向に拡散する。なお、n給電配線33及び対向電極39は、それぞれn型半導体層23及びp型半導体層13とショットキー接合を形成しているので、通常の動作時においては、n給電配線33とp電極37または対向電極39との間、及びn配線電極31と対向電極39との間には電流は流れない。
本実施例のように、電流拡散機能層19を、第1の低抵抗層、第2の低抵抗層及びこれらに挟まれかつ第1及び第2の低抵抗層よりも抵抗率が高い高抵抗層によって形成することで、電流拡散機能層19において水平方向に電流が十分広がり、活性層15を均一に発光させることが可能である。また、電流拡散機能層19のうち、Al組成が低く活性層15からの発光を吸収しやすい低抵抗層25、29を非常に薄く形成することが可能であるので、電流拡散機能層19における光の吸収を低減しつつ、発光素子の光取り出し効率を向上させることが可能である。
なお、上述のようにn型クラッド層17、高抵抗層27及び表面加工層21よりAl組成が低く屈折率が高い低抵抗層25、29の膜厚を活性層15から出射される光の電流拡散機能層19内での波長λ(=λ/n)未満にすることで、第1の低抵抗層25及び第2の低抵抗層29と高抵抗層27、n型クラッド層17及び表面加工層21との界面で発生する全反射によって発生する電流拡散機能層19における光の閉じ込めの発生を防止することが可能である。また、水平方向電流拡散を向上させることにより、対向電極39直下で遮蔽される光を減少させることができるようになるため、光出力を向上させることが可能である。
さらに、本実施例では、例えば500nm以下の薄い電流拡散機能層19とすることを可能にすることによって、n型半導体層23全体を薄くすることができ、半導体構造層の成長時間が短縮でき、発光素子の製造コストを削減することが可能である。さらに、光の透過率が低い低抵抗の層を、例えば300nm以下にすることが可能であるので、n型半導体層23での光の吸収を抑制しつつ、素子の水平方向の電流拡散効果を得ることが可能である。
次に、発光素子10内に、逆方向バイアス電圧が印加された場合(例えば、100V以上の高電圧が印加された場合)の電流の流れを図4に示す。図4は、図3と同様に図2の領域Aの部分拡大図である。図4の太線矢印で示すように、逆方向電流が流れた場合、電流は、n配線電極31とp電極37との間だけではなく、n型半導体層23とショットキー接合を形成しているボンディングパッド35下のn給電配線33と、p型半導体層13とショットキー接合を形成している対向電極39との間にも流れる。従って、n配線電極31とp電極37との間の経路に流れるはずの電流を、ボンディングパッド35下のn給電配線33と対向電極39との間の経路にも分散させ、n配線電極31とp電極37との間の経路に流れる電流の量を低下させることができる。よって、発光素子の静電破壊耐圧、特に、逆方向バイアス電圧がかかった際の静電破壊耐圧を向上させることが可能である。
本実施例の発光素子10のように、電流拡散機能層19内に、電気抵抗率が比較的低く、薄い層(例えば100nm以下の層)である低抵抗層25、29を挿入する構造をとる場合、低抵抗層25、29において、電流集中が生じやすく、それによる静電破壊耐圧の低下が生じ易い。しかし、上述のように、対向電極39を形成することによって、薄膜の電流拡散機能層19を用いて光吸収を抑制しつつ、高い電流拡散効果を得ることができ、かつ非常に信頼性の高い発光素子を得ることができる。
上記実施例との比較のため、比較例のサンプルを作成し、それらの特性の評価を行った。比較例1の発光素子は、電流拡散機能層19が、キャリア濃度2×1018cm−3、組成が(Al0.4Ga0.60.5In0.5Pで層厚300nmの低抵抗層からなる単層構造である以外は、実施例の発光素子10と同一の構成を有している。比較例2の発光素子は、電流拡散機能層19が、キャリア濃度2×1018cm−3、組成が(Al0.4Ga0.60.5In0.5Pで層厚500nmの低抵抗層からなる単層構造である以外は、実施例の発光素子10と同一の構成を有している。
図5に実施例、並びに比較例1及び2の発光素子の上面から見た際の発光分布(NFP:near -field pattern)、及び各々の発光素子のn配線電極31近傍の発光強度を1とした場合の発光素子端部領域の相対輝度を示す。また、図6に、実施例、並びに比較例1及び2の発光素子の上面から見た際の発光分布(NFP:near -field pattern)について、n配線電極31からの距離と発光強度の関係を示している。図5の発光分布においては、光の強度を色の濃淡で示しており、色の濃い部分ほど明るく光っていることを示している。発光分布は、発光素子の上面の光取り出し面に平行な面における電流分布に依存しており、均一に発光しているということは、電流が良好に拡散して発光素子全体に均一に流れているということを示している。図5及び図6から明らかなように、比較例1の発光素子の場合、光取出し面側のn配線電極付近のみが強く発光しており、端部領域の相対輝度は0.30となっていることから、n配線電極直下に電流が集中し、発光素子全体に電流が均一に流れていないことが分かる。
比較例2の発光素子の場合、Al組成が低く電気抵抗率が低い低抵抗層を比較例1の発光素子よりも厚くしているので、比較例1の発光素子よりも電流拡散機能層における電流の水平方向拡散がさらに促進され、端部領域の相対輝度も0.88となっており発光素子全体が均一に光っている。
上記実施例の発光素子の場合、比較例2の発光素子と同様に、発光分布は均一となっているので電流は面内に一様に拡散していることがわかる。さらに、端部領域における相対輝度は、比較例2の発光素子よりも高く0.91となっており、比較例2の発光素子よりもさらに電流拡散が良好になされていることがわかる。また、Al組成が低く活性層15から出射した光を吸収してしまう低抵抗の層が比較例2の発光素子よりも薄いので、電流拡散機能層による光の吸収が比較例2の発光素子より少ない。さらに、実施例では、比較例1と異なり、Al組成が低く隣接する層よりも屈折率が高い低抵抗の層の膜厚が、活性層15から出射される光の媒体内波長未満となるので、低抵抗の層と隣接する層との界面で発生する全反射によって発生する光の閉じ込め効果が生じない。従って、この比較からも、上記実施例の発光素子が、全体が均一に発光し、高い発光効率で信頼性に優れた発光素子であることがわかる。
以下に、上述した発光素子10を製造する方法について、図1の2−2線に沿った発光素子10の断面における製造過程の図である図7(a)−(d)及び図8(a)−(b)を用いて説明する。最初に、半導体構造層11の結晶成長に使用する成長基板37として(100)面から[011]方向に15°傾斜させた厚さ300μmのn型GaAs基板を用意し、半導体構造層11をMOCVD法により成膜する。
まず、成長基板37上に表面加工層21、電流拡散機能層19、n型クラッド層17を形成した(図7(a))。表面加工層21は、Siがドープされ、層中のキャリア濃度が1×1018cm−3である厚さ500nmのAl0.5In0.5Pの層とし、n型クラッド層17は、Siがドープされ、層中のキャリア濃度が1×1018cm−3である厚さ500nmのAl0.5In0.5Pの層とする。電流拡散機能層19は、表面加工層21の上面から第2の低抵抗層29、高抵抗層27及び第1の低抵抗層25が順に成長させられることで形成され、各層にはSiがドープされ、層中のキャリア濃度が2×1018cmー3とされる。また、第2の低抵抗層29は、組成が(Al0.4Ga0.60.5In0.5Pで層厚150nmとされ、高抵抗層27は、組成が(Al0.7Ga0.30.5In0.5Pで層厚100nmとされ、第1の低抵抗層25は、組成が(Al0.4Ga0.60.5In0.5Pで層厚150nmとされる。
次に、活性層15、並びにp型クラッド層及びp型コンタクト層からなるp型半導体層13をこの順に成膜し、半導体構造層11を完成する(図7(b))。p型クラッド層は、Mgがドープされ、層中のキャリア濃度が5×1017cm−3である厚さ500nmのAl0.5In0.5Pの層とし、p型コンタクト層は、Mgがドープされ、層中のキャリア濃度が3×1018cm−3である厚さ500nmのIn0.05Ga0.95Pの層とした。活性層15を構成する多重量子井戸構造は、例えば、井戸層を(Al0.1Ga0.90.5In0.5P層(厚さ20nm)、バリア層を(Al0.5Ga0.50.5In0.5P層(厚さ10nm)とし、15層の井戸層を有するように形成した。
なお、p型コンタクト層には、活性層15からの光を吸収しない範囲でInを含めることができ、井戸層のAl組成比Zは発光波長に合わせて0≦Z≦0.4の範囲で調整することができる。また、V族原料としてホスフィン(PH)を使用し、III族原料としてトリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMI)の有機金属を使用した。また、n型不純物であるSiの原料としてシラン(SiH)を使用し、p型不純物であるMgの原料としてビスシクロペンタジエニルマグネシウム(CpMg)を使用した。成長温度は750〜850℃とし、キャリアガスに水素を使用し、成長圧力は10kPaとした。
次に、p型半導体層13上にプラズマCVD法により透光性絶縁層41を構成するSiO膜を100nmの厚さで形成する。続いて、SiO膜上にレジストマスクを形成した後、バッファードフッ酸(BHF)を用いてエッチングを行うことにより、SiO膜にp電極37及び対向電極39のパターンに対応したパターニングを施した。SiO膜を除去した部分において開口部が形成され、この開口部においてp型半導体層13が露出する(図7(c))。尚、SiO膜の成膜方法として熱CVD法やスパッタ法を用いることもできる。また、SiO膜のエッチング方法としてドライエッチング法を用いることも可能である。透光性絶縁層41の材料としては、SiO以外にもSiやAl等の他の透光性を有する絶縁性材料も用いることができる。
次に、EB蒸着法により、上記透光性絶縁層41の開口部を介して露出しているp型半導体層13上に、p電極37及び対向電極39を形成する。具体的には、まず、p型半導体層13及び透光性絶縁層41上の対向電極39を形成する領域以外の領域にレジストを形成し、その上からAuをEB蒸着によって層厚100nmとなるように堆積し、リフトオフを行って対向電極39を形成する。その後、対向電極39上及び透光性絶縁層41上にレジストを形成し、その上からAuZnをEB蒸着によって100nmとなるように堆積し、リフトオフによって対向電極39及び透光性絶縁層41上に堆積されたAuZnを除去することによってp電極37を形成する。その後、p電極37、対向電極39、及び透光性絶縁層41上にEB蒸着法によりAuZnを200nm堆積し反射金属層43を形成した(図7(d))。
なお、上記したように、対向電極39の材料は、p型半導体層13とショットキー接合を形成する材料であればよく、Al、Ag、Cu、Fe、Ni、Pd、Pt、Mo、Ta、Ti、W、これらの窒化物(TaN、WN等)、またはこれらのシリサイド(WSi、TaSi等)を使用することも可能である。また、後に形成される半導体構造層11の光取り出し面側に形成されるn配線電極31の形成において、熱処理が必要な場合には、上記窒化物(TaN、WN等)またはシリサイド(WSi、TaSi等)の耐熱性のある材料を用いるのが好ましい。また、反射金属層43には、上記したように、光反射性の高い他の材料、Au、Ag、Al、Rh等を用いることも可能である。
なお、p電極37、対向電極39及び反射金属層43を同一の材料で形成する場合には、これらを一工程で形成すべく、透光性絶縁層41を形成した後に、透光性絶縁層41上にEB蒸着法等で層厚300nmとなるように金属材料を堆積することとしてもよい。このように、p電極37及び対向電極39を同一の材料で形成する場合、すなわちp型半導体層とオーミック接合可能な材料で対向電極39を形成する場合には、p型半導体層13の対向電極39と接する領域のキャリア濃度を制御することでp型半導体層13の対向電極39とのショットキー接合を形成することとしてもよい。例えば、p型半導体層13が活性層に接して形成されているクラッド層とそれよりもキャリア濃度の高いコンタクト層から形成されている場合に、対向電極39を形成する領域のコンタクト層をエッチングにより除去し、キャリア濃度の低いクラッド層に接して対向電極39を形成し、p型半導体層13と対向電極39との間でショットキー接合を形成することとしてもよい。
また、対向電極39の形成後のアニール条件の変更、対向電極39を形成する領域のp型半導体層13の成長条件の変更によっても、対向電極39とp型半導体層13とのショットキー接合を実現することが可能である。
次に、反射金属層43上に半導体側接合層45を形成する。具体的には、例えば、電子ビーム真空蒸着法によりTaN(層厚100nm)、TiW(層厚100nm)、TaN(100nm)、Ni(層厚200nm)、Au(層厚30nm)を順に成膜して積層する(図8(a))。なお、半導体側接合層45の形成には、抵抗加熱蒸着法やスパッタ法を用いることも可能である。
次に、上面に支持基板側接合層47が形成されている支持基板49を用意する。例えば、支持基板49は、上面及び下面にEB蒸着法によりPtからなる層厚200nmのオーミック金属層(図示せず)が形成されているSi基板である。支持基板側接合層47は、スパッタ法等により、支持基板49上にTi(層厚150nm)、Ni(層厚150nm)、AuSn(層厚600nm)がこの順に形成されている。
次に、半導体側接合層45の表面と支持基板側接合層47の表面とを接触させて、互いに対して圧力1MPaで押圧しつつ、温度330℃の窒素雰囲気下で10分間かけて熱圧着を行うことにより支持基板49を貼り付ける。その後、例えば、アンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより成長基板37を除去する(図8(a))。なお、成長基板37の除去は、ドライエッチング、機械研磨法、もしくは化学機械研磨(CMP)法、またはこれらの方法を組み合わせて行ってもよい。なお、光取り出し効率を向上させる為に、露出したn型半導体層表面には、ウェットエッチング等で凹凸加工を施す事が好ましい。
上記処理の終了後、n型半導体層23上にn配線電極31、n給電配線33及びボンディングパッド35を形成する(図8(b))。n配線電極31は、n型半導体層23上にAuGeNiをEB蒸着法により堆積させた後に、リフトオフ法によりパターニングを行って形成する。続いて、n型半導体層23の上面及びn配線電極31を覆うように、Ti(層厚100nm)をEB蒸着等で順に堆積し、リフトオフ法によりパターニングを行って、n給電配線33を形成した。その後、Auを1000nm堆積し、リフトオフ法によりパターニングを行ってボンディングパッド35を形成した。なお、n配線電極31は、n型半導体とオーミック接合を形成することが可能な材料で形成されていればよく、例えば、AuGe、AuSn、AuSnNi等を用いて形成してもよい。
最後に、n型半導体層23とn配線電極31との間でのオーミック接合の形成を促進するために、400℃の窒素雰囲気下で熱処理を行い、発光素子10が完成する。
上記実施例においては、電流拡散機能層19上に表面加工層21を形成することとしたが、表面加工層21は形成しなくともよい。すなわち、n型半導体層23は、n型クラッド層17、電流拡散機能層19がこの順に積層されている構成を少なくとも含めばよい。表面加工層21を形成しない場合でも、電流は電流拡散機能層19内で水平方向に十分に拡散させられ、活性層15は均一に発光させられる。
上記実施例においては、電流拡散機能層19の第1の低抵抗層25及び第2の低抵抗層29のAl組成を同一のものとしたが、第1の低抵抗層25よりも第2の低抵抗層29のAl組成を低くして屈折率を高くすることで、電流拡散機能層19全体として、光取り出し面に向かって実効的な屈折率が増加するようにしてもよい。このようにすることで、活性層15から出射した光が光取り出し面側に誘導されることとなり、発光素子の光取り出し効率がさらに向上することとなる。また、電流拡散機能層19全体として、光取り出し面に向かって実効的な屈折率を増加させるために、第2の低抵抗層29の屈折率を第1の低抵抗25の屈折率以上にしつつ、第1の低抵抗層25よりも第2の低抵抗層29の層厚を増加させることとしてもよい。
また、上記実施例においては、電流拡散機能層19が、n型クラッド層17側から順に第1の低抵抗層25、高抵抗層27、及び第2の低抵抗層29の3層構造である場合を説明したが、低抵抗層で高抵抗層を挟み込む構成であるならばさらに多層の構造をとることとしてもよい。例えば、電流拡散機能層19が3層の低抵抗層及び2層の高抵抗層からなり、n型クラッド層17側から、低抵抗層、高抵抗層、低抵抗層、高抵抗層、低抵抗層と積層することとしてもよい。このようにしても、各低抵抗層において電流の水平方向拡散が発生し、電流が十分広がり活性層15が均一に発光することとなる。
また、上記実施例においては、第1の導電型がp型であり、第2の導電型がn型の発光素子の場合について説明してきたが、第1の導電型がn型であり、第2の導電型がp型であってもよい。この場合でも、p型半導体層内に、複数の低抵抗層の各々に挟まれた高抵抗層を形成することで、半導体構造層の厚みを薄く保って光取り出し効率を向上させつつ、発光素子の水平方向電流拡散を良好なものにし、発光効率を向上させることが可能である。
また、上記実施例においては、AlGaInP系の半導体構造層を有する発光素子について説明してきたが、上記複数の低抵抗層の各々に挟まれた高抵抗層を形成する構成を、AlGaN系の半導体構造層等、他の材料系の半導体構造層にも適用可能である。その場合でも、半導体構造層の厚みを薄く保って光取り出し効率を向上させつつ、発光素子の水平方向電流拡散を良好なものにし、発光効率を向上させることが可能である。
また、上記実施例においては、半導体構造層を支持基板に貼り付けた後に成長基板を剥離して製造する、いわゆるシンフィルムタイプの発光素子について説明してきたが、本発明は、半導体構造層の成長後に成長基板を除去しないで製造するタイプの発光素子にも適用可能である。
上述した実施例における種々の数値、寸法、材料、電極の配置等は、例示に過ぎず、用途及び製造される半導体発光素子等に応じて、適宜選択することができる。
10 発光素子
11 半導体構造層
13 p型半導体層
15 活性層
17 n型クラッド層
19 電流拡散機能層
21 表面加工層
23 n型半導体層
25 第1の低抵抗層
27 高抵抗層
29 第2の低抵抗層
31 n配線電極
33 n給電配線
35 ボンディングパッド
37 p電極
39 対向電極
41 透光性絶縁層
43 反射金属層
45 半導体側接合層
47 支持基板側接合層
49 支持基板
51 成長基板

Claims (5)

  1. 第1の導電型の第1の半導体層、活性層、及び第2の導電型の第2の半導体層がこの順に積層されているAlGaInP系半導体からなる半導体構造層と、
    前記第1の半導体層上の一部に形成されている第1の電極と、
    前記第2の半導体層上の一部に形成されている第2の電極と、を含み、
    前記第1の電極は、前記第2の電極が形成されている領域と前記半導体構造層を挟んで対向している領域以外の領域に形成されており、
    前記第2の電極は、前記第2の半導体層とショットキー接合を形成している給電配線、及び前記給電配線から伸張し、前記第2の半導体層とオーミック接合を形成している配線電極を含み、
    前記半導体構造層を挟んで前記給電配線が形成されている領域に対向する領域の前記第1の半導体層上に前記第1の半導体層とショットキー接合を形成している対向電極が形成されており、
    前記第2の半導体層は、前記活性層側からクラッド層、電流拡散機能層が順に形成されている構成を少なくとも含み、前記電流拡散機能層は、複数の低抵抗層と、前記複数の低抵抗層の各々の間に挟まれており、前記低抵抗層よりも抵抗率が高い高抵抗層とからなることを特徴とする半導体発光素子。
  2. 前記複数の低抵抗層において、前記活性層から遠い層が前記活性層に近い層よりもAl組成が小さいことを特徴とする請求項1に記載の半導体発光素子。
  3. 前記複数の低抵抗層において、前記活性層から遠い層が前記活性層に近い層よりも層厚が大きいことを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記複数の低抵抗層の各々の層厚が、前記活性層から出射する光の前記複数の低抵抗層の各々内での波長未満であることを特徴とする請求項1乃至3のいずれか1に記載の半導体発光素子。
  5. 前記複数の低抵抗層に対する前記高抵抗層の比抵抗が10倍以上であることを特徴とする請求項1乃至4のいずれか1に記載の半導体発光素子。
JP2013004353A 2013-01-15 2013-01-15 半導体発光素子 Active JP6190591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013004353A JP6190591B2 (ja) 2013-01-15 2013-01-15 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013004353A JP6190591B2 (ja) 2013-01-15 2013-01-15 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2014138008A true JP2014138008A (ja) 2014-07-28
JP6190591B2 JP6190591B2 (ja) 2017-08-30

Family

ID=51415382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004353A Active JP6190591B2 (ja) 2013-01-15 2013-01-15 半導体発光素子

Country Status (1)

Country Link
JP (1) JP6190591B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137303A (ja) * 2017-02-21 2018-08-30 鼎元光電科技股▲ふん▼有限公司 発光素子及び発光素子の製造方法
CN114883469A (zh) * 2022-07-07 2022-08-09 华灿光电(浙江)有限公司 改善电流传导的发光二极管芯片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068554A (ja) * 1998-08-21 2000-03-03 Sharp Corp 半導体発光素子
JP2004140300A (ja) * 2002-10-21 2004-05-13 Hitachi Cable Ltd 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
JP2009510730A (ja) * 2005-09-30 2009-03-12 ラティス パワー (チアンシ) コーポレイション 半導体発光デバイスおよびその製造方法
JP2009246237A (ja) * 2008-03-31 2009-10-22 Dowa Electronics Materials Co Ltd 電流狭窄型発光素子およびその製造方法
JP2011243956A (ja) * 2010-05-18 2011-12-01 Seoul Opto Devices Co Ltd 高効率発光ダイオード及びその製造方法
JP2012033800A (ja) * 2010-08-02 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
US20120061704A1 (en) * 2010-10-11 2012-03-15 Lg Innotek Co., Ltd. Light emitting device and lighting instrument including the same
JP2012190985A (ja) * 2011-03-10 2012-10-04 Stanley Electric Co Ltd 半導体発光素子および半導体発光素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068554A (ja) * 1998-08-21 2000-03-03 Sharp Corp 半導体発光素子
JP2004140300A (ja) * 2002-10-21 2004-05-13 Hitachi Cable Ltd 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
JP2009510730A (ja) * 2005-09-30 2009-03-12 ラティス パワー (チアンシ) コーポレイション 半導体発光デバイスおよびその製造方法
JP2009246237A (ja) * 2008-03-31 2009-10-22 Dowa Electronics Materials Co Ltd 電流狭窄型発光素子およびその製造方法
JP2011243956A (ja) * 2010-05-18 2011-12-01 Seoul Opto Devices Co Ltd 高効率発光ダイオード及びその製造方法
JP2012033800A (ja) * 2010-08-02 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
US20120061704A1 (en) * 2010-10-11 2012-03-15 Lg Innotek Co., Ltd. Light emitting device and lighting instrument including the same
JP2012190985A (ja) * 2011-03-10 2012-10-04 Stanley Electric Co Ltd 半導体発光素子および半導体発光素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137303A (ja) * 2017-02-21 2018-08-30 鼎元光電科技股▲ふん▼有限公司 発光素子及び発光素子の製造方法
CN114883469A (zh) * 2022-07-07 2022-08-09 华灿光电(浙江)有限公司 改善电流传导的发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
JP6190591B2 (ja) 2017-08-30

Similar Documents

Publication Publication Date Title
US9281439B2 (en) Nitride semiconductor element and method for producing same
JP5829453B2 (ja) 半導体発光素子
JP5304662B2 (ja) 発光素子
US8058666B2 (en) Semiconductor light emitting device and light emitting apparatus having the same
JP5776535B2 (ja) Iii族窒化物半導体発光素子
JP5169012B2 (ja) 半導体発光素子
KR101565122B1 (ko) 열전도성 기판을 갖는 단일칩 반도체 발광소자
TWI488330B (zh) Semiconductor light emitting element and manufacturing method thereof
JP2013026451A (ja) 半導体発光素子
JP2008103627A (ja) 半導体発光素子
JP5391425B2 (ja) 半導体発光装置
US9054276B2 (en) Semiconductor light-emitting device
JP2006156590A (ja) 発光ダイオード
US8829558B2 (en) Semiconductor light-emitting device
US8610151B2 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
EP1530242B1 (en) Semiconductor light emitting device
TWI502774B (zh) Semiconductor light emitting element and manufacturing method thereof
US20180033912A1 (en) Iii-p light emitting device with a superlattice
JP2008103626A (ja) 半導体発光素子
JP6190591B2 (ja) 半導体発光素子
JP2012084779A (ja) 半導体発光素子
JP5298927B2 (ja) 発光素子
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP2004221112A (ja) 酸化物半導体発光素子
JP6185786B2 (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6190591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250