JP2014135413A - 半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 - Google Patents

Abstract

【課題】はんだリフロー時に、半導体チップとダイパッドとの間に剥離が起きないようにした半導体パッケージ用基板、半導体パッケージ及び製造方法を提供する。
【解決手段】半導体パッケージ用基板20は、銅層13、または、銅層13およびニッケル層12からなる基材上に半導体チップ31を実装するための半導体チップ実装領域14を有するとともに、さらにその外側方向に、順に、半導体チップ実装領域を囲む少なくとも１つの囲い枠15aと、空隙15bと、周辺端子用突起17とを有する。半導体パッケージは、半導体パッケージ用基板の半導体チップ実装領域に半導体チップを実装する工程と、半導体チップと周辺端子とをワイヤボンディングする工程と、ワイヤボンディング後に半導体チップ、囲い枠、周辺端子を、封止樹脂34で埋設する工程と、第２銅層13の選択的エッチングによってダイパッド仕切溝32を形成してダイパッド36を設ける工程とを含んで製造される。
【選択図】図１

Description

小型薄型化が可能で且つ半田耐熱性に優れた半導体パッケージ用基板、その基板に半導体チップを搭載した半導体パッケージ及びそれらの製造方法に関する。

従来、半導体チップ、パッケージ用基板および半導体チップを封止する樹脂パッケージ部からなる半導体パッケージにおいては、半導体パッケージの製造工程の途中で巻き込まれた水分や、作成後に吸湿された水分などの半導体パッケージの中の水分によって、半導体パッケージをプリント基板に実装する際のはんだリフロー工程において加熱する際に、水分の膨張によって水蒸気爆発が起こり、半導体チップと封止樹脂やダイパッドなどとの間に剥離が起きる場合があるという問題があった。

特に、パッケージ用基板が樹脂である絶縁性基板である場合には、封止樹脂に加え、パッケージ用基板に用いられる樹脂においても吸湿が起こりやすいため水蒸気爆発が起こりやすく、このため、樹脂やボンディングシート（ダイアタッチ剤）等の開発が行われたり、パッケージにおける水分の浸入を防ぐために再外層にさらに樹脂を設けることが提案されている（例えば特許文献１）。また、パッケージ用基板への吸湿を無くするためパッケージ用基板として金属基板を用いることが提案されている（例えば特許文献２）。

特開２００７−３３５４２４号公報 特開２００８−１４７２３７号公報

しかしながら、特許文献１のパッケージでは、パッケージにおける水分の浸入を防ぐために最外層にさらに樹脂を別途形成する工程が必要となるため、生産性の低下やコストアップに繋がるという問題点があった。また、パッケージが大きくなるため、軽薄短小化を目的とするパッケージの製造においては目的に相反するものとなる問題点があった。
また、特許文献２のパッケージでは、絶縁性基板を用いた場合に比べ水蒸気爆発は起こりにくいが、長期間の保管をする場合や高湿環境下に晒される場合にはダイパッドと封止樹脂との界面からの半導体チップとダイパッドとの界面への水分の浸入や封止樹脂への吸湿の影響があり、半導体チップとパッケージ用基板間の剥離の発生のおそれがあった。

そこで、本発明は、上記課題に鑑みて、半導体チップを搭載するダイパッドとそれらを埋設する封止樹脂との界面から水分が浸入したり、封止樹脂中に水分が浸入したりした場合においても、半導体パッケージをプリント基板に実装する際のはんだリフロー工程において加熱する際に、半導体チップとダイパッドとの間に剥離が生じることを抑制できる半導体パッケージ、それに用いる半導体パッケージ用基板、及びそれらの製造方法を提供することを目的とする。

（１）本発明の半導体パッケージ用基板は、
金属からなる半導体パッケージ用基板であって、
銅層、または、銅層およびニッケル層からなる基板上に半導体チップを実装するための半導体チップ実装領域を有するとともに、
さらにその外側方向に、順に、前記半導体チップ実装領域を囲む少なくとも１つの囲い枠と、空隙と、周辺端子用突起とを有することを特徴とする。
（２）本発明の半導体パッケージ用基板の製造方法は、
金属からなる半導体パッケージ用基板の製造方法であって、
銅を主成分とする第１銅層、ニッケルを主成分とするニッケル層および銅を主成分とする第２銅層からなる３層材を準備する工程と、
前記第１銅層上にレジスト膜を設ける工程と、
前記レジスト膜を露光、現像し開口部を設ける工程と、
前記開口部に金属層を形成した後にレジスト膜を除去する工程と、
レジスト膜を除去することによって露出した第１銅層を選択的にエッチングすることによって囲い枠および周辺端子用突起を形成する工程と、
を含むことを特徴とする。
（３）本発明の半導体パッケージ用基板の製造方法は、上記（２）において、
前記銅を主成分とする第１銅層、ニッケルを主成分とするニッケル層および銅を主成分とする第２銅層からなる３層材は、少なくとも一回以上表面活性化処理法を用いて３層に形成するものであることを特徴とする。
（４）本発明の半導体パッケージは、
周辺端子、ダイパッド上の半導体チップ、前記半導体チップと前記周辺端子とをつなぐワイヤ、および、周辺端子と半導体チップとワイヤとを封止する樹脂からなる半導体パッケージであって、
前記半導体チップの側面を囲う１つ以上の囲い枠を前記ダイパッド上に有し、
ダイパッドおよび囲い枠が金属からなることを特徴とする。
（５）本発明の半導体パッケージは、上記（４）において、
前記半導体パッケージにおいて、半導体パッケージの底面に対する前記囲い枠の表面位置の高さは周辺端子の表面位置の高さと同じであることを特徴とする。
（６）本発明の半導体パッケージは、上記（４）において、
前記囲い枠が上方から順に、第１金属層、第１銅層、ニッケル層からなる、または、第１金属層、第１銅層からなることを特徴とする。
（７）本発明の半導体パッケージの製造方法は、
順に、第１金属層、第１銅層、ニッケル層、第２銅層、第２金属層が積層されてなり、前記第１金属層および第２金属層が選択的エッチングのためのメタルマスクである５層材を準備する工程と、
第１銅層およびニッケル層の選択的エッチングによって、
半導体チップを実装するための半導体チップ実装領域を形成するとともに、
さらにその外側方向に、順に、前記半導体チップ実装領域を囲む少なくとも１つ以上の囲い枠、空隙、周辺端子用突起を形成する工程と、
前記半導体チップ実装領域に半導体チップを実装する工程と、
前記半導体チップと周辺端子用突起とをワイヤボンディングする工程と、
前記ワイヤボンディング後に前記半導体チップ、囲い枠及び周辺端子用突起を、封止樹脂で埋設する工程と、
前記第２銅層の選択的エッチングによってダイパッド仕切溝を形成してダイパッドおよび周辺端子を設ける工程とを含むことを特徴とする。
（８）本発明の半導体パッケージの製造方法は、
順に、第１金属層、第１銅層、ニッケル層、第２銅層、第２金属層が積層されてなり、前記第１金属層および第２金属層が選択的エッチングのためのメタルマスクである５層材を準備する工程と、
第１銅層の選択的エッチングによって、
半導体チップを実装するための半導体チップ実装領域を形成するとともに、
さらにその外側方向に、順に、前記半導体チップ実装領域を囲む少なくとも１つ以上の囲い枠、空隙、周辺端子用突起を形成する工程と、
前記半導体チップ実装領域に半導体チップを実装する工程と、
前記半導体チップと周辺端子用突起とをワイヤボンディングする工程と、
前記ワイヤボンディング後に前記半導体チップ、囲い枠及び周辺端子用突起を、封止樹脂で埋設する工程と、
前記第２銅層およびニッケル層の選択的エッチングによってダイパッド仕切溝を形成してダイパッドおよび周辺端子を設ける工程とを含むことを特徴とする。

本発明の半導体パッケージは、半導体チップの周囲に囲い枠を設けていることにより、半導体チップを搭載するダイパッドとそれらを埋設する封止樹脂との界面から水分が浸入したり、封止樹脂中に水分が浸入した場合においても、浸入経路を長くすることにより、水分が半導体チップとダイパッドとの間に到達することを抑制し、ポップコーン現象を起こりにくくすることが可能である。

図１は本発明の実施形態の半導体パッケージ用基板を示す断面図である。 図２は本発明の実施形態の半導体パッケージ用基板の製造方法を示す図であり、（ａ）は半導体パッケージ用基板を形成する前の３層材の断面図であり、（ｂ）は第１銅層上及び第２銅層の表面にレジスト膜を形成した状態を示す断面図であり、（ｃ）は第１銅層上及び第２銅層の表面に形成したレジスト膜を露光、現像した状態を示す断面図であり、（ｄ）は、第１銅層上に形成したレジスト膜の開口部に第１金属層を形成し、第２銅層上に形成したレジスト膜の開口部に第２金属層を形成した状態を示す断面図であり、（ｅ）はレジスト膜を除去して５層材を形成した状態を示す断面図であり、（ｆ）は銅の選択エッチングで第１銅層をエッチング除去して半導体パッケージ用基板を形成した状態を示す断面図である。 図３は半導体パッケージ用基板の製造方法に用いる表面活性化処理装置の概略を示す説明図である。 図４は本発明の実施形態の半導体パッケージであり、（ａ）は実施形態１の半導体パッケージを示す断面図であり、（ｂ）は実施形態２の半導体パッケージを示す断面図である。 図５は実施形態１の半導体パッケージの製造方法を示す説明図であり、（ａ）は半導体パッケージ用基板の断面図であり、（ｂ）は囲い枠の内側（半導体チップ実装領域）に半導体チップを実装して周辺端子用突起とワイヤボンディングした状態を示す断面図であり、（ｃ）は封止樹脂で半導体チップ、囲い枠、空隙及び周辺端子用突起を埋設した状態を示す断面図であり、（ｄ）は第２銅層を選択エッチングしてダイパッド仕切溝を形成しダイパッドおよび周辺端子を設けた状態を示す断面図である。 図６は実施形態２の半導体パッケージの製造方法を示す説明図であり、（ａ）は囲い枠の内側（半導体チップ実装領域）に半導体チップを実装して周辺端子用突起とワイヤボンディングした状態を示す断面図であり、（ｂ）は封止樹脂で半導体チップ、囲い枠、空隙及び周辺端子用突起を埋設した状態を示す断面図であり、（ｃ）は第２銅層を選択エッチングしてダイパッド仕切溝となる部分を形成した状態を示す断面図であり、（ｄ）は第２銅層を選択エッチングで露出したニッケル層を選択エッチングして除去し、ダイパッド仕切溝を形成しダイパッドおよび周辺端子を設けた状態を示す断面図である。 図７は実施形態１の半導体パッケージにおける囲い枠の位置をダイパッドの最外方に設けた状態を示す説明図であり、（ａ）は平面図であり、（ｂ）は断面図である。 図８は実施形態３の半導体パッケージであり、囲い枠を二重に設けた状態を示す断面説明図である。 図９は半導体パッケージにおける水分浸入経路を示す断面説明図であり、（ａ）は本発明の半導体パッケージにおける水分浸入経路を示す断面説明図であり、（ｂ）は従来の半導体パッケージにおける水分浸入経路を示す断面説明図である。

本発明の半導体パッケージ用基板を、図１の断面図、図２の半導体パッケージ用基板の製造方法を用いて説明する。
本発明に係る半導体パッケージ用基板２０は、金属からなる半導体パッケージ用基板であって、銅層（第２銅層１３）、または、銅層（第２銅層１３）およびニッケル層１２からなる基材上に半導体チップ３１を実装するための半導体チップ実装領域１４を有するとともに、さらにその外側方向に、順に、半導体チップ実装領域１４を囲む少なくとも１つの囲い枠１５ａと、空隙１５ｂと、周辺端子用突起１７とを有している。
すなわち、本発明の実施形態に係る半導体パッケージ用基板２０は、順に、第１金属層１６ａ、第１銅層１１、ニッケル層１２、第２銅層１３、第２金属層１６ｂが積層されており、半導体チップ３１を実装するための半導体チップ実装領域１４を有するとともに、
さらにその外側方向に、順に、囲い枠１５ａ、空隙１５ｂ、周辺端子用突起１７を有している。
なお、図１においては、第１銅層１１の選択的エッチングに用いた第１金属層１６ａをそのまま残している。

＜第１銅層、第２銅層＞
パッケージ用基板２０を構成する第１銅層１１や第２銅層１３としては、銅板、電解銅箔、圧延銅箔などが挙げられる。
第１銅層１１や第２銅層１３の素材としては、銅の他、ＪＩＳに規定の無酸素銅、タフピッチ銅、リン青銅、黄銅や、銅ベリリウム系合金（例えば、ベリリウム２％、残部が銅の合金など）、銅銀系合金（例えば、銀３〜５％、残部が銅の合金など）などが挙げられる。
第１銅層１１の厚みとしては、５〜１００μｍの範囲とすることが望ましい。より望ましくは１８〜８０μｍである。５μｍ未満では、半導体パッケージを形成した際に封止樹脂との接着面積が小さいことによる端子の抜け落ちが生じる恐れがある。逆に１００μｍを超えると、厚すぎて不経済であり、かつ、微細なエッチングが困難となる。
第２銅層の厚みとしては、１０〜１００μｍが望ましい。１０μｍ未満では、半導体パッケージ用基板や半導体パッケージの製造過程におけるハンドリングが困難となる。また、１００μｍを超えると、半導体パッケージが厚くなりすぎる、半導体パッケージの製造工程において銅層１３を選択エッチングする際に時間やコストがかかる。

＜ニッケル層＞
ニッケル層１２の成分としては、ニッケルあるいはニッケルを主成分とするニッケル合金を用いることができる。ニッケルを主成分とするニッケル合金としては、ニッケル−リン合金、ニッケル−ボロン合金などが適用できる。リンあるいはボロンなどの合金成分は、ニッケル合金めっき中に２０質量％以下含まれることが望ましい。２０質量％を超えると、エッチングストップ層としての役割が効果的でなくなる。
ニッケル層１２の厚みとしては、０．１〜１０μｍが望ましく、より望ましくは０．５〜２μｍである。０．１μｍ未満では、ニッケル層１２が均一に被覆しないので、エッチングストップ層としての役割の点で問題が生じる。一方、１０μｍを超えると、厚すぎてエッチング層としての効果が飽和し、経済的でない。また、ニッケル層１２のエッチングを行う際に長い時間を要するようになり、第１銅層１１まで不必要に多くエッチングされてしまう恐れがある。

ニッケル層１２は、第１銅層１１又は第２銅層１３上に湿式や乾式めっき法などの手段により析出させて形成することができる。例えば、電気めっき法、浸漬めっき法、真空蒸着法などの手段が挙げられる。
また、めっき法に代えて、電解ニッケル箔や圧延ニッケル箔、ニッケルを主成分とした合金箔（例えばニッケル−鉄合金箔）などを第１銅層１１又は第２銅層１３上に圧接する手段も挙げられる。

＜３層の積層＞
図１の半導体パッケージ用基板の断面図に示すように、半導体パッケージ用基板２０は、順に、第１金属層１６ａ、第１銅層１１、ニッケル層１２、第２銅層１３、第２金属層１６ｂが積層されてなるが、このうち、第１銅層１１、ニッケル層１２、第２銅層１３の３層材１０ａは、めっき法や積層法などの手段によって製造することができる。例えば、ニッケル層１２は、第１銅層１１又は第２銅層１３上に、湿式や乾式めっき法などの手段により析出させて形成することができる。
また、めっき法に代えて、電解ニッケル箔や圧延ニッケル箔などを第１銅層１１又は第２銅層１３上に圧接する手段（積層法）も挙げられる。

積層法としては、例えば、冷間圧延法、熱間圧延法などが挙げられるが、表面活性化接合法を用いることが望ましい。表面活性化接合法とは、接合される表面同士、例えば、ニッケル層となるニッケル箔の表面と、第１銅層１１又は第２銅層１３となる銅箔の表面のそれぞれを、積層する前に活性化処理をして接合予定表面の酸化物などを取り除いた後、
低圧下率での冷間圧延によって積層接合する手段をいう。

＜活性化接合＞
次に、表面活性化接合法について説明する。
第１銅層１１、ニッケル層１２、第２銅層１３からなる３層１０ａを、表面活性化接合装置を用いて製造する。図３の表面活性化接合装置の説明図に示すように、ニッケルめっき（ニッケル層１２に相当）を施した銅箔１１（第１銅層１１に相当）と、銅箔１３（第２銅層１３に相当）とを接合する場合について説明する。
まず、表面活性化接合法においては、接合前に、互いに接合されるニッケルめっき１２及び銅箔１３の接合予定表面にそれぞれ活性化処理を行う。活性化処理は、真空槽内に装填された銅箔１１、銅箔１３をそれぞれアース接地された一方の電極（電極Ａ）と接触させ、絶縁支持された他の電極（電極Ｂ）との間に、１０〜１×１０^−３Ｐａの極低圧不活性ガス雰囲気好ましくはアルゴンガス中で、１〜５０ＭＨｚの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極と接触したニッケルめっき１２、銅箔１３のそれぞれの面積が、電極Ｂの面積の１／３以下となるようにスパッタエッチング処理することにより行う。

活性化処理において、不活性ガス圧力が１×１０^−３Ｐａ未満では安定したグロー放電が行いにくく高速エッチングが困難であり、１０Ｐａを超えると活性化処理効率が低下する。印加する交流は、１ＭＨｚ未満では安定したグロー放電を維持するのが難しく連続エッチングが困難であり、５０ＭＨｚを超えると発振し易く電力の供給系が複雑となり好ましくない。
また、効率よくエッチングするためには、電極Ａと接触するニッケルめっき１２、銅箔１３のそれぞれの露出面積（活性化させる面積、露出面以外はカバーされている）を、
ニッケルめっき１２、銅箔１３のそれぞれの露出面と対向する電極Ｂの面積より小さくする必要がある。
この（電極Ａに接触するニッケルめっき１２、銅箔１３の露出面積）／（電極Ｂの対向面積）の比を１／３以下とすることにより、充分な効率でエッチングを行うことができる。

次に、これらの活性化処理されたニッケルめっき１２と銅箔１３とを積層接合して、ニッケルめっき１２を施した銅箔１１と、銅箔１３とを接合して３層の積層材１０ａ（第１銅層１１、ニッケル層１２、第２銅層１３）を形成する（図２（ａ）参照）。
積層接合は、ニッケルめっき１２、銅箔１３のそれぞれ活性化処理した面を対向させるようにし両者を当接して重ね合わせ圧接ユニットで冷間圧接を施すことによって達成される。この際の積層接合は低温度で可能であり、銅箔１１、ニッケルめっき１２、銅箔１３ならびに接合部に組織変化や合金層の形成などといった悪影響を軽減または排除することが可能である。

銅箔１１、ニッケルめっき１２、銅箔１３のそれぞれの温度（℃）をＴとして、０℃＜Ｔ≦３００℃の範囲で良好な接合状態が得られる。より好ましくは、０℃＜Ｔ≦２００℃である。０℃以下とすると特別な冷却装置が必要となり、３００℃を超えると銅箔の強度や特性の変化が現れる。また、２００℃を超えると銅箔の組成によっては、銅の再結晶に伴う組織変化などの軟化でハンドリングに悪影響が生じてくる場合がある。
また圧延率Ｒ（％）は、０．０１％≦Ｒ≦３０％であることが好ましい。０．０１％未満では充分な接合強度が得られず、３０％を超えると変形が大きくなり加工精度上好ましくない。より好ましくは、０．１％≦Ｒ≦３％である。
また、このようにして製造された３層材１０を、必要により残留応力の除去または低減などのために熱処理を施すこともできる。
なお、上記積層接合はプレス装置などを用いて圧接処理によって製造することもできる。

なお、上記において、銅箔１１にニッケルめっき１２を施す代わり、銅箔１１とニッケル箔１２を活性化接合法を用いて２層材とし、さらにこの２層材に銅箔１３を活性化接合することもできる。

＜第１金属層、第２金属層＞
第１金属層１６ａ、第２金属層１６ｂは、それぞれ第１銅層１１、第２銅層１３の上に形成して、第１銅層１１、第２銅層１３のエッチングの際のメタルマスクとしての役割や、第１銅層１１、第２銅層１３の酸化防止層としての効果を果たす。また、ワイヤボンディングの接合を容易にするための被覆層としての役割も果たす。
第１金属層１６ａや第２金属層１６ｂとしては、表面側から順にＡｕ／Ｐｄ／Ｎｉの３層からなる金属層やＡｕ／Ｎｉの２層からなる金属層、Ａｕ，Ａｇなどが挙げられ、めっき法等の手段によって形成させることができる。

次に、半導体パッケージ用基板を製造する方法を詳細に説明する。すなわち、実施形態の半導体パッケージ用基板の製造方法は、銅を主成分とする第１銅層１１、ニッケルを主成分とするニッケル層１２および銅を主成分とする第２銅層１３からなる３層材１０ａを準備する工程と、第１銅層１６ａ上にレジスト膜１８を設ける工程と、レジスト膜１８を露光、現像し開口部１８ａを設ける工程と、開口部１８ａに金属層（第１金属層１６ａ）を形成した後にレジスト膜１８を除去する工程と、レジスト膜１８を除去することによって露出した第１銅層１１を選択的にエッチングすることによって囲い枠および周辺端子用突起を形成する工程と、を含むことを特徴とする。

図２において、
（ａ）は半導体パッケージ用基板を形成する前の３層材の断面図であり、（ｂ）は第１銅層上及び第２銅層の表面にレジスト膜を形成した状態を示す断面図であり、（ｃ）は第１銅層上及び第２銅層の表面に形成したレジスト膜を露光、現像した状態を示す断面図であり、（ｄ）は、第１銅層上に形成したレジスト膜の開口部に第１金属層を形成し、第２銅層上に形成したレジスト膜の開口部に第２金属層を形成した状態を示す断面図であり、（ｅ）はレジスト膜を除去して５層材を形成した状態を示す断面図であり、（ｆ）は銅の選択エッチングで第１銅層をエッチング除去して半導体パッケージ用基板を形成した状態を示す断面図である。

まず、（ａ）の半導体パッケージ用基板を形成する前の３層材１０ａを準備し、（ｂ）に示すように、３層材１０ａの第１銅層１１上及び第２銅層１３の表面にレジスト膜１８を形成する。次に、（ｃ）に示すように、第１銅層１１上及び第２銅層１３の表面に形成したレジスト膜１８を露光、現像することによりレジスト膜に開口部１８ａを設ける。なお、基板において囲い枠および周辺端子用突起として残る部分をレジスト膜の開口部１８ａとする。そして、（ｄ）に示すように、第１銅層１１上に形成したレジスト膜１８の開口部１８ａに第１金属層１６ａを形成し、第２銅層１３上に形成したレジスト膜１８の開口部１８ａに第２金属層１６ｂを形成する。さらに、（ｅ）に示すように、レジスト膜１８を除去して、メタルマスクとなる第１金属層１６ａ及び第２金属層１６ｂを設けた５層材１０ｂを形成する。

次に、図２（ｆ）に示すように、５層材１０ｂの第１銅層（銅箔）１１の選択エッチングを行い、第１銅層１１に、半導体チップ３１を実装するための半導体チップ実装領域１４を形成するとともに、さらにその外側方向に、順に、囲い枠１５ａ、空隙１５ｂ、周辺端子用突起１７を形成して半導体パッケージ用基板２０を完成させる。このとき、第１銅層１１の選択的エッチングに引き続き、露出している部分のニッケル層１２の選択的エッチングを行ってもよい。
なお、半導体チップ実装領域１４とは、半導体チップ３１を実装する予定の領域をいう。囲い枠１５ａは、半導体チップ実装領域１４の周りを囲むように形成された枠をいう。空隙１５ｂは、半導体チップ実装領域、接続端子を形成する際に、それぞれを個々に独立させるために第１銅層１１または第１銅層１１およびニッケル層１２をエッチング除去することによって形成される実装領域と接続端子との間および接続端子間の空隙をいう。
周辺端子用突起１７は、半導体チップ３１とワイヤ３３でワイヤボンディングされ、半導体パッケージ完成後に周辺端子３７として外部基板への導通部となる部分をいう。

＜囲い枠の大きさや形状＞
囲い枠１５ａの大きさや形状は、特に定めるものではないが、半導体チップとダイパッドとの界面への水分の浸入を防止するための堰の役割を果たすものであり、下記必要条件をふまえた上で、大きさ、形状、位置と個数について適宜決定することが望ましい。具体的には、下記（ｉ）の必要条件を満足することが望ましい。
（ｉ）囲い枠１５ａや空隙１５ｂがエッチング加工で形成可能な大きさ・形状であること。
上記の観点から、囲い枠１５ａや空隙１５ｂの大きさとしては、エッチング加工により形成可能な最小の大きさは、銅層１１の厚みにもよるが、たとえば囲い枠の一辺の幅は１０μｍ以上程度の大きさであると考えられる。なお、囲い枠の、高さは銅層１１の厚みに由来し、特に制限はないが、半導体チップの搭載を妨げないことが望ましい。すなわち、半導体パッケージにおいて、半導体パッケージ３０の底面に対する囲い枠１５ａの表面位置の高さは周辺端子３７の表面位置の高さと同じであることが望ましい。

＜囲い枠や空隙を形成する位置、個数＞
囲い枠１５ａや空隙１５ｂを形成する位置や個数は、本発明においては、特に制限するものではない。

＜囲い枠や空隙の形状＞
本発明において囲い枠１５ａや空隙１５ｂの形状は、エッチング加工で形成可能な形状であれば特に制限するものではないが、エッチング加工の容易性から考えると、囲い枠１５ａの断面形状が四角形、多角形、円形などが挙げられる。
なお、第１銅層１１のエッチングは、市販のアルカリ系の銅のエッチング液等を用いて行うことができる。

＜半導体パッケージ＞
次に、実施形態の半導体パッケージについて説明する。図４は半導体パッケージであり、（ａ）は実施形態１の半導体パッケージを示す断面図であり、（ｂ）は実施形態２の半導体パッケージを示す断面図である。実施形態の半導体パッケージは、周辺端子、ダイパッド上の半導体チップ、半導体チップと周辺端子とをつなぐワイヤ、および、周辺端子と半導体チップとワイヤとを封止する樹脂からなる半導体パッケージであって、半導体チップの側面を囲う１つ以上の囲い枠をダイパッド上に有し、ダイパッドおよび囲い枠が金属からなることを特徴とする。
また、実施形態の半導体パッケージは、半導体パッケージの底面に対する囲い枠の表面位置の高さは周辺端子の表面位置の高さと同じであることを特徴とする。
さらに、実施形態の半導体パッケージは、囲い枠が上方から順に、第１金属層、第１銅層、ニッケル層からなる、または、第１金属層、第１銅層からなることを特徴とする。

＜実施形態１の半導体パッケージ＞
実施形態１の半導体パッケージ３０は、順に、第１金属層１６ａ、第１銅層１１、ニッケル層１２、第２銅層１３、第２金属層１６ｂが積層されてなり、第１金属層１６ａおよび第２金属層１６ｂが選択的エッチングのためのメタルマスクである５層材（図２（ｅ）の状態）を準備する工程と、第１銅層１１およびニッケル層１２の選択的エッチングによって、半導体チップ３１を実装するための半導体チップ実装領域１４を形成するとともに、さらにその外側方向に、順に、半導体チップ実装領域１４を囲む少なくとも１つ以上の囲い枠１５ａ、空隙１５ｂ、周辺端子用突起１７を形成する工程と、半導体チップ実装領域１４に半導体チップ３１を実装する工程と、半導体チップ３１と周辺端子用突起１７とをワイヤボンディングする工程と、ワイヤボンディング後に半導体チップ３１、囲い枠１５ａ及び周辺端子用突起１７を、封止樹脂３４で埋設する工程と、第２銅層１３の選択的エッチングによってダイパッド仕切溝３２を形成してダイパッド３６および周辺端子３７を設ける工程とを含むことによって形成される。
なお、ダイパッド仕切り溝３２の形成の際は各周辺端子３７の周囲もエッチングすることも含むものとする。

図５は実施形態１の半導体パッケージの製造方法を示す説明図である。まず、（ａ）に示す半導体パッケージ用基板２０の半導体パッケージ実装領域１４の上に、ペースト状またはテープ状のダイアタッチ剤を用いて固着するなどの手段によって半導体チップ３１を搭載する。なお、ダイアタッチ剤は、例えば、樹脂と銀を混合した銀ペーストを用いることができるが、特に制限されるものではない。
このとき半導体チップ３１の搭載は、第２銅層１３上に、半導体パッケージ実装領域１４を囲むように形成された第１金属層、第１銅層およびニッケル層の３層からなる囲い枠１５ａの内側に載置する。次に、半導体チップ３１と周辺端子用端子１７とをワイヤ３３でワイヤボンディングする（ｂ）。そして、第１銅層１１の上部を半導体パッケージとなる部分を覆うようにして、半導体チップ３１、囲い枠１５ａ及び周辺端子用端子１７を、封止樹脂３４で埋設する（ｃ）。

ここで、封止樹脂３４としては、特に限定されるものではないが、例えば、エポキシ系樹脂、ユリア系樹脂、メラミン系樹脂、フェノール系樹脂、オレフィン系樹脂、イソシアネート系樹脂、酢酸ビニル系樹脂、アクリル系樹脂、クロロプレンゴム系樹脂、ニトリル系樹脂、スチレン−ブタジエン−ゴム系樹脂、シアノアクリレート系樹脂、ポリウレタン系樹脂あるいはホットメルト接着剤などが挙げられる。ホットメルト接着剤としては、エチレン酢酸ビニル共重合樹脂、ポリアミド、ポリエステル、アタクチックポリプロピレン、熱可塑性エラストマーなどが挙げられる。

引き続き、下部の第２銅層１３を選択エッチングしてダイパッド仕切溝３２を形成してダイパッド３６とするとともに周辺端子３７とする（ｄ）。
以上のようにして、実施形態１の半導体パッケージを完成させることができる。

＜実施形態２の半導体パッケージ＞
実施形態２の半導体パッケージ３０は、順に、第１金属層１６ａ、第１銅層１１、ニッケル層１２、第２銅層１３、第２金属層１６ｂが積層されてなり、第１金属層１６ａおよび第２金属層１６ｂが選択的エッチングのためのメタルマスクである５層材（図２（ｅ）の状態）を準備する工程と、第１銅層の選択的エッチングによって、半導体チップを実装するための半導体チップ実装領域１４を形成するとともに、さらにその外側方向に、順に、半導体チップ実装領域１４を囲む少なくとも１つ以上の囲い枠１５ａ、空隙１５ｂ、周辺端子用突起１７を形成する工程と、半導体チップ実装領域１４に半導体チップ３１を実装する工程と、半導体チップ３１と周辺端子用突起１７とをワイヤボンディングする工程と、
ワイヤボンディング後に半導体チップ３１、囲い枠１５ａ及び周辺端子用突起１７を、封止樹脂３４で埋設する工程と、第２銅層１３およびニッケル層１２の選択的エッチングによってダイパッド仕切溝３２を形成してダイパッド３６および周辺端子３７を設ける工程とを含むことによって形成される。

図６は実施形態２の半導体パッケージの製造方法を示す説明図である。
まず、（ａ）に示すように、半導体パッケージ用基板２０の半導体パッケージ実装領域１４の上に、ダイアタッチ剤を用いて固着するなどの手段によって半導体チップ３１を搭載した後に、半導体チップ３１と周辺端子用端子１７とをワイヤ３３でワイヤボンディングする。
このとき半導体チップ３１の搭載は、第１銅層１１および金属層１６ａからなる囲い枠１５ａの内側に載置する。そして、第１銅層１１の上部を半導体パッケージとなる部分を覆うようにして、半導体チップ３１、囲い枠１５ａ及び周辺端子用端子１７を、封止樹脂３４で埋設する（ｂ）。

次に、第２銅層１３及びニッケル層１２の選択的エッチングによってダイパッド仕切溝３２を形成してダイパッド３６および周辺端子３７を設ける。下部の第２銅層１３をエッチング液を用いて除去するが、第２銅層１３のエッチングの際において、ニッケル層１２がエッチングストップ層となる。引き続き、エッチング液を変えて、露出したニッケル層１２をエッチングして、ダイパッド仕切溝３２を形成する。
以上のようにして、実施形態２の半導体パッケージを完成させることができる。
なお、実施形態の製造方法において、第１銅層、第２銅層のエッチングにおいては、市販のアルカリ系の銅のエッチング液等（例えばメルテックス社製エープロセス）を用いることができる。
また、ニッケル層１２のエッチングにおいては、エッチング液として市販のニッケルエッチング液（例えばメルテックス社製Ｎ−９５０）を用いることができる。なお、酸系のエッチング液を用いて銅層１３とニッケル層１２とを連続してエッチングしても良い。

図７は、半導体パッケージにおける囲い枠の位置をダイパッドの最外方に設けた状態を示す実施形態１の変形例を示す説明図であり、（ａ）は平面図であり、（ｂ）は断面図である。

＜実施形態３の半導体パッケージ＞
図８は、実施形態３の半導体パッケージを示す説明図であり、囲い枠を二重に設けている。これにより、半導体チップとダイパッドとの界面への浸入経路がより長くなるため水分が浸入しにくいという効果がある。

＜実施形態の半導体パッケージの効果＞
図９（ａ）は実施形態の半導体パッケージにおける水分浸入経路を示す断面説明図であり、図９（ｂ）は従来の半導体パッケージにおける水分浸入経路を示す断面説明図である。
図９に説明するように、実施形態の半導体パッケージは、半導体チップ３１の囲い枠１５ａ及び空隙１５ｂがあるので、封止樹脂３４や、封止樹脂３４とダイパッド３６界面からの水分の浸入があっても、水分の浸入経路が長くなり、半導体チップ３１とダイパッドとの界面に水分が浸入しにくい。
これに対し、従来品では、半導体チップ３１を囲う囲い枠１５ａ、空隙１５ｂがないので、封止樹脂３４や、封止樹脂３４とダイパッド３６界面から半導体チップとダイパッド界面への水分の浸入経路が短く、リフロー時において水蒸気爆発を起こす可能性がある。
なお、図９において、（ｘ）は封止樹脂とダイパッド３６との界面からの水分浸入経路であり、（ｙ）は封止樹脂３４中へダイレクトに水分が浸入する経路である。

本発明の半導体パッケージ用基板や半導体パッケージは、半導体チップを搭載するダイパッドに、半導体チップを囲う囲い枠や空隙があるので、封止樹脂や、封止樹脂とダイパッド界面からの水分の浸入があっても、水分の浸入経路が長くなり、半導体チップとダイパッドとの界面に水分が浸入しにくく、半導体パッケージをプリント基板に実装する際のはんだリフロー工程において加熱する際に、半導体チップとダイパッドとの間に剥離が起きず、産業上の利用可能性が極めて高い。

１０ａ ３層材
１０ｂ ５層材
１１ 第１銅層
１２ ニッケル層
１３ 第２銅層
１４ 半導体チップ実装領域
１５ａ 囲い枠
１５ｂ 空隙
１６ａ 第１金属層
１６ｂ 第２金属層
１７ 周辺端子用突起
１８ レジスト
１８ａ 開口部
２０ 半導体パッケージ用基板
３０ 半導体パッケージ
３１ 半導体チップ
３２ ダイパッド仕切溝
３３ ワイヤ
３４ 封止樹脂
３６ ダイパッド
３７ 周辺端子
Ａ 電極Ａ
Ｂ 電極Ｂ

Claims (8)

1. 金属からなる半導体パッケージ用基板であって、
   銅層、または、銅層およびニッケル層からなる基材上に半導体チップを実装するための半導体チップ実装領域を有するとともに、
   さらにその外側方向に、順に、前記半導体チップ実装領域を囲む少なくとも１つの囲い枠と、空隙と、周辺端子用突起とを有することを特徴とする半導体パッケージ用基板。
2. 金属からなる半導体パッケージ用基板の製造方法であって、
   銅を主成分とする第１銅層、ニッケルを主成分とするニッケル層および銅を主成分とする第２銅層からなる３層材を準備する工程と、
   前記第１銅層上にレジスト膜を設ける工程と、
   前記レジスト膜を露光、現像し開口部を設ける工程と、
   前記開口部に金属層を形成した後にレジスト膜を除去する工程と、
   レジスト膜を除去することによって露出した第１銅層を選択的にエッチングすることによって囲い枠および周辺端子用突起を形成する工程と、
   を含むことを特徴とする半導体パッケージ用基板の製造方法。
3. 前記銅を主成分とする第１銅層、ニッケルを主成分とするニッケル層および銅を主成分とする第２銅層からなる３層材は、少なくとも一回以上表面活性化処理法を用いて３層に形成するものであることを特徴とする請求項２に記載の半導体パッケージ用基板の製造方法。
4. 周辺端子、ダイパッド上の半導体チップ、前記半導体チップと前記周辺端子とをつなぐワイヤ、および、周辺端子と半導体チップとワイヤとを封止する樹脂からなる半導体パッケージであって、
   前記半導体チップの側面を囲う１つ以上の囲い枠を前記ダイパッド上に有し、
   ダイパッドおよび囲い枠が金属からなることを特徴とする半導体パッケージ。
5. 前記半導体パッケージにおいて、半導体パッケージの底面に対する前記囲い枠の表面位置の高さは周辺端子の表面位置の高さと同じであることを特徴とする請求項４に記載の半導体パッケージ。
6. 前記囲い枠が上方から順に、第１金属層、第１銅層、ニッケル層からなる、または、第１金属層、第１銅層からなることを特徴とする請求項４に記載の半導体パッケージ。
7. 半導体パッケージの製造方法であって、
   順に、第１金属層、第１銅層、ニッケル層、第２銅層、第２金属層が積層されてなり、前記第１金属層および第２金属層が選択的エッチングのためのメタルマスクである５層材を準備する工程と、
   第１銅層およびニッケル層の選択的エッチングによって、
   半導体チップを実装するための半導体チップ実装領域を形成するとともに、
   さらにその外側方向に、順に、前記半導体チップ実装領域を囲む少なくとも１つ以上の囲い枠、空隙、周辺端子用突起を形成する工程と、
   前記半導体チップ実装領域に半導体チップを実装する工程と、
   前記半導体チップと周辺端子用突起とをワイヤボンディングする工程と、
   前記ワイヤボンディング後に前記半導体チップ、囲い枠及び周辺端子用突起を、封止樹脂で埋設する工程と、
   前記第２銅層の選択的エッチングによってダイパッド仕切溝を形成してダイパッドおよび周辺端子を設ける工程とを含むことを特徴とする半導体パッケージの製造方法。
8. 半導体パッケージの製造方法であって、
   順に、第１金属層、第１銅層、ニッケル層、第２銅層、第２金属層が積層されてなり、前記第１金属層および第２金属層が選択的エッチングのためのメタルマスクである５層材を準備する工程と、
   第１銅層の選択的エッチングによって、
   半導体チップを実装するための半導体チップ実装領域を形成するとともに、
   さらにその外側方向に、順に、前記半導体チップ実装領域を囲む少なくとも１つ以上の囲い枠、空隙、周辺端子用突起を形成する工程と、
   前記半導体チップ実装領域に半導体チップを実装する工程と、
   前記半導体チップと周辺端子用突起とをワイヤボンディングする工程と、
   前記ワイヤボンディング後に前記半導体チップ、囲い枠及び周辺端子用突起を、封止樹脂で埋設する工程と、
   前記第２銅層およびニッケル層の選択的エッチングによってダイパッド仕切溝を形成してダイパッドおよび周辺端子を設ける工程とを含むことを特徴とする半導体パッケージの製造方法。