1.実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕本発明の代表的な実施の形態に係るデータプロセッサは、命令を実行する中央処理装置と、前記中央処理装置によって利用される複数の回路モジュールと、発生されたイベント信号に応答して前記中央処理装置に割り込み要求を行なう割り込みコントローラと、発生されたイベント信号に応答して前記回路モジュールに動作の起動制御信号を出力するイベントリンクコントローラとを有する。回路モジュールはイベント信号を発生することが可能である。前記イベントリンクコントローラは書換え可能な記憶回路を有し、前記記憶回路は前記イベント信号に応答して出力すべき起動制御信号を特定するためのイベント制御情報の格納に利用される。これにより、前記イベント記憶情報によってイベント信号と起動制御信号との連鎖を規定することができるから、その連鎖によって規定される複数の回路モジュールの動作をシーケンシャルに制御することができる。これには割り込み処理の場合のように中央処理装置による退避・復帰の処理を伴わず、競合する割り込み要求に対する優先レベル制御のような制御を介することも必要としない。したがって、データ処理の高速化や中央処理装置の負担軽減に資することができ、システム全体のデータ処理効率を向上させることができる。更に詳しくは、複数のイベントの夫々に応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのCPUの負担軽減を実現することが可能になる。
一つの具体的な形態として、前記イベント制御情報は、前記イベント信号と前記回路モジュールとの対応を可変可能に指定し、且つ、前記回路モジュールにおいて選択可能な動作を可変可能に指定する情報である。回路モジュールが複数の動作形態を有するような場合に、前記イベント信号と起動制御信号との対応を規定するイベント制御情報を階層的に形成することができる。
別の具体的な形態として、前記イベント制御情報を書換え可能に保持する不揮発性記憶回路を有し、前記記憶回路は前記不揮発性記憶回路から前記イベント制御情報がロードされるレジスタである。これにより、パワーオンリセット時等におけるイベント制御情報の初期設定を容易に行うことができる。イベント制御情報は書換え可能であるから、データプロセッサを適用したシステムの構成に応じたイベント制御情報の採用が容易になる。
別の具体的な形態として、前記割り込みコントローラとイベントリンクコントローラは入力されたイベント信号の有効/無効を決定するための情報を保持するイベントイネーブルレジスタを有する。前記割り込みコントローラとイベントリンクコントローラが同じイベント信号を用いる場合に容易に競合を回避することができる。
別の具体的な形態として、前記回路モジュールの一つとして、カウント動作、コンペアマッチ動作及びインプットキャプチャ動作が可能なタイマを有する。前記イベントリンクコントローラは、前記イベント制御情報に従って、前記カウント動作、コンペアマッチ動作又はインプットキャプチャ動作のどれかを起動させる起動制御信号の出力が可能とされる。前記タイマは、前記カウント動作によるオーバーフロー又はアンダーフローの発生、コンペアマッチの発生、又はインプットキャプチャの発生に応答して対応するイベント信号を発生可能である。タイマに特別な構成を採用することなく、前記割り込みコントローラと共にイベントリンクコントローラにも対応することができる。
別の具体的な形態として、前記回路モジュールの一つとして、アナログ信号をディジタル信号に変換するA/D変換チャネルを複数備えたA/D変換器を有する。前記イベントリンクコントローラは、前記イベント制御情報に従って、前記複数のA/D変換チャネルの内のどれかを起動させる起動制御信号の出力が可能にされる。前記A/D変換器は、A/D変換の完了に応答して対応するイベント信号を発生可能である。A/D変換器に特別な構成を採用することなく、前記割り込みコントローラと共にイベントリンクコントローラにも対応することができる。
別の具体的な形態として、前記回路モジュールとして、ディジタル信号をアナログ信号に変換するD/A変換チャネルを複数備えたD/A変換器を有する。前記イベントリンクコントローラは、前記イベント制御情報に従って、前記複数のD/A変換チャネルの内のどれかを起動させる起動制御信号の出力が可能である。D/A変換器に特別な構成を採用することなく、前記割り込みコントローラと共にイベントリンクコントローラにも対応することができる。
《外部からのイベント入力》別の具体的な形態として前記回路モジュールの一つとして複数の外部インタフェースポートを有する。前記外部インタフェースポートは、データプロセッサの外部から所定の外部端子に入力される外部信号の入力状態に応答して対応するイベント信号を発生することが可能である。これにより、データプロセッサの外部からもイベント信号を入力することができる。
《外部へのイベント出力》別の具体的な形態とて、前記イベントリンクコントローラは、前記イベント制御情報に従って、前記回路モジュールから出力されるイベント信号に基づいて、所定の外部端子からデータプロセッサの外部に出力させるための起動制御信号を前記外部インタフェースポートに出力可能である。これにより、内部で発生したイベント信号をデータプロセッサの外部に出力することができる。
《イベント同期によるポート入力》別の具体的な形態として、前記回路モジュールの一つとしてデータプロセッサの外部端子に接続し入出力動作可能な外部インタフェースポートを有する。前記外部インタフェースポートは入出力情報の格納に利用されるインタフェースレジスタを有する。前記イベントリンクコントローラは、前記イベント制御情報に従って、外部端子を介して前記インタフェースレジスタの情報をデータプロセッサの外部に出力させる起動制御信号を外部インタフェースポートに出力可能である。これにより、イベント信号に同期して外部インタフェースポートにポート入力動作を行うことができる。
《イベント同期によるポート出力》更に具体的な形態として、前記イベントリンクコントローラは、前記イベント制御情報に従って、データプロセッサの外部から外部端子に与えられた情報を前記インタフェースレジスタに入力させる起動制御信号を前記外部インタフェースポートに出力可能である。これにより、イベント信号に同期して外部インタフェースポートにポート出力動作を行うことができる。
《イベント発生と動作起動との連鎖》別の具体的な形態として、前記イベントリンクコントローラは、一の回路モジュールからの第1イベント信号を受けて他の回路モジュールに所定の動作をさせる起動制御信号を出力し、前記他の回路モジュールからの第2イベント信号を受けてその他の回路モジュールに所定の動作をさせる起動制御信号を出力する。イベント制御情報の記述内容によりイベントの発生と回路モジュールの起動とを容易に連鎖させることができる。
その一つの例として、前記イベントリンクコントローラは、一の回路モジュールからの第1イベント信号を受けて他の回路モジュールにその他の回路モジュールへデータを転送させる第1起動制御信号を出力し、前記他の回路モジュールからデータ転送完了に応答する第2イベント信号を受けてその他の回路モジュールに前記データを外部に出力させる第2起動制御信号を出力するようにすることが可能である。
《ビットローテーション出力》この形態の具体的例としては、前記一の回路モジュールはタイマであり、前記他の回路モジュールはデータ転送制御回路であり、前記その他の回路モジュールは外部インタフェースポートである。このとき、前記第1イベント信号はタイマのタイムアウトに応答して発生する信号である。前記第2イベント信号はデータ転送の完了に応答して発生する信号である。これを適用することにより、ビットローテーションによるデータの周期的な並列出力を実現することができる。例えば、前記イベントリンクコントローラは、前記第1起動制御信号の出力と前記第2起動制御信号の出力を順次繰り返し、前記データ転送制御回路は前記第1起動制御信号の出力が繰り返される毎に転送対象データをサイクリックに順次切り替え、前記外部インタフェースポートは前記第2起動制御信号の出力が繰り返される毎にビット位置を順次変えてトグル変化する並列データを外部に出力するようにすればよい。このようなビットローテーション出力はキースキャンのための複数のスキャンイネーブル信号等に適用することができる。
別の例として、前記一の回路モジュールは外部入力インタフェース回路であり、前記他の回路モジュールはデータ転送制御回路であり、前記その他の回路モジュールは外部出力インタフェース回路である。前記第1イベント信号は入力動作の完了に応答して発生する信号である。前記第2イベント信号はデータ転送の完了に応答して発生する信号である。このイベント発生と起動動作との連鎖によれば、温度等の計測結果をA/D変換器のような外部入力インタフェースで変換し、変換されたディジタルデータを通信ポートのような外部出力インタフェース回路から外部の表示デバイスや制御デバイスに出力する動作の連鎖を容易に実現することができる。
〔2〕別の観点によるデータプロセッサは、命令を実行する中央処理装置と、前記中央処理装置によって利用される複数の回路モジュールと、発生されたイベント信号に応答して前記中央処理装置に割り込み要求を行なう割り込みコントローラと、発生されたイベント信号に応答して前記回路モジュールに動作の起動制御信号を出力するイベントリンクコントローラとを有する。前記イベントリンクコントローラは、記憶回路に書換え可能に定義された前記イベント信号と起動制御信号との対応に従って前記起動制御信号を発生する。
一つの具体的な形態として、前記記憶回路は前記中央処理装置によってアクセス可能なレジスタであり、データプロセッサのパワーオンリセットによって初期設定される。
〔3〕更に別の観点によるデータプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第1乃至第3の内部回路とを有する。前記第1の内部回路は、前記第2の内部回路又は前記第3の内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラである。前記第2の内部回路は、前記第1の内部回路又は前記第3の内部回路から供給されるイベント信号に応答して前記第3の内部回路に対する起動制御信号を出力するイベントリンクコントローラである。イベントリンクコントローラを備えるから複数のイベントの夫々に応答する処理を並列化することが可能になる。イベントの発生に対する応答性はイベントリンクコントローラの方が割り込みコントローラに比べて高速である。中央処理装置内のレジスタセットの退避、復帰の処理を要しないからである。更に、イベントの発生に応答するときのCPUの負担軽減を実現することが可能になる。
一つの具体的な形態として、前記イベントリンクコントローラは、前記イベント信号に対応する起動制御信号を定義したイベント制御情報を書換え可能に保持するための記憶回路を有する。イベントリンクコントローラを用いた処理手順をプログラマブルに設定することが可能になる。
更に具体的な形態として、前記イベントリンクコントローラは、イベント信号が供給されたとき、記憶回路に記憶されたイベント制御情報を参照して、当該イベント信号に対応する起動制御信号を出力する。イベントリンクコントローラは記憶回路の参照という簡単な処理によって必要な起動制御信号の発生を制御することができる。
〔4〕本発明の代表的な実施の形態に係る制御システムは、センサと、前記センサの出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作が制御される被制御回路とを有する。前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第1内部回路、第2内部回路及び複数の第3内部回路を有する。前記第1内部回路は、前記第2内部回路又は前記第3内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラである。前記第2内部回路は、前記第1内部回路又は前記第3内部回路から供給されるイベント信号に応答して他の前記第3内部回路に対する起動制御信号を出力するイベントリンクコントローラである。前記第3内部回路は、タイマ、A/D変換器、RAM、データ転送制御回路、及び外部インタフェース回路を含む。前記タイマは夫々異なるインターバルで第1イベント信号と第2イベント信号を出力し、前記A/D変換器はA/D変換を完了すると第3のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第4イベント信号を出力する。前記イベントリンクコントローラは、第1のイベント信号に応答してA/D変換器に前記センサからの出力信号をA/D変換させる起動制御信号を出力し、前記第3イベント信号に応答してデータ転送制御回路にA/D変換器による変換結果をRAMへ転送させる起動制御信号を出力し、第4イベント信号に応答してCPUにRAM上の変換結果データを用いた制御データの生成と当該制御データのRAMへの格納とを指示するための起動制御信号を割込みコントローラへ出力するとともに、データ転送制御回路にRAM上の制御データを外部インタフェース回路へ転送させ転送された制御データを外部インタフェース回路に被制御回路へ出力させるための起動制御信号を出力し、前記第2イベント信号に応答してデータ転送制御回路にRAM上の変換結果データを外部インタフェース回路に転送させ転送された変換結果データを外部インタフェース回路に被制御回路へ出力させる起動制御信号を出力する。
割り込みコントローラと共にイベントリンクコントローラを採用することにより、センサからの検出信号を取得し、これに基づいて制御データを生成し、生成した制御データを供給する処理に際して、複数のイベントに応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのCPUの負担軽減を実現することが可能になる。したがって、システム全体のデータ処理効率を向上させることができる。
一つの具体的な形態として、前記被制御回路は、前記第1制御データを表示データとして用いる表示装置と、前記変換結果データを用いるコントローラである。
更に具体的な形態として、前記センサは温度センサであり、第1制御データは温度表示データであり、変換結果データは計測温度データである。
更に具体的な形態として、前記温度センサはエアコン室内機の室温センサ及び熱交換器の温度センサであり、温度表示データは室温の温度表示データであり、前記計測温度データはエアコン室外機の駆動データを生成するコントローラに供給される。
〔5〕別の観点による制御システムは、センサと、前記センサの出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作が制御される被制御回路とを有する。前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第1内部回路、第2内部回路及び複数の第3内部回路を有する。前記第1内部回路は、前記第2内部回路又は前記第3内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラである。前記第2内部回路は、前記第1内部回路又は前記第3内部回路から供給されるイベント信号に応答して他の前記第3内部回路に対する起動制御信号を出力するイベントリンクコントローラである。前記第3内部回路は、タイマ、RAM、データ転送制御回路、及び外部インタフェース回路を含む。前記タイマは夫々異なるインターバルで第1イベント信号と第2イベント信号を出力し、前記外部インタフェース回路は外部からのデータ入力を完了すると第3のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第4イベント信号を出力する。前記イベントリンクコントローラは、第3イベント信号に応答してデータ転送制御回路にセンサから外部インタフェース回路に入力されたデータをRAMに格納するための起動制御信号をイベントリンクコントローラへ出力し、第4イベント信号に応答してRAM上のデータを用いた第1制御データの生成と当該第1制御データの外部インタフェース回路への転送とを指示するとともに、タイマの計数値を利用した第2制御データの生成と当該第2制御データのRAMへの格納とを指示するための起動制御信号を割込みコントローラへ出力し、第1のイベント信号に応答してデータ転送制御回路にRAM上の第2制御データを外部インタフェース回路へ転送させ転送された第2制御データを被制御回路へ出力させるための起動制御信号を出力し、第2イベント信号に応答して外部インタフェース回路に転送された第1制御データを被制御回路へ出力させるための起動制御信号を出力する。
割り込みコントローラと共にイベントリンクコントローラを採用することにより、センサからの検出信号を取得し、これに基づいて制御データを生成し、生成した制御データを供給する処理に際して、複数のイベントに応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのCPUの負担軽減を実現することが可能になる。したがって、システム全体のデータ処理効率を向上させることができる。
一つの具体的な形態として、前記被制御回路は前記第1制御データを表示データとして用いる表示装置と、前記第2制御データを駆動データとして用いる駆動回路である。
更に具体的な形態として、前記データはモータの回転角度データであり、第1制御データは累積時間データであり、第2制御データはモータ駆動データである。
〔6〕更に別の観点による制御システムは、キー入力装置と、前記キー入力装置の出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作モードが制御される被制御回路とを有する。前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第1内部回路、第2内部回路及び複数の第3内部回路を有する。前記第1内部回路は、前記第2内部回路又は前記第3内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラである。前記第2内部回路は、前記第1内部回路又は前記第3内部回路から供給されるイベント信号に応答して他の前記第3内部回路に対する起動制御信号を出力するイベントリンクコントローラである。前記第3内部回路は、タイマ、RAM、データ転送制御回路、及び外部インタフェース回路を含む。前記タイマは所定のインターバルで第1イベント信号を出力し、前記外部インタフェース回路は外部からのデータ入力を完了すると第2のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第3イベント信号を出力する。前記イベントリンクコントローラは、第1イベント信号に応答してデータ転送制御回路に外部インタフェース回路へキースキャンデータを転送させ、転送したキースキャンデータを外部インタフェース回路にキー入力装置へ出力させる起動制御信号を出力し、第2イベント信号に応答して外部インタフェース回路のキー入力データをデータ転送制御回路にRAMへ転送させる起動制御信号を出力し、第3イベント信号に応答してCPUにRAMのキー入力データを用いて入力データを判定させ判定結果を前記外部インタフェース回路に被制御回路へ出力させる起動制御信号を割込みコントローラへ出力する。これにより、割り込みコントローラと共にイベントリンクコントローラを採用することにより、キー入力制御のデータ処理効率を向上させることができる。
2.実施の形態の詳細
実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
図1には本発明の一例に係るマイクロコンピュータが例示される。マイクロコンピュータ(MCU)1は、命令を実行する中央処理装置(CPU)2、データトランスファコントローラ(DTC、データ転送制御回路)3、RAM4、フラッシュメモリ(FLASH)5、及びイベントリンクコントローラ(ELC)6を有する。特に制限されないが、それら回路は内部バス(IBUS)7に共通接続され、内部バス7はバスステートコントローラ(BSC)10を介して周辺バス(PBUS)11に接続する。周辺バス11には、割り込みコントローラ(INTC)13、アナログ信号をディジタル信号に変換するA/D変換器(A/D)14、ディジタル信号をアナログ信号に変換するD/A変換器(D/A)15、シリアルコミュニケーションインタフェース回路(SCI)16、タイマ(TMR)17、入出力ポート(PRT0〜PRT5)18〜23、及びその他の回路(MDL)24が接続される。A/D14のアナログ出力、D/A15のアナログ入力は入出力ポート18〜23を経由してマイクロコンピュータ1の外部にインタフェースさせることも可能である。システムコントローラ(SYSC)25はリセット信号RESやモード信号MDを入力してマイクロコンピュータの動作モードを決定する。RAM4はCPU2のワーク領域、FLASH5はCPU2のプログラムやデータを書き換え可能に保有する。
特に制限されないが、データトランスファコントローラ3、A/D変換器14、D/A変換器15、シリアルコミュニケーションインタフェース回路16、タイマ17、入出力ポート22〜23、及びその他の回路24は、その動作状態若しくは内部状態等に応じてイベント信号EVTを出力する。イベント信号EVTは一方において割り込みコントローラ13に供給される。図においてその供給経路の図示は省略されている。割り込みコントローラ13は入力されたイベント信号EVTに対する割り込み優先レベルや割り込みマスクレベルを判定し、割込み要求信号IRQを発行して中央処理装置2にイベントに応答する割込み処理を実行させることを可能にする。イベント信号EVTは他方においてイベントリンクコントローラ6に供給される。イベントリンクコントローラ6はイベント信号EVTと起動制御信号STRとの対応を定義したイベント制御情報ECIをレジスタ30に保有し、イベント信号EVTが供給されると、イベント制御情報ECIに従ってそのイベント信号EVTに対応する起動制御信号STRを出力する。イベント信号EVTの発生元と起動制御信号STRの供給先は同一回路モジュールであってもよいし、異なる回路モジュールであってもよく、その対応は前記イベント制御情報ECIによって定義される。特に制限されないが、割込みコントローラ13はその動作状態に応じてイベント信号EVTをイベントリンクコントローラ6に出力可能である。尚、イベント信号EVTを出力したり起動制御信号STRを入力したりする回路を便宜上回路モジュールとも総称する。
前記フラッシュメモリ5は前記イベント制御情報ECIを書換え可能に保持するメモリ領域31を有し、前記イベントリンクコントローラ6のレジスタ30には前記メモリ領域31から前記イベント制御情報ECIがロードされる。例えばCPU2がパワーオンリセット時のリセット例外処理によってイベント制御情報ECIをメモリ領域31からレジスタ30に転送して初期設定する。その後、CPU2がイベント制御情報ECIを書き換えることも可能である。メモリ領域31は書換え可能であるから、マイクロコンピュータ1を適用するシステムの構成に応じて所要のイベント制御情報ECIを容易に設定することができる。
前記割り込みコントローラ13は入力されたイベント信号の有効無効を決定するための情報ENBIを保持するイベントイネーブルレジスタ32を有し、イベントリンクコントローラ6は入力されたイベント信号の有効無効を決定するための情報ENBEを保持するイベントイネーブルレジスタ33を有する。双方のレジスタ32,33はリセット処理で初期化され、特に制限されないが、その後は特権モード等においてCPU2による設定変更が可能にされる。これにより、一つのイベント信号EVTによって割り込みコントローラ13による割り込み制御又はイベントリンクコントローラ6による回路モジュールの起動制御を択一的に発生させ、あるいは双方を並列に発生される制御を行うことができる。当然、同じイベント信号で割り込みコントローラ13による割り込み制御とイベントリンクコントローラ6による回路モジュールの起動制御とが競合するのを回避できることは言うまでもない。
図2には割り込みコントローラ13による割り込み制御とイベントリンクコントローラ6による回路モジュールの起動制御を概念的に示してある。回路モジュール(17,14・・・24)からのイベント信号EVTの発生により割込みコントローラ13からCPU2に割り込みを要求し、それに対応する割り込み処理プログラムをCPUに実行させることにより、当該イベント信号EVTに応答する処理を回路モジュールを用いて実現する。割り込み処理プログラムPGMiを実行するCPU2は動作すべき回路モジュールに対してその起動イネーブルレジスタをセットすることによってその回路モジュールを起動する。一方、回路モジュールからのイベント信号EVTの発生によりイベントリンクコントローラ6から当該イベント信号EVTに応答する回路モジュールの動作を起動制御信号STRによって直接起動することにより、当該イベント信号EVTに応答する処理を実現する。起動制御信号STRを受ける回路モジュールは、例えばその起動イネーブルレジスタが当該起動制御信号STRによってセットされることによって起動される。イベントの発生に応答する処理をイベントリンクコントローラ6による処理で起動することにより、イベントの発生に対する応答性の高速化、イベントの発生に応答するときのCPUの負担軽減を達成することができ、更に、複数のイベントの夫々に応答する処理の並列化も容易になる。イベントに応答するためのCPUの負担が軽減されれば、CPUはそれによって得られる余裕をその他のデータ処理に振り分けることができ、結果として、システム全体のデータ処理効率を向上させることが可能に成る。
図3には起動制御信号によって指定される回路モジュールの主な動作の具体例が示される。図4には回路モジュールが出力するイベント信号の主な具体例が示される。
タイマ17はカウント動作、コンペアマッチ動作及びインプットキャプチャ動作等が可能とされる。対応する起動制御信号が入力されるとカウント動作、コンペアマッチ動作又はインプットキャプチャ動作等を開始する。夫々の動作に必要な初期条件はCPU2によってタイマ内部のタイマコントロールレジスタに初期設定されるものとする。例えばアップカウント動作を行う場合にはカウントアップ値、ダウンカウント動作を行う場合にはカウンタプリセット値、コンペアマッチ動作を行う場合には比較値、インプットキャプチャ動作を行なう場合にはパルス入力に対するキャプチャ動作を行うタイミング(立ち上がりタイミング、立ち下がりタイミング、又は両タイミング)が初期設定される。タイマはオーバーフロー、アンダーフロー、コンペアマッチ、及びインプットキャプチャの発生によって対応するイベント信号を出力可能である。
A/D変換器14は変換開始を示す起動制御信号の入力によってA/D変換を開始し、A/D変換完了によってイベント信号を出力可能である。D/A変換器15は変換開始を示す起動制御信号の入力によってD/A変換を開始する。
SCI16は動作開始の起動制御信号の入力によって外部とのデータ送信又は受信動作を開始し、送信完了、受信完了、送信データエンプティー、受信データフル、転送エラー等に応じたイベント信号を出力する。
出力ポートとしての動作が設定されている入出力ポート(ORT_OUT)22,23は、外部端子への信号出力動作の起動制御信号によって、設定された値を外部端子に出力するデータ出力動作、又は内部のイベントを外部端子に出力するイベント出力動作を行う。入力ポートとしての動作が設定されている入出力ポート(PRT_IN)22,23は、外部端子の変化をイベントとして入力するイベント入力動作、外部端子の変化をレジスタに取り込むデータ入力動作を行う。入出力ポート22,23は入力ポートとしての動作が設定されているとき、外部イベント入力動作に応答してイベント信号を発生する。
DTC3は転送起動制御信号に応答して、RAMからポインタ構造の転送制御データを読み込んでデータ転送を開始する。データ転送を完了したとき転送完了のイベント信号を出力する。転送制御データはデータ転送チャネル毎にRAMの所定領域に予めCPU2が格納しておく。転送チャネル毎の転送制御データの格納領域の先頭アドレスはDTC内部のDTCコントロールレジスタにCPU2が初期設定しておく。
割込みコントローラ13はCPU2への割込み要求の発生に応答してイベント信号EVTを出力可能である。
図5にはイベント信号と起動制御信号とのリンクの関係が例示される。イベント信号EVTを出力する回路モジュールが縦方向に列挙され、起動制御信号(起動イベント)STRを入力する回路モジュールが横方向に列挙される。図5には其の他の回路(MDL)24の一例としてウォッチドッグタイマ(WDT)、時計用タイマ(RTC)が図示されている。例えば、入力ポート(PORT_IN)の入力動作に応答してA/D変換器14の変換動作を開始するときは、入力ポート(PORT_IN)が発生する所定のイベント信号EVTをA/D変換器の変換動作開始のための起動制御信号STRにリンクさせる(L1)。また、A/D変換器14の変換動作完了に応答して出力ポート(PRT_OUT)に出力動作を開始させるには、A/D変換器14の変換動作の完了によって出力されるイベント信号を出力ポート(PRT_OUT)に出力動作を指示する起動制御信号STRにリンクさせる(L2)。所要のイベント信号EVTと起動制御信号STRとのリンク(単にイベントリンクとも記す)はイベント制御情報ECIによって規定すればよい。図5より明らかなように、イベント制御情報ECIによって規定することができるリンクの形態は任意であり、マイクロコンピュータ1によるデータ処理内容が変わるときはイベント制御情報ECIを切り替えて対処することができる。従って、マイクロコンピュータに含まれる回路モジュールが変更された場合においても、イベント制御情報ECIによるリンクの情報を変更することによって、任意の組合せによりイベントリンクの制御を行うことが可能となる。
図6にはイベント制御情報によるイベントリンクの制御方法が例示される。ここではタイマ17と入力ポート(PRT_IN)に設定された入出力ポート22をA/D変換器14にイベントリンクする場合を一例とする。イベント制御情報ECIの値“1”はタイマ17のオーバーフローイベント信号EVT_OFをA/D変換器の変換起動制御信号STR_ADにリンクさせ、イベント制御情報ECIの値“2”はタイマ17のコンペアマッチイベント信号EVT_CMをA/D変換器の変換起動制御信号STR_ADにリンクさせ、イベント制御情報ECIの値“3”は外部端子Piに入力変化に応ずる外部入力イベント信号EVT_EIをA/D変換器の変換起動制御信号STR_ADにリンクさせものとする。A/D変換器は変換起動制御信号STR_ADを受けてアナログ信号をデジタル信号への変換処理を行う。イベント制御情報ECIとしてレジスタ30が1,2,3の何れの値を持つかによって、其の値に応じたイベントリンクがセレクタ35で実現される。ECI=1,3を持てば、オーバーフローイベント信号EVT_OFの発生、外部入力イベント信号EVT_EIの発生の何れの場合にもA/D変換器の変換起動制御信号STR_ADが出力される。上記セレクタ及びレジスタ等の構成により、複数の回路モジュールのイベント信号の出力に応じて、任意の1つの回路モジュールをイベントリンクさせることが可能となり、複数の回路モジュールが並列動作される場合においても、それぞれのイベント信号の発生に応じて、任意の1つの回路モジュールを起動させることが可能となる。
図7にはイベントリンクコントローラ6の別の構成が例示される。イベントリンクコントローラ6はマルチプレクサ(モジュール選択回路、接続選択回路、MPX)36と動作選択回路(OPRSL)37を有する。接続選択回路36はイベント信号EVTを入力し、それをどの回路モジュールにリンクさせるかを決定する回路である。動作選択回路37は接続が決定された回路モジュールの起動要因が複数ある場合にどの起動要因にリンクさせるかを決定する回路であり、一つもしくは複数の起動制御信号STRを出力する。モジュール選択回路36の選択動作には接続設定レジスタ(MDLREG)38の値を用い、動作選択回路37の選択動作には動作設定レジスタ(OPRREG)39の値を用いる。レジスタ38,39に対する設定は予めCPU2が行う。
図8にはイベントリンクコントローラ6の更に具体的な構成としてA/D変換器14及びタイマ17に接続する部分の構成が例示される。
MDL0〜MDLiは回路モジュールを示し、EVT0〜EVTiはイベント信号を示す。割込みコントローラ13には一つの割込み要因EVT0に応ずる割込みフラグINT0と割込みイネーブルフラグENBI0が例示される。割込みイネーブルフラグENBI0はイベントイネーブルレジスタ32の1ビットである。他の割込み要因についても同様に構成される。INTLOGは割り込み優先レベルや割り込みマスクレベルによってイベントに応答する割り込み受け付け制御を行うロジック回路である。
イベントリンクコントローラ6は前記接続選択回路36の一例としてマルチプレクサ(MPX)36a,36bを有する。マルチプレクサ36a,36bはイベント信号EVT0〜EVTiを入力し、接続設定レジスタ(MDLREG)38a、38bの値に従って、当該入力イベント信号の内から一つを選択する。選択された信号を受ける動作選択回路37は、動作設定レジスタ39の値に従って、A/D変換回路14の起動制御信号STRaを生成し、タイマ17の起動制御信号STRb_1,STRb_2を生成する。A/D変換回路14の起動制御信号STRaは起動イネーブルレジスタのA/D変換起動フラグADSをセットする。これによってA/D変換動作が開始される。タイマ17の起動制御信号STRb_1、STRb_2はデマルチプレクサ(DMPX)40に供給される。デマルチプレクサ40において、タイマ17の起動制御信号STRb_2はその値に従って前記信号STRb_1をカウントスタート、イベントカウント、又はインプットキャプチャの何れか一つの動作の起動指示に割り当てる。カウントスタートが選択されるときはタイマの起動イネーブルレジスタのカウントスタートフラグCUNTSがセットされる。イベントカウントが選択されるときはイベントカウントスタート信号ECUNTが発生される。インプットキャプチャが選択されるときはインプットキャプチャスタート信号ICAPが発生される。TMLOGはカウンタ動作、コンペアマッチ、及びインプットキャプチャ等のタイマ動作を行うタイマーロジック回路である。イベントイネーブルレジスタ33はその値により、マルチプレクサ36a、36bの出力を選択的に無効にする情報ENBEを保持する。
図9にはイベントリンクコントローラ6の更に具体的な構成として入出力ポート22に接続する部分の構成が例示される。
イベントリンクコントローラ6は前記接続選択回路36の一例としてマルチプレクサ36cを有する。マルチプレクサ36cはイベント信号EVT0〜EVTiを入力し、接続設定レジスタ38cの値に従って、当該入力イベント信号の内から一つを選択する。選択された信号を受ける動作選択回路37は、動作設定レジスタ39の値に従って、入出力ポート22の起動制御信号STRc_1、STRc_2を生成する。入出力制御回路(IOCONT)41は起動制御信号STRc_1、STRc_2の値に従って入出力ポート22の入出力動作を制御する。入出力制御回路(IOCONT)41には入出力バッファ回路、ポートデータレジスタ(PDR)43、ポートデータバッファレジスタ(PDBR)44が接続される。入出力バッファ回路42には外部端子P1〜P8が結合される。入出力ポート22を入力動作専用にするか、出力動作専用にするか、入出力兼用にするか、無効にするかは入出力制御レジスタ(IOCREG)45の設定値によって決定される。当該レジスタに対する初期設定はCPU2が行う。
入出力制御回路41において、入出力ポート22の起動制御信号STRc_1、STRc_2はデマルチプレクサ(図示せず)に供給される。デマルチプレクサにおいて、起動制御信号STRc_2はその値に従って前記信号STRc_1を、データ入力、データ出力、外部イベント入力、イベント外部出力の何れか一つの動作の起動指示に割り当てる。データ入力動作の起動が指示されると、図10に例示されるように、対応するイベント信号発生時における外部端子P1〜P8のデータをポートデータバッファレジスタ44に取り込む。データ出力動作の起動が指示されると、図11に例示されるように、予めポートデータバッファレジスタ44に格納されたデータがポートデータレジスタ43に内部転送されて外部端子P1〜P8から出力される。この出力タイミングは対応するイベント信号の発生に同期されている。イベント入力動作の起動が指示されると、コントロールレジスタ45で指定されビットの外部端子から信号を入力し、その入力状態が予め決められた状態になっているときに、イベント信号EVTmをマルチプレクサ36cに代表されるモジュール選択回路36に出力する。これによって外部のイベントを入力することができる。イベント外部出力動作の起動が指示されると、これに同期して所定のビットから外部端子にデータを出力する。データの入出力動作形態は上記に限定されず、図12に例示されるように、コントロールレジスタ45の設定に従って入出力バッファ42のビットB1〜B8(端子P1〜P8に対応)をグループ化(GR1,GR2)し、イベントの発生に応答してグループ単位で論理値“1”又は“0”の固定データまたは特定のパターンデータを出力し、或いはトグル出力させたりすることも可能である。イベントの発生に応答して特定の単一ビットから所定論理値“1”又は“0”の固定信号を出力可能であることは言うまでもない。またグループGR3とGR4のように、グループ単位で異なるイベント信号に応答して外部入出力動作させることも可能である。
前記回路モジュール選択回路36の一例を図8ではマルチプレクサ36a、36bとし、図9ではマルチプレクサ36cとして説明したが、それには限定されず、例えば、複数の入力イベント信号の論理積結果等を起動制御信号の生成条件にしたり、フリップフロップ等を用いて複数イベントの発生順序を起動制御信号の生成条件に加えたりすることも可能である。
図13にはイベント発生と動作起動との連鎖の具体例が示される。ここではCPU2が第1プログラムを実行して回路モジュールMDL1〜MDL3を用いる特定の処理を行なう場合について説明する。CPU2が第1プログラムの実行を開始すると、先ず回路モジュールMDL1〜MDL3に対して必要な初期設定を行った後、回路モジュールMDL1に動作の開始を指示する。回路モジュールMDL1は所定の動作を完了すると、イベント信号EVT_Aを発生する。これを受けるイベントリンクコントローラ6はイベント制御情報ECIに従って起動制御信号STR_Aを回路モジュールMDL2に与えて動作を開始させる。回路モジュールMDL2は所定の動作を完了すると、イベント信号EVT_Bを発生する。これを受けるイベントリンクコントローラ6はイベント制御情報ECIに従って起動制御信号STR_Bを回路モジュールMDL3に与えて動作を開始させる。回路モジュールMDL3は所定の動作を完了すると、イベント信号EVT_Cを発生する。これを受ける割込みコントローラ13はCPU2に割り込み信号IRQを出力して、回路モジュール3の動作結果を用いた別の第2プログラムの処理を分岐する。
このようにイベント記憶情報ECIによってイベント信号と起動制御信号との連鎖を規定することができるから、その連鎖によって規定される複数の回路モジュールMDL1〜MDL3の動作をシーケンシャルに制御することができる。これには割り込み処理の場合のようにCPU2による退避・復帰の処理を伴わず、競合する割り込み要求に対する優先レベル制御のような制御を介することも必要としない。図14の比較例に示されるようにイベント信号EVT_A〜EVT_Cの夫々に対して割込み処理で対処する場合には、CPU2による退避・復帰の処理が必要である。さらに、割込みコントローラ13が割込みを受け付けるまでに競合する割り込み要求に対する優先レベル制御のような制御を行わなければならず、図15に対比されるようにイベントリンク(T1)に比べ割込み処理への移行(T2)には多大の時間を要する(T1<<T2)。したがって、図13のイベントリンクを用いる場合には、データ処理の高速化やCPU2の負担を軽減することができ、マイクロコンピュータ1によるデータ処理効率を全体的に向上させることができる。
図16には入出力ポートによるビットローテーション出力の例が示される。CPU2の制御により、タイマ17には停止指示があるまでタイマ動作を繰り返すための初期設定が行われ、また、RAMにはビットローテーション出力のための出力パターンデータと、当該データの転送制御条件が初期設定される。CPU2からタイマ動作の開始が指示されると、タイマ17はタイムアウト毎にイベント信号EVT_Aを出力する。イベントリンクコントローラ6はイベント信号EVT_Aに応答してDTC3に起動制御信号STR_Aを与えてデータ転送の起動を指示する。DTC3はRAM4のデータ転送制御条件に従って最初のデータをRAM4から入出力ポート22に転送する。転送完了によってイベント信号EVT_Bが発生される。イベントリンクコントローラ6はイベント信号EVT_Bに応答して入出力ポート(PRT4)22に起動制御信号STR_Bを与えて、そのデータを外部に並列出力させる。タイマ17によるカウントアップ毎に上記動作が繰り返され、タイマ周期毎にPRT22から並列データが出力される。夫々の繰り返し動作において、DTC3によるRAM4からPRT22への転送データはサイクリックに順次切り替えられる。例えば、図17のタイミングチャートに例示されるように、4ビットの並列出力データD1〜D4の場合、イベント信号EVT_Aが発生するタイマ周期毎に、論値“1”のビット位置が1ビット下位に移動し、最下位から最上位の順に巡回される。RAM4からの転送データはポートデータバッファレジスタ(PDBR)44に格納され、イベント信号EVT_Aの発生に応答して、ポートデータバッファレジスタ(PDBR)44のデータがポートデータレジスタ(PDR)43に内部転送されて外部端子P1〜P4から出力される。これにより、図17に例示されるようなビットローテーション出力波形を得ることができる。ビットローテーション出力はキースキャンのための複数のスキャンイネーブル信号等に適用することができる。DTC3は、RAM4のデータ転送制御条件に従ってデータ転送可能な構成に限定されず、データ転送制御条件を格納する為の複数のレジスタを有し、その設定条件に従ってデータ転送可能であってもよい。
図18には一定周期毎にチップ周辺(外部)の温度を測定してその結果を外部デバイスに送信する動作への適用例を示す。サーミスタ50の端子電圧をA/D変換器に入力し、その変換結果をSCI16から外部デバイス(EXDVC)51に出力する。動作周期はタイマ17の第1タイマチャネルTCHN1を用いる。図18は図1のマイクロコンピュータ1に対応されるがバス接続等については図示を簡略化してある。CPU2の制御により、タイマ17に所定時間のタイマ動作のための初期設定が行われ、また、RAM4には必要なデータ転送制御条件が初期設定される。CPU2からタイマ動作の開始が指示されると、タイマ17はタイマチャネルTCHN1を用いてタイムアウト毎にイベント信号EVT_Aを出力する。イベントリンクコントローラ6はイベント信号EVT_Aに応答してA/D14に起動制御信号STR_Aを与えてサーミスタ50の端子電圧をディジタルデータに変換し、変換完了後に、イベント信号EVT_Bを出力する。イベントリンクコントローラ6はイベント信号EVT_Bに応答してDTC3に起動制御信号STR_Bを与える。DTC3はRAM4のデータ転送制御条件に従ってA/D14による変換データをSCI16のデータ出力レジスタに転送し、完了後、イベント信号EVT_Cを出力する。イベントリンクコントローラ6はSCI16に転送起動制御信号STR_Cを与え、データ出力レジスタのデータを外部デバイス51に向けて出力させる。転送後、SCI16から割込みが要求されることにより再び上記タイマ動作が設定されることにより上記動作が繰り返される。図19に例示されるように、この動作はタイマ周期毎に行われ、これによって外部デバイス51はタイマ周期(CYCL)毎にサーミスタ50による温度計測データを得ることができる。この動作はCPU2によりタイマチャネルTCHN1に対するタイマ動作が停止されることによって終了される。図20にはイベントリンクによる上記計測及び通信動作の制御フローが示される。図21にはこの制御を全て割込み処理で行った場合の制御フローが比較例として示される。上記同様に、イベントリンクを用いれば割込み方式に比べてCPUにおけるソフトウェア処理時間が短く、CPU2の負担も少ない。CPU2は、イベントリンクコントローラによる制御の間に、他のソフトウェア処理を実行可能となり、ハード資源を有効に利用することが可能となる。
図22に入力電圧の計測値を3桁でダイナミック点灯する場合の適用例が示される。TB1〜TB3は夫々8ビットのトライステートバッファであり、DD1〜DD3は夫々7セグメントで数字の1桁を表示する表示デバイスである。トライステートバッファTB1〜TB3のデータ入力端子はPRT22の8ビット出力に共通接続され、トライステートバッファTB1〜TB3の制御端子は夫々個別にPRT23の出力端子に接続される。この動作においてポートPRT22,PRT23には、ポートデータレジスタPDRのラッチされたデータをスタティックに出力するスタティック出力モードがCPU2により初期設定される。また、RAM4には必要なデータ転送制御条件とPRT23から出力する制御データが初期設定される。CPU2からタイマ動作の開始が指示されると、タイマ17はタイマチャネルTCHN1がタイムアウトになるとイベント信号EVT_Aを出力する。イベントリンクコントローラ6はイベント信号EVT_Aに応答してA/D14に起動制御信号STR_Aを与えて入力電圧Vinをディジタルデータに変換し、変換完了後に、イベント信号EVT_Bを出力する。割込みコントローラ13はイベント信号EVT_Bに応答してCPU2に割込み信号IRQを出力する。CPU2は其の割込み要因に応答して、A/D変換結果データに基づいて入力電圧Vinの値を示す3桁の表示データVH,VM,VLを生成し、これをRAM4の所定領域に格納する。タイマチャネルTCHN1のタイマ周期は例えば500msecである。タイマ17はタイマチャネルTCHN2がタイムアウトになるとイベント信号EVT_Cを出力する。イベントリンクコントローラ6はイベント信号EVT_Cに応答してDTC3に起動制御信号STR_Cを与える。DTC3はRAM4のデータ転送制御条件に従ってRAM4の所定領域に格納された表示データをPRT22のポートデータレジスタに転送し、トライステート制御データをPRT23のバッファデータレジスタに転送する。タイマチャネルTCHN2のタイマ周器毎にその動作を繰り返すが、毎回転送される表示データとトライステート制御データは、毎回表示桁が相違されるようになっている。例えば図23に例示されるように、端子P20の出力制御データがローレベルの期間に最上位桁の表示データVHが表示され、端子P21の出力制御データがローレベルの期間に中位桁の表示データVMが表示され、端子P22の出力制御データがローレベルの期間に最下位桁の表示データVLが表示される。
図24にはイベントリンクによる上記計測及び表示動作の制御フローが示される。図25にはこの制御を全て割込み処理で行った場合の制御フローが比較例として示される。上記同様に、イベントリンクを用いれば割込み方式に比べて処理時間が短く、CPU2の負担も少ない。
図26にはイベント制御情報ECIの設定動作フローが示される。イベント制御情報ECIはパワーオンリセットに応答してCPU2により初期設定される。設定動作中はイベントリンク動作は不可能にされる。その後、CPU2の制御により、イベントリンク動作を停止してイベント制御情報ECIを再設定することができる。イベントリンク動作を不可能にするにはレジスタ33のイネーブルフラグENBEをリセット、すなわちディスエーブルレベルに設定すればよい。
図27にはマイクロコンピュータ1を用いた制御システムとしてエアコン装置が例示される。エアコン装置は室内108に配置される室内機(INUNT)100と室外に配置される室外機(OUTUNT)110に大別され、室内機100と室外機110は冷媒循環パイプ(CRCLPIP)121とシリアル通信ケーブル(SCICBL)120により接続される。
室内機100は、熱交換器101、送風ファン102、熱交換器温度センサ103、室温センサ104、室内温度表示器105、及び制御ボード106を有する。制御ボード106には前記マイクロコンピュータ1、及び当該マイクロコンピュータ1を外部装置に接続するためのバッファやドライバ、並びに電源回路などが実装されている。
室外機110は、制御ボード111、コンプレッサ114、熱交換器113、及び廃熱ファン112を有する。制御ボード111にはコントローラとしてのマイクロコンピュータ1A、及び当該マイクロコンピュータを外部装置に接続するためのバッファやドライバ、並びに電源回路などが実装されている。マイクロコンピュータ1Aには前記マイクロコンピュータ1を採用可能である。
室外機110と室内機100の間ではパイプ121により熱交換用の冷媒ガスが循環され、マイクロコンピュータ1と1Aとの間ではシリアルケーブル120を用いて通信が行われる。
室内の温度制御の概要は以下の通りである。室内機100の温度設定操作はリモコンで行われ、その操作情報はマイクロコンピュータ1に入力される。マイクロコンピュータ1は室内機100に取り付けられている温度センサ103,104により、室内108の温度と熱交換器101の温度を測定し、室内機100の温度表示器105に表示する制御を行う。さらにマイクロコンピュータ1は、リモコンによる設定温度値、室内温度値、及び熱交換器温度値を、シリアルケーブル120を介して、室外機110のマイクロコンピュータ1Aに送信する。室外機110のマイクロコンピュータ1Aは受信データに基づいて、冷媒ガスを圧縮するコンプレッサ114と廃熱のためのファン112を制御することにより、熱交換器113を介して、室内108の室温を制御する。
図28にはマイクロコンピュータ1を中心にその制御系の詳細が示される。シリアルコミュニケーションインタフェース回路16はリモコン受信用と室外機通信用の通信チャネル(SCI_1、SCI_2)16_1,16_2が別々に図示されている。A/D14は室温センサ用と熱交換器温度センサ用のA/D変換チャネルを別々に有する。前述のとおり、マイクロコンピュータ1は割込みコントローラ13のほかにイベントリンクコントローラ6を備える。図28に例示されるイベント制御情報(ECI)30_1はエアコンの温度制御のためのイベント信号と起動制御信号との関係を定義した情報であり、例えばパワーオンリセット処理で初期設定される。
図29にはイベント制御情報30_1に従ったエアコンの室内温度制御の制御手順が例示される。CPU2の初期設定にしたがってタイマ17は500ミリ秒(mSec)の間隔でイベント信号EVT_1を発生し、3mSecの間隔でイベント信号EVT_2を発生する。
エアコンの室内温度制御はCPU2の割込み処理が中心とされる処理と、ELC6によるイベントリンクが中心とされる処理に大別される。
ELC6にEVT_1が入力されると起動信号STR_1によりA/D14が前記センサ103,104からの出力信号をA/D変換し(S1)、変換完了後に、A/D14はイベント信号EVT_3を出力する(S2)。ELC6にイベント信号EVT_3が入力されると、起動信号STR_3によりDTC3がA/D14による変換結果データをRAM4に転送し、変換完了後に、イベント信号EVT_4を出力する(S3)。
ELC6にEVT_4が入力されると起動制御信号STR_4によりINTC13に割込みが要求される。INTC13はその割込みに応答してCPU2に割込み信号IRQを与え、対応する要因に応ずる割込み処理を開始する。この場合の割込み処理では、変換データに基づいて温度表示データ等を生成し、生成した温度表示データを変換結果データと共にRAMに格納する(S4)。RAMに格納された変換結果データはSCI_2を介して室外機のマイクロコンピュータに送信される(S5)。この割込み処理が完了されると、CPUは当該割込み発生直前の状態に復帰される。尚、ステップS4の処理を完了したところで割込み処理から復帰してもよい。その場合に、ステップS5の処理はELC6に対する別のイベント信号の発生に応答して行えばよい。例えばCPU2がその割込み処理の最後にイベント信号EVT_5をELC6に出力し、これに応答する起動信号STR_5によりDTC3に変換結果データをSCI_2へ転送させ、その転送終了に同期してイベント信号EVT_6をELC6に出力させ、これに応答する起動制御信号STR_6によりSCI_2から変換結果データを出力させればよい。
一方、ELC6にEVT_2が入力されると起動信号STR_2によりDTC3がRAM上の温度表示データをポート(PRT1)19のPDBRに転送し、その転送終了に同期してイベント信号EVT_7をELC6に出力させ、これに応答する起動制御信号STR_7によりポート(PRT1)19が温度表示データを出力する(S6)。同様に、ELC6にEVT_2が入力されると起動信号STR_8によりDTC3がRAM上の次の桁表示制御データをポート(PRT2)20のPDBRへ転送し、その転送終了に同期してイベント信号EVT_9をELC6に出力させ、これに応答する起動制御信号STR_9によりポート(PRT2)20が桁表示制御データを出力する(S7)。ステップS6,S7の室温表示制御は図22及び図23で説明した複数桁のダイナミック点灯と同様の表示制御とされる。
リモコンデータから発信されたデータがSCI_1に受信されたときCPU2に割込みが要求されて、その受信データがRAMに格納される(S8)。
上記エアコン装置によれば、INTC13と共にELC6を採用することにより、センサ103,104の出力から温度データ(変換結果データ)を取得し、これに基づいて温度表示データを生成し、生成した温度データや温度表示データを供給する処理に際して、複数のイベントに応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのCPU2の負担軽減を実現することが可能になる。したがって、エアコン装置全体のデータ処理効率を向上させることができる。
図30にはマイクロコンピュータ1を用いた制御システムとして洗濯機が例示される。洗濯機120は、選択槽121、ブラシレスDCモータ(MTR)122、複数個の水位センサ123、制御ボード124、表示器125、キーマトリックス(KYMTRX)を有する入力スイッチ126、注水バルブ128、排水バルブ129、及び蓋130を有する。制御ボード124には前記マイクロコンピュータ1、及び当該マイクロコンピュータ1をセンサ123に接続するためのバッファやモータ122のドライバ、並びに電源回路などが実装されている。
洗濯機120による洗濯制御の概要は以下の通りである。スイッチ126により洗濯条件(洗濯時間、脱水有無、乾燥有無等)が設定される。マイクロコンピュータ1は設定された内容に従って洗濯状態を制御する。即ち、洗濯開始スイッチが押されると、洗濯制御を開始する。先ず、注水バルブ128が開けられ、洗濯槽が所定の水位になるとバルブ128が閉まり、モータ122に回転の回転駆動を開始する。設定時間が経過するまで、モータ122により、洗濯槽121の正転、逆転の動作が繰り返される。この間、洗濯完了までの残り時間が表示器125に表示される。
図31にはマイクロコンピュータ1を中心にその制御系の詳細が示される。ポート(PRT1)19とポート(PRT2)_20の2ビットは表示器125のダイナミック点灯に利用される。ポート(PRT2)20の3ビットはモータ122のロータ回転位置信号(PSTD)を入力する。ポート(PRT3)21はモータ122の駆動信号信号(SPND)を出力する。ポート(PRT4)22は入力スイッチ126のキーマトリックスのためのキースキャンデータ(KYSCN)の出力とキー入力データ(KYIPT)の入力を行う。前述のとおり、マイクロコンピュータ1は割込みコントローラ13のほかにイベントリンクコントローラ6を備える。図31に例示されるイベント制御情報(ECI_1)30_2は洗濯機の洗濯制御のためのイベント信号と起動制御信号との関係を定義した情報であり、例えばパワーオンリセット処理でCPU2等によって初期設定される。
図32にはイベント制御情報30_2に従った入力制御手順が例示される。CPU2の初期設定にしたがってタイマ17は5ミリ秒(mSec)の間隔でイベント信号EVT_11を発生する。
入力制御はCPU2の割込み処理が中心とされる処理と、ELC6によるイベントリンクが中心とされる処理に大別される。
ELC6にEVT_11が入力されると起動信号STR_11によりDTC3にキースキャンデータをPRT4のPDBRへ転送させ、その転送終了に同期してイベント信号EVT_14をELC6に出力させ、これに応答する起動制御信号STR_14によりPRT4がキースキャンデータを入力装置126へ出力する(S11)。また、入力変化に応答してPRT4はイベント信号EVT_15をELC6に出力し、これに応答する起動制御信号STR_15によりDTC3がPRT4のキー入力データをRAM4に転送する(S12)。DTC3は転送完了後にイベント信号EVT_16をELC6に出力し、これに応答してELC6は起動制御信号STR_16により割込みコントローラ13に割込みを要求する。INTC13はその割込みに応答してCPU2に割込み信号IRQを与え、対応する要因に応ずる割込み処理を開始する。この場合の割込み処理では、RAM4に格納されたキー入力データに基づいて洗濯機の動作モードを設定する(S13)。洗濯機は設定された動作モードに従った動作を開始する。
図33には洗濯動作モードが指定されたときにイベント制御情報30_2に従ったモード制御と残り時間表示の制御手順が例示される。CPU2の初期設定にしたがってタイマ17は10ミリ秒(mSec)の間隔でイベント信号EVT_12を発生し、3ミリ秒(mSec)の間隔でイベント信号EVT_13を発生する。
PRT2に入力されるロータ回転位置信号(PSTD)の変化に応答してPRT2はイベント信号EVT_17をELC6に出力し、これに応答する起動制御信号STR_17によりDTC3がPRT4のロータ回転位置信号をRAM4に転送する(S14)。さらにDTC3は転送完了後にイベント信号EVT_18をELC6に出力し、これに応答してELC6は起動制御信号STR_18により割込みコントローラ13に割込みを要求する。INTC13はその割込みに応答してCPU2に割込み信号IRQを与え、対応する要因に応ずる割込み処理を開始する。この場合の割込み処理では、RAM4に格納されたロータ回転位置信号(PSTD)に基づいて、次のモータ駆動信号(SPND)を演算してPRT3のPDBRに格納する。更に、洗濯開始から経時動作が開始されたタイマ17のカウント値から洗濯完了までの残り時間を4演算し、残り時間データをRAM4に格納する(S15)。所定の割込み処理を完了したときCPU2の処理は当該割込み処理の直前の処理に復帰される。
ELC6にイベント信号EVT_12が入力されると、これに応答する起動制御信号STR_12によりPRT3_21がPDBRのモータ駆動信号(SPND)をモータ122に向けて出力する(S16)。
一方、ELC6にEVT_12が入力されると起動信号STR_12によりDTC3がRAM上の残り時間データをポート(PRT1)19のPDBRに転送し、その転送終了に同期してイベント信号EVT_19をELC6に出力させ、これに応答する起動制御信号STR_19によりポート(PRT1)19が残り時間データを出力する(S17)。ELC6にEVT_13が入力されると起動信号STR_13によりDTC3がRAM上の次の桁表示制御データをポート(PRT2)20のPDBRへ転送し、その転送終了に同期してイベント信号EVT_20をELC6に出力させ、これに応答する起動制御信号STR_20によりポート(PRT2)20が桁表示制御データを出力する(S18)。ステップS17,S18の残り時間表示制御は図22及び図23で説明した複数桁のダイナミック点灯と同様の表示制御とされる。
上記洗濯機によれば、INTC13と共にELC6を採用することにより、ロータ位置検出信号を取得し、これに基づいて次のモータ駆動データを生成し、生成したモータ駆動データや残り時間表示データを供給する処理に際して、複数のイベントに応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのCPU2の負担軽減を実現することが可能になる。したがって、洗濯機全体のデータ処理効率を向上させることができる。INTC13と共にELC6を採用することにより、キー入力制御のデータ処理効率を向上させることができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、マイクロコンピュータに限られず、マイクロプロセッサ、データプロセッサ等に適用することも可能である。
例えば、回路モジュールの種類、マイクロコンピュータのバス構成、回路モジュールが出力するイベントの種類、起動指示に応答する動作の内容等、適宜変更することができる。