JP2000293509A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2000293509A
JP2000293509A JP11098183A JP9818399A JP2000293509A JP 2000293509 A JP2000293509 A JP 2000293509A JP 11098183 A JP11098183 A JP 11098183A JP 9818399 A JP9818399 A JP 9818399A JP 2000293509 A JP2000293509 A JP 2000293509A
Authority
JP
Japan
Prior art keywords
vector
instruction
unit
flag
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11098183A
Other languages
English (en)
Inventor
Hideyuki Sato
秀之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP11098183A priority Critical patent/JP2000293509A/ja
Publication of JP2000293509A publication Critical patent/JP2000293509A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 【課題】 ベクトル処理装置間で同期を取らなければな
らない命令を規定し、ベクトル要素数に適したプロセッ
サ構成数から成る処理装置間で命令を同期発行制御する
ことによりベクトルパイプラインの数を増やし、ベクト
ル命令処理時間を短くする。 【解決手段】 同期命令検出手段51により他のベクト
ル処理装置1〜1nとの間で同期をとる必要のある命令
を検出して同期フラグ52をセットし、この内容を他の
ベクトル処理装置に通知すると共に、ベクトルパイプラ
イン演算器60のリソースチェックを行い、同期命令を
発行できる状態にあるときにセットされる命令発行OK
フラグ56の内容を他のベクトル処理装置に通知し、前
記内蔵される各フラグ52,56ならびに他のベクトル
処理装置から通知されるフラグ58、80の内容が所定
の状態にあるときに各ベクトル処理装置が持つ命令実行
手段59によりベクトルパイプライン演算を同時実行す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数のベクトルパ
イプラインセットを持つベクトル処理装置を複数備えて
成る情報処理装置に関する。
【0002】
【従来の技術】科学技術計算で頻発する配列データの演
算を高速に実行するのにベクトル処理装置が使用され
る。ベクトル処理装置は、主記憶装置に、主記憶装置を
共有する複数のプロセッサ部が接続され構成される。複
数のプロセッサ部は、複数のベクトルレジスタと、該ベ
クトルレジスタ群に格納されたベクトルデータを処理す
る複数のパイプライン演算器からなるベクトルパイプラ
インを複数セット備え、更に、上記構成に基づき実行さ
れる命令を入力、解読してプロセッサ内部で制御信号が
生成され前記複数のベクトルパイプラインセットを制御
するベクトル制御部から成っている。この種のベクトル
処理機構は多重並列パイプラインとよばれ、ベクトル命
令は処理すべき一連のベクトルデータを前記複数のベク
トルパイプラインのベクトルレジスタに均等に振り分け
るようにロードされ前記複数のパイプライン演算器で処
理するものである。
【0003】
【発明が解決しようとする課題】ベクトル処理装置は、
プロセッサ内に構成されるベクトルパイプラインセット
の数の範囲で並列動作が可能である。この場合、ベクト
ル処理装置にある全てのベクトルパイプラインセットに
同じ命令を発する。しかしながら、従来は、閉じたベク
トル処理装置内での並列動作であって演算処理時間を削
減することは可能であるが、せっかく複数のベクトル処
理装置を持つにもかかわらず、複数のベクトル処理装置
による並列効果を生かして演算処理時間を短くすること
はできなかった。一方、プロセッサ間で同期動作させる
場合は、全ての命令において同期発行処理を行っていた
ため、実際の命令実行までにリソースに遊びを生じ、無
駄な処理時間を要していた。本発明は上記事情に鑑みて
なされたものであり、ベクトルデータを処理装置内の複
数のベクトルパイプライン演算器にインタリーブして並
列発行制御するベクトル処理装置を複数持つ情報処理装
置において、ベクトル要素数が大きいときに処理装置間
で同期をとって処理装置の数を増やすことにより結果的
に並列動作パイプライン演算器数を増やし、ベクトル処
理に要する時間を削減し、性能向上をはかる情報処理装
置を提供することを目的とする。
【0004】
【課題を解決するための手段】上述した課題を解決する
ために請求項1に記載の情報処理装置は、ベクトルデー
タを複数のベクトルパイプライン演算器にインタリーブ
して並列にベクトル演算を行うベクトル処理装置を複数
備えた情報処理装置において、前記ベクトル処理装置
は、他のベクトル処理装置との間で同期をとる必要のあ
る命令を検出する同期命令検出手段と、該命令が検出さ
れたときにセットされ、他のベクトル処理装置により参
照される第1の識別手段と、前記ベクトルパイプライン
演算器のリソースチェックを行い、前記命令を発行でき
る状態にあるときにセットされ、他のベクトル処理装置
によって参照される第2の識別手段と、前記第1と第2
の識別手段がセットされていた場合に前記各ベクトル処
理装置間で同時に前記命令を実行する同期命令実行手段
を有することを特徴とする。
【0005】請求項2に記載の情報処理装置は、請求項
1に記載の情報処理装置において、前記ベクトル処理装
置は、独立動作か並列動作のいずれか一方のモードで動
作することを規定する動作モード識別子を有し、該動作
モード識別子が独立動作を示している時、ベクトル処理
装置が持つベクトルパイプライン演算器のリソース状況
に従って命令を発行制御し、前記動作モード識別子が並
列動作を示している時、各ベクトル処理装置が持つパイ
プライン演算器のリソースチェックを行い、命令を発行
できる状態にある場合、各ベクトル処理装置に対し同時
に命令を発行することを特徴とする。請求項3に記載の
情報処理装置は、請求項2に記載の情報処理装置におい
て、前記ベクトル処理装置は、更に構成プロセッサ数を
示す構成設定手段と、ベクトル長と前記構成設定手段に
より設定される構成プロセッサ数から算出されるベクト
ルパイプライン演算器数よりパイプライン演算要素数を
算出する要素判定手段を有することを特徴とする。請求
項4に記載の情報処理装置は、請求項2または請求項3
に記載の情報処理装置において、前記動作モードと構成
情報を設定する識別子をフィールドに持つ命令を各ベク
トル処理装置に共通に与え、並列モードか設定されたと
き、前記構成情報に従いベクトル要素数に適したベクト
ル処理装置構成により前記命令を並列に実行することを
特徴とする。
【0006】請求項5に記載の情報処理装置は、主記憶
装置と、該主記憶装置から読み出した命令を解読し、ス
カラ命令とベクトル命令に区分して出力する命令制御
部、前記主記憶装置に対するアクセスを制御するメモリ
アクセス処理部、前記主記憶装置から読み出されるベク
トル命令を発行制御するベクトル制御部、ベクトルデー
タを処理する複数のパイプライン演算器を保持するベク
トル処理部、前記主記憶装置との間でベクトルデータの
交換を行うプロセッサネットワーク部、前記複数のベク
トルパイプライン演算器間でベクトルデータの交換を行
うパイプラインクロスバ部から成る複数のベクトル処理
装置とから成り、前記ベクトル制御部は、前記命令制御
部から供給されるベクトル命令を解読する命令デコード
部と、命令によって複数あるベクトル処理装置を1ある
いは2個以上使用してベクトル演算を行うことが設定さ
れる動作モードフラグと、命令によって構成プロセッサ
数が設定され、前記ベクトルパイプライン演算器数を算
出するのに使用される構成フラグと、ベクトル要素数と
前記構成フラグから前記ベクトルパイプライン演算器に
均等に割り振った処理ベクトル要素数を求める要素判定
回路と、前記命令デコード部により解読された命令を取
り込み、該命令が同期を取らなければならない命令か否
かによって同期フラグをオンオフ設定する命令発行部
と、各リソースのチェックを行うことにより前記命令発
行部に格納された命令を発行出来るか否かを判断する命
令発行チェック部と、該命令発行チェック部によるリソ
ースチェックの結果を格納する命令発行OKフラグと、
該命令発行OKフラグの内容を他のベクトル処理装置に
通知する命令OKフラグ通知部と、前記同期フラグ、命
令発行OKフラグ、他のベクトル処理装置によって生成
される前記命令発行OKフラグ、他のベクトル処理装置
から通知される外部同期フラグの各内容を入力として
得、各フラグに設定された状態をチェックすることによ
り前記命令の実行を許可もしくは禁止する命令実行部と
を有することを特徴とする。
【0007】上述した構成により、同期命令検出手段で
他のベクトル処理装置との間で同期をとる必要がある命
令を検出して同期フラグをセットし、この内容を他のベ
クトル処理装置に通知すると共に、ベクトルパイプライ
ン演算器のリソースチェックを行い、同期命令を発行で
きる状態にあるときにセットされる命令発行OKフラグ
の内容を他のベクトル処理装置に通知する。そして、前
記内蔵される各フラグならびに他のベクトル処理装置か
ら通知されるフラグの内容が所定の状態にあるときに各
ベクトル処理装置が持つ命令実行手段によりベクトルパ
イプライン演算を同時実行するものである。このよう
に、ベクトル処理装置間で同期を取らなければならない
命令を規定し、ベクトル要素数に適したプロセッサ構成
数から成るプロセッサ間で命令を同期発行制御すること
により、ベクトルパイプラインの数を増やし、結果的に
ベクトル命令処理時間を短くすることができる。
【0008】
【発明の実施の形態】図1は本発明の実施形態を示すブ
ロック図である。図において、本発明の情報処理装置
は、主記憶装置8と、該主記憶装置8を共有使用する複
数のベクトル処理装置1〜1nで構成される。ベクトル
処理装置1は、主記憶装置8から読み出した命令を解読
し、スカラ命令とベクトル命令に区分して出力する命令
制御部2と、主記憶装置8へのアクセスを制御するメモ
リアクセス処理部3と、ベクトル命令を発行制御するベ
クトル制御部5と、ベクトルデータを処理する複数のパ
イプライン演算器を保持するベクトル処理部6と、ベク
トル処理装置1と主記憶装置8との間でベクトルデータ
の交換を行うプロセッサネットワーク部4と、複数のベ
クトルパイプライン演算器間でベクトルデータの交換を
行うパイプラインクロスバ部7で構成される。尚、図示
されていないが、主記憶装置8と複数のベクトル処理装
置1〜1n間はクロスバで接続されているものとする。
主記憶装置8と命令制御部2間のインタフェース100
〜100nは、主記憶装置8から読み出された命令が伝
搬する信号線群である。
【0009】命令制御部2は、スカラ処理に必要なスカ
ラデータを格納するスカラレジスタやアドレス計算、イ
ンデックス計算、制御変数計算用の演算器で構成される
スカラ処理部20と、主記憶装置8から入力された命令
を、スカラ処理部20で処理される命令なのか、あるい
は、ベクトル処理部6で処理される命令なのかを判断
し、それぞれの処理部20、あるいは6に転送する命令
解読部21で構成され、ベクトル命令は、信号線101
を経てベクトル制御部5に、メモリアクセス命令は信号
線102を経てメモリアクセス処理部3に出力される。
メモリアクセス処理部3は、信号線102を経て命令制
御部2から送られて来るリクエストコードを解読すると
共に、プロセッサネットワーク部4の状態を管理しメモ
リアクセス要求を制御する信号線103を経てプロセッ
サネットワーク部4に制御信号を送り、主記憶装置8と
の信号線104とベクトル処理部6との信号線105と
のデータの行き来を制御する。
【0010】ベクトル制御部5は、動作モードフラグ5
0、命令デコード部51、同期フラグ52、同期フラグ
メモリ53、命令発行部54、命令発行チェック部5
5、命令発行OKフラグ56、構成フラグ57、外部同
期フラグ58、命令実行部59、要素判定回路70、外
部発行OKフラグ80で構成される。命令デコード部5
1は、信号線101を経て命令制御部2から入力された
ベクトル命令を解読する。動作モードフラグ50には、
命令によってベクトル処理装置1〜1nを、1個あるい
は2個以上使用してベクトル演算を行うことが設定され
る。また、構成フラグ57には同じく命令によって構成
プロセッサ数が設定され、ベクトルパイプライン演算器
数を算出するのに使用される。要素判定回路70は、ベ
クトル要素数と前記構成フラグ57からベクトルパイプ
ライン演算器に均等に割り振った処理ベクトル要素数を
求める。命令発行部54は、前記命令デコード部51に
より解読された命令を取り込み、前記命令デコード部5
1で解読された命令が同期を取らなければならない命令
か否かによって同期フラグ52がオンオフ設定される。
命令発行チェック部55は、各リソースのチェックを行
うことにより前記命令発行部54に格納された命令を発
行出来るか否かを判断する。前記命令発行チェック部5
5によるリソースチェックの結果は命令発行OKフラグ
56に格納される。
【0011】前記命令発行OKフラグ56の内容は本発
明の情報処理装置を構成する他のベクトル処理装置1〜
1nに通知され、それは信号線200を介して行なわれ
る。ベクトル処理装置1によって生成される該命令発行
OKフラグ56の内容と、前記同期フラグ52に設定さ
れた値が格納される同期フラグメモリ53の内容と、他
のベクトル処理装置1〜1nから信号線203を介して
通知される外部同期フラグ58の内容と、信号線204
を介して通知される外部発行OKフラグ80の内容は、
それぞれ命令実行部59に供給される。命令実行部59
は、前記各フラグ53、56、58、80に設定された
状態をチェックすることにより命令の実行を許可し、信
号線106を介してその実行許可をベクトル処理部6に
通知、同じくその実行許可を信号線107を介してパイ
プラインクロスバ部7に通知する。
【0012】ベクトル処理部6は、複数のベクトルパイ
プライン60、6mで構成され、それぞれにベクトルデ
ータを格納する複数のベクトルレジスタ61と、複数の
演算器62と、ベクトルパイプライン内のデータの転送
を行うためのパイプ内クロスバ63で構成され、ベクト
ル制御部5からの信号線106を経て入力された指示に
従って命令を実行する。パイプラインクロスバ部7は、
ベクトル処理部6からの複数のベクトルパイプライン6
0、6mからのベクトルデータを信号線108を経て入
力し、ベクトル制御部5からの指示がベクトル処理装置
1〜1n内の処理ならば、ベクトルデータを信号線10
8を経て指示されたベクトルパイプラインに返すが、ベ
クトル制御部5からの指示がベクトル処理装置1〜1n
間ならば、信号線205を経て他のベクトル処理装置1
〜1nにベクトルデータを出力する。また信号線206
を経て他の処理装置からベクトルデータを入力すると共
に、指示に従って処理した後、信号線108を経てベク
トル処理部6のベクトルパイプラインにデータを返す。
ベクトル処理装置1nは前記ベクトル処理装置1と全く
同じ構成になっており全ての説明に使用された番号にn
をつけ後述する。
【0013】図2に本発明の情報処理装置で実行される
命令列の一例がリスト形式で示されている。以下、図2
に示す命令リストに従い、図1に示す本発明実施形態の
動作について詳細に説明する。ここでは、並列効果を高
めるために動作モードフラグ50がベクトル処理装置1
〜1nを同時動作させるモード(以下、並列モードと称
する)を示す場合についてのみ説明するものとし、並列
ベクトル処理装置1〜1nがそれぞれ単独で動作するモ
ード(以下、独立モードと称する)を示す場合は従来と
同じ動作をするため説明は省略する。主記憶装置8から
命令が逐次読み出され、ベクトル処理装置1、1nに信
号線100,100nを経て命令制御部2に通知され
る。並列効果を高める場合、ベクトル処理装置1〜1n
には同じ命令が通知され、並列動作をする様に、命令に
動作モードフラグ50と構成フラグ57を設定する識別
子が含まれている。図2に示す命令列を参照して以降説
明する。まず、1行目のVLD(V0)命令が、主記憶
装置8からベクトル処理装置1〜1nに信号線100〜
100nを経て命令制御部2に通知される。通知された
命令は、命令制御部2の命令解読部21でスカラ処理命
令かベクトル処理命令のいずれかに解読され、ここで、
ベクトル処理命令ならば、信号線101〜101nを経
てベクトル制御部5に通知され、命令デコード部51で
解読され、動作モード50と構成フラグ57を設定す
る。尚、上述した説明では、命令に動作モードフラグ5
0と構成フラグ57を設定する識別子が含まれるものと
して説明したが、モード設定のみの命令であっても良
い。
【0014】動作モードフラグ50と構成フラグ57、
そして、命令デコード部51から、ベクトルパイプライ
ン数とベクトル要素数がそれぞれ求められ、要素判定回
路70でベクトルパイプライン演算器で処理されるべき
均等なベクトル要素数が求められる。また、信号線10
2〜102nを経てメモリアクセス処理部3〜3nに通
知され、ここでリクエストコードが解読されると共に、
プロセッサネットワーク部4〜4nの状態を管理し、メ
モリアクセス要求を制御する信号線103〜103nを
経てプロセッサネットワーク部4〜4nに制御信号を送
り、主記憶装置8に信号線104〜104nを経てVL
Dリクエストを送出する。VLD(V0)命令は、命令
デコード部51で同期発行しなくても良い命令と判断さ
れ、命令発行部54に格納され、命令発行チェック部5
5でリソースのチェックが行なわれることにより命令発
行フラグ56をセットする。ここでは同期フラグ53が
点灯してないため同期発行する必要はないものと判断さ
れ、命令実行部59を経て信号線106からベクトル処
理部6に命令実行を発行する。当然のことながら同じこ
とが他のベクトル処理装置6nでも行われている。一
方、主記憶装置8に供給されるメモリリクエストによ
り、読み出されたベクトルデータは、信号線104〜1
04nを経てプロセッサネットワーク部4に入力され、
信号線105〜105nを経て構成されるベクトルパイ
プライン60、6m、60n、6mnにインタリーブさ
れて入力され、パイプ内クロスバ63を経て命令で指示
されたベクトルレジスタ61に格納される。
【0015】2行目のVLD(V1)命令は、1行目V
LD(V0)命令と同じ動作をするため説明を省略す
る。3行目のVADD(V0+V1→V2)命令は、メ
モリアクセス処理部3〜3nに命令を通知することはな
く、信号線101〜101nを経てベクトル制御部5に
だけ通知される。ベクトル制御部5に通知されたVAD
D命令は、命令デコード部51で同期発行しなくても良
い命令と判断されると同時に、命令発行部54に格納さ
れ、命令発行チェック部55でリソースのチェックが行
なわれることにより命令発行フラグ56がセットされ
る。ここでは同期フラグ53が点灯してないため同期発
行する必要はないものと判断され、命令実行部59を経
て、信号線106を介しベクトル処理部6に命令実行を
発行する。命令発行を受けたベクトル処理部6は、指定
を受けたベクトルレジスタ61(V0、V1)、61m
(V0,V1)からベクトルデータを読み出し、演算器
62で演算処理を行い、パイプ内クロスバー63に入力
され指定されたベクトルレジスタ61(V2)、61m
(V2)に格納される。ベクトル処理部6nでも前記ベ
クトル処理部6と同じ動作を行うが、図示していないベ
クトル処理装置と主記憶装置8間のネットワークのビジ
ーによりベクトル処理装置にロードされるベクトルデー
タの集まりが遅れ、同期命令ではない後続命令はベクト
ル処理装置内のリソースのチェックのみで実行するた
め、アトランダムに動作する。
【0016】4行目のVCP(V2→V3)命令は、メ
モリアクセス処理部3〜3nに命令を通知することはな
く、信号線101〜101nを経てベクトル制御部5に
だけ通知される。ベクトル制御部5に通知されたVCP
命令は、命令デコード部51で同期発行する命令と判断
されると、動作モード50により同期フラグ52、53
をセットし、信号線201から他のベクトル処理装置1
nに対して命令発行部54に同期命令がセットされたこ
とを通知する。命令発行部54にセットされたVCP命
令は、命令発行チェック部55でリソースのチェックを
行い、命令発行出来るならば命令発行OKフラグ56を
セットし、前記同期フラグ52と同様に信号線200か
ら他のベクトル処理装置1nに対して通知する。他のベ
クトル処理装置1nは、ベクトル処理装置1と同様、V
CP命令が命令デコード部51nで同期発行する命令と
判断されると、動作モード50nにより同期フラグ52
n、53nをセットし、信号線201nから他のベクト
ル処理装置1に対して命令発行部54nに同期命令がセ
ットされたことを通知する。ベクトル処理装置1は、信
号線203を経て前記ベクトル処理装置1nの同期フラ
グ53nを受け取り、外部同期フラグ58をセットし、
ベクトル処理装置1nの命令発行部54nにセットされ
たVCP命令が同期命令であることを認知する。
【0017】ベクトル処理装置1nの命令発行部54n
にセットされたVCP命令は、命令発行チェック部55
nでリソースのチェックを行い、ここで発行可能と判断
されれば命令発行OKフラグ56nをセットすると同時
に、信号線200nを経てベクトル処理装置1に通知
し、信号線204を経て外部発行OKフラグ80をセッ
トする。命令実行部59は、同期フラグ53と外部同期
フラグ58によりベクトル処理装置1〜1nが発行しよ
うとしている命令が同期命令であることを知ると同時
に、命令発行OKフラグ56と外部発行OKフラグ80
がセットされていることを確認し命令実行指示をベクト
ル処理部6に通知する。ベクトル処理部6〜6nは、同
時に命令実行指示を受け、ベクトルレジスタ61,61
m、61n、61mn(V2)からベクトルデータをそ
れぞれ読み出し、信号線108〜108nを経てパイプ
ラインクロスバ部7〜7nに送られ、他のベクトル処理
装置1〜1nにも信号線206〜206nを経てそれぞ
れ送られ、受け取る。パイプラインクロスバ部7〜7n
は、VCP命令処理を行い、ベクトル処理部6〜6nの
指定されたベクトルレジスタ61,61m、61n、6
1mn(V3)にベクトルデータを返す。一連の並列動
作処理が終了し、動作モードを単独に戻せば、同期フラ
グ52〜52n、53〜53nはセットされることはな
くなり、各ベクトル処理装置1〜1nは、従来同様単独
で動作する。
【0018】以上説明のように本発明は、ベクトルデー
タを処理装置内の複数のベクトルパイプライン演算器に
インタリーブして並列発行制御するベクトル処理装置を
複数持つ情報処理装置において、ベクトル要素数が大き
いときにベクトル処理装置間で同期をとり、その処理装
置数を増やすことにより結果的に並列動作パイプライン
演算器数を増やし、並列効果を高めてベクトル命令処理
時間の短縮をはかるものである。
【0019】
【発明の効果】以上説明のように本発明は、同期命令検
出手段により他のベクトル処理装置1〜1nとの間で同
期をとる必要のある命令を検出して同期フラグをセット
し、この内容を他のベクトル処理装置に通知すると共
に、ベクトルパイプライン演算器のリソースチェックを
行い、同期命令を発行できる状態にあるときにセットさ
れる命令発行OKフラグの内容を他のベクトル処理装置
に通知し、前記内蔵される各フラグならびに他のベクト
ル処理装置から通知される各フラグの内容が所定の状態
にあるときに各ベクトル処理装置が持つ命令実行部によ
りベクトルパイプライン演算を同時実行するものであ
り、処理装置間で同期を取らなければならない命令をあ
らかじめ規定し、その命令が到来し解読されたときに、
ベクトル処理装置間で上記同期発行制御を行うことによ
りベクトルパイプライン数を増やし、結果的にベクトル
命令処理に要する時間が短縮され、このことにより情報
処理装置の性能向上がはかれるものである。
【図面の簡単な説明】
【図1】 本発明の実施形態を示すブロック図である。
【図2】 本発明の情報処理装置で実行される命令列の
一例をリスト形式で示す図である。
【符号の説明】
1〜1n…ベクトル処理装置、2…命令制御部、3…メ
モリアクセス処理部、4…プロセッサネットワーク部、
5…ベクトル制御部、6…ベクトル処理部、7…パイプ
ラインクロスバ部、8…主記憶装置、50…動作モード
フラグ、51…命令デコード部、52(53)…同期フ
ラグ、54…命令発行部、55…命令発行チェック部、
56…命令発行OKフラグ、57…構成フラグ、58…
外部同期フラグ、59…命令実行部、70…要素判定回
路、80…外部発行OKフラグ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ベクトルデータを複数のベクトルパイプ
    ライン演算器にインタリーブして並列にベクトル演算を
    行うベクトル処理装置を複数備えた情報処理装置におい
    て、前記ベクトル処理装置は、他のベクトル処理装置と
    の間で同期をとる必要のある命令を検出する同期命令検
    出手段と、該命令が検出されたときにセットされ、他の
    ベクトル処理装置により参照される第1の識別手段と、
    前記ベクトルパイプライン演算器のリソースチェックを
    行い、前記命令を発行できる状態にあるときにセットさ
    れ、他のベクトル処理装置によって参照される第2の識
    別手段と、前記第1と第2の識別手段がセットされてい
    た場合に前記各ベクトル処理装置間で同時に前記命令を
    実行する同期命令実行手段を有することを特徴とする情
    報処理装置。
  2. 【請求項2】 前記ベクトル処理装置は、独立動作か並
    列動作のいずれか一方のモードで動作することを規定す
    る動作モード識別子を有し、該動作モード識別子が独立
    動作を示している時、前記ベクトル処理装置が持つベク
    トルパイプライン演算器のリソース状況に従って前記命
    令を発行制御し、前記動作モード識別子が並列動作を示
    している時、各ベクトル処理装置が持つそれぞれのパイ
    プライン演算器のリソースチェックを行い、前記命令を
    発行できる状態にある場合、各ベクトル処理装置に対し
    同時に命令を発行し、並列動作を促すことを特徴とする
    請求項1に記載の情報処理装置。
  3. 【請求項3】 前記ベクトル処理装置は、更に構成プロ
    セッサ数を示す構成設定手段と、ベクトル長と前記構成
    設定手段により設定される構成プロセッサ数から算出さ
    れるベクトルパイプライン演算器数よりパイプライン演
    算要素数を算出する要素判定手段を有することを特徴と
    する請求項2に記載の情報処理装置。
  4. 【請求項4】 前記動作モードと構成情報を設定する識
    別子をフィールドに持つ命令を各ベクトル処理装置に共
    通に与え、並列モードか設定されたとき、前記構成情報
    に従いベクトル要素数に適したベクトル処理装置構成に
    より前記命令を並列に実行することを特徴とする請求項
    2または請求項3に記載の情報処理装置。
  5. 【請求項5】 主記憶装置と、該主記憶装置から読み出
    した命令を解読し、スカラ命令とベクトル命令に区分し
    て出力する命令制御部、前記主記憶装置に対するアクセ
    スを制御するメモリアクセス処理部、前記主記憶装置か
    ら読み出されるベクトル命令を発行制御するベクトル制
    御部、ベクトルデータを処理する複数のパイプライン演
    算器を保持するベクトル処理部、前記主記憶装置との間
    でベクトルデータの交換を行うプロセッサネットワーク
    部、前記複数のベクトルパイプライン演算器間でベクト
    ルデータの交換を行うパイプラインクロスバ部から成
    る、複数のベクトル処理装置とから成り、前記ベクトル
    制御部は、前記命令制御部から供給されるベクトル命令
    を解読する命令デコード部と、命令によって複数あるベ
    クトル処理装置を1あるいは2個以上使用してベクトル
    演算を行うことが設定される動作モードフラグと、命令
    によって構成プロセッサ数が設定され、前記ベクトルパ
    イプライン演算器数を算出するのに使用される構成フラ
    グと、ベクトル要素数と前記構成フラグから前記ベクト
    ルパイプライン演算器に均等に割り振った処理ベクトル
    要素数を求める要素判定回路と、前記命令デコード部に
    より解読された命令を取り込み、該命令が同期を取らな
    ければならない命令か否かによって同期フラグをオンオ
    フ設定する命令発行部と、各リソースのチェックを行う
    ことにより前記命令発行部に格納された命令を発行出来
    るか否かを判断する命令発行チェック部と、該命令発行
    チェック部によるリソースチェックの結果を格納する命
    令発行OKフラグと、該命令発行OKフラグの内容を他
    のベクトル処理装置に通知する命令OKフラグ通知部
    と、前記同期フラグ、命令発行OKフラグ、他のベクト
    ル処理装置によって生成される前記命令発行OKフラ
    グ、他のベクトル処理装置から通知される外部同期フラ
    グの各内容を入力として得、各フラグに設定された状態
    をチェックすることにより前記命令の実行を許可もしく
    は禁止する命令実行部とを有することを特徴とする情報
    処理装置。
JP11098183A 1999-04-05 1999-04-05 情報処理装置 Pending JP2000293509A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11098183A JP2000293509A (ja) 1999-04-05 1999-04-05 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11098183A JP2000293509A (ja) 1999-04-05 1999-04-05 情報処理装置

Publications (1)

Publication Number Publication Date
JP2000293509A true JP2000293509A (ja) 2000-10-20

Family

ID=14212919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11098183A Pending JP2000293509A (ja) 1999-04-05 1999-04-05 情報処理装置

Country Status (1)

Country Link
JP (1) JP2000293509A (ja)

Similar Documents

Publication Publication Date Title
US5872987A (en) Massively parallel computer including auxiliary vector processor
KR20190044574A (ko) 멀티-타일 프로세싱 어레이의 동기화
TW201346758A (zh) 用於在資料流加速器中控制指令順序之執行的方法,裝置及系統
JPS6250856B2 (ja)
JP2001092772A (ja) 同期固定レイテンシループを使用するデータバス
JP2001117858A (ja) データ処理装置
CA1272295A (en) Multi-channel shared resource processor
KR20190044573A (ko) 컴퓨터 프로세싱의 타이밍 제어
CN111258769B (zh) 数据传输装置和方法
US6701388B1 (en) Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller
KR20010006787A (ko) 데이터 처리 프로세서 및 시스템
JP2000293509A (ja) 情報処理装置
KR100644597B1 (ko) 버스 시스템 및 그 커맨드 전달방법
JPH05334459A (ja) マイクロコンピュータ
JPH03238539A (ja) メモリアクセス制御装置
JP2001184340A (ja) 情報処理装置及び複数ベクトルプロセッサ間の同期化方法
JPH0218639A (ja) モジュール式メモリ
JP2002175265A (ja) 直接メモリ・アクセス・コントローラを有するディジタル信号プロセッサにおける複数の構成素子間での信号群交換装置および方法
JPH1185673A (ja) 共有バスの制御方法とその装置
JP2009031932A (ja) 転送装置、転送装置を有する情報処理装置及び制御方法
EP1193606B1 (en) Apparatus and method for a host port interface unit in a digital signal processing unit
JPH09305530A (ja) Dmaコントローラ
EP2057554A1 (en) Processor having multiple instruction sources and execution modes
JP2000067008A (ja) マルチプロセッサシステム
JPH09305533A (ja) マイクロプロセッサとその命令実行制御方法、パイプライン制御方法、及びdma転送方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030408