JP4994254B2 - データプロセッサ及び制御システム - Google Patents

Description

本発明は、データプロセッサの内外で発生するイベントに応答する制御技術に関し、例えばシングルチップのマイクロコンピュータに適用して有効な技術に関する。

データプロセッサの内外で発生するイベントに応答する制御技術として割り込み制御技術がある。割り込み制御を用いる場合、各種割り込み要因の発生に対して割り込みコントローラが優先レベルや割り込みマスクレベルに応じてその受け付けを制御し、受け付けた割り込み要因を特定して中央処理装置に割り込みを要求する。割り込みが要求された中央処理装置は直前の内部レジスタ等の状態をメモリに退避する処理を行ない、その後に、割り込み要因に応ずるベクタをフェッチし、フェッチした割り込み処理プログラムの実行に移る。このように、割り込み要因が発生してから、その要因に応答する処理が実行されるまでには、割り込みコントローラによる調停、中央処理装置による退避処理が必要であり、割り込み処理が開始されるまでに時間がかかる。また、割り込み処理が頻発する場合には中央処理装置の負担も大きくなる。

本発明完成後の公知例調査において以下の特許文献が見出された。特許文献１には、割込み優先順位が移動するように円還状に接続された割込み要求調停回路を採用し、すべての割込み要求源に割込みを実行する機会を平等に与えることのできるようにすることが記載される。特許文献２には、複数の割込み処理装置をデイジ・チェーン接続し、各割込み処理装置は中央処理装置からの割込み承認信号及び割込み受け付けレベル信号を直接入力して自己の割込み要求に対する承認か否かを予め判定するようにし、割り込み許可の判定を高速化することが記載される。

特開平０７−１０５１２４号公報 特開昭６４−５５６６７号公報

しかしながら、従来の割り込み制御技術では、データ処理の高速化や中央処理の負担軽減が充分で無く、結局、システム全体のデータ処理効率が低下する、といった問題が残る。特に、機器組み込み制御用途のデータプロセッサにおいては、イベントの発生に従って時系列に複数の割り込み処理を順次行なって所望の制御動作を行うようなシーケンシャルな制御動作が繰り返される場合が多い。さらに、複数の制御動作を並列的に行いたい場合もある。そのような特質を考慮すれば、必要とされる処理の内容に応じて、必要とされる周辺回路の組み合わせと、周辺回路の動作順を規定して、イベントに対する応答処理を制御することの有用性が本発明者によって見出された。

本発明の目的は、データ処理の高速化や中央処理装置の負担軽減に資することができるイベント応答制御技術を提供することにある。

本発明の別の目的は、機器組み込み制御用途におけるイベント応答制御の点でシステム全体のデータ処理効率を向上させることができるデータプロセッサを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、割り込みコントローラとは別に、発生されたイベント信号に応答して回路モジュールに対応する動作の起動制御信号を出力するイベントリンクコントローラを採用する。回路モジュールはイベント信号を発生することが可能であり、前記イベントリンクコントローラは、イベント制御情報によって定義された前記イベント信号と起動制御信号との対応に従って前記起動制御信号を発生する。これにより、前記イベント制御情報によってイベント信号と起動制御信号との連鎖を規定することができるから、その連鎖によって規定される複数の回路モジュールの動作をシーケンシャルに制御することができる。これには割り込み処理の場合のように中央処理装置による退避・復帰の処理を伴わず、競合する割り込み要求に対する優先レベル制御のような制御を介することも必要としない。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、データ処理の高速化や中央処理装置の負担軽減に資することができるイベント応答制御技術を実現することができる。

また、機器組み込み制御用途におけるイベント応答制御の点でシステム全体のデータ処理効率を向上させることができる。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態に係るデータプロセッサは、命令を実行する中央処理装置と、前記中央処理装置によって利用される複数の回路モジュールと、発生されたイベント信号に応答して前記中央処理装置に割り込み要求を行なう割り込みコントローラと、発生されたイベント信号に応答して前記回路モジュールに動作の起動制御信号を出力するイベントリンクコントローラとを有する。回路モジュールはイベント信号を発生することが可能である。前記イベントリンクコントローラは書換え可能な記憶回路を有し、前記記憶回路は前記イベント信号に応答して出力すべき起動制御信号を特定するためのイベント制御情報の格納に利用される。これにより、前記イベント記憶情報によってイベント信号と起動制御信号との連鎖を規定することができるから、その連鎖によって規定される複数の回路モジュールの動作をシーケンシャルに制御することができる。これには割り込み処理の場合のように中央処理装置による退避・復帰の処理を伴わず、競合する割り込み要求に対する優先レベル制御のような制御を介することも必要としない。したがって、データ処理の高速化や中央処理装置の負担軽減に資することができ、システム全体のデータ処理効率を向上させることができる。更に詳しくは、複数のイベントの夫々に応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのＣＰＵの負担軽減を実現することが可能になる。

一つの具体的な形態として、前記イベント制御情報は、前記イベント信号と前記回路モジュールとの対応を可変可能に指定し、且つ、前記回路モジュールにおいて選択可能な動作を可変可能に指定する情報である。回路モジュールが複数の動作形態を有するような場合に、前記イベント信号と起動制御信号との対応を規定するイベント制御情報を階層的に形成することができる。

別の具体的な形態として、前記イベント制御情報を書換え可能に保持する不揮発性記憶回路を有し、前記記憶回路は前記不揮発性記憶回路から前記イベント制御情報がロードされるレジスタである。これにより、パワーオンリセット時等におけるイベント制御情報の初期設定を容易に行うことができる。イベント制御情報は書換え可能であるから、データプロセッサを適用したシステムの構成に応じたイベント制御情報の採用が容易になる。

別の具体的な形態として、前記割り込みコントローラとイベントリンクコントローラは入力されたイベント信号の有効／無効を決定するための情報を保持するイベントイネーブルレジスタを有する。前記割り込みコントローラとイベントリンクコントローラが同じイベント信号を用いる場合に容易に競合を回避することができる。

別の具体的な形態として、前記回路モジュールの一つとして、カウント動作、コンペアマッチ動作及びインプットキャプチャ動作が可能なタイマを有する。前記イベントリンクコントローラは、前記イベント制御情報に従って、前記カウント動作、コンペアマッチ動作又はインプットキャプチャ動作のどれかを起動させる起動制御信号の出力が可能とされる。前記タイマは、前記カウント動作によるオーバーフロー又はアンダーフローの発生、コンペアマッチの発生、又はインプットキャプチャの発生に応答して対応するイベント信号を発生可能である。タイマに特別な構成を採用することなく、前記割り込みコントローラと共にイベントリンクコントローラにも対応することができる。

別の具体的な形態として、前記回路モジュールの一つとして、アナログ信号をディジタル信号に変換するＡ／Ｄ変換チャネルを複数備えたＡ／Ｄ変換器を有する。前記イベントリンクコントローラは、前記イベント制御情報に従って、前記複数のＡ／Ｄ変換チャネルの内のどれかを起動させる起動制御信号の出力が可能にされる。前記Ａ／Ｄ変換器は、Ａ／Ｄ変換の完了に応答して対応するイベント信号を発生可能である。Ａ／Ｄ変換器に特別な構成を採用することなく、前記割り込みコントローラと共にイベントリンクコントローラにも対応することができる。

別の具体的な形態として、前記回路モジュールとして、ディジタル信号をアナログ信号に変換するＤ／Ａ変換チャネルを複数備えたＤ／Ａ変換器を有する。前記イベントリンクコントローラは、前記イベント制御情報に従って、前記複数のＤ／Ａ変換チャネルの内のどれかを起動させる起動制御信号の出力が可能である。Ｄ／Ａ変換器に特別な構成を採用することなく、前記割り込みコントローラと共にイベントリンクコントローラにも対応することができる。

《外部からのイベント入力》別の具体的な形態として前記回路モジュールの一つとして複数の外部インタフェースポートを有する。前記外部インタフェースポートは、データプロセッサの外部から所定の外部端子に入力される外部信号の入力状態に応答して対応するイベント信号を発生することが可能である。これにより、データプロセッサの外部からもイベント信号を入力することができる。

《外部へのイベント出力》別の具体的な形態とて、前記イベントリンクコントローラは、前記イベント制御情報に従って、前記回路モジュールから出力されるイベント信号に基づいて、所定の外部端子からデータプロセッサの外部に出力させるための起動制御信号を前記外部インタフェースポートに出力可能である。これにより、内部で発生したイベント信号をデータプロセッサの外部に出力することができる。

《イベント同期によるポート入力》別の具体的な形態として、前記回路モジュールの一つとしてデータプロセッサの外部端子に接続し入出力動作可能な外部インタフェースポートを有する。前記外部インタフェースポートは入出力情報の格納に利用されるインタフェースレジスタを有する。前記イベントリンクコントローラは、前記イベント制御情報に従って、外部端子を介して前記インタフェースレジスタの情報をデータプロセッサの外部に出力させる起動制御信号を外部インタフェースポートに出力可能である。これにより、イベント信号に同期して外部インタフェースポートにポート入力動作を行うことができる。

《イベント同期によるポート出力》更に具体的な形態として、前記イベントリンクコントローラは、前記イベント制御情報に従って、データプロセッサの外部から外部端子に与えられた情報を前記インタフェースレジスタに入力させる起動制御信号を前記外部インタフェースポートに出力可能である。これにより、イベント信号に同期して外部インタフェースポートにポート出力動作を行うことができる。

《イベント発生と動作起動との連鎖》別の具体的な形態として、前記イベントリンクコントローラは、一の回路モジュールからの第１イベント信号を受けて他の回路モジュールに所定の動作をさせる起動制御信号を出力し、前記他の回路モジュールからの第２イベント信号を受けてその他の回路モジュールに所定の動作をさせる起動制御信号を出力する。イベント制御情報の記述内容によりイベントの発生と回路モジュールの起動とを容易に連鎖させることができる。

その一つの例として、前記イベントリンクコントローラは、一の回路モジュールからの第１イベント信号を受けて他の回路モジュールにその他の回路モジュールへデータを転送させる第１起動制御信号を出力し、前記他の回路モジュールからデータ転送完了に応答する第２イベント信号を受けてその他の回路モジュールに前記データを外部に出力させる第２起動制御信号を出力するようにすることが可能である。

《ビットローテーション出力》この形態の具体的例としては、前記一の回路モジュールはタイマであり、前記他の回路モジュールはデータ転送制御回路であり、前記その他の回路モジュールは外部インタフェースポートである。このとき、前記第１イベント信号はタイマのタイムアウトに応答して発生する信号である。前記第２イベント信号はデータ転送の完了に応答して発生する信号である。これを適用することにより、ビットローテーションによるデータの周期的な並列出力を実現することができる。例えば、前記イベントリンクコントローラは、前記第１起動制御信号の出力と前記第２起動制御信号の出力を順次繰り返し、前記データ転送制御回路は前記第１起動制御信号の出力が繰り返される毎に転送対象データをサイクリックに順次切り替え、前記外部インタフェースポートは前記第２起動制御信号の出力が繰り返される毎にビット位置を順次変えてトグル変化する並列データを外部に出力するようにすればよい。このようなビットローテーション出力はキースキャンのための複数のスキャンイネーブル信号等に適用することができる。

別の例として、前記一の回路モジュールは外部入力インタフェース回路であり、前記他の回路モジュールはデータ転送制御回路であり、前記その他の回路モジュールは外部出力インタフェース回路である。前記第１イベント信号は入力動作の完了に応答して発生する信号である。前記第２イベント信号はデータ転送の完了に応答して発生する信号である。このイベント発生と起動動作との連鎖によれば、温度等の計測結果をＡ／Ｄ変換器のような外部入力インタフェースで変換し、変換されたディジタルデータを通信ポートのような外部出力インタフェース回路から外部の表示デバイスや制御デバイスに出力する動作の連鎖を容易に実現することができる。

〔２〕別の観点によるデータプロセッサは、命令を実行する中央処理装置と、前記中央処理装置によって利用される複数の回路モジュールと、発生されたイベント信号に応答して前記中央処理装置に割り込み要求を行なう割り込みコントローラと、発生されたイベント信号に応答して前記回路モジュールに動作の起動制御信号を出力するイベントリンクコントローラとを有する。前記イベントリンクコントローラは、記憶回路に書換え可能に定義された前記イベント信号と起動制御信号との対応に従って前記起動制御信号を発生する。

一つの具体的な形態として、前記記憶回路は前記中央処理装置によってアクセス可能なレジスタであり、データプロセッサのパワーオンリセットによって初期設定される。

〔３〕更に別の観点によるデータプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第１乃至第３の内部回路とを有する。前記第１の内部回路は、前記第２の内部回路又は前記第３の内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラである。前記第２の内部回路は、前記第１の内部回路又は前記第３の内部回路から供給されるイベント信号に応答して前記第３の内部回路に対する起動制御信号を出力するイベントリンクコントローラである。イベントリンクコントローラを備えるから複数のイベントの夫々に応答する処理を並列化することが可能になる。イベントの発生に対する応答性はイベントリンクコントローラの方が割り込みコントローラに比べて高速である。中央処理装置内のレジスタセットの退避、復帰の処理を要しないからである。更に、イベントの発生に応答するときのＣＰＵの負担軽減を実現することが可能になる。

一つの具体的な形態として、前記イベントリンクコントローラは、前記イベント信号に対応する起動制御信号を定義したイベント制御情報を書換え可能に保持するための記憶回路を有する。イベントリンクコントローラを用いた処理手順をプログラマブルに設定することが可能になる。

更に具体的な形態として、前記イベントリンクコントローラは、イベント信号が供給されたとき、記憶回路に記憶されたイベント制御情報を参照して、当該イベント信号に対応する起動制御信号を出力する。イベントリンクコントローラは記憶回路の参照という簡単な処理によって必要な起動制御信号の発生を制御することができる。

〔４〕本発明の代表的な実施の形態に係る制御システムは、センサと、前記センサの出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作が制御される被制御回路とを有する。前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第１内部回路、第２内部回路及び複数の第３内部回路を有する。前記第１内部回路は、前記第２内部回路又は前記第３内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラである。前記第２内部回路は、前記第１内部回路又は前記第３内部回路から供給されるイベント信号に応答して他の前記第３内部回路に対する起動制御信号を出力するイベントリンクコントローラである。前記第３内部回路は、タイマ、Ａ／Ｄ変換器、ＲＡＭ、データ転送制御回路、及び外部インタフェース回路を含む。前記タイマは夫々異なるインターバルで第１イベント信号と第２イベント信号を出力し、前記Ａ／Ｄ変換器はＡ／Ｄ変換を完了すると第３のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第４イベント信号を出力する。前記イベントリンクコントローラは、第１のイベント信号に応答してＡ／Ｄ変換器に前記センサからの出力信号をＡ／Ｄ変換させる起動制御信号を出力し、前記第３イベント信号に応答してデータ転送制御回路にＡ／Ｄ変換器による変換結果をＲＡＭへ転送させる起動制御信号を出力し、第４イベント信号に応答してＣＰＵにＲＡＭ上の変換結果データを用いた制御データの生成と当該制御データのＲＡＭへの格納とを指示するための起動制御信号を割込みコントローラへ出力するとともに、データ転送制御回路にＲＡＭ上の制御データを外部インタフェース回路へ転送させ転送された制御データを外部インタフェース回路に被制御回路へ出力させるための起動制御信号を出力し、前記第２イベント信号に応答してデータ転送制御回路にＲＡＭ上の変換結果データを外部インタフェース回路に転送させ転送された変換結果データを外部インタフェース回路に被制御回路へ出力させる起動制御信号を出力する。

割り込みコントローラと共にイベントリンクコントローラを採用することにより、センサからの検出信号を取得し、これに基づいて制御データを生成し、生成した制御データを供給する処理に際して、複数のイベントに応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのＣＰＵの負担軽減を実現することが可能になる。したがって、システム全体のデータ処理効率を向上させることができる。

一つの具体的な形態として、前記被制御回路は、前記第１制御データを表示データとして用いる表示装置と、前記変換結果データを用いるコントローラである。

更に具体的な形態として、前記センサは温度センサであり、第１制御データは温度表示データであり、変換結果データは計測温度データである。

更に具体的な形態として、前記温度センサはエアコン室内機の室温センサ及び熱交換器の温度センサであり、温度表示データは室温の温度表示データであり、前記計測温度データはエアコン室外機の駆動データを生成するコントローラに供給される。

〔５〕別の観点による制御システムは、センサと、前記センサの出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作が制御される被制御回路とを有する。前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第１内部回路、第２内部回路及び複数の第３内部回路を有する。前記第１内部回路は、前記第２内部回路又は前記第３内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラである。前記第２内部回路は、前記第１内部回路又は前記第３内部回路から供給されるイベント信号に応答して他の前記第３内部回路に対する起動制御信号を出力するイベントリンクコントローラである。前記第３内部回路は、タイマ、ＲＡＭ、データ転送制御回路、及び外部インタフェース回路を含む。前記タイマは夫々異なるインターバルで第１イベント信号と第２イベント信号を出力し、前記外部インタフェース回路は外部からのデータ入力を完了すると第３のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第４イベント信号を出力する。前記イベントリンクコントローラは、第３イベント信号に応答してデータ転送制御回路にセンサから外部インタフェース回路に入力されたデータをＲＡＭに格納するための起動制御信号をイベントリンクコントローラへ出力し、第４イベント信号に応答してＲＡＭ上のデータを用いた第１制御データの生成と当該第１制御データの外部インタフェース回路への転送とを指示するとともに、タイマの計数値を利用した第２制御データの生成と当該第２制御データのＲＡＭへの格納とを指示するための起動制御信号を割込みコントローラへ出力し、第１のイベント信号に応答してデータ転送制御回路にＲＡＭ上の第２制御データを外部インタフェース回路へ転送させ転送された第２制御データを被制御回路へ出力させるための起動制御信号を出力し、第２イベント信号に応答して外部インタフェース回路に転送された第１制御データを被制御回路へ出力させるための起動制御信号を出力する。

割り込みコントローラと共にイベントリンクコントローラを採用することにより、センサからの検出信号を取得し、これに基づいて制御データを生成し、生成した制御データを供給する処理に際して、複数のイベントに応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのＣＰＵの負担軽減を実現することが可能になる。したがって、システム全体のデータ処理効率を向上させることができる。

一つの具体的な形態として、前記被制御回路は前記第１制御データを表示データとして用いる表示装置と、前記第２制御データを駆動データとして用いる駆動回路である。

更に具体的な形態として、前記データはモータの回転角度データであり、第１制御データは累積時間データであり、第２制御データはモータ駆動データである。

〔６〕更に別の観点による制御システムは、キー入力装置と、前記キー入力装置の出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作モードが制御される被制御回路とを有する。前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第１内部回路、第２内部回路及び複数の第３内部回路を有する。前記第１内部回路は、前記第２内部回路又は前記第３内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラである。前記第２内部回路は、前記第１内部回路又は前記第３内部回路から供給されるイベント信号に応答して他の前記第３内部回路に対する起動制御信号を出力するイベントリンクコントローラである。前記第３内部回路は、タイマ、ＲＡＭ、データ転送制御回路、及び外部インタフェース回路を含む。前記タイマは所定のインターバルで第１イベント信号を出力し、前記外部インタフェース回路は外部からのデータ入力を完了すると第２のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第３イベント信号を出力する。前記イベントリンクコントローラは、第１イベント信号に応答してデータ転送制御回路に外部インタフェース回路へキースキャンデータを転送させ、転送したキースキャンデータを外部インタフェース回路にキー入力装置へ出力させる起動制御信号を出力し、第２イベント信号に応答して外部インタフェース回路のキー入力データをデータ転送制御回路にＲＡＭへ転送させる起動制御信号を出力し、第３イベント信号に応答してＣＰＵにＲＡＭのキー入力データを用いて入力データを判定させ判定結果を前記外部インタフェース回路に被制御回路へ出力させる起動制御信号を割込みコントローラへ出力する。これにより、割り込みコントローラと共にイベントリンクコントローラを採用することにより、キー入力制御のデータ処理効率を向上させることができる。

２．実施の形態の詳細
実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

図１には本発明の一例に係るマイクロコンピュータが例示される。マイクロコンピュータ（ＭＣＵ）１は、命令を実行する中央処理装置（ＣＰＵ）２、データトランスファコントローラ（ＤＴＣ、データ転送制御回路）３、ＲＡＭ４、フラッシュメモリ（ＦＬＡＳＨ）５、及びイベントリンクコントローラ（ＥＬＣ）６を有する。特に制限されないが、それら回路は内部バス（ＩＢＵＳ）７に共通接続され、内部バス７はバスステートコントローラ（ＢＳＣ）１０を介して周辺バス（ＰＢＵＳ）１１に接続する。周辺バス１１には、割り込みコントローラ（ＩＮＴＣ）１３、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器（Ａ／Ｄ）１４、ディジタル信号をアナログ信号に変換するＤ／Ａ変換器（Ｄ／Ａ）１５、シリアルコミュニケーションインタフェース回路（ＳＣＩ）１６、タイマ（ＴＭＲ）１７、入出力ポート（ＰＲＴ０〜ＰＲＴ５）１８〜２３、及びその他の回路（ＭＤＬ）２４が接続される。Ａ／Ｄ１４のアナログ出力、Ｄ／Ａ１５のアナログ入力は入出力ポート１８〜２３を経由してマイクロコンピュータ1の外部にインタフェースさせることも可能である。システムコントローラ（ＳＹＳＣ）２５はリセット信号ＲＥＳやモード信号ＭＤを入力してマイクロコンピュータの動作モードを決定する。ＲＡＭ４はＣＰＵ２のワーク領域、ＦＬＡＳＨ５はＣＰＵ２のプログラムやデータを書き換え可能に保有する。

特に制限されないが、データトランスファコントローラ３、Ａ／Ｄ変換器１４、Ｄ／Ａ変換器１５、シリアルコミュニケーションインタフェース回路１６、タイマ１７、入出力ポート２２〜２３、及びその他の回路２４は、その動作状態若しくは内部状態等に応じてイベント信号ＥＶＴを出力する。イベント信号ＥＶＴは一方において割り込みコントローラ１３に供給される。図においてその供給経路の図示は省略されている。割り込みコントローラ１３は入力されたイベント信号ＥＶＴに対する割り込み優先レベルや割り込みマスクレベルを判定し、割込み要求信号ＩＲＱを発行して中央処理装置２にイベントに応答する割込み処理を実行させることを可能にする。イベント信号ＥＶＴは他方においてイベントリンクコントローラ６に供給される。イベントリンクコントローラ６はイベント信号ＥＶＴと起動制御信号ＳＴＲとの対応を定義したイベント制御情報ＥＣＩをレジスタ３０に保有し、イベント信号ＥＶＴが供給されると、イベント制御情報ＥＣＩに従ってそのイベント信号ＥＶＴに対応する起動制御信号ＳＴＲを出力する。イベント信号ＥＶＴの発生元と起動制御信号ＳＴＲの供給先は同一回路モジュールであってもよいし、異なる回路モジュールであってもよく、その対応は前記イベント制御情報ＥＣＩによって定義される。特に制限されないが、割込みコントローラ１３はその動作状態に応じてイベント信号ＥＶＴをイベントリンクコントローラ６に出力可能である。尚、イベント信号ＥＶＴを出力したり起動制御信号ＳＴＲを入力したりする回路を便宜上回路モジュールとも総称する。

前記フラッシュメモリ５は前記イベント制御情報ＥＣＩを書換え可能に保持するメモリ領域３１を有し、前記イベントリンクコントローラ６のレジスタ３０には前記メモリ領域３１から前記イベント制御情報ＥＣＩがロードされる。例えばＣＰＵ２がパワーオンリセット時のリセット例外処理によってイベント制御情報ＥＣＩをメモリ領域３１からレジスタ３０に転送して初期設定する。その後、ＣＰＵ２がイベント制御情報ＥＣＩを書き換えることも可能である。メモリ領域３１は書換え可能であるから、マイクロコンピュータ１を適用するシステムの構成に応じて所要のイベント制御情報ＥＣＩを容易に設定することができる。

前記割り込みコントローラ１３は入力されたイベント信号の有効無効を決定するための情報ＥＮＢＩを保持するイベントイネーブルレジスタ３２を有し、イベントリンクコントローラ６は入力されたイベント信号の有効無効を決定するための情報ＥＮＢＥを保持するイベントイネーブルレジスタ３３を有する。双方のレジスタ３２，３３はリセット処理で初期化され、特に制限されないが、その後は特権モード等においてＣＰＵ２による設定変更が可能にされる。これにより、一つのイベント信号ＥＶＴによって割り込みコントローラ１３による割り込み制御又はイベントリンクコントローラ６による回路モジュールの起動制御を択一的に発生させ、あるいは双方を並列に発生される制御を行うことができる。当然、同じイベント信号で割り込みコントローラ１３による割り込み制御とイベントリンクコントローラ６による回路モジュールの起動制御とが競合するのを回避できることは言うまでもない。

図２には割り込みコントローラ１３による割り込み制御とイベントリンクコントローラ６による回路モジュールの起動制御を概念的に示してある。回路モジュール（１７，１４・・・２４）からのイベント信号ＥＶＴの発生により割込みコントローラ１３からＣＰＵ２に割り込みを要求し、それに対応する割り込み処理プログラムをＣＰＵに実行させることにより、当該イベント信号ＥＶＴに応答する処理を回路モジュールを用いて実現する。割り込み処理プログラムＰＧＭｉを実行するＣＰＵ２は動作すべき回路モジュールに対してその起動イネーブルレジスタをセットすることによってその回路モジュールを起動する。一方、回路モジュールからのイベント信号ＥＶＴの発生によりイベントリンクコントローラ６から当該イベント信号ＥＶＴに応答する回路モジュールの動作を起動制御信号ＳＴＲによって直接起動することにより、当該イベント信号ＥＶＴに応答する処理を実現する。起動制御信号ＳＴＲを受ける回路モジュールは、例えばその起動イネーブルレジスタが当該起動制御信号ＳＴＲによってセットされることによって起動される。イベントの発生に応答する処理をイベントリンクコントローラ６による処理で起動することにより、イベントの発生に対する応答性の高速化、イベントの発生に応答するときのＣＰＵの負担軽減を達成することができ、更に、複数のイベントの夫々に応答する処理の並列化も容易になる。イベントに応答するためのＣＰＵの負担が軽減されれば、ＣＰＵはそれによって得られる余裕をその他のデータ処理に振り分けることができ、結果として、システム全体のデータ処理効率を向上させることが可能に成る。

図３には起動制御信号によって指定される回路モジュールの主な動作の具体例が示される。図４には回路モジュールが出力するイベント信号の主な具体例が示される。

タイマ１７はカウント動作、コンペアマッチ動作及びインプットキャプチャ動作等が可能とされる。対応する起動制御信号が入力されるとカウント動作、コンペアマッチ動作又はインプットキャプチャ動作等を開始する。夫々の動作に必要な初期条件はＣＰＵ２によってタイマ内部のタイマコントロールレジスタに初期設定されるものとする。例えばアップカウント動作を行う場合にはカウントアップ値、ダウンカウント動作を行う場合にはカウンタプリセット値、コンペアマッチ動作を行う場合には比較値、インプットキャプチャ動作を行なう場合にはパルス入力に対するキャプチャ動作を行うタイミング（立ち上がりタイミング、立ち下がりタイミング、又は両タイミング）が初期設定される。タイマはオーバーフロー、アンダーフロー、コンペアマッチ、及びインプットキャプチャの発生によって対応するイベント信号を出力可能である。

Ａ／Ｄ変換器１４は変換開始を示す起動制御信号の入力によってＡ／Ｄ変換を開始し、Ａ／Ｄ変換完了によってイベント信号を出力可能である。Ｄ／Ａ変換器１５は変換開始を示す起動制御信号の入力によってＤ／Ａ変換を開始する。

ＳＣＩ１６は動作開始の起動制御信号の入力によって外部とのデータ送信又は受信動作を開始し、送信完了、受信完了、送信データエンプティー、受信データフル、転送エラー等に応じたイベント信号を出力する。

出力ポートとしての動作が設定されている入出力ポート（ＯＲＴ＿ＯＵＴ）２２，２３は、外部端子への信号出力動作の起動制御信号によって、設定された値を外部端子に出力するデータ出力動作、又は内部のイベントを外部端子に出力するイベント出力動作を行う。入力ポートとしての動作が設定されている入出力ポート（ＰＲＴ＿ＩＮ）２２，２３は、外部端子の変化をイベントとして入力するイベント入力動作、外部端子の変化をレジスタに取り込むデータ入力動作を行う。入出力ポート２２，２３は入力ポートとしての動作が設定されているとき、外部イベント入力動作に応答してイベント信号を発生する。

ＤＴＣ３は転送起動制御信号に応答して、ＲＡＭからポインタ構造の転送制御データを読み込んでデータ転送を開始する。データ転送を完了したとき転送完了のイベント信号を出力する。転送制御データはデータ転送チャネル毎にＲＡＭの所定領域に予めＣＰＵ２が格納しておく。転送チャネル毎の転送制御データの格納領域の先頭アドレスはＤＴＣ内部のＤＴＣコントロールレジスタにＣＰＵ2が初期設定しておく。

割込みコントローラ１３はＣＰＵ２への割込み要求の発生に応答してイベント信号ＥＶＴを出力可能である。

図５にはイベント信号と起動制御信号とのリンクの関係が例示される。イベント信号ＥＶＴを出力する回路モジュールが縦方向に列挙され、起動制御信号（起動イベント）ＳＴＲを入力する回路モジュールが横方向に列挙される。図５には其の他の回路（ＭＤＬ）２４の一例としてウォッチドッグタイマ（ＷＤＴ）、時計用タイマ（ＲＴＣ）が図示されている。例えば、入力ポート（ＰＯＲＴ＿ＩＮ）の入力動作に応答してＡ／Ｄ変換器１４の変換動作を開始するときは、入力ポート（ＰＯＲＴ＿ＩＮ）が発生する所定のイベント信号ＥＶＴをＡ／Ｄ変換器の変換動作開始のための起動制御信号ＳＴＲにリンクさせる（Ｌ１）。また、Ａ／Ｄ変換器１４の変換動作完了に応答して出力ポート（ＰＲＴ＿ＯＵＴ）に出力動作を開始させるには、Ａ／Ｄ変換器１４の変換動作の完了によって出力されるイベント信号を出力ポート（ＰＲＴ＿ＯＵＴ）に出力動作を指示する起動制御信号ＳＴＲにリンクさせる（Ｌ２）。所要のイベント信号ＥＶＴと起動制御信号ＳＴＲとのリンク（単にイベントリンクとも記す）はイベント制御情報ＥＣＩによって規定すればよい。図５より明らかなように、イベント制御情報ＥＣＩによって規定することができるリンクの形態は任意であり、マイクロコンピュータ１によるデータ処理内容が変わるときはイベント制御情報ＥＣＩを切り替えて対処することができる。従って、マイクロコンピュータに含まれる回路モジュールが変更された場合においても、イベント制御情報ＥＣＩによるリンクの情報を変更することによって、任意の組合せによりイベントリンクの制御を行うことが可能となる。

図６にはイベント制御情報によるイベントリンクの制御方法が例示される。ここではタイマ１７と入力ポート（ＰＲＴ＿ＩＮ）に設定された入出力ポート２２をＡ／Ｄ変換器１４にイベントリンクする場合を一例とする。イベント制御情報ＥＣＩの値“1”はタイマ１７のオーバーフローイベント信号ＥＶＴ＿ＯＦをＡ／Ｄ変換器の変換起動制御信号ＳＴＲ＿ＡＤにリンクさせ、イベント制御情報ＥＣＩの値“２”はタイマ１７のコンペアマッチイベント信号ＥＶＴ＿ＣＭをＡ／Ｄ変換器の変換起動制御信号ＳＴＲ＿ＡＤにリンクさせ、イベント制御情報ＥＣＩの値“３”は外部端子Ｐｉに入力変化に応ずる外部入力イベント信号ＥＶＴ＿ＥＩをＡ／Ｄ変換器の変換起動制御信号ＳＴＲ＿ＡＤにリンクさせものとする。Ａ／Ｄ変換器は変換起動制御信号ＳＴＲ＿ＡＤを受けてアナログ信号をデジタル信号への変換処理を行う。イベント制御情報ＥＣＩとしてレジスタ３０が１，２，３の何れの値を持つかによって、其の値に応じたイベントリンクがセレクタ３５で実現される。ＥＣＩ＝１，３を持てば、オーバーフローイベント信号ＥＶＴ＿ＯＦの発生、外部入力イベント信号ＥＶＴ＿ＥＩの発生の何れの場合にもＡ／Ｄ変換器の変換起動制御信号ＳＴＲ＿ＡＤが出力される。上記セレクタ及びレジスタ等の構成により、複数の回路モジュールのイベント信号の出力に応じて、任意の１つの回路モジュールをイベントリンクさせることが可能となり、複数の回路モジュールが並列動作される場合においても、それぞれのイベント信号の発生に応じて、任意の１つの回路モジュールを起動させることが可能となる。

図７にはイベントリンクコントローラ６の別の構成が例示される。イベントリンクコントローラ６はマルチプレクサ（モジュール選択回路、接続選択回路、ＭＰＸ）３６と動作選択回路（ＯＰＲＳＬ）３７を有する。接続選択回路３６はイベント信号ＥＶＴを入力し、それをどの回路モジュールにリンクさせるかを決定する回路である。動作選択回路３７は接続が決定された回路モジュールの起動要因が複数ある場合にどの起動要因にリンクさせるかを決定する回路であり、一つもしくは複数の起動制御信号ＳＴＲを出力する。モジュール選択回路３６の選択動作には接続設定レジスタ（ＭＤＬＲＥＧ）３８の値を用い、動作選択回路３７の選択動作には動作設定レジスタ（ＯＰＲＲＥＧ）３９の値を用いる。レジスタ３８，３９に対する設定は予めＣＰＵ２が行う。

図８にはイベントリンクコントローラ６の更に具体的な構成としてＡ／Ｄ変換器１４及びタイマ１７に接続する部分の構成が例示される。

ＭＤＬ０〜ＭＤＬｉは回路モジュールを示し、ＥＶＴ０〜ＥＶＴｉはイベント信号を示す。割込みコントローラ１３には一つの割込み要因ＥＶＴ０に応ずる割込みフラグＩＮＴ０と割込みイネーブルフラグＥＮＢＩ０が例示される。割込みイネーブルフラグＥＮＢＩ０はイベントイネーブルレジスタ３２の1ビットである。他の割込み要因についても同様に構成される。ＩＮＴＬＯＧは割り込み優先レベルや割り込みマスクレベルによってイベントに応答する割り込み受け付け制御を行うロジック回路である。

イベントリンクコントローラ６は前記接続選択回路３６の一例としてマルチプレクサ（ＭＰＸ）３６ａ，３６ｂを有する。マルチプレクサ３６ａ，３６ｂはイベント信号ＥＶＴ０〜ＥＶＴｉを入力し、接続設定レジスタ（ＭＤＬＲＥＧ）３８ａ、３８ｂの値に従って、当該入力イベント信号の内から一つを選択する。選択された信号を受ける動作選択回路３７は、動作設定レジスタ３９の値に従って、Ａ／Ｄ変換回路１４の起動制御信号ＳＴＲａを生成し、タイマ１７の起動制御信号ＳＴＲｂ＿１，ＳＴＲｂ＿２を生成する。Ａ／Ｄ変換回路１４の起動制御信号ＳＴＲａは起動イネーブルレジスタのＡ／Ｄ変換起動フラグＡＤＳをセットする。これによってＡ／Ｄ変換動作が開始される。タイマ１７の起動制御信号ＳＴＲｂ＿１、ＳＴＲｂ＿２はデマルチプレクサ（ＤＭＰＸ）４０に供給される。デマルチプレクサ４０において、タイマ１７の起動制御信号ＳＴＲｂ＿２はその値に従って前記信号ＳＴＲｂ＿１をカウントスタート、イベントカウント、又はインプットキャプチャの何れか一つの動作の起動指示に割り当てる。カウントスタートが選択されるときはタイマの起動イネーブルレジスタのカウントスタートフラグＣＵＮＴＳがセットされる。イベントカウントが選択されるときはイベントカウントスタート信号ＥＣＵＮＴが発生される。インプットキャプチャが選択されるときはインプットキャプチャスタート信号ＩＣＡＰが発生される。ＴＭＬＯＧはカウンタ動作、コンペアマッチ、及びインプットキャプチャ等のタイマ動作を行うタイマーロジック回路である。イベントイネーブルレジスタ３３はその値により、マルチプレクサ３６ａ、３６ｂの出力を選択的に無効にする情報ＥＮＢＥを保持する。

図９にはイベントリンクコントローラ６の更に具体的な構成として入出力ポート２２に接続する部分の構成が例示される。

イベントリンクコントローラ６は前記接続選択回路３６の一例としてマルチプレクサ３６ｃを有する。マルチプレクサ３６ｃはイベント信号ＥＶＴ０〜ＥＶＴｉを入力し、接続設定レジスタ３８ｃの値に従って、当該入力イベント信号の内から一つを選択する。選択された信号を受ける動作選択回路３７は、動作設定レジスタ３９の値に従って、入出力ポート２２の起動制御信号ＳＴＲｃ＿１、ＳＴＲｃ＿２を生成する。入出力制御回路（ＩＯＣＯＮＴ）４１は起動制御信号ＳＴＲｃ＿１、ＳＴＲｃ＿２の値に従って入出力ポート２２の入出力動作を制御する。入出力制御回路（ＩＯＣＯＮＴ）４１には入出力バッファ回路、ポートデータレジスタ（ＰＤＲ）４３、ポートデータバッファレジスタ（ＰＤＢＲ）４４が接続される。入出力バッファ回路４２には外部端子Ｐ１〜Ｐ８が結合される。入出力ポート２２を入力動作専用にするか、出力動作専用にするか、入出力兼用にするか、無効にするかは入出力制御レジスタ（ＩＯＣＲＥＧ）４５の設定値によって決定される。当該レジスタに対する初期設定はＣＰＵ２が行う。

入出力制御回路４１において、入出力ポート２２の起動制御信号ＳＴＲｃ＿１、ＳＴＲｃ＿２はデマルチプレクサ（図示せず）に供給される。デマルチプレクサにおいて、起動制御信号ＳＴＲｃ＿２はその値に従って前記信号ＳＴＲｃ＿１を、データ入力、データ出力、外部イベント入力、イベント外部出力の何れか一つの動作の起動指示に割り当てる。データ入力動作の起動が指示されると、図１０に例示されるように、対応するイベント信号発生時における外部端子Ｐ１〜Ｐ８のデータをポートデータバッファレジスタ４４に取り込む。データ出力動作の起動が指示されると、図１１に例示されるように、予めポートデータバッファレジスタ４４に格納されたデータがポートデータレジスタ４３に内部転送されて外部端子Ｐ１〜Ｐ８から出力される。この出力タイミングは対応するイベント信号の発生に同期されている。イベント入力動作の起動が指示されると、コントロールレジスタ４５で指定されビットの外部端子から信号を入力し、その入力状態が予め決められた状態になっているときに、イベント信号ＥＶＴｍをマルチプレクサ３６ｃに代表されるモジュール選択回路３６に出力する。これによって外部のイベントを入力することができる。イベント外部出力動作の起動が指示されると、これに同期して所定のビットから外部端子にデータを出力する。データの入出力動作形態は上記に限定されず、図１２に例示されるように、コントロールレジスタ４５の設定に従って入出力バッファ４２のビットＢ１〜Ｂ８（端子Ｐ１〜Ｐ８に対応）をグループ化（ＧＲ１，ＧＲ２）し、イベントの発生に応答してグループ単位で論理値“１”又は“０”の固定データまたは特定のパターンデータを出力し、或いはトグル出力させたりすることも可能である。イベントの発生に応答して特定の単一ビットから所定論理値“１”又は“０”の固定信号を出力可能であることは言うまでもない。またグループＧＲ３とＧＲ４のように、グループ単位で異なるイベント信号に応答して外部入出力動作させることも可能である。

前記回路モジュール選択回路３６の一例を図８ではマルチプレクサ３６ａ、３６ｂとし、図９ではマルチプレクサ３６ｃとして説明したが、それには限定されず、例えば、複数の入力イベント信号の論理積結果等を起動制御信号の生成条件にしたり、フリップフロップ等を用いて複数イベントの発生順序を起動制御信号の生成条件に加えたりすることも可能である。

図１３にはイベント発生と動作起動との連鎖の具体例が示される。ここではＣＰＵ２が第１プログラムを実行して回路モジュールＭＤＬ１〜ＭＤＬ３を用いる特定の処理を行なう場合について説明する。ＣＰＵ２が第１プログラムの実行を開始すると、先ず回路モジュールＭＤＬ１〜ＭＤＬ３に対して必要な初期設定を行った後、回路モジュールＭＤＬ１に動作の開始を指示する。回路モジュールＭＤＬ１は所定の動作を完了すると、イベント信号ＥＶＴ＿Ａを発生する。これを受けるイベントリンクコントローラ６はイベント制御情報ＥＣＩに従って起動制御信号ＳＴＲ＿Ａを回路モジュールＭＤＬ２に与えて動作を開始させる。回路モジュールＭＤＬ２は所定の動作を完了すると、イベント信号ＥＶＴ＿Ｂを発生する。これを受けるイベントリンクコントローラ６はイベント制御情報ＥＣＩに従って起動制御信号ＳＴＲ＿Ｂを回路モジュールＭＤＬ３に与えて動作を開始させる。回路モジュールＭＤＬ３は所定の動作を完了すると、イベント信号ＥＶＴ＿Ｃを発生する。これを受ける割込みコントローラ１３はＣＰＵ２に割り込み信号ＩＲＱを出力して、回路モジュール３の動作結果を用いた別の第２プログラムの処理を分岐する。

このようにイベント記憶情報ＥＣＩによってイベント信号と起動制御信号との連鎖を規定することができるから、その連鎖によって規定される複数の回路モジュールＭＤＬ１〜ＭＤＬ３の動作をシーケンシャルに制御することができる。これには割り込み処理の場合のようにＣＰＵ２による退避・復帰の処理を伴わず、競合する割り込み要求に対する優先レベル制御のような制御を介することも必要としない。図１４の比較例に示されるようにイベント信号ＥＶＴ＿Ａ〜ＥＶＴ＿Ｃの夫々に対して割込み処理で対処する場合には、ＣＰＵ２による退避・復帰の処理が必要である。さらに、割込みコントローラ１３が割込みを受け付けるまでに競合する割り込み要求に対する優先レベル制御のような制御を行わなければならず、図１５に対比されるようにイベントリンク（Ｔ１）に比べ割込み処理への移行（Ｔ２）には多大の時間を要する（Ｔ１＜＜Ｔ２）。したがって、図１３のイベントリンクを用いる場合には、データ処理の高速化やＣＰＵ２の負担を軽減することができ、マイクロコンピュータ１によるデータ処理効率を全体的に向上させることができる。

図１６には入出力ポートによるビットローテーション出力の例が示される。ＣＰＵ２の制御により、タイマ１７には停止指示があるまでタイマ動作を繰り返すための初期設定が行われ、また、ＲＡＭにはビットローテーション出力のための出力パターンデータと、当該データの転送制御条件が初期設定される。ＣＰＵ２からタイマ動作の開始が指示されると、タイマ１７はタイムアウト毎にイベント信号ＥＶＴ＿Ａを出力する。イベントリンクコントローラ６はイベント信号ＥＶＴ＿Ａに応答してＤＴＣ３に起動制御信号ＳＴＲ＿Ａを与えてデータ転送の起動を指示する。ＤＴＣ３はＲＡＭ４のデータ転送制御条件に従って最初のデータをＲＡＭ４から入出力ポート２２に転送する。転送完了によってイベント信号ＥＶＴ＿Ｂが発生される。イベントリンクコントローラ６はイベント信号ＥＶＴ＿Ｂに応答して入出力ポート（ＰＲＴ４）２２に起動制御信号ＳＴＲ＿Ｂを与えて、そのデータを外部に並列出力させる。タイマ１７によるカウントアップ毎に上記動作が繰り返され、タイマ周期毎にＰＲＴ２２から並列データが出力される。夫々の繰り返し動作において、ＤＴＣ３によるＲＡＭ４からＰＲＴ２２への転送データはサイクリックに順次切り替えられる。例えば、図１７のタイミングチャートに例示されるように、４ビットの並列出力データＤ１〜Ｄ４の場合、イベント信号ＥＶＴ＿Ａが発生するタイマ周期毎に、論値“１”のビット位置が１ビット下位に移動し、最下位から最上位の順に巡回される。ＲＡＭ４からの転送データはポートデータバッファレジスタ（ＰＤＢＲ）４４に格納され、イベント信号ＥＶＴ＿Ａの発生に応答して、ポートデータバッファレジスタ（ＰＤＢＲ）４４のデータがポートデータレジスタ（ＰＤＲ）４３に内部転送されて外部端子Ｐ１〜Ｐ４から出力される。これにより、図１７に例示されるようなビットローテーション出力波形を得ることができる。ビットローテーション出力はキースキャンのための複数のスキャンイネーブル信号等に適用することができる。ＤＴＣ３は、ＲＡＭ４のデータ転送制御条件に従ってデータ転送可能な構成に限定されず、データ転送制御条件を格納する為の複数のレジスタを有し、その設定条件に従ってデータ転送可能であってもよい。

図１８には一定周期毎にチップ周辺（外部）の温度を測定してその結果を外部デバイスに送信する動作への適用例を示す。サーミスタ５０の端子電圧をＡ／Ｄ変換器に入力し、その変換結果をＳＣＩ１６から外部デバイス（ＥＸＤＶＣ）５１に出力する。動作周期はタイマ１７の第１タイマチャネルＴＣＨＮ１を用いる。図１８は図１のマイクロコンピュータ１に対応されるがバス接続等については図示を簡略化してある。ＣＰＵ２の制御により、タイマ１７に所定時間のタイマ動作のための初期設定が行われ、また、ＲＡＭ４には必要なデータ転送制御条件が初期設定される。ＣＰＵ２からタイマ動作の開始が指示されると、タイマ１７はタイマチャネルＴＣＨＮ１を用いてタイムアウト毎にイベント信号ＥＶＴ＿Ａを出力する。イベントリンクコントローラ６はイベント信号ＥＶＴ＿Ａに応答してＡ／Ｄ１４に起動制御信号ＳＴＲ＿Ａを与えてサーミスタ５０の端子電圧をディジタルデータに変換し、変換完了後に、イベント信号ＥＶＴ＿Ｂを出力する。イベントリンクコントローラ６はイベント信号ＥＶＴ＿Ｂに応答してＤＴＣ３に起動制御信号ＳＴＲ＿Ｂを与える。ＤＴＣ３はＲＡＭ４のデータ転送制御条件に従ってＡ／Ｄ１４による変換データをＳＣＩ１６のデータ出力レジスタに転送し、完了後、イベント信号ＥＶＴ＿Ｃを出力する。イベントリンクコントローラ６はＳＣＩ１６に転送起動制御信号ＳＴＲ＿Ｃを与え、データ出力レジスタのデータを外部デバイス５１に向けて出力させる。転送後、ＳＣＩ１６から割込みが要求されることにより再び上記タイマ動作が設定されることにより上記動作が繰り返される。図１９に例示されるように、この動作はタイマ周期毎に行われ、これによって外部デバイス５１はタイマ周期（ＣＹＣＬ）毎にサーミスタ５０による温度計測データを得ることができる。この動作はＣＰＵ２によりタイマチャネルＴＣＨＮ１に対するタイマ動作が停止されることによって終了される。図２０にはイベントリンクによる上記計測及び通信動作の制御フローが示される。図２１にはこの制御を全て割込み処理で行った場合の制御フローが比較例として示される。上記同様に、イベントリンクを用いれば割込み方式に比べてＣＰＵにおけるソフトウェア処理時間が短く、ＣＰＵ２の負担も少ない。ＣＰＵ２は、イベントリンクコントローラによる制御の間に、他のソフトウェア処理を実行可能となり、ハード資源を有効に利用することが可能となる。

図２２に入力電圧の計測値を３桁でダイナミック点灯する場合の適用例が示される。ＴＢ１〜ＴＢ３は夫々８ビットのトライステートバッファであり、ＤＤ１〜ＤＤ３は夫々７セグメントで数字の１桁を表示する表示デバイスである。トライステートバッファＴＢ１〜ＴＢ３のデータ入力端子はＰＲＴ２２の８ビット出力に共通接続され、トライステートバッファＴＢ１〜ＴＢ３の制御端子は夫々個別にＰＲＴ２３の出力端子に接続される。この動作においてポートＰＲＴ２２，ＰＲＴ２３には、ポートデータレジスタＰＤＲのラッチされたデータをスタティックに出力するスタティック出力モードがＣＰＵ２により初期設定される。また、ＲＡＭ４には必要なデータ転送制御条件とＰＲＴ２３から出力する制御データが初期設定される。ＣＰＵ２からタイマ動作の開始が指示されると、タイマ１７はタイマチャネルＴＣＨＮ１がタイムアウトになるとイベント信号ＥＶＴ＿Ａを出力する。イベントリンクコントローラ６はイベント信号ＥＶＴ＿Ａに応答してＡ／Ｄ１４に起動制御信号ＳＴＲ＿Ａを与えて入力電圧Ｖｉｎをディジタルデータに変換し、変換完了後に、イベント信号ＥＶＴ＿Ｂを出力する。割込みコントローラ１３はイベント信号ＥＶＴ＿Ｂに応答してＣＰＵ２に割込み信号ＩＲＱを出力する。ＣＰＵ２は其の割込み要因に応答して、Ａ／Ｄ変換結果データに基づいて入力電圧Ｖｉｎの値を示す３桁の表示データＶＨ，ＶＭ，ＶＬを生成し、これをＲＡＭ４の所定領域に格納する。タイマチャネルＴＣＨＮ１のタイマ周期は例えば５００ｍｓｅｃである。タイマ１７はタイマチャネルＴＣＨＮ２がタイムアウトになるとイベント信号ＥＶＴ＿Ｃを出力する。イベントリンクコントローラ６はイベント信号ＥＶＴ＿Ｃに応答してＤＴＣ３に起動制御信号ＳＴＲ＿Ｃを与える。ＤＴＣ３はＲＡＭ４のデータ転送制御条件に従ってＲＡＭ４の所定領域に格納された表示データをＰＲＴ２２のポートデータレジスタに転送し、トライステート制御データをＰＲＴ２３のバッファデータレジスタに転送する。タイマチャネルＴＣＨＮ２のタイマ周器毎にその動作を繰り返すが、毎回転送される表示データとトライステート制御データは、毎回表示桁が相違されるようになっている。例えば図２３に例示されるように、端子Ｐ２０の出力制御データがローレベルの期間に最上位桁の表示データＶＨが表示され、端子Ｐ２１の出力制御データがローレベルの期間に中位桁の表示データＶＭが表示され、端子Ｐ２２の出力制御データがローレベルの期間に最下位桁の表示データＶＬが表示される。

図２４にはイベントリンクによる上記計測及び表示動作の制御フローが示される。図２５にはこの制御を全て割込み処理で行った場合の制御フローが比較例として示される。上記同様に、イベントリンクを用いれば割込み方式に比べて処理時間が短く、ＣＰＵ２の負担も少ない。

図２６にはイベント制御情報ＥＣＩの設定動作フローが示される。イベント制御情報ＥＣＩはパワーオンリセットに応答してＣＰＵ２により初期設定される。設定動作中はイベントリンク動作は不可能にされる。その後、ＣＰＵ２の制御により、イベントリンク動作を停止してイベント制御情報ＥＣＩを再設定することができる。イベントリンク動作を不可能にするにはレジスタ３３のイネーブルフラグＥＮＢＥをリセット、すなわちディスエーブルレベルに設定すればよい。

図２７にはマイクロコンピュータ１を用いた制御システムとしてエアコン装置が例示される。エアコン装置は室内１０８に配置される室内機（ＩＮＵＮＴ）１００と室外に配置される室外機（ＯＵＴＵＮＴ）１１０に大別され、室内機１００と室外機１１０は冷媒循環パイプ（ＣＲＣＬＰＩＰ）１２１とシリアル通信ケーブル（ＳＣＩＣＢＬ）１２０により接続される。

室内機１００は、熱交換器１０１、送風ファン１０２、熱交換器温度センサ１０３、室温センサ１０４、室内温度表示器１０５、及び制御ボード１０６を有する。制御ボード１０６には前記マイクロコンピュータ１、及び当該マイクロコンピュータ１を外部装置に接続するためのバッファやドライバ、並びに電源回路などが実装されている。

室外機１１０は、制御ボード１１１、コンプレッサ１１４、熱交換器１１３、及び廃熱ファン１１２を有する。制御ボード１１１にはコントローラとしてのマイクロコンピュータ１Ａ、及び当該マイクロコンピュータを外部装置に接続するためのバッファやドライバ、並びに電源回路などが実装されている。マイクロコンピュータ１Ａには前記マイクロコンピュータ１を採用可能である。

室外機１１０と室内機１００の間ではパイプ１２１により熱交換用の冷媒ガスが循環され、マイクロコンピュータ１と１Ａとの間ではシリアルケーブル１２０を用いて通信が行われる。

室内の温度制御の概要は以下の通りである。室内機１００の温度設定操作はリモコンで行われ、その操作情報はマイクロコンピュータ１に入力される。マイクロコンピュータ１は室内機１００に取り付けられている温度センサ103,104により、室内１０８の温度と熱交換器１０１の温度を測定し、室内機１００の温度表示器１０５に表示する制御を行う。さらにマイクロコンピュータ１は、リモコンによる設定温度値、室内温度値、及び熱交換器温度値を、シリアルケーブル１２０を介して、室外機１１０のマイクロコンピュータ１Ａに送信する。室外機１１０のマイクロコンピュータ１Ａは受信データに基づいて、冷媒ガスを圧縮するコンプレッサ１１４と廃熱のためのファン１１２を制御することにより、熱交換器１１３を介して、室内１０８の室温を制御する。

図２８にはマイクロコンピュータ１を中心にその制御系の詳細が示される。シリアルコミュニケーションインタフェース回路１６はリモコン受信用と室外機通信用の通信チャネル（ＳＣＩ＿１、ＳＣＩ＿２）１６＿１，１６＿２が別々に図示されている。Ａ／Ｄ１４は室温センサ用と熱交換器温度センサ用のＡ／Ｄ変換チャネルを別々に有する。前述のとおり、マイクロコンピュータ１は割込みコントローラ１３のほかにイベントリンクコントローラ６を備える。図２８に例示されるイベント制御情報（ＥＣＩ）３０＿１はエアコンの温度制御のためのイベント信号と起動制御信号との関係を定義した情報であり、例えばパワーオンリセット処理で初期設定される。

図２９にはイベント制御情報３０＿１に従ったエアコンの室内温度制御の制御手順が例示される。ＣＰＵ２の初期設定にしたがってタイマ１７は５００ミリ秒（ｍＳｅｃ）の間隔でイベント信号ＥＶＴ＿１を発生し、３ｍＳｅｃの間隔でイベント信号ＥＶＴ＿２を発生する。

エアコンの室内温度制御はＣＰＵ２の割込み処理が中心とされる処理と、ＥＬＣ６によるイベントリンクが中心とされる処理に大別される。

ＥＬＣ６にＥＶＴ＿１が入力されると起動信号ＳＴＲ＿１によりＡ／Ｄ１４が前記センサ１０３，１０４からの出力信号をＡ／Ｄ変換し(Ｓ１)、変換完了後に、Ａ／Ｄ１４はイベント信号ＥＶＴ＿３を出力する(Ｓ２)。ＥＬＣ６にイベント信号ＥＶＴ＿３が入力されると、起動信号ＳＴＲ＿３によりＤＴＣ３がＡ／Ｄ１４による変換結果データをＲＡＭ４に転送し、変換完了後に、イベント信号ＥＶＴ＿４を出力する(Ｓ３)。

ＥＬＣ６にＥＶＴ＿４が入力されると起動制御信号ＳＴＲ＿４によりＩＮＴＣ１３に割込みが要求される。ＩＮＴＣ１３はその割込みに応答してＣＰＵ２に割込み信号ＩＲＱを与え、対応する要因に応ずる割込み処理を開始する。この場合の割込み処理では、変換データに基づいて温度表示データ等を生成し、生成した温度表示データを変換結果データと共にＲＡＭに格納する(Ｓ４)。ＲＡＭに格納された変換結果データはＳＣＩ＿２を介して室外機のマイクロコンピュータに送信される（Ｓ５）。この割込み処理が完了されると、ＣＰＵは当該割込み発生直前の状態に復帰される。尚、ステップＳ４の処理を完了したところで割込み処理から復帰してもよい。その場合に、ステップＳ５の処理はＥＬＣ６に対する別のイベント信号の発生に応答して行えばよい。例えばＣＰＵ２がその割込み処理の最後にイベント信号ＥＶＴ＿５をＥＬＣ６に出力し、これに応答する起動信号ＳＴＲ＿５によりＤＴＣ３に変換結果データをＳＣＩ＿２へ転送させ、その転送終了に同期してイベント信号ＥＶＴ＿６をＥＬＣ６に出力させ、これに応答する起動制御信号ＳＴＲ＿６によりＳＣＩ＿２から変換結果データを出力させればよい。

一方、ＥＬＣ６にＥＶＴ＿２が入力されると起動信号ＳＴＲ＿２によりＤＴＣ３がＲＡＭ上の温度表示データをポート（ＰＲＴ１）１９のＰＤＢＲに転送し、その転送終了に同期してイベント信号ＥＶＴ＿７をＥＬＣ６に出力させ、これに応答する起動制御信号ＳＴＲ＿７によりポート（ＰＲＴ１）１９が温度表示データを出力する(Ｓ６)。同様に、ＥＬＣ６にＥＶＴ＿２が入力されると起動信号ＳＴＲ＿８によりＤＴＣ３がＲＡＭ上の次の桁表示制御データをポート（ＰＲＴ２）２０のＰＤＢＲへ転送し、その転送終了に同期してイベント信号ＥＶＴ＿９をＥＬＣ６に出力させ、これに応答する起動制御信号ＳＴＲ＿９によりポート（ＰＲＴ２）２０が桁表示制御データを出力する(Ｓ７)。ステップＳ６，Ｓ７の室温表示制御は図２２及び図２３で説明した複数桁のダイナミック点灯と同様の表示制御とされる。

リモコンデータから発信されたデータがＳＣＩ＿１に受信されたときＣＰＵ２に割込みが要求されて、その受信データがＲＡＭに格納される(Ｓ８)。

上記エアコン装置によれば、ＩＮＴＣ１３と共にＥＬＣ６を採用することにより、センサ１０３，１０４の出力から温度データ（変換結果データ）を取得し、これに基づいて温度表示データを生成し、生成した温度データや温度表示データを供給する処理に際して、複数のイベントに応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのＣＰＵ２の負担軽減を実現することが可能になる。したがって、エアコン装置全体のデータ処理効率を向上させることができる。

図３０にはマイクロコンピュータ１を用いた制御システムとして洗濯機が例示される。洗濯機１２０は、選択槽１２１、ブラシレスＤＣモータ（ＭＴＲ）１２２、複数個の水位センサ１２３、制御ボード１２４、表示器１２５、キーマトリックス（ＫＹＭＴＲＸ）を有する入力スイッチ１２６、注水バルブ１２８、排水バルブ１２９、及び蓋１３０を有する。制御ボード１２４には前記マイクロコンピュータ１、及び当該マイクロコンピュータ１をセンサ１２３に接続するためのバッファやモータ１２２のドライバ、並びに電源回路などが実装されている。

洗濯機１２０による洗濯制御の概要は以下の通りである。スイッチ１２６により洗濯条件（洗濯時間、脱水有無、乾燥有無等）が設定される。マイクロコンピュータ１は設定された内容に従って洗濯状態を制御する。即ち、洗濯開始スイッチが押されると、洗濯制御を開始する。先ず、注水バルブ１２８が開けられ、洗濯槽が所定の水位になるとバルブ１２８が閉まり、モータ１２２に回転の回転駆動を開始する。設定時間が経過するまで、モータ１２２により、洗濯槽１２１の正転、逆転の動作が繰り返される。この間、洗濯完了までの残り時間が表示器１２５に表示される。

図３１にはマイクロコンピュータ１を中心にその制御系の詳細が示される。ポート（ＰＲＴ１）１９とポート（ＰＲＴ２）＿２０の２ビットは表示器１２５のダイナミック点灯に利用される。ポート（ＰＲＴ２）２０の３ビットはモータ１２２のロータ回転位置信号（ＰＳＴＤ）を入力する。ポート（ＰＲＴ３）２１はモータ１２２の駆動信号信号（ＳＰＮＤ）を出力する。ポート（ＰＲＴ４）２２は入力スイッチ１２６のキーマトリックスのためのキースキャンデータ（ＫＹＳＣＮ）の出力とキー入力データ（ＫＹＩＰＴ）の入力を行う。前述のとおり、マイクロコンピュータ１は割込みコントローラ１３のほかにイベントリンクコントローラ６を備える。図３１に例示されるイベント制御情報（ＥＣＩ＿１）３０＿２は洗濯機の洗濯制御のためのイベント信号と起動制御信号との関係を定義した情報であり、例えばパワーオンリセット処理でＣＰＵ２等によって初期設定される。

図３２にはイベント制御情報３０＿２に従った入力制御手順が例示される。ＣＰＵ２の初期設定にしたがってタイマ１７は５ミリ秒（ｍＳｅｃ）の間隔でイベント信号ＥＶＴ＿１１を発生する。

入力制御はＣＰＵ２の割込み処理が中心とされる処理と、ＥＬＣ６によるイベントリンクが中心とされる処理に大別される。

ＥＬＣ６にＥＶＴ＿１１が入力されると起動信号ＳＴＲ＿１１によりＤＴＣ３にキースキャンデータをＰＲＴ４のＰＤＢＲへ転送させ、その転送終了に同期してイベント信号ＥＶＴ＿１４をＥＬＣ６に出力させ、これに応答する起動制御信号ＳＴＲ＿１４によりＰＲＴ４がキースキャンデータを入力装置１２６へ出力する（Ｓ１１）。また、入力変化に応答してＰＲＴ４はイベント信号ＥＶＴ＿１５をＥＬＣ６に出力し、これに応答する起動制御信号ＳＴＲ＿１５によりＤＴＣ３がＰＲＴ４のキー入力データをＲＡＭ４に転送する（Ｓ１２）。ＤＴＣ３は転送完了後にイベント信号ＥＶＴ＿１６をＥＬＣ６に出力し、これに応答してＥＬＣ６は起動制御信号ＳＴＲ＿１６により割込みコントローラ１３に割込みを要求する。ＩＮＴＣ１３はその割込みに応答してＣＰＵ２に割込み信号ＩＲＱを与え、対応する要因に応ずる割込み処理を開始する。この場合の割込み処理では、ＲＡＭ４に格納されたキー入力データに基づいて洗濯機の動作モードを設定する（Ｓ１３）。洗濯機は設定された動作モードに従った動作を開始する。

図３３には洗濯動作モードが指定されたときにイベント制御情報３０＿２に従ったモード制御と残り時間表示の制御手順が例示される。ＣＰＵ２の初期設定にしたがってタイマ１７は１０ミリ秒（ｍＳｅｃ）の間隔でイベント信号ＥＶＴ＿１２を発生し、３ミリ秒（ｍＳｅｃ）の間隔でイベント信号ＥＶＴ＿１３を発生する。

ＰＲＴ２に入力されるロータ回転位置信号（ＰＳＴＤ）の変化に応答してＰＲＴ２はイベント信号ＥＶＴ＿１７をＥＬＣ６に出力し、これに応答する起動制御信号ＳＴＲ＿１７によりＤＴＣ３がＰＲＴ４のロータ回転位置信号をＲＡＭ４に転送する（Ｓ１４）。さらにＤＴＣ３は転送完了後にイベント信号ＥＶＴ＿１８をＥＬＣ６に出力し、これに応答してＥＬＣ６は起動制御信号ＳＴＲ＿１８により割込みコントローラ１３に割込みを要求する。ＩＮＴＣ１３はその割込みに応答してＣＰＵ２に割込み信号ＩＲＱを与え、対応する要因に応ずる割込み処理を開始する。この場合の割込み処理では、ＲＡＭ４に格納されたロータ回転位置信号（ＰＳＴＤ）に基づいて、次のモータ駆動信号（ＳＰＮＤ）を演算してＰＲＴ３のＰＤＢＲに格納する。更に、洗濯開始から経時動作が開始されたタイマ１７のカウント値から洗濯完了までの残り時間を４演算し、残り時間データをＲＡＭ４に格納する（Ｓ１５）。所定の割込み処理を完了したときＣＰＵ２の処理は当該割込み処理の直前の処理に復帰される。

ＥＬＣ６にイベント信号ＥＶＴ＿１２が入力されると、これに応答する起動制御信号ＳＴＲ＿１２によりＰＲＴ３＿２１がＰＤＢＲのモータ駆動信号（ＳＰＮＤ）をモータ１２２に向けて出力する（Ｓ１６）。

一方、ＥＬＣ６にＥＶＴ＿１２が入力されると起動信号ＳＴＲ＿１２によりＤＴＣ３がＲＡＭ上の残り時間データをポート（ＰＲＴ１）１９のＰＤＢＲに転送し、その転送終了に同期してイベント信号ＥＶＴ＿１９をＥＬＣ６に出力させ、これに応答する起動制御信号ＳＴＲ＿１９によりポート（ＰＲＴ１）１９が残り時間データを出力する(Ｓ１７)。ＥＬＣ６にＥＶＴ＿１３が入力されると起動信号ＳＴＲ＿１３によりＤＴＣ３がＲＡＭ上の次の桁表示制御データをポート（ＰＲＴ２）２０のＰＤＢＲへ転送し、その転送終了に同期してイベント信号ＥＶＴ＿２０をＥＬＣ６に出力させ、これに応答する起動制御信号ＳＴＲ＿２０によりポート（ＰＲＴ２）２０が桁表示制御データを出力する(Ｓ１８)。ステップＳ１７，Ｓ１８の残り時間表示制御は図２２及び図２３で説明した複数桁のダイナミック点灯と同様の表示制御とされる。

上記洗濯機によれば、ＩＮＴＣ１３と共にＥＬＣ６を採用することにより、ロータ位置検出信号を取得し、これに基づいて次のモータ駆動データを生成し、生成したモータ駆動データや残り時間表示データを供給する処理に際して、複数のイベントに応答する処理の並列化、イベントの発生に対する応答性の高速化、そして、イベントの発生に応答するときのＣＰＵ２の負担軽減を実現することが可能になる。したがって、洗濯機全体のデータ処理効率を向上させることができる。ＩＮＴＣ１３と共にＥＬＣ６を採用することにより、キー入力制御のデータ処理効率を向上させることができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、マイクロコンピュータに限られず、マイクロプロセッサ、データプロセッサ等に適用することも可能である。

例えば、回路モジュールの種類、マイクロコンピュータのバス構成、回路モジュールが出力するイベントの種類、起動指示に応答する動作の内容等、適宜変更することができる。

本発明の一例に係るマイクロコンピュータを例示するブロック図である。 割り込みコントローラによる割り込み制御とイベントリンクコントローラによる回路モジュールの起動制御を概念的に示すブロック図である。 起動制御信号によって指定される回路モジュールの主な動作の具体例を示す説明図である。 回路モジュールが出力するイベント信号の主な具体例を示す説明図である。 イベント信号と起動制御信号とのリンクの関係を例示する説明図である。 イベント制御情報によるイベントリンクの制御方法を例示する説明図である。 イベントリンクコントローラの別の構成を例示するブロック図である。 イベントリンクコントローラの更に具体的な構成としてＡ／Ｄ変換器及びタイマに接続する部分の構成を例示するブロック図である。 イベントリンクコントローラの更に具体的な構成として入出力ポート接続する部分の構成を例示するブロック図である。 データ入力動作の起動が指示されたときの入出力ポートにおけるデータ入力動作を例示する動作説明図である。 データ出力動作の起動が指示されたときの入出力ポートにおけるデータ出力動作を例示する動作説明図である。 入出力ポートのける入出力データビットのグループ化について例図する説明図である。 イベント発生と動作起動との連鎖の具体例としてＣＰＵが第１プログラムを実行して複数の回路モジュールを用いる特定の処理を行なう場合について例示するブロック図である。 イベント信号の夫々に対して割込み処理で対処する場合を比較例として示すブロック図である。 割込みによる処置とイベントリンクによる処理の処理時間を対比するタイミングチャートである。 入出力ポートによるビットローテーション出力動作を説明するためのブロック図である。 入出力ポートによるビットローテーション出力動作を例示するタイミングチャートである。 一定周期毎に温度を測定してその結果を外部でバスに送信する動作への適用例を示すブロック図である。 図１８による動作のタイミングチャートである。 イベントリンクによる計測及び通信動作の制御フローである。 図２０の制御を全て割込み処理で行った場合の制御フローを比較例として示すフローチャートである。 入力電圧の計測値を３桁でダイナミック点灯する場合の適用例が示ブロック図である。 図２３のダイナミック点灯の動作タイミングチャートである。 イベントリンクによる上記計測及び表示動作の制御フローチャートである。 図２４の制御を全て割込み処理で行った場合の制御フローを比較例として示すフローチャートである。 イベント制御情報の設定動作を例示するフローチャーである。 マイクロコンピュータを用いた制御システムの一例であるエアコン装置のブロック図である。 図２７のエアコン制御装置におけるマイクロコンピュータを中心にその制御系の詳細を例示するブロック図である。 イベント制御情報に従ったエアコンの室内温度制御の制御手順を例示するフローチャートである。 マイクロコンピュータを用いた制御システムの一例である洗濯機のブロック図である。 図３０の洗濯機におけるマイクロコンピュータを中心にその制御系の詳細を例示するブロック図である。 イベント制御情報に従った洗濯機の入力制御手順を例示するフローチャートである。 イベント制御情報に従ったモード制御と残り時間表示の制御手順を例示するフローチャートである。

符号の説明

１ マイクロコンピュータ（ＭＣＵ）
２ 中央処理装置（ＣＰＵ）
３ データトランスファコントローラ（ＤＴＣ）
４ ＲＡＭ４
５ フラッシュメモリ（ＦＬＡＳＨ）
６ イベントリンクコントローラ（ＥＬＣ）
７ 内部バス（ＩＢＵＳ）
１０ バスステートコントローラ（ＢＳＣ）
１１ 周辺バス（ＰＢＵＳ）
１３ 割り込みコントローラ（ＩＮＴＣ）
１４ Ａ／Ｄ変換器（Ａ／Ｄ）
１５ Ｄ／Ａ変換器（Ｄ／Ａ）
１６ シリアルコミュニケーションインタフェース回路（ＳＣＩ）
１７ タイマ（ＴＭＲ）
１８〜２３ 入出力ポート（ＰＲＴ０〜ＰＲＴ５）
ＲＥＳ リセット信号
ＥＶＴ イベント信号
ＩＲＱ 割込み要求信号
ＳＴＲ 起動制御信号
ＥＣＩ イベント制御情報
３０ レジスタ
３６ 接続選択回路（ＭＤＬＳＬ）
３７ 動作選択回路（ＯＰＲＳＬ）
３８ 接続設定レジスタ（ＭＤＬＲＥＧ）
３９ 動作設定レジスタ（ＯＰＲＲＥＧ）
１００ 室内機（ＩＮＵＮＴ）
１０１ 熱交換器１０１
１０３ 熱交換器温度センサ
１０４ 室温センサ
１０５ 室内温度表示器
１０６ 制御ボード
１１０ 室外機（ＯＵＴＵＮＴ）
１１４ コンプレッサ
１１２ 廃熱ファン
１２０ シリアル通信ケーブル（ＳＣＩＣＢＬ）
３０＿１ イベント制御情報（ＥＣＩ）
ＥＶＴ＿１〜ＥＶＴ＿１ イベント信号
ＳＴＲ＿１〜ＳＴＲ＿１ 起動制御信号
１２０ 洗濯機
１２２ モータ（ＭＴＲ）
１２５ 表示器
１２６ キーマトリックス（ＫＹＭＴＲＸ）を有する入力スイッチ
ＥＶＴ＿１１〜ＥＶＴ＿１１ イベント信号
ＳＴＲ＿１１〜ＳＴＲ＿１１ 起動制御信号

Claims (23)

1. 命令を実行する中央処理装置と、前記中央処理装置によって利用される複数の回路モジュールと、発生されたイベント信号に応答して前記中央処理装置に割り込み要求を行なう割り込みコントローラと、発生されたイベント信号に応答して前記回路モジュールに動作の起動制御信号を出力するイベントリンクコントローラとを有し、
   前記複数の回路モジュールはイベント信号を発生することが可能であり、
   前記イベントリンクコントローラは書換え可能な記憶回路を有し、前記記憶回路は前記イベント信号に応答して出力すべき起動制御信号を特定するためのイベント制御情報の格納に利用され、
   前記イベントリンクコントローラは、前記回路モジュールの一の回路モジュールからの第１イベント信号を受けて前記回路モジュールの二の回路モジュールに所定の動作をさせる起動制御信号を出力し、前記二の回路モジュールからの第２イベント信号を受けて前記複数の回路モジュールのその他の回路モジュールに所定の動作をさせる起動制御信号を出力する、データプロセッサ。
2. 前記イベント制御情報は、前記イベント信号と前記回路モジュールとの対応を可変可能に指定し、且つ、前記回路モジュールにおいて選択可能な動作を可変可能に指定する情報である、請求項１記載のデータプロセッサ。
3. 前記イベント制御情報を書換え可能に保持する不揮発性記憶回路を有し、前記記憶回路は前記不揮発性記憶回路から前記イベント制御情報がロードされるレジスタである、請求項１記載のデータプロセッサ。
4. 前記割り込みコントローラとイベントリンクコントローラは入力されたイベント信号の有効無効を決定するための情報を保持するイベントイネーブルレジスタを有する、請求項１記載のデータプロセッサ。
5. 前記回路モジュールの一つとして、カウント動作、コンペマッチ動作及びインプットキャプチャ動作が可能なタイマを有し、
   前記イベントリンクコントローラは、前記イベント制御情報に従って、前記カウント動作、コンペマッチ動作又はインプットキャプチャ動作のどれかを起動させる起動制御信号の出力が可能とされ、
   前記タイマは、前記カウント動作によるオーバーフロー又はアンダーフローの発生、コンペマッチの発生、又はインプットキャプチャの発生に応答して対応するイベント信号を発生可能である、請求項１記載のデータプロセッサ。
6. 前記回路モジュールの一つとして、アナログ信号をディジタル信号に変換するＡ／Ｄ変換チャネルを複数備えたＡ／Ｄ変換器を有し、
   前記イベントリンクコントローラは、前記イベント制御情報に従って、前記複数のＡ／Ｄ変換チャネルの内のどれかを起動させる起動制御信号の出力が可能にされ、
   前記Ａ／Ｄ変換器は、Ａ／Ｄ変換の完了に応答して対応するイベント信号を発生可能である、請求項１記載のデータプロセッサ。
7. 前記回路モジュールとして、ディジタル信号をアナログ信号に変換するＤ／Ａ変換チャネルを複数備えたＤ／Ａ変換器を有し、
   前記イベントリンクコントローラは、前記イベント制御情報に従って、前記複数のＤ／Ａ変換チャネルの内のどれかを起動させる起動制御信号の出力が可能である、請求項１記載のデータプロセッサ。
8. 前記回路モジュールの一つとして複数の外部インタフェースポートを有し、
   前記外部インタフェースポートは、データプロセッサの外部から所定の外部端子に入力される外部信号の入力状態に応答して対応するイベント信号を発生することが可能である、請求項１記載のデータプロセッサ。
9. 前記イベントリンクコントローラは、前記イベント制御情報に従って、前記回路モジュールから出力されるイベント信号を所定の外部端子からデータプロセッサの外部に出力させる起動制御信号を前記外部インタフェースポートに出力可能である、請求項８記載のデータプロセッサ。
10. 前記回路モジュールの一つとしてデータプロセッサの外部端子に接続し入出力動作可能な外部インタフェースポートを有し、
    前記外部インタフェースポートは入出力情報の格納に利用されるインタフェースレジスタを有し、
    前記イベントリンクコントローラは、前記イベント制御情報に従って、外部端子から前記インタフェースレジスタの情報をデータプロセッサの外部に出力させる起動制御信号を外部インタフェースポートに出力可能である、請求項１記載のデータプロセッサ。
11. 前記イベントリンクコントローラは、前記イベント制御情報に従って、データプロセッサの外部から外部端子に与えられた情報を前記インタフェースレジスタに入力させる起動制御信号を前記外部インタフェースポートに出力可能である、請求項１０記載のデータプロセッサ。
12. 命令を実行する中央処理装置と、前記中央処理装置によって利用される複数の回路モジュールと、発生されたイベント信号に応答して前記中央処理装置に割り込み要求を行なう割り込みコントローラと、発生されたイベント信号に応答して前記回路モジュールに動作の起動制御信号を出力するイベントリンクコントローラとを有し、
    前記回路モジュールはイベント信号を発生することが可能であり、
    前記イベントリンクコントローラは書換え可能な記憶回路を有し、前記記憶回路は前記イベント信号に応答して出力すべき起動制御信号を特定するためのイベント制御情報の格納に利用され、
    前記イベントリンクコントローラは、前記回路モジュールの一の回路モジュールからの第１イベント信号を受けて前記回路モジュールの二の回路モジュールに前記回路モジュールの三の回路モジュールへデータを転送させる第１起動制御信号を出力し、前記二の回路モジュールからデータ転送完了に応答する第２イベント信号を受けて前記三の回路モジュールに前記データを外部に出力させる第２起動制御信号を出力する、データプロセッサ。
13. 前記一の回路モジュールはタイマであり、前記他の回路モジュールはデータ転送制御回路であり、前記その他の回路モジュールは外部インタフェースポートであり、
    前記第１イベント信号はタイマのタイムアウトに応答して発生する信号であり、
    前記第２イベント信号はデータ転送の完了に応答して発生する信号である、請求項１２記載のデータプロセッサ。
14. 前記イベントリンクコントローラは、前記第１起動制御信号の出力と前記第２起動制御信号の出力を順次繰り返し、前記データ転送制御回路前記第１起動制御信号の出力が繰り返される毎に転送対象データをサイクリックに順次切り替え、前記外部インタフェースポートは前記第２起動制御信号の出力が繰り返される毎にビット位置を順次変えてトグル変化する並列データを外部に出力する、請求項１３記載のデータプロセッサ。
15. 前記一の回路モジュールは外部入力インタフェース回路であり、前記他の回路モジュールはデータ転送制御回路であり、前記その他の回路モジュールは外部出力インタフェース回路であり、
    前記第１イベント信号は入力動作の完了に応答して発生する信号であり、
    前記第２イベント信号はデータ転送の完了に応答して発生する信号である、請求項１２記載のデータプロセッサ。
16. センサと、前記センサの出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作が制御される被制御回路とを有する制御システムであって、
    前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第１内部回路、第２内部回路及び複数の第３内部回路を有し、
    前記第１内部回路は、前記第２内部回路又は前記第３内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラであり、
    前記第２内部回路は、前記第１内部回路又は前記第３内部回路から供給されるイベント信号に応答して他の前記第３内部回路に対する起動制御信号を出力するイベントリンクコントローラであり、
    前記第３内部回路は、タイマ、Ａ／Ｄ変換器、ＲＡＭ、データ転送制御回路、及び外部インタフェース回路を含み、
    前記タイマは夫々異なるインターバルで第１イベント信号と第２イベント信号を出力し、前記Ａ／Ｄ変換器はＡ／Ｄ変換を完了すると第３のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第４イベント信号を出力し、
    前記イベントリンクコントローラは、第１のイベント信号に応答してＡ／Ｄ変換器に前記センサからの出力信号をＡ／Ｄ変換させる起動制御信号を出力し、前記第３イベント信号に応答してデータ転送制御回路にＡ／Ｄ変換器による変換結果をＲＡＭへ転送させる起動制御信号を出力し、第４イベント信号に応答してＣＰＵにＲＡＭ上の変換結果データを用いた制御データの生成と当該制御データのＲＡＭへの格納とを指示するための起動制御信号を割込みコントローラへ出力するとともに、データ転送制御回路にＲＡＭ上の制御データを外部インタフェース回路へ転送させ転送された制御データを外部インタフェース回路に被制御回路へ出力させるための起動制御信号を出力し、前記第２イベント信号に応答してデータ転送制御回路にＲＡＭ上の変換結果データを外部インタフェース回路に転送させ転送された変換結果データを外部インタフェース回路に被制御回路へ出力させる起動制御信号を出力する、制御システム。
17. 前記被制御回路は、前記第１制御データを表示データとして用いる表示装置と、前記変換結果データを用いるコントローラである、請求項１６記載の制御システム。
18. 前記センサは温度センサであり、第１制御データは温度表示データであり、変換結果データは計測温度データである、請求項１７記載の制御システム。
19. 前記温度センサはエアコン室内機の室温センサ及び熱交換器の温度センサであり、温度表示データは室温の温度表示データであり、前記計測温度データはエアコン室外機の駆動データを生成するコントローラに供給される、請求項１８記載の制御システム。
20. センサと、前記センサの出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作が制御される被制御回路とを有する制御システムであって、
    前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第１内部回路、第２内部回路及び複数の第３内部回路を有し、
    前記第１内部回路は、前記第２内部回路又は前記第３内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラであり、
    前記第２内部回路は、前記第１内部回路又は前記第３内部回路から供給されるイベント信号に応答して他の前記第３内部回路に対する起動制御信号を出力するイベントリンクコントローラであり、
    前記第３内部回路は、タイマ、ＲＡＭ、データ転送制御回路、及び外部インタフェース回路を含み、
    前記タイマは夫々異なるインターバルで第１イベント信号と第２イベント信号を出力し、前記外部インタフェース回路は外部からのデータ入力を完了すると第３のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第４イベント信号を出力し、
    前記イベントリンクコントローラは、第３イベント信号に応答してデータ転送制御回路にセンサから外部インタフェース回路に入力されたデータをＲＡＭに格納するための起動制御信号をイベントリンクコントローラへ出力し、第４イベント信号に応答してＲＡＭ上のデータを用いた第１制御データの生成と当該第１制御データの外部インタフェース回路への転送とを指示するとともに、タイマの計数値を利用した第２制御データの生成と当該第２制御データのＲＡＭへの格納とを指示するための起動制御信号を割込みコントローラへ出力し、第１のイベント信号に応答してデータ転送制御回路にＲＡＭ上の第２制御データを外部インタフェース回路へ転送させ転送された第２制御データを被制御回路へ出力させるための起動制御信号を出力し、第２イベント信号に応答して外部インタフェース回路に転送された第１制御データを被制御回路へ出力させるための起動制御信号を出力する、制御システム。
21. 前記被制御回路は前記第１制御データを表示データとして用いる表示装置と、前記第２制御データを駆動データとして用いる駆動回路である、請求項２０記載の制御システム。
22. 前記データはモータの回転角度データであり、第１制御データは累積時間データであり、第２制御データはモータ駆動データである、請求項２０記載の制御システム。
23. キー入力装置と、前記キー入力装置の出力を受けてデータ処理を行なうデータプロセッサと、前記データプロセッサの出力に基づいて動作モードが制御される被制御回路とを有する制御システムであって、
    前記データプロセッサは、命令を実行する中央処理装置と、前記中央処理装置による制御を受ける第１内部回路、第２内部回路及び複数の第３内部回路を有し、
    前記第１内部回路は、前記第２内部回路又は前記第３内部回路から供給されるイベント信号に応答して前記中央処理装置に割り込み要求信号を出力する割込みコントローラであり、
    前記第２内部回路は、前記第１内部回路又は前記第３内部回路から供給されるイベント信号に応答して他の前記第３内部回路に対する起動制御信号を出力するイベントリンクコントローラであり、
    前記第３内部回路は、タイマ、ＲＡＭ、データ転送制御回路、及び外部インタフェース回路を含み、
    前記タイマは所定のインターバルで第１イベント信号を出力し、前記外部インタフェース回路は外部からのデータ入力を完了すると第２のイベント信号を出力し、データ転送制御回路はデータ転送を完了すると第３イベント信号を出力し、
    前記イベントリンクコントローラは、第１イベント信号に応答してデータ転送制御回路に外部インタフェース回路へキースキャンデータを転送させ、転送したキースキャンデータを外部インタフェース回路にキー入力装置へ出力させる起動制御信号を出力し、第２イベント信号に応答して外部インタフェース回路のキー入力データをデータ転送制御回路にＲＡＭへ転送させる起動制御信号を出力し、第３イベント信号に応答してＣＰＵにＲＡＭのキー入力データを用いて入力データを判定させ判定結果を前記外部インタフェース回路に被制御回路へ出力させる起動制御信号を割込みコントローラへ出力する、制御システム。

Images