JP2014130224A - 表示装置および電子機器 - Google Patents

Abstract

【課題】表示装置の大型化または高コスト化を抑止しつつ、高解像度な画像を表示可能な表示装置を提供する。
【解決手段】偶数行の走査線３２と、偶数行の走査線３２を挟む２本の奇数行の走査線３２と、走査線３２と交差し互いに隣り合う２本の信号線３４と、走査線３２及び信号線３４の交差に対応して設けられた複数の画素ＰIXと、単位期間Ｕ1において偶数行の走査線３２と２本の奇数行の走査線３２のうちの一方とからなる第１組の走査線を選択し、単位期間Ｕ2において偶数行の走査線３２と２本の奇数行の走査線３２のうちの他方とからなる第２組の走査線を選択する走査線駆動回路４２と、単位期間Ｕ1において、第１組の走査線と２本の信号線との交差に対応する４つの画素ＰIXに第１階調電位を供給し、単位期間Ｕ2において、第２組の走査線と２本の信号線との交差に対応する４つの画素に第２階調電位を供給する信号線駆動回路４４とを備える表示装置１０。
【選択図】図１

Description

本発明は、表示装置及び電子機器に関連する。

近年、プロジェクタや、液晶テレビ等の表示装置は、高解像度化が進んでいる。このような表示装置において高解像度な画像を表示させるためには、画像データを生成する回路や、表示動作を制御する回路の動作速度を高速化する必要があり、その結果、回路の大規模化または複雑化による表示装置の高コスト化を招いている。
特許文献１では、２つの画像形成手段により形成される２つの画像を合成することで、各画像形成手段により形成される画像よりも高解像度な画像をプロジェクタに表示可能なプロジェクションシステムが開示されている。このプロジェクションシステムは、プロジェクタに表示される画像に比べて低解像度な画像を形成可能な画像形成手段を備えるものであり、画像形成手段の大規模化または複雑化を防止しつつ、高解像度な画像を表示することを可能としている。

特開２００９−１４１８２９号公報

しかし、特許文献１のように、２つの画像形成手段を備える表示装置は、１つの画像形成手段装置のみを備える表示装置に比べ、表示装置が大型化するとともに、部品数の増加に伴う製造コストの増大を招くという問題が存在した。
以上の事情を考慮して、本発明は、表示装置の大型化または高コスト化を抑止しつつ、高解像度な画像を表示可能な表示装置の提供を目的とする。

以上の課題を解決するために、本発明の表示装置は、第１走査線と、前記第１走査線と隣り合い、前記第１走査線を挟む２本の第２走査線と、前記第１走査線及び前記第２走査線と交差し、互いに隣り合う第１信号線及び第２信号線と、前記第１走査線及び前記第２走査線と、前記第１信号線及び前記第２信号線との交差に対応して設けられた複数の画素と、第１単位期間において、前記第１走査線と、前記２本の第２走査線のうち一方の第２走査線とからなる第１組の走査線を選択し、前記第１単位期間の経過後の第２単位期間において、前記第１走査線と、前記２本の第２走査線のうち他方の第２走査線とからなる第２組の走査線を選択する、第１駆動回路と、前記第１単位期間において、前記第１駆動回路により選択された第１組の走査線と、前記第１信号線及び前記第２信号線と、の交差に対応する４つの画素である第１画素ブロックに、第１階調電位を供給し、前記第２単位期間において、前記第１駆動回路により選択された第２組の走査線と、前記第１信号線及び前記第２信号線と、の交差に対応する４つの画素である第２画素ブロックに、第２階調電位を供給する、第２駆動回路と、を備えることを特徴とする。

以上の構成においては、互いに隣り合う２本の走査線を同時に選択し、互いに隣り合う４つの画素（第１画素ブロックまたは第２画素ブロック）に対して共通の階調電位を供給する。したがって、各表示期間にて走査線を１本ずつ順次に選択して各画素に階調電位を供給する構成と比較して、駆動回路（第１駆動回路および第２駆動回路）の動作速度を低速化することが可能となる。これにより、駆動回路の回路規模や製造コストを低減することが可能となる。
また、通常、画素に供給される階調電位は、画像信号に基づいて生成されるが、駆動回路の動作速度を高速化する必要が無い場合には、画像信号の転送速度も高速化する必要はない。従って、各走査線を１本ずつ順次選択する構成と比較して、画像信号を生成する回路の動作速度も低く抑えることが可能となり、当該画像信号を生成する回路の回路規模や製造コストを低減することも可能となる。
また、第１単位期間および第２単位期間の各々の終了時では表示画像の解像度が低下するが、第２単位期間では、第１単位期間において表示された画像が、第２単位期間において表示される画像に順次更新されるため、各単位期間における表示画像の解像度の低下が観察者に知覚され難いという利点もある。

また、本発明の表示装置は、第１走査線と、前記第１走査線と隣り合い、前記第１走査線を挟む２本の第２走査線と、前記第１走査線及び前記第２走査線と交差する第１信号線と、前記第１走査線及び前記第２走査線と交差するとともに、前記第１信号線と隣り合い、前記第１信号線を挟む２本の第２信号線と、前記第１走査線及び前記第２走査線と、前記第１信号線及び前記第２信号線との交差に対応して設けられた複数の画素と、第１単位期間において、前記第１走査線と、前記２本の第２走査線のうち一方の第２走査線とからなる第１組の走査線を選択し、前記第１単位期間の経過後の第２単位期間において、前記第１走査線と、前記２本の第２走査線のうち他方の第２走査線とからなる第２組の走査線を選択する、第１駆動回路と、前記第１単位期間において、前記第１駆動回路により選択された第１組の走査線と、前記２本の第２信号線のうち一方の第２信号線及び前記第１信号線からなる第１組の信号線と、の交差に対応する４つの画素である第１画素ブロックに、第１階調電位を供給し、前記第２単位期間において、前記第１駆動回路により選択された第２組の走査線と、前記２本の第２信号線のうち他方の第２信号線及び前記第１信号線からなる第２組の信号線と、の交差に対応する４つの画素である第２画素ブロックに、第２階調電位を供給する、第２駆動回路と、を備えることを特徴とする。

以上の構成においては、互いに隣り合う２本の走査線を同時に選択し、互いに隣り合う４つの画素に対して共通の階調電位を供給するため、各表示期間にて走査線を１本ずつ順次に選択して各画素に階調電位を供給する構成と比較して、画像信号の転送速度や駆動回路（第１駆動回路および第２駆動回路）の動作速度を低速化することが可能となる。これにより、駆動回路の回路規模や製造コストを低減することが可能となる。また、第１単位期間および第２単位期間の各々の終了時では表示画像の解像度が低下するが、第２単位期間では、第１単位期間において表示された画像が、第２単位期間において表示される画像に順次更新されるため、各単位期間における表示画像の解像度の低下が観察者に知覚され難いという利点もある。

また、上述した表示装置は、前記第２駆動回路を制御する制御回路を備え、前記第２駆動回路は、前記第１階調電位または前記第２階調電位を出力可能な信号供給回路と、一端が前記信号供給回路と電気的に接続され、他端が前記第１信号線と電気的に接続された第１スイッチと、一端が前記信号供給回路と電気的に接続され、他端が前記一方の第２信号線と電気的に接続された第２スイッチと、一端が前記信号供給回路と電気的に接続され、他端が前記第１信号線と電気的に接続された第３スイッチと、一端が前記信号供給回路と電気的に接続され、他端が前記他方の第２信号線と電気的に接続された第４スイッチと、を備え、前記第１単位期間において、前記制御回路は、前記第１スイッチ及び前記第２スイッチをオンさせるとともに、前記第３スイッチをオフさせ、前記信号供給回路は、前記第１スイッチの一端及び前記第２スイッチの一端に、前記第１階調電位を出力し、前記第２単位期間において、前記制御回路は、前記第３スイッチ及び前記第４スイッチをオンさせるとともに、前記第１スイッチをオフさせ、前記信号供給回路は、前記第３スイッチの一端及び前記第４スイッチの一端に、前記第２階調電位を出力する、ことを特徴とするものであってもよい。

また、上述した表示装置において、前記制御回路には、前記画素が表示すべき階調を示す表示データが供給され、前記制御回路は、前記第１画素ブロックに属する４つの画素の各々で表示すべき階調として前記表示データが指定する階調の加重平均を演算して、演算した階調を示す第１画像信号を前記信号供給回路に供給し、前記第２画素ブロックに属する４つの画素の各々で表示すべき階調として前記表示データが指定する階調の加重平均を演算して、演算した階調を示す第２画像信号を前記信号供給回路に供給し、前記信号供給回路は、前記第１画像信号が供給されると、前記第１階調電位を出力し、前記第２画像信号が供給されると、前記第２階調電位を出力する、ことを特徴とするものであってもよい。

以上の構成においては、ブロックに属する４つの画素の各々に対して、表示データが当該４つの画素の各々に指定する階調の加重平均として算出される階調に応じた階調電位を供給する。したがって、表示データが指定する階調を加重平均しない場合と比較して、ある画素が第１単位期間において指定される階調と第２単位期間において指定される階調との差異を小さくすることができる。すなわち、ある画素が第１単位期間において指定される階調と第２単位期間において指定される階調との差異を、観察者が「ちらつき」として知覚する可能性を低減させることが可能となるという利点がある。

また、上述した表示装置において、前記制御回路は、前記加重平均の演算において各画素の階調に対して付与する重み付け係数を、０よりも大きい値とする、ことを特徴とするものであってもよい。
この構成においては、ブロックに属する４つの画素に対して、表示データが当該４つの画素の各々に指定する階調の加重平均として算出される階調に応じた階調電位を供給するため、画素が表示する階調の変化に起因する「ちらつき」を抑制することができる。

また、上述した表示装置において、前記制御回路は、前記加重平均の演算において各画素の階調に対して付与する重み付け係数を、等しい値とする、ことを特徴とするものであってもよい。
この構成においては、ブロックに属する４つの画素に対して、表示データが当該４つの画素の各々に指定する階調の単純平均として算出される階調に応じた階調電位を供給するため、画素が表示する階調の変化に起因する「ちらつき」を抑制するための構成を簡素化することが可能となるという利点がある。

また、上述した表示装置は、一連の平面視用画像を表示するものであってもよい。
この構成においては、駆動回路の回路規模や製造コストを増大させることなく、高解像度な平面視用画像を表示させることが可能である。

また、本発明に係る電子機器は、上記のうち何れかの表示装置を備えることを特徴とする。このような電子機器として、カーナビゲーション装置、パーソナルコンピュータ、テレビ、及び、携帯電話等が該当する。

本発明の第１実施形態に係る表示装置のブロック図である。 画素回路の回路図である。 表示装置の動作の説明図である。 走査線駆動回路の動作の説明図である。 各単位期間において指定されるブロックを表す説明図である。 表示データと表示装置が表示する階調との関係を説明する説明図である。 観察者が知覚する階調を表した説明図である。 信号線駆動回路の構成を示すブロック図である。 信号線駆動回路の動作を説明するためのタイミングチャートである。 選択回路の動作を模式的に示す説明図である。 本発明の第２実施形態に係る表示装置の動作の説明図である。 本発明の第２実施形態に係る表示装置について各単位期間において指定されるブロックを表す説明図である。 変形例４に係る表示装置において実行される加重平均の演算を説明する説明図である。 変形例４に係る表示装置が表示する階調と観察者が知覚する階調との関係を説明する説明図である。 変形例８に係る信号線駆動回路の構成を示すブロック図である。 変形例８に係る信号線駆動回路の動作を説明するためのタイミングチャートである。 電子機器（投射型表示装置）の斜視図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。 対比例に係る走査線駆動回路の動作の説明図である。

＜Ａ．第１実施形態＞
図１は、本発明の第１実施形態に係る表示装置１０のブロック図である。表示装置１０は、平面画像を表示する電子機器であり、電気光学パネル１２と制御回路１４とを具備する。
電気光学パネル１２は、複数の画素（画素回路）ＰIXが配列された画素部３０と、各画素ＰIXを駆動する駆動回路４０とを含む。画素部３０には、ｘ方向に延在するＭ本の走査線３２と、ｘ方向に交差するｙ方向に延在するＮ本の信号線３４とが形成される（ＭおよびＮは自然数）。画素部３０内の複数の画素ＰIXは、走査線３２と信号線３４との各交差に対応して縦Ｍ行×横Ｎ列の行列状に配列される。なお、本実施形態において、画素ＰIXは、Ｍ本の走査線３２及びＮ本の信号線３４によるＭ×Ｎ個の交差の全てに配置されるが、これらＭ×Ｎ個の交差のうち一部に配置されるものであっても構わない。

駆動回路４０は、走査線駆動回路４２（「第１駆動回路」の一例）と信号線駆動回路４４（「第２駆動回路」の一例）とを具備する。
走査線駆動回路４２は、各走査線３２に対応する走査信号Ｙ[1]〜Ｙ[M]の供給で各走査線３２を順次に選択する。走査信号Ｙ[m]（ｍ＝１〜Ｍ）が所定の選択電位に設定されることで第ｍ行の走査線３２が選択される。
信号線駆動回路４４は、走査線駆動回路４２による走査線３２の選択に同期してＮ本の信号線３４の各々に階調電位Ｘ[1]〜Ｘ[N]を供給する。階調電位Ｘ[n]（ｎ＝１〜Ｎ）は、画像信号Ｇが各画素ＰIXに指定する階調に応じて可変に設定される。所定の基準電位に対する階調電位Ｘ[n]の極性は周期的に反転する。

図２は、各画素ＰIXの回路図である。図２に示すように、各画素ＰIXは、液晶素子ＣLと選択スイッチＳWとを含む。液晶素子ＣLは、相互に対向する画素電極６２および共通電極６４と両電極間の液晶６６とで構成された電気光学素子である。画素電極６２と共通電極６４との間の印加電圧に応じて液晶６６の透過率（表示階調）が変化する。選択スイッチＳWは、例えば、走査線３２にゲートが接続されたＮチャネル型の薄膜トランジスターで構成され、液晶素子ＣLと信号線３４との間に介在して両者の電気的な接続（導通／絶縁）を制御する。走査信号Ｙ[m]が選択電位に設定されることで第ｍ行の各画素ＰIXにおける選択スイッチＳWが同時にオン状態に遷移する。各画素ＰIX（液晶素子ＣL）は、選択スイッチＳWがオン状態に制御されたとき（すなわち走査線３２の選択時）の信号線３４の階調電位Ｘ[n]に応じた階調を表示する。なお、液晶素子ＣLに並列に補助容量を接続した構成も採用され得る。

図１に示すように、制御回路１４には、各画素ＰIXの階調を指定する表示データＶが、外部回路から供給される。そして、制御回路１４は、表示データＶに基づいて画像信号Ｇを生成すると共に、信号線駆動回路４４を制御する制御信号Ｓ１〜Ｓ５を生成する。当該制御回路１４は、以下に説明する動作を実現するように、駆動回路４０を制御する。

図３は、表示装置１０の動作の説明図である。
表示装置１０の動作期間は、複数の制御期間Ｔ（Ｔ1，Ｔ2）に区分される。制御期間Ｔ1と制御期間Ｔ2とは時間軸上で交互に配列する。各制御期間Ｔ（Ｔ1，Ｔ2）は、所定長の２個の単位期間Ｕ（Ｕ1，Ｕ2）に区分される。各単位期間Ｕ（Ｕ1，Ｕ2）において、画素部３０に画像信号Ｇに基づく画像が表示される。単位期間Ｕ1と単位期間Ｕ2とは、時間軸上で交互に配列され、各制御期間Ｔ（Ｔ1，Ｔ2）において、単位期間Ｕ2は単位期間Ｕ1に後続する。
以下では、単位期間Ｕ1を「第１単位期間」と称し、単位期間Ｕ2を「第２単位期間」と称する場合がある。

図４に、走査線駆動回路４２の動作を示す。同図に示すように、単位期間Ｕ1において、走査線駆動回路４２は、Ｍ本の走査線３２を相互に隣り合う２本ずつ区分した複数の組の走査線３２を、選択期間Ｈ毎に１組ずつ選択する。より具体的には、走査線駆動回路４２は、単位期間Ｕ1において、偶数行（第(2p)行）の１本の走査線３２と、当該走査線３２に対してｙ方向の負側に隣り合う奇数行（第(2p-1)行）の１本の走査線３２と、から構成される第１組の走査線３２を順次選択する（pは自然数）。
以下では、偶数行の走査線３２を、「第１走査線」と称し、奇数行の走査線３２を、「第２走査線」と称する場合がある。

なお、本実施形態では、偶数行の走査線３２を「第１走査線」とし、奇数行の走査線３２を「第２走査線」と称するが、これは説明の便宜上の分類であり、奇数行の走査線３２を「第１走査線」と称し、偶数行の走査線３２を「第２走査線」と称するものであってもよい。要するに、「第１走査線」は、偶数行または奇数行のうち一方の走査線３２であり、「第２走査線」は、偶数行または奇数行のうち他方の走査線３２であればよい。

走査線駆動回路４２は、単位期間Ｕ1内の１個の選択期間Ｈにて走査信号Ｙ[2p-1]および走査信号Ｙ[2p]を選択電位に設定することで第１組の走査線３２を同時に選択する。例えば、単位期間Ｕ1内の第１番目の選択期間Ｈでは第１行および第２行の２本の走査線３２が同時に選択され、単位期間Ｕ1内の第２番目の選択期間Ｈでは第３行および第４行の２本の走査線３２が同時に選択される。

単位期間Ｕ2では、走査線駆動回路４２は、単位期間Ｕ1とは異なる組合せでＭ本の走査線３２を相互に隣り合う２本ずつ区分した複数の組の走査線３２を選択期間Ｈ毎に１組ずつ選択する。より具体的には、単位期間Ｕ2において、走査線駆動回路４２は、偶数行（第(2p)行）の１本の走査線３２と、当該走査線３２に対してｙ方向の正側に隣り合う奇数行（第(2p+1)行）の１本の走査線３２と、から構成される第２組の走査線３２を順次選択する。すなわち、第１組の走査線３２と第２組の走査線３２とは、走査線３２の１本分だけｙ方向にずれた関係にある。

走査線駆動回路４２は、単位期間Ｕ2内の１個の選択期間Ｈにて走査信号Ｙ[2p]および走査信号Ｙ[2p+1]を選択電位に設定することで第２組の走査線３２を同時に選択する。例えば、単位期間Ｕ2内の第１番目の選択期間Ｈでは第２行および第３行の２本の走査線３２が同時に選択され、単位期間Ｕ2内の第２番目の選択期間Ｈでは第４行および第５行の２本の走査線３２が同時に選択される。第１実施形態での説明では便宜的に、単位期間Ｕ2内で第１行目および第Ｍ行目の走査線３２が選択されない場合を例示するが、単位期間Ｕ2にて第１行目および第Ｍ行目の走査線３２を選択することも可能である。

このように、走査線駆動回路４２は、単位期間Ｕ1において、偶数行（第(2p)行）の走査線３２と、当該偶数行の走査線３２と隣り合う２本の奇数行の走査線３２のうち一方の走査線３２である奇数行（第(2p-1)行）の走査線３２と、から構成される、第１組の走査線３２を選択するとともに、単位期間Ｕ2において、偶数行（第(2p)行）の走査線３２と、当該偶数行の走査線３２と隣り合う２本の奇数行の走査線３２のうち他方の走査線３２である奇数行（第(2p+1)行）の走査線３２と、から構成される、第２組の走査線３２を選択する。

信号線駆動回路４４は、各選択期間Ｈにおいて、画像信号Ｇに応じた階調電位Ｘ[1]〜Ｘ[N]を、Ｎ本の信号線３４にそれぞれ供給する。
なお、詳細は後述するが、単位期間Ｕ1において階調電位Ｘ[2q]と、階調電位Ｘ[2q-1]とは等しい電位に設定され、これらは、奇数列（第(2q-1)列）の信号線３４と、偶数列（第(2q)列）の信号線３４とに同時に供給される。
より具体的には、信号線駆動回路４４は、単位期間Ｕ1において、偶数列（第(2q)列）の１本の信号線３４と、当該信号線３４に対してｘ方向の負側に隣り合う奇数列（第(2q-1)列）の１本の信号線３４と、から構成される第１組の信号線３４に対して、共通の階調電位Ｘ[2q-1]（「第１階調電位」の一例）を同時に供給する（ｑは自然数）。
また、信号線駆動回路４４、単位期間Ｕ2において、偶数列（第(2q)列）の１本の信号線３４と、当該信号線３４に対してｘ方向の正側に隣り合う奇数列（第(2q+1)列）の１本の信号線３４と、から構成される第２組の信号線３４に対して、共通の階調電位Ｘ[2q]（「第２階調電位」の一例）を同時に供給する。

換言すれば、信号線駆動回路４４は、単位期間Ｕ1において、偶数列（第(2q)列）の信号線３４と、当該偶数列の信号線３４と隣り合う２本の奇数列の信号線３４のうち一方の信号線３４である奇数列（第(2q-1)列）の信号線３４と、から構成される、第１組の信号線３４を選択するとともに、単位期間Ｕ2において、偶数列（第(2q)列）の信号線３４と、当該偶数列の信号線３４と隣り合う２本の奇数列の信号線３４のうち他方の信号線３４である奇数列（第(2q+1)列）の信号線３４と、から構成される、第２組の信号線３４を選択する。
以下では、偶数列の信号線３４を、「第１信号線」と称し、奇数列の信号線３４を、「第２信号線」と称する場合がある。

なお、本実施形態では、偶数列の信号線３４を「第１信号線」とし、奇数列の信号線３４を「第２信号線」とするが、これは説明の便宜上の分類であり、奇数列の信号線３４を「第１信号線」と称し、偶数列の信号線３４を「第２信号線」と称するものであってもよい。要するに、「第１信号線」は、偶数列または奇数列のうち一方の信号線３４であり、「第２信号線」は、偶数列または奇数列のうち他方の信号線３４であればよい。

図３には、所定の基準電位（例えば共通電極６４の電位）に対する各階調電位Ｘ[n]の極性（書込極性）の時間変化が図示されている。階調電位Ｘ[n]は液晶素子ＣLの画素電極６２に供給されるから、図３に例示された極性は、液晶素子ＣLに対する印加電圧の極性と同視され得る。

図３に示すように、信号線駆動回路４４は、各制御期間Ｔ内で単位期間Ｕ（Ｕ1，Ｕ2）毎に階調電位Ｘ[n]の極性を反転させ、かつ、相前後する各制御期間Ｔでは各単位期間Ｕでの階調電位Ｘ[n]を逆極性に設定する。具体的には、制御期間Ｔ1では、階調電位Ｘ[n]の極性は、単位期間Ｕ1にて正極性(+)に設定されるとともに単位期間Ｕ2にて負極性(-)に設定される。他方、制御期間Ｔ1の直後の制御期間Ｔ2では、階調電位Ｘ[n]の極性は、単位期間Ｕ1にて負極性(-)に設定されるとともに単位期間Ｕ2にて正極性(+)に設定される。

以下、表示データＶ、画像信号Ｇ、および階調電位Ｘ[n]との関係を説明する。なお、以下の説明では、表示データＶが第ｍ行第ｎ列の画素ＰIXに指定する階調を階調Ｖ[m][n]と表す。また、画像信号Ｇが第ｍ行第ｎ列の画素ＰIXに指定する階調を階調Ｇ[m][n]と表す。

各制御期間Ｔ（Ｔ1，Ｔ2）内の単位期間Ｕ1のうち、第１組の走査線３２を構成する第(2p-1)行および第(2p)行の２本の走査線３２が選択される選択期間Ｈにおいて、画像信号Ｇが第(2p-1)行第(2q-1)列の画素ＰIXに指定する階調Ｇ[2p-1][2q-1]は、表示データＶが第(2p-1)行第(2q-1)列の画素ＰIXに指定する階調Ｖ[2p-1][2q-1]、第(2p)行第(2q-1)列の画素ＰIXに指定する階調Ｖ[2p][2q-1]、第(2p-1)行第(2q)列の画素ＰIXに指定する階調Ｖ[2p-1][2q]、および、第(2p)行第(2q)列の画素ＰIXに指定する階調Ｖ[2p][2q]の加重平均として算出される。

より具体的には、階調Ｇ[2p-1][2q-1]は、以下の式（１）により決定される。
Ｇ[2p-1][2q-1]
＝｛（ｗ_2p-1，2q-1×Ｖ[2p-1][2q-1]）＋（ｗ_2p，2q-1×Ｖ[2p][2q-1]）
＋（ｗ_2p-1，2q×Ｖ[2p-1][2q]）＋（ｗ_2p，2q×Ｖ[2p][2q]）｝
÷｛ｗ_2p-1，2q-1＋ｗ_2p，2q-1＋ｗ_2p-1，2q＋ｗ_2p，2q｝ … 式（１）
ここで、式（１）に現れる４つの重み付け係数ｗ_ｍ,ｎは、「０」よりも大きな実数である。なお、式（１）の右辺の演算結果が整数とならない場合、階調Ｇ[2p-1][2q-1]は、式（１）の右辺の演算結果に対して、小数点以下を四捨五入または切り捨て等の演算を更に実行することで算出すればよい。本実施形態では、４つの重み付け係数ｗ_ｍ,ｎの各々は、等しい値、例えば「１」に設定される。すなわち、本実施形態では、階調Ｇ[2p-1][2q-1]は、以下の式（２）に示すように、表示データＶが当該４個の画素ＰIXの各々に指定する階調の単純平均（相加平均）として算出される。
Ｇ[2p-1][2q-1]
＝｛Ｖ[2p-1][2q-1]＋Ｖ[2p][2q-1]
＋Ｖ[2p-1][2q]＋Ｖ[2p][2q]｝／４ … 式（２）

上述の通り、信号線駆動回路４４は、階調Ｇ[2p-1][2q-1]に応じた階調電位Ｘ[2q-1]を第(2q-1)列および第(2q)列の２本の信号線３４（第１組の信号線３４）に対して共通に供給する。従って、第(2p-1)行第(2q-1)列、第(2p-1)行第(2q)列、第(2p)行第(2q-1)列、および、第(2p)行第(2q)列に位置する、互いに隣り合う４個の画素ＰIXには、階調Ｇ[2p-1][2q-1]に応じた階調電位Ｘが共通に供給される。
ここで、図５（Ａ）に示す通り、単位期間Ｕ1では、奇数行奇数列の画素ＰIX[2p-1][2q-1]を「基準画素」とし、基準画素、当該基準画素とｘ方向の正側に隣り合う奇数行偶数列の画素ＰIX、当該基準画素とｙ方向の正側に隣り合う偶数行奇数列の画素ＰIX、および、当該基準画素をｘ方向正側およびｙ方向正側に１画素ずつずらした偶数行偶数列の画素ＰIXからなる４個の画素ＰIXを「ブロック」として、当該ブロックに属する４個の画素ＰIXに対して、画像信号Ｇが基準画素に指定する階調に応じた階調電位Ｘが、共通に供給される。なお、第ｍ行第ｎ列の画素ＰIXを基準画素とするブロックを、以下では、ブロックＢL[m][n]と表す。
例えば、図３の部分(１−１)及び部分（２−１）に示すように、単位期間Ｕ1内の第１番目の選択期間Ｈでは、階調Ｇ[1][2q-1]に応じた階調電位Ｘが、ブロックＢL[1][2q-1]（第１行の奇数列を基準画素とするブロックＢL）に属する４個の画素ＰIXに共通に供給される。また、単位期間Ｕ1内の第２番目の選択期間Ｈでは、階調Ｇ[3][2q-1]に応じた階調電位Ｘが、ブロックＢL[3][2q-1]（第３行の奇数列を基準画素とするブロックＢL）に属する４個の画素ＰIXに共通に供給される。

以上のように単位期間Ｕ1では、縦Ｍ行×横Ｎ列に配置された複数の画素ＰIXのうち、奇数行奇数列に位置する複数の画素ＰIX[2p-1][2q-1]の各々を基準画素として、当該複数の基準画素の各々に対応する複数のブロックＢL[2p-1][2q-1]が指定される。そして、単位期間Ｕ1において指定される各ブロックＢL[2p-1][2q-1]に属する４個の画素ＰIXの各々に対して共通の階調電位Ｘが供給される。従って、単位期間Ｕ1が終了する時点では、表示データＶが示す本来表示すべき画像に対して、ｘ方向の解像度を半分に低下させ、且つ、ｙ方向の解像度を半分に低下させた画像が画素部３０に表示される。
なお、以下では、単位期間Ｕ1で指定されるブロックＢL[2p-1][2q-1]を、「第１画素ブロック」と称し、当該ブロックＢLの基準画素ＰIX[2p-1][2q-1]を、「第１基準画素」と称する場合がある。

各制御期間Ｔ（Ｔ1，Ｔ2）内の単位期間Ｕ2では、図５（Ｂ）に示す通り、単位期間Ｕ1において指定されたブロックＢLに対して、ｘ方向およびｙ方向に対して１画素ずつずれた４個の画素ＰIXが、ブロックＢLとして指定される。すなわち、単位期間Ｕ2では、画素ＰIX[2p][2q]を基準画素とするブロックＢL[2p][2q]が指定される。
なお、以下では、単位期間Ｕ2で指定されるブロックＢL[2p][2q]を、「第２画素ブロック」と称し、当該ブロックＢLの基準画素ＰIX[2p][2q]を、「第２基準画素」と称する場合がある。

また、単位期間Ｕ2において指定されるブロックＢL[2p][2q]に属する４個の画素ＰIXに対して、共通の階調に応じた階調電位Ｘが供給される。
より具体的には、各制御期間Ｔ（Ｔ1，Ｔ2）内の単位期間Ｕ2のうち、第２組の走査線３２を構成する第(2p)行および第(2p+1)行の２本の走査線３２が選択される選択期間Ｈにおいて、画像信号ＧがブロックＢL[2p][2q]に属する４個の画素ＰIXに対して指定する階調Ｇ[2p][2q]は、表示データＶが第(2p)行第(2q)列の画素ＰIXに指定する階調Ｖ[2p][2q]、第(2p+1)行第(2q)列の画素ＰIXに指定する階調Ｖ[2p+1][2q]、第(2p)行第(2q+1)列の画素ＰIXに指定する階調Ｖ[2p][2q+1]、および、第(2p+1)行第(2q+1)列の画素ＰIXに指定する階調Ｖ[2p+1][2q+1]の加重平均として、以下の式（３）により定められる。
Ｇ[2p][2q]
＝｛（ｗ_2p，2q×Ｖ[2p][2q]）＋（ｗ_2p+1，2q×Ｖ[2p+1][2q]）
＋（ｗ_2p，2q+1×Ｖ[2p][2q+1]）＋（ｗ_2p+1，2q+1×Ｖ[2p+1][2q+1]）｝
÷｛ｗ_2p，2q＋ｗ_2p+1，2q＋ｗ_2p，2q+1＋ｗ_2p+1，2q+1｝ … 式（３）
ここで、式（３）に現れる４つの重み付け係数ｗは、「０」よりも大きな実数である。本実施形態では、４つの重み付け係数ｗの各々は、等しい値、例えば「１」に設定される。すなわち、本実施形態では、階調Ｇ[2p][2q]は、以下の式（４）に示すように、表示データＶがブロックＢL[2p][2q]に属する４個の画素ＰIXの各々に指定する階調の単純平均（相加平均）として算出される。
Ｇ[2p][2q]
＝｛Ｖ[2p][2q]＋Ｖ[2p+1][2q]
＋Ｖ[2p][2q+1]＋Ｖ[2p+1][2q+1]｝／４ … 式（４）

上述の通り、信号線駆動回路４４は、階調Ｇ[2p][2q]に応じた階調電位Ｘ[2q]を第(2q)列および第(2q+1)列の２本の信号線３４（第２組の信号線３４）に対して共通に供給する。従って、ブロックＢL[2p][2q]に属し、第(2p)行第(2q)列、第(2p+1)行第(2q)列、第(2p)行第(2q+1)列、および、第(2p+1)行第(2q+1)列に位置する、互いに隣り合う４個の画素ＰIXには、階調Ｇ[2p][2q]に応じた階調電位Ｘが共通に供給される。
例えば、図３の部分（１−２）及び部分（２−２）に示すように、単位期間Ｕ2内の第１番目の選択期間Ｈでは、階調Ｇ[2][2q]に応じた階調電位Ｘが、ブロックＢL[2][2q]（第２行の偶数列を基準画素とするブロックＢL）に属する４個の画素ＰIXに共通に供給される。また、単位期間Ｕ2内の第２番目の選択期間Ｈでは、階調Ｇ[4][2q]に応じた階調電位Ｘが、ブロックＢL[4][2q]（第４行の奇数列を基準画素とするブロックＢL）に属する４個の画素ＰIXに共通に供給される。

以上のように単位期間Ｕ2では、縦Ｍ行×横Ｎ列に配置された複数の画素ＰIXのうち、偶数行偶数列に位置する複数の画素ＰIX[2p][2q]の各々を基準画素として、当該複数の基準画素の各々に対応する複数のブロックＢL[2p][2q]が指定される。そして、単位期間Ｕ2において指定される各ブロックＢL[2p][2q]に属する４個の画素ＰIXの各々に対して共通の階調電位Ｘが供給される。従って、単位期間Ｕ2が終了する時点では、表示データＶが示す本来表示すべき画像に対して、ｘ方向の解像度を半分に低下させ、且つ、ｙ方向の解像度を半分に低下させた画像が画素部３０に表示される。

なお、各単位期間Ｕにて第Ｍ行および第１行を選択する構成では、例えば第１行および第Ｍ行が選択される選択期間Ｈにて所定電位（例えば中間調に対応する電位）の階調電位Ｘ[n]が各信号線３４に供給される。

このように、第１実施形態では、各単位期間Ｕ（Ｕ1，Ｕ2）において指定されるブロックＢLに属する４個の画素ＰIXに対して、共通の階調電位Ｘが供給される。
なお、以下では、単位期間Ｕ1において画像信号Ｇが各画素ＰIXに指定する階調を第１設定階調と称し、単位期間Ｕ2において画像信号Ｇが各画素ＰIXに指定する階調を第２設定階調と称する場合がある。また、画像信号Ｇのうち、単位期間Ｕ1における各画素ＰIXの階調を指定する画像信号Ｇを、第１階調信号と称し、単位期間Ｕ2における各画素ＰIXの階調を指定する画像信号Ｇを、第２階調信号と称する。

単位期間Ｕ1および単位期間Ｕ2の各々では、表示データＶが示す本来の表示画像のｘ方向およびｙ方向の解像度を各々半減させた画像が表示される。
しかし、単位期間Ｕ1において、階調Ｇ[2p-1][2q-1]に応じてブロックＢL[2p-1][2q-1]毎に表示された画像が、直後の単位期間Ｕ2では、階調Ｇ[2p][2q]に応じてブロックＢL[2p][2q]毎に表示される画像に順次に更新される。すなわち、単位期間Ｕ2では、直前の単位期間Ｕ1にて表示された画像と、単位期間Ｕ2にて表示される画像とが混在する。同様に、単位期間Ｕ1では、直前の単位期間Ｕ2にて表示された画像と、単位期間Ｕ1にて表示される画像とが混在する。したがって、各単位期間Ｕにおける表示画像の解像度の低下が観察者に知覚され難いという利点がある。

ここで、図６および図７を参照しつつ、単位期間Ｕ1において表示された画像と単位期間Ｕ2おいて表示される画像とが混在したときに、観察者が実際に知覚する画像について説明する。なお、図６および図７は、説明の便宜上、縦Ｍ行×横Ｎ列の行列状に配列された複数の画素ＰIXのうち、第１行〜第８行の縦８行と、第１列〜第８列の横８列の、６４個の画素ＰIXを例示的に示している。

図６は、外部回路から制御回路１４に供給される表示データＶと、制御回路１４が生成する画像信号Ｇとの関係を表す説明図である。
図６（Ａ）は、外部回路から供給される表示データＶが各画素ＰIXに指定する階調Ｖ[m][n]の大きさを、濃淡で表した説明図である。この例では、表示データＶが指定する階調が最大階調である場合、当該画素ＰIXを白色で表し、最小階調である場合、当該画素ＰIXを黒色で表し、最大階調と最小階調との中間階調である場合、当該画素ＰIXを白色と黒色との中間色（例えば灰色）で表す。この例において、表示データＶは、階調Ｖ[6][3]、Ｖ[5][4]、Ｖ[4][5]、Ｖ[3][6]が最小階調（図において黒色で表す）に設定されるとともに、これら４つ以外の階調Ｖが最大階調（図において白色で表す）に設定される。

図６（Ｂ）は、図６（Ａ）に示す表示データＶが外部回路より制御回路１４に供給されたときに、制御回路１４が出力する画像信号Ｇが、単位期間Ｕ1において各画素ＰIXに指定する階調の大きさを表し、図６（Ｃ）は、当該画像信号Ｇが、単位期間Ｕ2において各画素ＰIXに指定する階調の大きさを表した説明図である。なお、図６（Ｂ）および図６（Ｃ）においても、図６（Ａ）と同様に、画像信号Ｇが各画素ＰIXに指定する階調の大きさを、濃淡で表している。

図６（Ｂ）に示すように、単位期間Ｕ1において、第５行第３列の画素ＰIX[5][3]を基準画素とするブロックＢL[5][3]に属する４個の画素ＰIXに対して、画像信号Ｇが指定する階調Ｇ[5][3]は、最小階調である階調Ｖ[5][4]、Ｖ[6][3]と、最大階調である階調Ｖ[5][3]、Ｖ[4][4]との平均であるため、中間階調（図において灰色）となる。同様に、ブロックＢL[3][5]に属する４個の画素ＰIXに対して画像信号Ｇが指定する階調Ｇ[3][5]も、中間階調（図において灰色）となる。また、その他のブロック（ＢL[1][1]、ＢL[1][3]、ＢL[1][5]、ＢL[1][7]、ＢL[3][1]、ＢL[3][3]、ＢL[3][7]、ＢL[5][1]、ＢL[5][5]、ＢL[5][7]、ＢL[7][1]、ＢL[7][3]、ＢL[7][5]、ＢL[7][7]）に対して、画像信号Ｇは最大階調を指定する。
図６（Ｃ）に示すように、単位期間Ｕ2において、ブロックＢL[4][4]に属する４個の画素ＰIXに対して画像信号Ｇが指定する階調Ｇ[4][4]は、最小階調である階調Ｖ[5][4]、Ｖ[4][5]と、最大階調である階調Ｖ[4][4]、Ｖ[5][5]との平均であるため、中間階調（図において灰色）となる。また、ブロックＢL[6][2]に属する４個の画素ＰIXに対して画像信号Ｇが指定する階調Ｇ[6][2]は、最小階調である階調Ｖ[6][3]、最大階調である階調Ｖ[6][2]、Ｖ[7][2]、Ｖ[7][3]の平均であるため、中間階調と最大階調との間の階調（図において灰色と白色の中間色）となる。同様に、ブロックＢL[2][6]に属する４個の画素ＰIXに対して画像信号Ｇが指定する階調Ｇ[2][6]も、中間階調と最大階調との間の階調（図において灰色と白色の中間色）となる。なお、図６（Ｃ）に示すように、画像信号Ｇは、その他のブロックに対して最大階調を指定する。

観察者は、単位期間Ｕ2において、単位期間Ｕ1において表示された画像と、単位期間Ｕ2において表示された画像とが混在した画像を知覚する。
図７は、図６（Ａ）に示す表示データＶが外部回路より供給された場合に、単位期間Ｕ2において観察者が実際に知覚する階調を表した説明図である。例えば、第６行第４列に位置する画素ＰIXは、図６（Ｂ）に示すように、単位期間Ｕ1において中間階調（図において灰色）である階調Ｇ[5][3]（第１設定階調）に応じた階調電位Ｘ[n]が供給され、図６（Ｃ）に示すように、単位期間Ｕ2において最大階調（図において灰色）である階調Ｇ[6][4]（第２設定階調）に応じた階調電位Ｘ[n]が供給される。従って、第６行第４列に位置する画素ＰIXは、図７に示すように、中間階調と最大階調との間の階調（図において灰色と白色の中間色）を表示するものとして、観察者に知覚される。

なお、厳密には、観察者が知覚する画素ＰIXの階調は、当該画素ＰIXに指定される第１設定階調および第２設定階調の他に、当該画素ＰIXの画素部３０における位置に基づいて定められる。
具体的には、第ｍ行に位置する画素ＰIXが単位期間Ｕ1において指定された第１設定階調を表示する期間と単位期間Ｕ2とが重複する期間（すなわち、単位期間Ｕ2のうち、当該画素ＰIXが第１設定階調を表示する期間）の時間長を時間長ｓ1[m]とし、当該画素ＰIXが単位期間Ｕ2において指定された第２設定階調を表示する期間と単位期間Ｕ2とが重複する期間（すなわち、単位期間Ｕ2のうち、当該画素ＰIXが第２設定階調を表示する期間）の時間長を時間長ｓ2[m]とする。このとき、当該画素ＰIXは、時間長ｓ1および時間長ｓ2を重みとした、第１設定階調および第２設定階調の加重平均に相当する階調を表示するものとして、観察者に知覚される。
時間長ｓ1[m]は、画素ＰIXが、画素部３０の上部（Ｙ方向の負側）に位置する場合に短くなる。この場合、当該画素ＰIXは、第２設定階調に比べて第１設定階調に近い階調を表示するものとして、観察者に知覚される。

次に、信号線駆動回路４４の詳細な構成について説明する。信号線駆動回路４４のブロック図を図８に示す。
信号線駆動回路４４は、ｋ+２個の選択回路ＳＥＬ0〜ＳＥＬk+1を備える。但し、ｋは２以上の自然数である。このうち、ｋ個の選択回路ＳＥＬ1〜ＳＥＬkは、１個の入力端子と、５個の出力端子と、５個のスイッチと、を備える。５個の出力端子は、５本の信号線３４に接続されている。また、選択回路ＳＥＬ0は、１個の入力端子と、４個の出力端子と、４個のスイッチとを備える。さらに、選択回路ＳＥＬｋ+1は、１個のスイッチを備える。選択回路ＳＥＬ0〜ＳＥＬk+1に設けられた各スイッチＳＷ１〜ＳＷ５は制御信号Ｓ１〜Ｓ５によりオン・オフが制御される。具体的には、制御信号Ｓ１がアクティブ（ハイレベル）になるとスイッチＳＷ１がオン状態となり、制御信号Ｓ２がアクティブになるとスイッチＳＷ２がオン状態となり、制御信号Ｓ３がアクティブになるとスイッチＳＷ３がオン状態となり、制御信号Ｓ４がアクティブになるとスイッチＳＷ４がオン状態となり、制御信号Ｓ５がアクティブになるとスイッチＳＷ５がオン状態となる。

本実施形態では、スイッチＳＷ４を「第１スイッチ」と称し、スイッチＳＷ３を「第２スイッチ」と称し、スイッチＳＷ５を「第３スイッチ」と称し、スイッチＳＷ１を「第４スイッチ」と称することがある。

信号供給回路４５は、画像信号Ｇおよび制御信号Ｓ１〜Ｓ５に基づいて、データ信号Ｄ[0]〜Ｄ[k+1]を生成する。このうち、ｋ+1個のデータ信号Ｄ[0]〜Ｄ[k]は４列分の画素に供給する階調電位を時分割多重したものとなっている。選択回路ＳＥＬ0〜ＳＥＬkは、時分割多重されたデータ信号Ｄ[0]〜Ｄ[k]をデコードして得た階調電位を４列分の画素に分配する機能がある。

図９に、信号線駆動回路４４のタイミングチャートを示し、図１０に選択回路ＳＥＬ１の動作を模式的に示す。
まず、単位期間Ｕ1では、図９に示すように走査信号Ｙ[1]，Ｙ[2]といったように走査信号Ｙ[2p-1]および走査信号Ｙ[2p]が同時にアクティブとなり、第１組の走査線３２が同時に選択される。

単位期間Ｕ1では、第１組の走査線３２が同時に選択される期間中に、期間Ｐ１、期間Ｐ２および期間Ｐ３が設定されている。このうち、期間Ｐ１は、プリチャージ電位Ｖpreを信号線３４に供給する期間である。また、期間Ｐ２および期間Ｐ３は、ブロックに属する４つの画素に階調電位を供給する期間である。
期間Ｐ１では、制御信号Ｓ１〜Ｓ４がアクティブとなり、制御信号Ｓ５が非アクティブとなる。このため、図１０に示すようにプリチャージ電位ＶpreがスイッチＳＷ１〜ＳＷ４を介してブロックＢa1およびＢa2の画素ＰIXに書き込まれる。プリチャージ電位Ｖpreは、期間Ｐ２および期間Ｐ３における階調電位の書き込みが容易になる電位に設定されており、例えば、中間階調に対応する電位としてもよい。
次に、期間Ｐ２では、図９に示すように制御信号Ｓ１およびＳ２がアクティブとなり、制御信号Ｓ３〜Ｓ５が非アクティブとなる。このため、図１０に示すように階調電位Ｖa1がスイッチＳＷ１およびＳＷ２を介してブロックＢa1の画素ＰIXに書き込まれる。
次に、期間Ｐ３では、図９に示すように制御信号Ｓ３およびＳ４がアクティブとなり、制御信号Ｓ１、Ｓ２、およびＳ５が非アクティブとなる。このため、図１０に示すように階調電位Ｖa2がスイッチＳＷ３およびＳＷ４を介してブロックＢa2の画素ＰIXに書き込まれる。

すなわち、単位期間Ｕ1の期間Ｐ３において、制御回路１４は、スイッチＳＷ３及びスイッチＳＷ４をオンし、スイッチＳＷ１をオフさせる。このため、単位期間Ｕ1の期間Ｐ３において、スイッチＳＷ３及びスイッチＳＷ４が接続される第１組の信号線３４に対応して設けられたブロックＢa2の画素ＰIXに対して、共通の階調電位Ｖa2が供給される。
なお、制御回路１４は、単位期間Ｕ1の期間Ｐ２においても、第１組の信号線３４に対応して設けられたブロックＢa1の画素ＰIXに対して、共通の階調電位Ｖa1が供給されるように、信号線駆動回路４４を制御する。

一方、単位期間Ｕ2では、図９に示すように走査信号Ｙ[2]，Ｙ[3]といったように走査信号Ｙ[2p]および走査信号Ｙ[2p+1]が同時にアクティブとなり、第２組の走査線３２が同時に選択される。
単位期間Ｕ2では、第２組の走査線３２が同時に選択される期間中に、期間Ｐ４、期間Ｐ５および期間Ｐ６が設定されている。このうち、期間Ｐ４は、プリチャージ電位Ｖpreを信号線３４に供給する期間である。また、期間Ｐ５および期間Ｐ６は、ブロックに属する４つの画素に階調電位を供給する期間である。

期間Ｐ４では、制御信号Ｓ１〜Ｓ３およびＳ５がアクティブとなり、制御信号Ｓ４が非アクティブとなる。このため、図１０に示すようにプリチャージ電位ＶpreがスイッチＳＷ１〜ＳＷ３およびＳＷ５を介してブロックＢa1およびＢa2の画素ＰIXに書き込まれる。
次に、期間Ｐ５では、図９に示すように制御信号Ｓ２およびＳ３がアクティブとなり、制御信号Ｓ１、Ｓ４、およびＳ５が非アクティブとなる。このため、図１０に示すように階調電位Ｖb2がスイッチＳＷ２およびＳＷ３を介してブロックＢb2の画素ＰIXに書き込まれる。
次に、期間Ｐ６では、図９に示すように制御信号Ｓ１およびＳ５がアクティブとなり、制御信号Ｓ２〜Ｓ４が非アクティブとなる。このため、図１０に示すように階調電位Ｖb1がスイッチＳＷ１およびＳＷ５を介してブロックＢb1の画素ＰIXに書き込まれる。

すなわち、単位期間Ｕ2の期間Ｐ６において、制御回路１４は、スイッチＳＷ１及びスイッチＳＷ５をオンし、スイッチＳＷ４をオフさせる。このため、単位期間Ｕ2の期間Ｐ６において、スイッチＳＷ１及びスイッチＳＷ５が接続される第２組の信号線３４に対応して設けられたブロックＢb1の画素ＰIXに対して、共通の階調電位Ｖb1が供給される。
なお、制御回路１４は、単位期間Ｕ2の期間Ｐ５においても、第２組の信号線３４に対応して設けられたブロックＢb2の画素ＰIXに対して、共通の階調電位Ｖb2が供給されるように、信号線駆動回路４４を制御する。

図１０に示す信号線３４ｘは隣り合う２つの選択回路ＳＥＬ0と選択回路ＳＥＬ1の境界に位置し、信号線３４ｙは隣り合う２つの選択回路ＳＥＬ1と選択回路ＳＥＬ2の境界に位置する。以下の説明では、隣り合う２つの選択回路の境界に位置する信号線３４を共通信号線と称する。共通信号線３４ｘは選択回路ＳＥＬ0と選択回路ＳＥＬ1に接続されており、共通信号線３４ｙは選択回路ＳＥＬ1と選択回路ＳＥＬ2に接続されている。

共通信号線３４ｘに着目すると、単位期間Ｕ1では、隣り合う２つの選択回路ＳＥＬ0と選択回路ＳＥＬ1のうち一方の選択回路ＳＥＬ0で共通信号線３４ｘを選択し、且つ、他方の選択回路ＳＥＬ1で共通信号線３４ｘを非選択としている。一方、単位期間Ｕ2では、他方の選択回路ＳＥＬ1で共通信号線３４ｘを選択し、且つ、一方の選択回路ＳＥＬ0で共通信号線３４ｘを非選択としている。
また、共通信号線３４ｙに着目すると、単位期間Ｕ1では、隣り合う２つの選択回路ＳＥＬ1と選択回路ＳＥＬ2のうち一方の選択回路ＳＥＬ1で共通信号線３４ｙを選択し、且つ、他方の選択回路ＳＥＬ2で共通信号線３４ｙを非選択としている。一方、単位期間Ｕ2では、他方の選択回路ＳＥＬ2で共通信号線３４ｙを選択し、且つ、一方の選択回路ＳＥＬ1で共通信号線３４ｘを非選択としている。

このように、共通信号線３４ｘおよび３４ｙの各々は、隣り合う選択回路に接続されているが、単位期間Ｕ1およびＵ2において、これらを選択する選択回路を切り替えることによって、同じ階調電位を供給する信号線３４を切り替えている。この結果、単位期間Ｕ1およびＵ2において、ブロックを構成する画素ＰIXを左右に１画素ずらすことが可能となる。

本実施形態の効果を説明するために、図２０に示す例のように、単位期間Ｕを周期として表示画像を更新する構成（以下、「対比例」と称する）について説明する。
図２０に示す対比例のように、単位期間Ｕを周期として表示画像を更新する構成とする場合、走査線駆動回路は、Ｍ本の走査線を選択期間Ｈａ毎に１本ずつ選択する必要がある。また、図２０に示す例の場合、信号線駆動回路は、単位期間Ｕにおいて、Ｎ個の階調Ｖ[m][1]〜階調Ｖ[m][N]に対応する階調電位Ｘ[m][1]〜Ｘ[m][N]を、Ｎ本の信号線に対して供給する必要がある。
これに対して、本実施形態では、制御期間Ｔ（Ｔ1，Ｔ2）の単位期間Ｕ1および単位期間Ｕ2の各々において走査線３２を２本単位で選択して各画素ＰIXに階調電位Ｘ[n]を供給する。また、各選択期間Ｈにおいて、互いに隣り合う２本の信号線３４に対して、共通の階調電位Ｘ[n]を同時に供給する。選択期間Ｈは、対比例に示す選択期間Ｈａの約２倍の時間長を有する。従って、制御回路１４および駆動回路４０の動作速度や、表示データＶおよび画像信号Ｇの転送速度を、単位期間Ｕ（Ｕ1，Ｕ2）を周期として表示画像を更新する対比例に係る構成の約半分に抑えることができる。すなわち、本実施形態にかかる表示装置１０は、駆動回路の回路規模や製造コストを低減できるという利点を有する。

また、本実施形態では、図３に示すように、画像信号Ｇの指定する階調Ｇ[2p-1][2q-1]に応じた階調電位Ｘ[n]が、制御期間Ｔ1における単位期間Ｕ1では正極性に設定され、制御期間Ｔ2における単位期間Ｕ1では負極性に設定される。画像信号Ｇが単位期間Ｕ2において指定する階調Ｇ[2p][2q]、についても同様に、階調電位Ｘ[n]が正極性に設定される時間長と負極性に設定される時間長とが均等化される。したがって、液晶素子ＣLに対する直流成分の印加を抑制できる（液晶素子ＣLの劣化を抑制できる）という利点がある。

また、本実施形態では、上述の通り、単位期間Ｕ2において、当該単位期間Ｕ2の直前の単位期間Ｕ1にて表示された画像と、単位期間Ｕ2にて表示される画像とが混在する。同様に、単位期間Ｕ1において、当該単位期間Ｕ1の直前の単位期間Ｕ2にて表示された画像と、単位期間Ｕ1にて表示される画像とが混在する。従って、各単位期間Ｕにおける表示画像の解像度の低下が観察者に知覚され難いという利点がある。

また、本実施形態では、信号線駆動回路４４は、各単位期間Ｕ（Ｕ1，Ｕ2）において指定されるブロックＢLに属する４個の画素ＰIXに対して、表示データＶが当該４個の画素ＰIXの各々に指定する階調の平均として算出される階調に応じた階調電位Ｘを共通に供給する。これにより、例えば、表示データＶが各ブロックＢLの基準画素に対して指定する階調に応じた階調電位Ｘを、当該ブロックＢLを構成する４個の画素ＰIXに対して共通に供給する場合と比較して、単位期間Ｕ1及び単位期間Ｕ2の間における各画素ＰIXの階調の変化量を、小さくに抑えることが可能である。
すなわち、第１実施形態では、単位期間Ｕ1において各画素ＰIXが指定される階調（第１設定階調）と、単位期間Ｕ2において各画素ＰIXが指定される階調（第２設定階調）との変化量を小さく抑えることで、各画素ＰIXの階調の変化を「ちらつき」として観察者に知覚される可能性を低減することができる。

＜Ｂ．第２実施形態＞
第１実施形態において、単位期間Ｕ1で選択されるブロックＢL[2p-1][2q-1]は、単位期間Ｕ2で選択されるブロックＢL[2p][2q]を、上下左右方向（ｘ方向及びｙ方向）に１画素ずつずらした関係であった。
これに対して、第２実施形態では、単位期間Ｕ1で選択されるブロックＢLが、単位期間Ｕ2で選択されるブロックＢLを、上下方向（ｙ方向）に１画素ずつずらした関係である点で、第１実施形態と相違する。
以下、図１１及び図１２を参照しつつ、第２実施形態に係る表示装置１０について説明する。なお、以下に例示する各形態において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。

図１１の部分(１−１)及び部分（２−１）に示すように、単位期間Ｕ1内の第１番目の選択期間Ｈでは、階調Ｇ[1][2q-1]に応じた階調電位Ｘが、ブロックＢL[1][2q-1]に属する４個の画素ＰIXに共通に供給される。また、単位期間Ｕ1内の第２番目の選択期間Ｈでは、階調Ｇ[3][2q-1]に応じた階調電位Ｘが、ブロックＢL[3][2q-1]に属する４個の画素ＰIXに共通に供給される。
すなわち、図１２（Ａ）に示すように、第２実施形態に係る信号線駆動回路４４は、単位期間Ｕ1において、階調Ｇ[2p-1][2q-1]に応じた階調電位Ｘ[2q-1]を第(2q-1)列および第(2q)列の２本の信号線３４（第１組の信号線３４）に対して共通に供給する。つまり、単位期間Ｕ1において、ブロックＢL[2p-1][2q-1]を構成する４個の画素ＰIXには、階調Ｇ[2p-1][2q-1]に応じた階調電位Ｘ[2q-1]が共通に供給される。

一方、図１１の部分(１−２)及び部分（２−２）に示すように、単位期間Ｕ2内の第１番目の選択期間Ｈでは、階調Ｇ[2][2q-1]に応じた階調電位Ｘが、ブロックＢL[2][2q-1]に属する４個の画素ＰIXに共通に供給される。また、単位期間Ｕ2内の第２番目の選択期間Ｈでは、階調Ｇ[4][2q-1]に応じた階調電位Ｘが、ブロックＢL[4][2q-1]に属する４個の画素ＰIXに共通に供給される。
すなわち、図１２（Ｂ）に示すように、第２実施形態に係る信号線駆動回路４４は、単位期間Ｕ2において、階調Ｇ[2p][2q-1]に応じた階調電位Ｘ[2q-1]を第(2q-1)列および第(2q)列の２本の信号線３４（第１組の信号線３４）に対して共通に供給する。つまり、単位期間Ｕ2において、ブロックＢL[2p][2q-1]を構成する４個の画素ＰIXに対には、階調Ｇ[2p][2q-1]に応じた階調電位Ｘ[2q-1]が共通に供給される。

第２実施形態においても、単位期間Ｕ2において、当該単位期間Ｕ2の直前の単位期間Ｕ1にて表示された画像と、単位期間Ｕ2にて表示される画像とが混在する。同様に、単位期間Ｕ1において、当該単位期間Ｕ1の直前の単位期間Ｕ2にて表示された画像と、単位期間Ｕ1にて表示される画像とが混在する。従って、各単位期間Ｕにおける表示画像の解像度の低下が観察者に知覚され難いという利点がある。

また、第２実施形態においても、各選択期間Ｈにおいて、互いに隣り合う２本の信号線３４に対して、共通の階調電位Ｘ[n]を同時に供給する。従って、制御回路１４および駆動回路４０の動作速度を、対比例の約半分に抑えることができる。すなわち、第２実施形態にかかる表示装置１０は、駆動回路の回路規模や製造コストを低減できるという利点を有する。

＜Ｃ．変形例＞
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。

＜変形例１＞
上述した第１実施形態に係る表示装置１０は、単位期間Ｕ1において、奇数行奇数列に位置する複数の画素ＰIXの各々を基準画素として、当該複数の基準画素の各々に対応する複数のブロックＢLを指定するとともに、単位期間Ｕ2において、偶数行偶数列に位置する複数の画素ＰIXの各々を基準画素として、当該複数の基準画素の各々に対応する複数のブロックＢLを指定するが、本発明はこのような態様に限定されるものではなく、単位期間Ｕ1において、偶数行偶数列に位置する複数の画素ＰIXの各々を基準画素として、当該複数の基準画素の各々に対応する複数のブロックＢLを指定するとともに、単位期間Ｕ2において、奇数行奇数列に位置する複数の画素ＰIXの各々を基準画素として、当該複数の基準画素の各々に対応する複数のブロックＢLを指定するものであってもよい。

＜変形例２＞
上述した第１実施形態および変形例では、表示装置１０が単位期間Ｕ2において指定するブロックＢLは、単位期間Ｕ1において指定したブロックＢLに対して、ｘ方向およびｙ方向に対して１画素ずつずれたものであり、上述した第２実施形態では、表示装置１０が単位期間Ｕ2において指定するブロックＢLは、単位期間Ｕ1において指定したブロックＢLに対して、ｙ方向に対して１画素ずつずれたものであるが、本発明はこれらの態様に限定されるものではなく、ｘ方向またはｙ方向の少なくとも一方に対して１画素ずれたものであってもよい。例えば、単位期間Ｕ2において指定するブロックＢLは、単位期間Ｕ1において指定したブロックＢLに対して、ｘ方向に１画素ずれたものであってもよい。

＜変形例３＞
上述した実施形態および変形例に係る表示装置１０は、式（１）乃至式（４）に示した演算の結果として算出される階調に応じて各画素ＰIXに供給する階調電位Ｘ[n]を定めるものであるが、本発明はこのような態様に限定されるものではなく、所定の条件を満たす場合にのみ式（１）乃至式（４）に示した演算を行うものであってもよい。例えば、あるブロックＢLに属する４個の画素ＰIXに対して表示データＶが指定する階調のうち、最大の階調と最小の階調との差分が所定の閾値よりも大きい場合にのみ、式（１）乃至式（４）に示した演算を行うものであってもよい。

より具体的には、あるブロックＢL[m][n]に属する４個の画素ＰIXに対して表示データＶが指定する階調のうち最大値を最大表示階調Ｖmax[m][n]とし、最小値を最小表示階調Ｖmin[m][n]とし、最大表示階調Ｖmaxと最小表示階調Ｖminとの差分の絶対値を差分階調ΔＶ[m][n]とする。そして、制御回路１４および駆動回路４０は、差分階調ΔＶ[m][n]が所定の閾値αよりも大きければ、当該ブロックＢL[m][n]に属する４個の画素ＰIXの各々に対して表示データＶが指定する階調の平均として算出される階調に応じた階調電位Ｘを、当該ブロックＢL[m][n]に属する４個の画素ＰIXの各々に対して共通に供給する。一方、差分階調ΔＶ[m][n]が所定の閾値α以下であれば、当該ブロックＢL[m][n]に属する４個の画素ＰIXのうち所定位置の画素ＰIX（例えば、当該ブロックＢL[m][n]の基準画素である第ｍ行第ｎ列の画素ＰIX）に対して表示データＶが指定する階調に応じた階調電位Ｘを、当該ブロックＢL[m][n]に属する４個の画素ＰIXの各々に対して共通に供給する。

このように、本変形例に係る表示装置１０は、あるブロックＢLに属する４個の画素ＰIXに対して表示データＶが指定する階調のうち、最大の階調と最小の階調との差分が所定の閾値よりも大きい場合には、当該ブロックＢLに属する４個の画素ＰIXの各々に対して表示データＶが指定する階調の平均を、式（１）乃至式（４）に示した演算により算出し、算出した値に応じた階調電位Ｘを、当該４個の画素ＰIXに対して共通に供給する。従って、式（１）乃至式（４）に示した演算を行わない場合、例えば、あるブロックＢLに属する４個の画素ＰIXのうち所定位置の画素ＰIXに対して表示データＶが指定する階調に応じた階調電位Ｘを、当該ブロックＢLに属する４個の画素ＰIXに対して常に共通に供給する場合に比べて、単位期間Ｕ1において各画素ＰIXが指定される階調（第１設定階調）と、単位期間Ｕ2において各画素ＰIXが指定される階調（第２設定階調）との差異を小さくすることができる。これにより、観察者が「ちらつき」を視認する可能性を低減することができる。

＜変形例４＞
上述した実施形態および変形例では、表示データＶから画像信号Ｇを算出する加重平均の演算において用いる４つの重み付け係数ｗを等しい値に設定するが、本発明はこのような態様に限定されるものではなく、４つの重み付け係数ｗの各々を異なる値に設定してもよい。
表示データＶから画像信号Ｇを算出する加重平均の演算において用いる４つの重み付け係数ｗを等しい値に設定すると、表示装置１０は、表示データＶが示す本来の画像に比べてコントラストの弱い画像を表示する場合がある。例えば図６（Ａ）に示したように、表示データＶが示す画像が、白色の背景と黒色の図形とを表示する画像である場合、４つの重み付け係数ｗを等しい値に設定すると、表示装置１０の表示する画像は、本来黒色として表示されるはずの図形を、灰色で表示してしまう。
本変形例に係る表示装置１０は、ブロックＢLに属する４個の画素ＰIXの階調を算出する加重平均の演算における４つの重み付け係数ｗを、当該４個の画素ＰIXの各々対して表示データＶが指定する階調と、当該４個の画素ＰIXを含む所定個の画素ＰIXの各々に対して表示データＶが指定する階調との関係とに基づいて定める。すなわち、本変形例に係る表示装置１０は、各ブロックＢLの階調を、各ブロックＢLに属する４個の画素ＰIXの階調と、各ブロックＢLの周囲に存在する複数の画素ＰIXの階調との関係に基づいて制御する。これにより、本変形例に係る表示装置１０は、表示データＶが示す本来の表示画像に近い鮮明な画像を表示することを可能とする。

図１３を参照しつつ、４つの重み付け係数ｗの具体的な決定方法の一例について述べる。
まず、制御回路１４は、あるブロックＢL[m][n]に属する４個の画素ＰIXを含む所定個の画素ＥNV[m][n]の各々に対して表示データＶが指定する階調の平均値を、平均階調ＶAVE[m][n]として算出する。なお、ブロックＢL[m][n]に属する４個の画素ＰIXを含む所定個の画素ＥNV[m][n]は、ブロックＢL[m][n]を含むよう適宜定めればよい。本変形例では、図１３に示すように、ブロックＢL[m][n]に属する４個の画素と、当該４個の画素ＰIXを取り囲む１２個の画素ＰIXとからなる、合計１６個の画素ＰIXを、所定個の画素ＥNV[m][n]とする。
次に、制御回路１４は、あるブロックＢL[m][n]に属する４個の画素ＰIXの各々に対して表示データＶが指定する階調のうち最大値を最大表示階調Ｖmax[m][n]とし、最小値を最小表示階調Ｖmin[m][n]としたとき、最大表示階調Ｖmax[m][n]と平均階調ＶAVE[m][n]との差分の絶対値を第１差分階調ΔＶ１[m][n]として算出するとともに、平均階調ＶAVE[m][n]と最小表示階調Ｖmin[m][n]との差分の絶対値を第２差分階調ΔＶ２[m][n]として算出する。
そして制御回路１４は、第１差分階調ΔＶ１[m][n]が第２差分階調ΔＶ２[m][n]よりも大きな値となる場合、当該４個の画素ＰIXのうち、表示データＶが最大表示階調Ｖmax[m][n]を指定する画素ＰIXに対応する重み付け係数ｗを、他の３個の画素ＰIXに対応する３つの重み付け係数ｗに比べて大きな値に設定する。例えば、表示データＶが最大表示階調Ｖmax[m][n]を指定する画素ＰIXに対応する重み付け係数ｗを「２」とし、他の３個の画素ＰIXに対応する３つの重み付け係数ｗを「１」とする。
逆に、制御回路１４は、第２差分階調ΔＶ２[m][n]が第１差分階調ΔＶ１[m][n]よりも大きな値となる場合、当該４個の画素ＰIXのうち、表示データＶが最小表示階調Ｖmin[m][n]を指定する画素ＰIXに対応する重み付け係数ｗを、３個の画素ＰIXに対応する３つの重み付け係数ｗに比べて大きな値に設定する。例えば、表示データＶが最小表示階調Ｖmin[m][n]を指定する画素ＰIXに対応する重み付け係数ｗを「２」とし、他の３個の画素ＰIXに対応する３つの重み付け係数ｗを「１」とする。

このように、本変形例によれば、表示データＶがブロックＢL[m][n]に属する４個の画素ＰIX対して指定する階調と、ブロックＢL[m][n]の周囲に存在する複数の画素ＰIXの各々に指定する階調とが大きく異なる場合には、ブロックＢL[m][n]が表示する階調と、ブロックＢL[m][n]の周辺に存在する複数の画素ＰIXが表示する階調とが大きく異なるように、４つの重み付け係数ｗを定める。これにより、当該ある画素ＰIXが、表示データＶの指定する階調に近い階調を表示することが可能となる。
例えば、図６（Ａ）に示される表示データＶの示す階調が外部回路から供給された場合、本変形例に係る表示装置１０によれば、図１４（Ａ）に示すように、ブロックＢL[5][3]に属する４個の画素ＰIXが単位期間Ｕ1において表示する階調と、当該４個の画素ＰIXの周囲の画素ＰIXが表示する階調との階調差は、図６（Ｂ）に示す第1実施形態の場合に比べて大きくなる。ブロックＢL[3][5]に属する４個の画素ＰIXも同様である。また、図１４（Ｂ）に示すように、ブロックＢL[4][4]に属する４個の画素ＰIXが単位期間Ｕ2において表示する階調と、当該４個の画素ＰIXの周囲の画素ＰIXが表示する階調との階調差は、図６（Ｃ）に示す第１実施形態の場合に比べて大きくなる。ブロックＢL[6][2]、ＢL[2][6]に属する画素ＰIXも同様である。従って、観察者は、図１４（Ｃ）に示すように、第１実施形態の場合（図７）よりも表示データＶが示す本来の画像を表す階調（図６（Ａ））に近い階調を各画素ＰIX表示するものとして知覚する。

＜変形例５＞
上述した実施形態および変形例では、ブロックＢLに属する４個の画素ＰIXの各々に対して表示データＶが指定する階調の平均値を算出し、当該平均値として算出される階調に応じた階調電位Ｘを、当該４個の画素ＰIXの各々に対して供給するものであったが、本発明はこのような態様に限定されるものではなく、当該平均値に対して、係数（階調制御係数ρ）を乗じて得られる階調に応じた階調電位Ｘを、当該４個の画素ＰIXの各々に対して共通に供給するものであってもよい。すなわち、画像信号Ｇが当該４個の画素ＰIXに対して指定する階調は、当該平均値に対して、階調制御係数ρを乗じて得られる値に設定されるものであってもよい。
このとき、あるブロックＢLに対応する階調制御係数ρは、当該ブロックＢLに属する４個の画素ＰIXの各々に対して表示データＶが指定する階調と、当該４個の画素ＰIXの周辺に存在する複数の画素ＰIXとからなる所定個の画素ＰIXに対して表示データＶが指定する階調との関係とに基づいて定められるものであってもよい。これにより、本変形例に係る表示装置１０は、各ブロックＢLの階調を、各ブロックＢLに属する４個の画素ＰIXの階調と、各ブロックＢLの周囲に存在する複数の画素ＰIXの階調との関係に基づいて制御する。つまり、本変形例に係る表示装置１０は、表示データＶが示す本来の表示画像に近い鮮明な画像を表示することを可能とする。

以下では、階調制御係数ρの決定方法および、画像信号ＧがブロックＢLに指定する階調の算出方法についての一例を、具体的に説明する。なお、以下では、ブロックＢL[m][n]に属する４個の画素ＰIXの階調を決定するための階調制御係数ρを、階調制御係数ρ[m][n]と表す。
まず、制御回路１４は、あるブロックＢL[m][n]に属する４個の画素ＰIXの各々に対して表示データＶが指定する階調の平均値を平均階調ＢAVE[m][n]（第１平均階調）として算出する。
また、制御回路１４は、あるブロックＢL[m][n]に属する４個の画素ＰIXを含む所定個の画素ＥNV[m][n]の各々に対して表示データＶが指定する階調の平均値を、平均階調ＶAVE[m][n]（第２平均階調）として算出する。なお、ブロックＢL[m][n]に属する４個の画素ＰIXを含む所定個の画素ＥNV[m][n]は、ブロックＢL[m][n]を含むよう適宜定めればよい。本変形例では、変形例４と同様に、ブロックＢL[m][n]に属する４個の画素と、当該４個の画素ＰIXを取り囲む１２個の画素ＰIXとからなる、合計１６個の画素ＰIXを、所定個の画素ＥNV[m][n]とする（図１３参照）。
次に、制御回路１４は、あるブロックＢL[m][n]に属する４個の画素ＰIXの各々に対して表示データＶが指定する階調のうち最大値を最大表示階調Ｖmax[m][n]とし、最小値を最小表示階調Ｖmin[m][n]としたとき、最大表示階調Ｖmax[m][n]と平均階調ＶAVE[m][n]との差分の絶対値を第１差分階調ΔＶ１[m][n]として算出するとともに、平均階調ＶAVE[m][n]と最小表示階調Ｖmin[m][n]との差分の絶対値を第２差分階調ΔＶ２[m][n]として算出する。
そして制御回路１４は、第１差分階調ΔＶ１[m][n]が第２差分階調ΔＶ２[m][n]よりも大きな値となる場合、階調制御係数ρ[m][n]を「１」よりも大きい値に設定する。逆に、制御回路１４は、第２差分階調ΔＶ２[m][n]が第１差分階調ΔＶ１[m][n]よりも大きな値となる場合、階調制御係数ρ[m][n]を「０」よりも大きく、且つ、「１」よりも小さい値に設定する。
制御回路１４は、画像信号ＧがブロックＢL[m][n]に属する４個の画素ＰIXに対して指定する階調Ｇ[m][n]を、階調制御係数ρ[m][n]と平均階調ＢAVE[m][n]とを乗じて得られた階調に設定する。すなわち、ブロックＢL[m][n]に属する４個の画素ＰIXには、階調制御係数ρ[m][n]と平均階調ＢAVE[m][n]とを乗じて得られた階調に応じた階調電位Ｘが共通に供給される。
このように、本変形例に係る表示装置１０は、ブロックＢLに属する４個の画素ＰIXの階調を、当該４個の画素ＰIXの各々に対して表示データＶが指定する階調と、当該４個の画素ＰIXを含む所定個の画素ＰIXに対して表示データＶが指定する階調とに基づいて定める。これにより、本変形例に係る表示装置１０は、表示データＶが示す本来の表示画像に近い鮮明な画像を表示することを可能とする。

＜変形例６＞
上述した実施形態及び変形例において、画素ＰIXは電気光学素子として液晶素子ＣLを備えるが、例えば、電気泳動素子を電気光学素子として利用することも可能である。すなわち、電位光学素子は、電気的な作用（例えば電圧の印加）に応じて光学的な特性（例えば透過率）が変化する表示素子として包括される。

＜変形例７＞
上述した実施形態および変形例では、ブロックＢLに属する画素ＰIXを縦２行×横２行の４画素を単位として、走査線駆動回路４２が選択する第１組の走査線３２と第２組の走査線３２は、走査線３２の１本分だけｙ方向にずれた関係にある例を説明したが、ブロックBLに属する画素ＰIXを縦３行×横３行の９画素を単位として、走査線駆動回路４２が選択する第１組の走査線３２と第２組の走査線３２は、走査線３２の１本分あるいは２本分だけｙ方向にずれた関係とすることも可能である。また、ブロックBLに属する画素ＰIXを縦４行×横４行の１６画素を単位として、走査線駆動回路４２が選択する第１組と第２組は、走査線３２の１本分乃至３本分のいずれか分だけｙ方向にずれた関係とすることも可能である。また、ブロックＢLに属する画素ＰIXを縦２行×横３行の６画素や、縦３行×横４行の１２画素を単位とすることもできる。

＜変形例８＞
上述した実施形態および変形例では、選択回路ＳＥＬ1〜ＳＥＬkの各々は５本の信号線３４と接続されたが、本発明はこれに限定されるものではなくＪ（Ｊは３以上の自然数）本の信号線３４と接続されるものであってもよい。

図１５に、本変形例に係る信号線駆動回路４４の構成を示す。
本変形例に係る信号線駆動回路４４は、選択回路ＳＥＬが、奇数列（第(2q-1)列）の信号線３４に対応して設けられている。このうち、左端の選択回路ＳＥＬは、１個の入力端子と、２個の出力端子と、２個のスイッチと、を備える。また、右端の選択回路ＳＥＬは、信号線３４の本数Ｎが偶数の場合には、１個の入力端子と、１個の出力端子と、１個のスイッチを備え、Ｎが奇数の場合には、１個の入力端子と、２個の出力端子と、２個のスイッチと、を備える。また、両端を除く各選択回路ＳＥＬは、１個の入力端子と、３個の出力端子と、３個のスイッチと、を備える。選択回路ＳＥＬが備える各出力端子は、各信号線３４に接続されている。
両端を除く各選択回路ＳＥＬは、スイッチＳＷ１〜ＳＷ３を備える。これらスイッチＳＷ１〜ＳＷ３は制御信号Ｓ１〜Ｓ３によりオン・オフが制御される。具体的には、制御信号Ｓ１がアクティブ（ハイレベル）になるとスイッチＳＷ１がオン状態となり、制御信号Ｓ２がアクティブになるとスイッチＳＷ２がオン状態となり、制御信号Ｓ３がアクティブになるとスイッチＳＷ３がオン状態となる。

信号供給回路４５は、画像信号Ｇおよび制御信号Ｓ１〜Ｓ３に基づいて、データ信号Ｄ[q]を生成する。このデータ信号Ｄ[q]は２列分の画素に供給する階調電位を時分割多重したものとなっている。選択回路ＳＥＬqは、時分割多重されたデータ信号Ｄ[q]をデコードして得た階調電位を２列分の画素に分配する機能がある。

図１６に、本変形例に係る信号線駆動回路４４のタイミングチャートを示す。
まず、単位期間Ｕ1では、走査信号Ｙ[2p-1]及び走査信号Ｙ[2p]が同時にアクティブとなり、第１組の走査線３２が同時に選択される。
当該単位期間Ｕ1では、第１組の走査線３２が同時に選択される期間中に、期間Ｐ１及び期間Ｐ２が設定されている。このうち、期間Ｐ１は、プリチャージ電位Ｖpreを信号線３４に供給する期間である。また、期間Ｐ２は、ブロックに属する画素に階調電位を供給する期間である。

期間Ｐ１では、制御信号Ｓ２及びＳ３がアクティブとなり、制御信号Ｓ１が非アクティブとなる。このため、プリチャージ電位ＶpreがスイッチＳＷ２及びＳＷ３を介して画素ＰIXに書き込まれる。
次に、期間Ｐ２では、制御信号Ｓ２及びＳ３がアクティブとなり、制御信号Ｓ１が非アクティブとなる。このため、例えば、選択回路ＳＥＬqについては、階調Ｇ[2p-1][2q-1]に応じた階調電位Ｘ[2q-1]がスイッチＳＷ２及びＳＷ３を介して、第(2q-1)列および第(2q)列のブロックＢL[2p-1][2q-1]に属する各画素ＰIXに書き込まれ、選択回路ＳＥＬq+1については、階調Ｇ[2p-1][2q+1]に応じた階調電位Ｘ[2q+1]がスイッチＳＷ２及びＳＷ３を介して、第(2q+1)列および第(2q+2)列のブロックＢL[2p-1][2q+1]に属する各画素ＰIXに書き込まれる。

すなわち、単位期間Ｕ1の期間Ｐ２において、制御回路１４は、スイッチＳＷ２及びスイッチＳＷ３をオンし、スイッチＳＷ１をオフさせる。このため、単位期間Ｕ1の期間Ｐ２において、スイッチＳＷ２及びスイッチＳＷ３が接続される第１組の信号線３４に対応して設けられたブロックＢL[2p-1][2q-1]の画素ＰIXに対して、共通の階調電位Ｘ[2q-1]が供給される。

一方、単位期間Ｕ2では、走査信号Ｙ[2p]及び走査信号Ｙ[2p+1]が同時にアクティブとなり、第２組の走査線３２が同時に選択される。
当該単位期間Ｕ2には、第２組の走査線３２が同時に選択されている期間中に、期間Ｐ３及び期間Ｐ４が設定されている。このうち、期間Ｐ３は、プリチャージ電位Ｖpreを信号線３４に供給する期間である。また、期間Ｐ４は、ブロックに属する画素に階調電位を供給する期間である。

期間Ｐ３では、制御信号Ｓ１及びＳ２がアクティブとなり、制御信号Ｓ３が非アクティブとなる。このため、プリチャージ電位ＶpreがスイッチＳＷ１及びＳＷ２を介して画素ＰIXに書き込まれる。
次に、期間Ｐ４では、制御信号Ｓ１及びＳ２がアクティブとなり、制御信号Ｓ３が非アクティブとなる。このため、例えば、選択回路ＳＥＬqについては、階調Ｇ[2p][2q-2]に応じた階調電位Ｘ[2q-2]がスイッチＳＷ１及びＳＷ２を介して、第(2q-2)列および第(2q-1)列のブロックＢL[2p][2q-2]に属する各画素ＰIXに書き込まれ、選択回路ＳＥＬq+1については、階調Ｇ[2p][2q]に応じた階調電位Ｘ[2q]がスイッチＳＷ１及びＳＷ２を介して、第(2q)列および第(2q+1)列のブロックＢL[2p][2q]に属する各画素ＰIXに書き込まれる。

すなわち、単位期間Ｕ2の期間Ｐ４において、制御回路１４は、スイッチＳＷ１及びスイッチＳＷ２をオンし、スイッチＳＷ３をオフさせる。このため、単位期間Ｕ2の期間Ｐ４において、スイッチＳＷ１及びスイッチＳＷ２が接続される第２組の信号線３４に対応して設けられたブロックＢL[2p][2q]の画素ＰIXに対して、共通の階調電位Ｘ[2q]が供給される。

なお、本変形例では、選択回路ＳＥＬqのスイッチＳＷ３を「第１スイッチ」と称し、選択回路ＳＥＬqのスイッチＳＷ２を「第２スイッチ」と称し、選択回路ＳＥＬq+1のスイッチＳＷ１を「第３スイッチ」と称し、選択回路ＳＥＬq+1のスイッチＳＷ２を「第４スイッチ」と称することがある。

＜変形例９＞
上述した実施形態および変形例では、信号線駆動回路４４は電気光学パネル１２に設けられていたが、本発明はこれに限定されるものではなく、その一部又は全部を電気光学パネル１２（液晶パネル）の外部に設けてもよい。より具体的には、選択回路ＳＥＬを表示装置１０に設け、信号供給回路４５を外部に設けてもよい。この場合は、信号線駆動回路４４を外部に設ける場合と比較して、接続端子の数を低減できる。この結果、画素ピッチを狭くしても、接続端子の間隔を広くすることができるので、接続端子間の短絡を防止し、表示装置１０の信頼性を向上することができる。
さらに、上述した実施形態及び変形例では、階調電位を信号線３４に供給する前にプリチャージ電位Ｖpreを供給したが本発明はこれに限定されるものではなく。プリチャージ電位Ｖpreを供給しなくてもよい。

＜Ｄ．応用例＞
以上の各形態に例示した表示装置１０は、各種の電子機器に利用され得る。図１７から図１９には、表示装置１０を採用した電子機器の具体的な形態が例示されている。

図１７は、表示装置１０を適用した投射型表示装置（３板式のプロジェクター）４０００の模式図である。投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の表示装置１０（１０R，１０G，１０B）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを表示装置１０Rに供給し、緑色成分ｇを表示装置１０Gに供給し、青色成分ｂを表示装置１０Bに供給する。各表示装置１０は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各表示装置１０からの出射光を合成して投射面４００４に投射する。観察者は、投射面４００４に投射された画像を視認する。

図１８は、表示装置１０を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する表示装置１０と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。

図１９は、表示装置１０を適用した携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する表示装置１０とを備える。スクロールボタン３００２を操作することによって、表示装置１０に表示される画面がスクロールされる。

なお、本発明に係る電気光学装置が適用される電子機器としては、図１７から図１９に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。

１０…表示装置、１２…電気光学パネル、１４…制御回路、３０…画素部、ＰIX…画素、ＣL…液晶素子、３２…走査線、３４…信号線、４０…駆動回路、４２…走査線駆動回路、４４…信号線駆動回路、４５…信号供給回路、ＳＥＬ…選択回路。

Claims (8)

1. 第１走査線と、
   前記第１走査線と隣り合い、前記第１走査線を挟む２本の第２走査線と、
   前記第１走査線及び前記第２走査線と交差し、互いに隣り合う第１信号線及び第２信号線と、
   前記第１走査線及び前記第２走査線と、前記第１信号線及び前記第２信号線との交差に対応して設けられた複数の画素と、
   第１単位期間において、前記第１走査線と、前記２本の第２走査線のうち一方の第２走査線とからなる第１組の走査線を選択し、前記第１単位期間の経過後の第２単位期間において、前記第１走査線と、前記２本の第２走査線のうち他方の第２走査線とからなる第２組の走査線を選択する、第１駆動回路と、
   前記第１単位期間において、前記第１駆動回路により選択された第１組の走査線と、前記第１信号線及び前記第２信号線と、の交差に対応する４つの画素である第１画素ブロックに、第１階調電位を供給し、前記第２単位期間において、前記第１駆動回路により選択された第２組の走査線と、前記第１信号線及び前記第２信号線と、の交差に対応する４つの画素である第２画素ブロックに、第２階調電位を供給する、第２駆動回路と、
   を備える表示装置。
2. 第１走査線と、
   前記第１走査線と隣り合い、前記第１走査線を挟む２本の第２走査線と、
   前記第１走査線及び前記第２走査線と交差する第１信号線と、
   前記第１走査線及び前記第２走査線と交差するとともに、前記第１信号線と隣り合い、前記第１信号線を挟む２本の第２信号線と、
   前記第１走査線及び前記第２走査線と、前記第１信号線及び前記第２信号線との交差に対応して設けられた複数の画素と、
   第１単位期間において、前記第１走査線と、前記２本の第２走査線のうち一方の第２走査線とからなる第１組の走査線を選択し、前記第１単位期間の経過後の第２単位期間において、前記第１走査線と、前記２本の第２走査線のうち他方の第２走査線とからなる第２組の走査線を選択する、第１駆動回路と、
   前記第１単位期間において、前記第１駆動回路により選択された第１組の走査線と、前記２本の第２信号線のうち一方の第２信号線及び前記第１信号線からなる第１組の信号線と、の交差に対応する４つの画素である第１画素ブロックに、第１階調電位を供給し、前記第２単位期間において、前記第１駆動回路により選択された第２組の走査線と、前記２本の第２信号線のうち他方の第２信号線及び前記第１信号線からなる第２組の信号線と、の交差に対応する４つの画素である第２画素ブロックに、第２階調電位を供給する、第２駆動回路と、
   を備える表示装置。
3. 前記表示装置は、
   前記第２駆動回路を制御する制御回路を備え、
   前記第２駆動回路は、
   前記第１階調電位または前記第２階調電位を出力可能な信号供給回路と、
   一端が前記信号供給回路と電気的に接続され、他端が前記第１信号線と電気的に接続された第１スイッチと、
   一端が前記信号供給回路と電気的に接続され、他端が前記一方の第２信号線と電気的に接続された第２スイッチと、
   一端が前記信号供給回路と電気的に接続され、他端が前記第１信号線と電気的に接続された第３スイッチと、
   一端が前記信号供給回路と電気的に接続され、他端が前記他方の第２信号線と電気的に接続された第４スイッチと、
   を備え、
   前記第１単位期間において、
   前記制御回路は、前記第１スイッチ及び前記第２スイッチをオンさせるとともに、前記第３スイッチをオフさせ、
   前記信号供給回路は、前記第１スイッチの一端及び前記第２スイッチの一端に、前記第１階調電位を出力し、
   前記第２単位期間において、
   前記制御回路は、前記第３スイッチ及び前記第４スイッチをオンさせるとともに、
   前記第１スイッチをオフさせ、
   前記信号供給回路は、前記第３スイッチの一端及び前記第４スイッチの一端に、前記第２階調電位を出力する、
   ことを特徴とする、
   請求項２に記載の表示装置。
4. 前記制御回路には、
   前記画素が表示すべき階調を示す表示データが供給され、
   前記制御回路は、
   前記第１画素ブロックに属する４つの画素の各々で表示すべき階調として前記表示データが指定する階調の加重平均を演算して、演算した階調を示す第１画像信号を前記信号供給回路に供給し、前記第２画素ブロックに属する４つの画素の各々で表示すべき階調として前記表示データが指定する階調の加重平均を演算して、演算した階調を示す第２画像信号を前記信号供給回路に供給し、
   前記信号供給回路は、
   前記第１画像信号が供給されると、前記第１階調電位を出力し、前記第２画像信号が供給されると、前記第２階調電位を出力する、
   ことを特徴とする、
   請求項３に記載の表示装置。
5. 前記制御回路は、
   前記加重平均の演算において各画素の階調に対して付与する重み付け係数を、０よりも大きい値とする、
   ことを特徴とする
   請求項４に記載の表示装置。
6. 前記制御回路は、
   前記加重平均の演算において各画素の階調に対して付与する重み付け係数を、等しい値とする、
   ことを特徴とする
   請求項４または５に記載の表示装置。
7. 前記表示装置は、
   一連の平面視用画像を表示する、
   ことを特徴とする
   請求項１乃至６のうち何れか１項に記載の表示装置。
8. 請求項１から請求項７の何れかの表示装置を具備する電子機器。
   

Images