JP2014120949A - D/a変換回路 - Google Patents
D/a変換回路 Download PDFInfo
- Publication number
- JP2014120949A JP2014120949A JP2012275027A JP2012275027A JP2014120949A JP 2014120949 A JP2014120949 A JP 2014120949A JP 2012275027 A JP2012275027 A JP 2012275027A JP 2012275027 A JP2012275027 A JP 2012275027A JP 2014120949 A JP2014120949 A JP 2014120949A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistance
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 88
- 230000005684 electric field Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000001174 ascending effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】 分圧回路301において、電源VP1とノードN0との間に抵抗変化型素子R0kおよびスイッチトランジスタSW0kからなる複数の回路が並列に介挿され、電源VP2とノードN0との間に抵抗変化型素子R1kおよびスイッチトランジスタSW1kからなる複数の回路が並列に介挿されている。電源VP3とアナログ電圧出力ノードN0との間には書き込みトランジスタT1が介挿されている。制御回路302は、書き込みトランジスタT1をON、スイッチトランジスタSW0k、SW1k(k=0〜n)のうち所望のものをONとし、書き込み電圧VP1−VP3またはVP2−VP3を印加し、その後、書き込みスイッチT1をOFF、スイッチトランジスタSW0k、SW1k(k=0〜n)のうち所望のものをONとして分圧処理を行わせる。
【選択図】図1
Description
図1は、この発明の第1実施形態であるD/A変換回路を含むA/D変換回路の構成を示す回路図である。図1に示すように、A/D変換回路は、分圧回路301と、制御回路302と、コンパレータ100とにより構成されている。このA/D変換回路において、分圧回路301と制御回路302(より厳密には制御回路302の一部)が本実施形態によるD/A変換回路を構成している。また、コンパレータ100は、D/A変換回路がD/A変換結果として出力する基準電圧VREFと入力電圧VINとを比較し、比較結果を示す信号Outを出力する回路である。そして、制御回路302は、D/A変換対象であるデジタル信号を一定方向に変化させつつ分圧回路301にD/A変換を行わせ、D/A変換結果である電圧VREFが入力電圧VINに一致するデジタル信号値を求めるための制御を行う。
このMTJ素子は、MRAM(Magnetoresistive Random Access Memory;磁気抵抗RAM)等の不揮発性メモリのメモリセルに利用される(特許文献1、非特許文献1参照)。MTJ素子によりメモリセルを構成する場合には、図2(a)および(b)に例示するように、MTJ素子を選択するためのスイッチとして、トランジスタTsがMTJ素子に直列接続される。
以上が本実施形態の構成である。
図5はデジタル信号を更新しつつD/A変換を繰り返すA/D変換回路の動作を例示するタイムチャートである。既に説明したように、本実施形態では、変換対象であるデジタル信号を更新しつつ、更新後のデジタル信号に基づいて、データ書き込みとD/A変換を実行する。データ書き込みは、更新後のデジタル信号に対応した分圧比での分圧処理に用いる各抵抗変化型素子について行う。ここで、分圧処理において複数の抵抗変化型素子を用いる場合、それら複数の抵抗変化型素子を順次選択し、それらの抵抗変化型素子についてデータ書き込みを行うこととなる。しかし、図5では、図面が煩雑になるのを防ぐため、各々1回のD/A変換に先立って行うデータ書き込みとして、抵抗変化型素子1個分のデータ書き込みの動作、すなわち、抵抗変化型素子R00に対するデータ“0”の書き込み、抵抗変化型素子R01に対するデータ“1”の書き込み、抵抗変化型素子R10に対するデータ“0”の書き込み、抵抗変化型素子R11に対するデータ“1”の書き込みの動作が示されている。
Careなので、他の電圧でも可)、電源VP2に0Vを出力させる。この場合、電圧VP1−VP2=0.6Vが読み出し電圧となる。そして、制御回路302は、抵抗変化型素子R00に接続されたスイッチトランジスタSW00等、分圧処理に使用する抵抗変化型素子に接続されたスイッチトランジスタをONとし、それ以外のスイッチトランジスタをOFFとする選択信号S0k(k=0〜n)およびS1k(k=0〜n)を出力する。ここで、抵抗変化型素子R00は、直前のデータ書き込みを行っているので、D/A変換のために使用する抵抗変化型素子である。従って、この抵抗変化型素子R00に対応した選択信号S00はHレベルとなる。選択信号S00以外の他の選択信号(図5ではハッチングの施された選択信号)が如何なるレベルとなるかは変換対象であるデジタル信号により定める。
以下、同様の動作の繰り返しである。
まず、比較のため、図1に示すようなD/A変換回路において、抵抗変化型素子R0k(k=0〜n)およびR1k(k=0〜n)を固定抵抗に置き換えた場合のD/A変換の分解能を説明する。簡単のため、n=1の場合を検討する。
分圧比番号13〜16は、上段の合成抵抗が最大の2Rとなる組み合わせである。
このように本実施形態によれば、小さな面積で高精度のD/A変換回路を構成することができる。
図10はこの発明の第2実施形態であるD/A変換回路を含むA/D変換回路の構成を示す回路図である。本実施形態では、上記第1実施形態(図1)における分圧回路301および制御回路302が分圧回路311および制御回路312に置き換えられている。分圧回路311では、固定抵抗素子Rrと書き込みトランジスタT2が電源VP1およびアナログ電圧出力ノードN0間に介挿されている。書き込みトランジスタT2のゲートには書き込み禁止信号WEBが入力される。この書き込み禁止信号WEBは、書き込み許可信号WEを反転した信号である。また、アナログ電圧出力ノードN0には抵抗変化型素子Rk(k=0〜n)のフリー層が接続され、この抵抗変化型素子Rk(k=0〜n)のピン層と電源VP2との間にはスイッチトランジスタSWk(k=0〜n)が各々介挿されている。スイッチトランジスタSWk(k=0〜n)のゲートには、選択信号Sk(k=0〜n)が与えられる。書き込みトランジスタT1は上記第1実施形態と同様である。
以上、この発明の第1および第2実施形態を説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
(1)図15に示す実施形態は、上記第1実施形態(図1)の変形例である。なお、図15では、図1における制御回路302に相当するものの図示が省略されている。図15に示す実施形態において、抵抗変化型素子R2k(k=0〜n)は、図1における抵抗変化型素子R1k(k=0〜n)に相当するものである。図15に示す実施形態において、抵抗変化型素子R2k(k=0〜n)とスイッチトランジスタSW1k(k=0〜n)の位置関係が図1のものと逆になっている。他の点は図1に示す構成と同様である。
Claims (10)
- 複数の抵抗変化型素子を有し、
変換対象であるデジタル信号に基づいて、前記複数の抵抗変化型素子における1または複数の抵抗変化型素子を選択して、各々に書き込み電圧を印加し、並列接続することにより、前記デジタル信号に対応したアナログ信号を発生することを特徴とするD/A変換回路。 - 第1および第2の電源ノード間の電圧を分圧してアナログ電圧出力ノードに出力する分圧回路であって、各々スイッチと抵抗変化型素子とを直列接続した複数の回路を互いに並列接続してなる第1の可変抵抗スイッチ回路を前記第1の電源ノードと前記アナログ電圧出力ノードとの間に有し、各々スイッチと抵抗変化型素子とを直列接続した複数の回路を互いに並列接続してなる第2の可変抵抗スイッチ回路を前記第2の電源ノードと前記アナログ電圧出力ノードとの間に有する分圧回路と、
前記分圧回路内の抵抗変化型素子に書き込み電圧を印加する制御と前記分圧回路における複数のスイッチのON/OFF制御とを行う制御回路と
を具備することを特徴とするD/A変換回路。 - 前記アナログ電圧出力ノードと第3の電源ノードとの間に介挿された書き込みスイッチを有し、
前記制御回路は、前記書き込みスイッチおよび前記第1または第2の可変抵抗スイッチ回路内のスイッチをONにして、前記第1および第3の電源ノード間または前記第2および第3の電源ノード間に書き込み電圧を印加することにより、前記第1または第2の可変抵抗スイッチ回路内の抵抗変化型素子に書き込み電圧を印加することを特徴とする請求項2に記載のD/A変換回路。 - 前記制御回路は、変換対象であるデジタル信号に基づいて、前記第1または第2の可変抵抗スイッチ回路内の1または複数の抵抗変化型素子に書き込み電圧を印加する制御と、前記第1または第2の可変抵抗スイッチ回路内の1または複数のスイッチをONにして前記分圧回路に前記デジタル信号に対応したアナログ信号を出力させる制御とを行うこととを特徴とする請求項2または3に記載のD/A変換回路。
- 第1および第2の電源ノード間の電圧を分圧してアナログ電圧出力ノードに出力する分圧回路であって、固定抵抗を前記第1の電源ノードと前記アナログ電圧出力ノードとの間に有し、各々スイッチと抵抗変化型素子とを直列接続した複数の回路を互いに並列接続してなる可変抵抗スイッチ回路を前記第2の電源ノードと前記アナログ電圧出力ノードとの間に有する分圧回路と、
前記分圧回路内の抵抗変化型素子に書き込み電圧を印加する制御と前記分圧回路における複数のスイッチのON/OFF制御とを行う制御回路と
を具備することを特徴とするD/A変換回路。 - 前記アナログ信号を前記分圧回路に出力させるとき、前記第1の電源ノードを高電位電源ノードとし、前記第2の電源ノードを低電位電源ノードとすることを特徴とする請求項5に記載のD/A変換回路。
- 前記アナログ信号を前記分圧回路に出力させるとき、前記第2の電源ノードを高電位電源ノードとし、前記第1の電源ノードを低電位電源ノードとすることを特徴とする請求項5に記載のD/A変換回路。
- 前記アナログ電圧出力ノードと第3の電源ノードとの間に介挿された書き込みスイッチを有し、
前記制御回路は、前記書き込みスイッチおよび前記可変抵抗スイッチ回路内のスイッチをONにして、前記第2および第3の電源ノード間に書き込み電圧を印加することにより、前記可変抵抗スイッチ回路内の抵抗変化型素子に書き込み電圧を印加することを特徴とする請求項5〜7のいずれか1の請求項に記載のD/A変換回路。 - 前記制御回路は、変換対象であるデジタル信号に基づいて、前記可変抵抗スイッチ回路内の1または複数の抵抗変化型素子に書き込み電圧を印加する制御と、前記可変抵抗スイッチ回路内の1または複数のスイッチをONにして前記分圧回路に前記デジタル信号に対応したアナログ信号を出力させる制御とを行うこととを特徴とする請求項5〜8のいずれか1の請求項に記載のD/A変換回路。
- 前記抵抗変化型素子は、磁気トンネル接合素子または電界誘起巨大抵抗変化の発生する抵抗素子であることを特徴とする請求項1〜9のいずれか1の請求項に記載のD/A変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012275027A JP6131591B2 (ja) | 2012-12-17 | 2012-12-17 | D/a変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012275027A JP6131591B2 (ja) | 2012-12-17 | 2012-12-17 | D/a変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014120949A true JP2014120949A (ja) | 2014-06-30 |
JP6131591B2 JP6131591B2 (ja) | 2017-05-24 |
Family
ID=51175425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012275027A Active JP6131591B2 (ja) | 2012-12-17 | 2012-12-17 | D/a変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6131591B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023021576A1 (ja) * | 2021-08-17 | 2023-02-23 | 日本電信電話株式会社 | ディジタル・アナログ変換回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030184460A1 (en) * | 2002-03-29 | 2003-10-02 | Johnson Mark B. | Comparator, Analog-to-Digital Converter and Method of Analog-to-Digital Conversion Using Non-Linear Magneto-Electronic Device |
JP2004526269A (ja) * | 2000-09-29 | 2004-08-26 | モトローラ・インコーポレイテッド | 磁気抵抗メモリ技術を使用したアナログ機能モジュール |
JP2009187631A (ja) * | 2008-02-07 | 2009-08-20 | Toshiba Corp | 抵抗変化メモリ |
-
2012
- 2012-12-17 JP JP2012275027A patent/JP6131591B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004526269A (ja) * | 2000-09-29 | 2004-08-26 | モトローラ・インコーポレイテッド | 磁気抵抗メモリ技術を使用したアナログ機能モジュール |
US20030184460A1 (en) * | 2002-03-29 | 2003-10-02 | Johnson Mark B. | Comparator, Analog-to-Digital Converter and Method of Analog-to-Digital Conversion Using Non-Linear Magneto-Electronic Device |
JP2009187631A (ja) * | 2008-02-07 | 2009-08-20 | Toshiba Corp | 抵抗変化メモリ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023021576A1 (ja) * | 2021-08-17 | 2023-02-23 | 日本電信電話株式会社 | ディジタル・アナログ変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6131591B2 (ja) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5173706B2 (ja) | 不揮発性半導体記憶装置およびその読み出し方法 | |
US7453719B2 (en) | Magnetic random access memory with improved data reading method | |
US7161861B2 (en) | Sense amplifier bitline boost circuit | |
US8681033B2 (en) | Analog-to-digital converter including differential pair circuit | |
US10460783B2 (en) | Magnetic storage device | |
CN109671452B (zh) | 用于访问阻变元件阵列中的阻变元件的装置和方法 | |
CN103023500B (zh) | 模数转换器 | |
JP5002401B2 (ja) | 抵抗変化メモリ | |
JP2015521828A (ja) | 差動増幅器のオフセットを調整するための電子回路 | |
JP4969999B2 (ja) | 磁気記憶装置 | |
US20120320665A1 (en) | Semiconductor memory | |
US11854591B2 (en) | Magnetic memory read circuit and calibration method therefor | |
JP6131591B2 (ja) | D/a変換回路 | |
JP2010027178A (ja) | 記憶装置 | |
TW202032760A (zh) | 磁穿隧接面讀取電路、磁穿隧接面讀取裝置以及磁穿隧接面讀取電路之操作方法 | |
JP5065940B2 (ja) | 磁気記憶装置 | |
JP6146004B2 (ja) | D/a変換回路 | |
WO2007077625A1 (ja) | データ読出し用増幅回路及びそれを備えた半導体記憶装置 | |
KR20200134144A (ko) | 감지 증폭기 회로를 위한 입력 회로 장치 | |
JP5238784B2 (ja) | ルックアップテーブル回路およびフィールドプログラマブルゲートアレイ | |
US11289142B2 (en) | Nonvolatile memory sensing circuit including variable current source | |
KR20220136596A (ko) | 안정적인 전류에 의해 제어되는 확률론적 비트 소자 | |
JP2004014012A (ja) | 抵抗素子を用いたメモリ装置及びその製造方法 | |
JP2013207683A (ja) | ラダー回路およびそれを用いたレギュレータ | |
JP2004014011A (ja) | メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170321 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6131591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |