JP2014110249A - 半導体装置の埋設構造、及び半導体装置の埋設方法 - Google Patents

半導体装置の埋設構造、及び半導体装置の埋設方法 Download PDF

Info

Publication number
JP2014110249A
JP2014110249A JP2012262277A JP2012262277A JP2014110249A JP 2014110249 A JP2014110249 A JP 2014110249A JP 2012262277 A JP2012262277 A JP 2012262277A JP 2012262277 A JP2012262277 A JP 2012262277A JP 2014110249 A JP2014110249 A JP 2014110249A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
gas inclusion
inclusion member
embedding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012262277A
Other languages
English (en)
Inventor
Ichiro Nakayama
一郎 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2012262277A priority Critical patent/JP2014110249A/ja
Publication of JP2014110249A publication Critical patent/JP2014110249A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】製造効率を低下させることなく、半導体装置を埋設する樹脂が割れることを防止可能な半導体装置の埋設構造、及び半導体装置の埋設方法を提供する。
【解決手段】内部に半導体チップ32を有する半導体装置30と、該半導体装置30を埋設する樹脂60と、気体を内包し外力に対して変形可能な気体内包部材40と、を備え、前記気体内包部材40が、前記半導体装置30と前記樹脂60との間に配置されていることを特徴とする。前記半導体装置30が板状に形成され、前記気体内包部材40が、前記半導体装置30のうちその厚さ方向に直交する少なくとも一方の面に配置されていても良い。
【選択図】図1

Description

本発明は、半導体装置の埋設構造、及び半導体装置の埋設方法に関するものである。
従来、特許文献1のように、半導体装置を箱体内部に収容する構造が考えられている。また、この種の半導体装置が車両などに搭載される場合、振動対策や防水対策などのため、例えば箱体内に樹脂(例えばエポキシ樹脂)を充填するなどして、半導体装置を樹脂で埋設した半導体装置の埋設構造が考えられている。
特開2002−118212号公報
しかしながら、上述した半導体装置の埋設構造では、半導体装置の内部に過剰な電流が流れるなどして半導体装置の内部に過大な熱が生じ、この熱エネルギーによって半導体装置にクラックが発生する。そして、このクラックの発生に伴って半導体装置の破片が樹脂を押し付ける圧力(外方への圧力)によって、樹脂が割れて周囲に飛散してしまう、という問題がある。
なお、シリコーンゲルを半導体装置と樹脂との間に介在させることで、前述した半導体装置のクラック発生に伴って生じる外方への圧力をシリコーンゲルにおいて吸収し、樹脂の飛散を防止することも考えられる。しかしながら、シリコーンゲルは粘性が低いため所定の膜厚で形成することが困難であり、半導体装置のクラック発生に伴って生じる外方への圧力を十分に吸収できないおそれがある。また、シリコーンゲルを所定の膜厚で形成するためには、半導体装置を囲む枠体を配した上で枠体の内側にシリコーンゲルを流し込む必要があり、半導体装置の埋設構造の製造効率の低下を招いてしまう。
この発明は前述した事情に鑑みてなされたものであって、製造効率を低下させることなく、半導体装置を埋設する樹脂が割れることを防止可能な半導体装置の埋設構造、及び半導体装置の埋設方法を提供することを目的とする。
前述の課題を解決するために、本発明の半導体装置の埋設構造は、内部に半導体チップを有する半導体装置と、該半導体装置を埋設する樹脂と、気体を内包し外力に対して変形可能な気体内包部材と、を備え、前記気体内包部材が、前記半導体装置と前記樹脂との間に配置されていることを特徴としている。
本発明の半導体装置の埋設構造によれば、半導体装置と樹脂との間に気体内包部材が設けられているので、半導体装置の内部に過剰な電流が流れるなどして半導体装置にクラックが発生し、このクラックの発生に伴って半導体装置の破片が気体内包部材側に押し付ける圧力(外方への圧力)によって、気体内包部材が変形し、その内部の気体が圧縮される。このため、半導体装置のクラック発生に伴って生じる外方への圧力を容易に気体内包部材側で吸収し、樹脂にかかる圧力を抑制できる。すなわち、半導体装置のクラック発生に伴って生じる外方への圧力を気体内包部材において吸収して樹脂が周囲に飛散することを防止できる。
また、気体内包部材は、シリコーンゲルのように枠体を設けることなく半導体装置と樹脂との間に介在させることができるので、製造効率が良好である。
また、前記半導体装置の埋設構造においては、前記半導体装置が板状に形成され、前記気体内包部材が、前記半導体装置のうちその厚さ方向に直交する少なくとも一方の面に配置される構成とされても良い。
板状に形成された半導体装置にクラックが生じて、半導体装置の破片が外方に押し出される場合、半導体装置の破片が半導体装置の厚さ方向に押し出されることになるが、上述のように半導体装置の厚さ方向に直交する半導体装置の面に気体内包部材が配置されていることにより、半導体装置のクラック発生に伴って生じる外方への圧力を気体内包部材によって効果的に吸収して、樹脂にかかる圧力を抑制することができる。
また、半導体装置の厚さ方向に直交する面にのみ気体内包部材を配置する構成とされているので、気体内包部材の使用量を減らし、製造コストを低減できる。
また、前記半導体装置の埋設構造は、半導体装置を載置する基台を備え、前記半導体装置が、前記基台と前記気体内包部材に挟み込まれる構成とされても良い。
この構成では、基台と気体内包部材とによって半導体装置が挟み込まれており、基台は樹脂に対して比較的強度が高いので、半導体装置の破片が基台側に押し出されることが防止される。すなわち、半導体装置の破片が押し出される方向を樹脂側に限定できるため、半導体装置に配置する気体内包部材の使用量を減らし、製造コストを低減できる。さらに、半導体装置から発生する熱を効率的に基台側へ放散することもできる。
また、前記半導体装置の埋設構造においては、単一の気体内包部材が、複数の前記半導体装置を一括して覆うように配置されていても良い。
この構成では、複数の半導体装置に一括して気体内包部材を設けることができるので、製造効率を向上できる。
さらに、前記気体内包部材は、ウレタンフォームで構成されていることが好ましい。
ウレタンフォームでは、気体内包部材内部の気体が、多数の気泡として存在しているので、半導体装置のクラック発生に伴って生じる外方への圧力に対して、各気泡が潰れるように変形して前述の圧力を容易に吸収できる。したがって、樹脂にかかる圧力を抑制でき、樹脂が割れて飛散することを確実に防止できる。なお、このウレタンフォームの気泡は、気体内包部材の表面とは繋がっていない。
また、本発明の半導体装置の埋設方法は、内部に半導体チップを有する半導体装置に、気体を内包し外力に対して変形可能な気体内包部材を配置した後に、前記半導体装置を樹脂で埋設することを特徴としている。
本発明の半導体装置の埋設方法を用いることで、製造効率を低下させることなく、上記の半導体装置の埋設構造を製造可能である。なお、樹脂で半導体装置を埋設する際に、樹脂が気体内包部材の内部に浸入することはない。
本発明によれば、製造効率を低下させることなく、半導体装置を埋設する樹脂が割れることを防止可能な半導体装置の埋設構造、及び半導体装置の埋設方法を提供することができる。
本発明の実施形態に係る半導体装置の埋設構造の概略説明図である。 半導体装置及び気体内包部材の拡大説明図である。 半導体装置にクラックが生じた状態を説明するための概略図である。 本発明の実施形態の変形例に係る半導体装置の埋設構造の概略説明図である。(a)は半導体装置の埋設構造の正面図、(b)は(a)のA−A断面図である。
以下に、本発明の実施形態について、図面を参照して説明する。
図1に、本発明の実施形態に係る半導体装置の埋設構造1を示す。半導体装置の埋設構造1は、ケース10と、このケース10の内部に配置された基台20と、この基台20に載置され半導体チップ32を有する半導体装置30と、この半導体装置30のうち基台20とは反対側の面(図1において左面)に設けられた気体内包部材40と、半導体装置30に電気的に接続されたプリント基板50と、これら半導体装置30などを埋設する樹脂60と、を備えている。
ケース10は、半導体装置30などを収容し、樹脂60の外枠となるものである。本実施形態において、このケース10は、アルミニウムケースとされている。
基台20は、ケース10の底面に設けられ、熱伝導が良好なアルミニウムによって構成されている。この基台20は、ケース10と別個に形成されてケース10にネジ止めなどによって固定されても良いが、例えば一体に成形されても良い。この基台20のうちケース10の底面から上方に延びる面20a(載置面20a)に半導体装置30が固定されている。
半導体装置30は、板状に形成され、その厚さ方向に直交する一方の面(図1において左面)に気体内包部材40が設けられている。そして、半導体装置30の他方の面(図1において右側の面)が基台20に接している。
図2に示すように、半導体装置30は、ダイパッド31とこのダイパッド31に載置された半導体チップ32と、半導体チップ32を外部に電気接続するためのリード33と、これらダイパッド31、半導体チップ32及びリード33を封止する封止樹脂34とを備えている。
封止樹脂34は、板状とされる半導体装置30の外観をなしている。半導体チップ32は、ダイパッド31の一方の面(図2において上面)に配され、封止樹脂34の内部に封止されている。また、ダイパッド31の他方の面(図2において下面)は、基台20に対向している。なお、図示例では、ダイパッド31も封止樹脂34の内部に封止されているが、例えばダイパッド31の他方の面が基台20の載置面20aに対向する封止樹脂34の面に露出していても良い。リード33は、半導体装置30の内部においてワイヤ35によって半導体チップ32に電気接続され、封止樹脂34の側部から外部に突出している。
気体内包部材40は、内部に気体を含有した部材であり、外力に対して変形可能とされている。気体内包部材40は、軟質材料41によって構成されている。軟質材料41としては、例えば、ゴムなどが挙げられる。気体内包部材40に含まれる気体は圧縮性に富むため、気体内包部材40は、気体を含有しない軟質材料と比較して、外力(圧力)に対して大きく変形できる(外力に対する変形量が大きい)という特性を有する。この気体内包部材40の気体は、気泡42として存在しており、この気泡42は気体内包部材40の表面に露出していない。本実施形態において、気体内包部材40はウレタンフォームとされている。ウレタンフォームでは、気体内包部材40の気体が、多数の気泡42として存在している。なお、これら多数の気泡42は、気体内包部材40の内部において互いに連結されずに独立していても良いし、互いに連結していても良い。
プリント基板50は、配線が形成された基板であり、半導体装置30のリード33が接続されている。本実施形態において、プリント基板50は、ケース10内において半導体装置30や基台20の上方に配されるとともに、半導体装置30の厚み方向に平行に配置されている。
樹脂60は、半導体装置30などをケース10内に埋設する埋設樹脂であり、半導体装置30などがケース10内に配置された状態で樹脂60が充填されることによって形成されている。この樹脂60は、半導体装置30の振動対策や防水対策のために形成されるものであり、硬質である。本実施形態において、樹脂60は例えばエポキシ樹脂などで構成されている。
次に、半導体装置30の埋設方法について説明する。
まず、底面に基台20を設けたケース10を用意する。このケース10は、例えばアルミニウムの鋳造によって得られる。
また、基台20の載置面20aに例えばネジ止め(図示なし)や接着によって半導体チップ32を有する半導体装置30を固定する。この半導体装置30の封止樹脂34からは、リード33が突出している。
さらに、半導体装置30の一方の面に気体内包部材40を貼り付ける。例えば、この気体内包部材40の表面に予め粘着層を設けておき、この粘着層により、半導体装置30の一方の面に貼り付けることができる。
その後、例えばはんだによってリード33をプリント基板50の所定の位置に接続し、プリント基板50と半導体装置30とを電気的に接続する。
最後に、例えばポッティングによって樹脂60をケース10内に充填し、半導体装置30などを樹脂60で埋設する。なお、充填の際、樹脂60は気体内包部材40の内部に流れ込むことはない。
上述のようにして、本実施形態である半導体装置30の埋設方法が完了する。
本実施形態の半導体装置の埋設構造1においては、半導体装置30と樹脂60との間に気体内包部材40が介在するため、半導体装置30の内部のワイヤ35に過剰な電流が流れるなどして半導体装置30にクラックが生じた際に、図3に示すように、半導体装置30の破片が気体内包部材40側(図3において上側)に押し付けられることで外方への圧力が生じる。そして、この外方への圧力に対して、気体内包部材40が変形し、その内部の気体が圧縮される。すなわち、半導体装置30のクラック発生に伴う外方への圧力を気体内包部材40で吸収して、樹脂60に過剰な圧力がかかることを抑制し、樹脂60が割れて周囲に飛散することを防ぐことができる。
さらに、半導体装置30の破片が気体内包部材40側に押し出されることによって、半導体装置30とリード33とを接続するワイヤ35を確実に切断することができ、長時間にわたって半導体装置30に過剰な電流が流れることを防止できる。
また、半導体装置30と樹脂60との間にシリコーンゲルを介在させる場合には、シリコーンゲルを流し込むために半導体装置30を囲う枠体を設ける必要があるが、気体内包部材40は、上述の枠体を設けることなく半導体装置30と樹脂60との間に介在させることができるので、製造効率が良好である。さらに、鉛直方向に延在する基台20の載置面20aに半導体装置30を配する場合、形成時に流動性を有するシリコーンゲルを鉛直方向に延在する半導体装置30の一方の面に形成することは困難であるが、気体内包部材40は、容易に鉛直方向に延在する半導体装置30の一方の面に配置することが可能である。
さらに、本実施形態のように半導体装置30が板状に形成されている場合、半導体装置30にクラックが生じた際に、半導体装置30の厚さ方向に半導体装置30の破片が押し出されるが、上述のように半導体装置30の厚さ方向に直交する半導体装置30の一方の面に気体内包部材40が配置されていることにより、半導体装置30のクラック発生に伴う外方への圧力を気体内包部材40によって効果的に吸収して、樹脂60にかかる圧力を抑制することができる。
また、ダイパッド31は樹脂60に対して比較的強度が高いため、半導体チップ32がダイパッド31の一方の面に載置されていると、ワイヤ35に過剰な電流が流れるなどして半導体装置30においてクラックが生じる箇所が、ダイパッド31の一方の面側(半導体チップ32側)となり、ダイパッド31の他方の面側(基台20側)にはクラックが生じにくい。このため、半導体装置30の破片が基台20側に押し出されることが抑制され、半導体装置30の押し出される方向を樹脂60側に限定できる。
さらに、基台20と気体内包部材40とによって半導体装置30が挟み込まれており、基台20は樹脂60に対して比較的強度が高いので、仮に基台20側にクラックが生じても半導体装置30の破片が基台20側に押し出されることを防止し、半導体装置30の押し出される方向を樹脂60側により確実に限定できる。
したがって、半導体装置30に配置する気体内包部材40の使用量を減らし、製造コストを低減できる。さらに、半導体装置30から発生する熱を効率的に基台20側へ放散することもできる。
本実施形態において、気体内包部材40はウレタンフォームで構成されており、ウレタンフォームは、内部に多数の気泡42を内包しているので、半導体装置30のクラック発生に伴う外方への圧力に対して気泡42が潰れるように変形して半導体装置30の前述の圧力を容易に吸収できる。したがって、樹脂60にかかる圧力を抑制でき、樹脂60が割れて飛散することを確実に防止できる。
(変形例)
次に、本発明の第一実施形態の変形例について説明する。
図4(a)、(b)に、第一実施形態の変形例に係る半導体装置の埋設構造101の概略図を示す。なお、図4(a)では、半導体装置30などを埋設する樹脂60の図示が省略されている。
半導体装置の埋設構造101は、基台120と、この基台120に取り付けられた複数の半導体装置30と、半導体装置30の一方の面に取り付けられた気体内包部材140と、これらの半導体装置30などを埋設する樹脂60と、を備えている。そして、単一の気体内包部材140が、複数の半導体装置30の一方の面(図4(b)において上面)を一括して覆うように配置されている。図4(a)、(b)においては、単一の気体内包部材140が4つの半導体装置30の一方の面に取り付けられている状態を示している。
この半導体装置の埋設構造101においても、上述した半導体装置の埋設構造1と同様の効果を奏する。さらに、半導体装置の埋設構造101は、単一の気体内包部材140を複数の半導体装置30に取り付けて構成されているので、製造効率を向上させることができる。
以上、本発明の実施形態である半導体装置の埋設構造、及び半導体装置の埋設方法について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、上記実施の形態においては、基台が上下方向に延在する場合について説明したが、左右方向に延在しても良い。この場合には、半導体装置を基台の上面に載置することができる。
また、上記実施の形態においては、半導体装置が板状の場合について説明したが、これに限定されることはなく、半導体装置は任意の形状であって良い。
また、半導体装置の一方の面に気体内包部材を配置する場合について説明したが、少なくとも半導体装置が膨出する方向に気体内包部材を配置する構成であれば良い。
1、101 半導体装置の埋設構造
20、120 基台
30 半導体装置
32 半導体チップ
40、140 気体内包部材
60 樹脂

Claims (6)

  1. 内部に半導体チップを有する半導体装置と、
    該半導体装置を埋設する樹脂と、
    気体を内包し外力に対して変形可能な気体内包部材と、を備え、
    前記気体内包部材が、前記半導体装置と前記樹脂との間に配置されていることを特徴とする半導体装置の埋設構造。
  2. 前記半導体装置が板状に形成され、
    前記気体内包部材が、前記半導体装置のうちその厚さ方向に直交する少なくとも一方の面に配置されていることを特徴とする請求項1に記載の半導体装置の埋設構造。
  3. 前記半導体装置を載置する基台を備え、前記半導体装置が、前記基台と前記気体内包部材に挟み込まれていることを特徴とする請求項1または請求項2に記載の半導体装置の埋設構造。
  4. 単一の気体内包部材が、複数の前記半導体装置を一括して覆うように配置されていることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体装置の埋設構造。
  5. 前記気体内包部材は、ウレタンフォームで構成されていることを特徴とする請求項1から請求項4のいずれか一項に記載の半導体装置の埋設構造。
  6. 内部に半導体チップを有する半導体装置に、気体を内包し外力に対して変形可能な気体内包部材を配置した後に、前記半導体装置を樹脂で埋設することを特徴とする半導体装置の埋設方法。
JP2012262277A 2012-11-30 2012-11-30 半導体装置の埋設構造、及び半導体装置の埋設方法 Pending JP2014110249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012262277A JP2014110249A (ja) 2012-11-30 2012-11-30 半導体装置の埋設構造、及び半導体装置の埋設方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012262277A JP2014110249A (ja) 2012-11-30 2012-11-30 半導体装置の埋設構造、及び半導体装置の埋設方法

Publications (1)

Publication Number Publication Date
JP2014110249A true JP2014110249A (ja) 2014-06-12

Family

ID=51030734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012262277A Pending JP2014110249A (ja) 2012-11-30 2012-11-30 半導体装置の埋設構造、及び半導体装置の埋設方法

Country Status (1)

Country Link
JP (1) JP2014110249A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017051919A1 (ja) * 2015-09-26 2017-03-30 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60177658A (ja) * 1984-02-24 1985-09-11 Fuji Electric Co Ltd 電子回路のパツケ−ジ
JPH10294404A (ja) * 1997-04-21 1998-11-04 Denso Corp 樹脂封止型電子装置及びその製造方法
JPH1187574A (ja) * 1997-09-09 1999-03-30 Samsung Electron Co Ltd 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60177658A (ja) * 1984-02-24 1985-09-11 Fuji Electric Co Ltd 電子回路のパツケ−ジ
JPH10294404A (ja) * 1997-04-21 1998-11-04 Denso Corp 樹脂封止型電子装置及びその製造方法
JPH1187574A (ja) * 1997-09-09 1999-03-30 Samsung Electron Co Ltd 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017051919A1 (ja) * 2015-09-26 2017-03-30 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Similar Documents

Publication Publication Date Title
JP5339800B2 (ja) 半導体装置の製造方法
US8207607B2 (en) Semiconductor device with resin mold
JP2010118554A (ja) 半導体装置およびその製造方法
CN102405523A (zh) 用于具有吸收层的衬底的封装电路装置及其制造方法
JP2011139059A (ja) 発光モジュール及びその製造方法
US20130056883A1 (en) Semiconductor device and method of manufacturing the same
JP5897516B2 (ja) 半導体装置
US8598701B2 (en) Semiconductor device
US20150061103A1 (en) Embedded die package
WO2016120997A1 (ja) 半導体モジュール
TW201513288A (zh) 半導體裝置
JP6233260B2 (ja) 電子装置の製造方法、及び電子装置
JP2014110249A (ja) 半導体装置の埋設構造、及び半導体装置の埋設方法
JP5409344B2 (ja) 半導体装置および半導体装置の製造方法
JP4766087B2 (ja) 電子装置
JP5962365B2 (ja) パワー半導体モジュール
JP2014093498A (ja) 半導体装置、半導体チップの実装用基板、および、それらの製造方法
KR100523714B1 (ko) 반도체 디바이스
JP6668973B2 (ja) 電子装置、及び、電子装置の製造方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2010010569A (ja) 回路装置およびその製造方法
JP2015032697A (ja) 電子回路モジュール、及び電子回路モジュール用基板
JP7067264B2 (ja) 電子装置
JP2009071218A (ja) 電子装置
JP6104545B2 (ja) 半導体装置の製造方法、および成形部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170516