JP2014107007A

JP2014107007A - 抵抗温度センサを製造するための方法、および抵抗温度センサを含む装置

Info

Publication number: JP2014107007A
Application number: JP2013244830A
Authority: JP
Inventors: Wai Tien; ティエン・ウェイ; Machen Declan; デクラン・マッケン; Huaqing Yin; フアチン・イン; Rao Inturi Venkateswara; ベンカテスワラ・ラオ・イントゥリ; Eric Walter Singleton; エリック・ウォルター・シングルトン
Original assignee: Seagate Technology LLC
Current assignee: Seagate Technology LLC
Priority date: 2012-11-28
Filing date: 2013-11-27
Publication date: 2014-06-09
Anticipated expiration: 2033-11-27
Also published as: EP2738777A2; US9664572B2; US20140146856A1; CN103852184B; EP2738777A3; KR101659615B1; KR20140068778A; JP6061835B2; CN103852184A

Abstract

【課題】大きな抵抗温度係数を有する抵抗温度センサを製造するための方法および装置を提供する。
【解決手段】装置は、ヘッドトランスデューサ、およびヘッドトランスデューサ上に設けられた抵抗温度センサとを備える。抵抗温度センサは、導電材料を含むとともに抵抗温度係数（temperature coefficient of resistance：ＴＣＲ）を有する第１の層と、鏡面層およびシード層のうちの少なくとも１つを含む第２の層とを備える。積層薄膜構造を有するそのようなセンサを製造して大きなＴＣＲを達成するための方法が開示される。積層薄膜におけるさまざまなの厚みは、数ナノメートルから数十ナノメートルの範囲内である。意図的に最適化された多層薄膜構造と、高温におけるそのような薄膜の製造との組み合わせが、大きなＴＣＲを得るために開示される。
【選択図】図３

Description

概要
本開示の実施形態は、ヘッドトランスデューサと、ヘッドトランスデューサ上に設けられた抵抗温度センサとを備える装置に関する。本開示の実施形態は、ヘッドトランスデューサでの使用のための抵抗温度センサのような、抵抗温度センサを製造することに関する。実施形態は、大きな抵抗温度係数（temperature coefficient resistance：ＴＣＲ）を有する抵抗温度センサを製造するための方法および装置に関する。

さまざまな実施形態によれば、本開示の装置は、ヘッドトランスデューサと、ヘッドトランスデューサ上に設けられた抵抗温度センサとを備える。抵抗温度センサは、導電材料を含むとともにＴＣＲを有する第１の層と、鏡面層およびシード層のうちの少なくとも１つを含む第２の層とを備える。いくつかの実施形態によれば、第１の層は、第１の層の導電材料における電子の平均自由行程とほぼ等しい厚み、またはより小さい厚みを有する。

他の実施形態に従えば、抵抗温度センサを製造するための方法は、ＴＣＲを有する導電材料を含む第１の層をヘッドトランスデューサ上に形成するステップと、鏡面層およびシード層のうちの少なくとも１つを含む第２の層をヘッドトランスデューサ上に形成するステップとを含む。いくつかの実施形態によれば、第１の層を形成するステップは、第１の層の導電材料における電子の平均自由行程とほぼ等しい厚み、またはより小さい厚みに、第１の層を形成するステップを含む。

さまざまな実施形態を特徴付けるこれらおよび他の特徴ならびに局面は、以下の詳細な議論および添付の図面に照らして理解することができる。

さまざまな実施形態に従う抵抗温度センサを含むヘッドトランスデューサ配置の単純化された側面図である。さまざまな実施形態に従う抵抗温度センサの構造を示す図である。他の実施形態に従う抵抗温度センサの構造を示す図である。他の実施形態に従う抵抗温度センサの構造を示す図である。他の実施形態に従う抵抗温度センサの構造を示す図である。他の実施形態に従う抵抗温度センサの構造を示す図である。さまざまな実施形態に従う抵抗温度センサを製造するためのさまざまなプロセスを示す図である。他の実施形態に従う抵抗温度センサを製造するためのさまざまなプロセスを示す図である。他の実施形態に従う抵抗温度センサを製造するためのさまざまなプロセスを示す図である。さまざまな実施形態に従う、導電層としてのＮｉ膜と、Ｎｉ層の上下の鏡面層またはシード層としてのＴａ、ＲｕもしくはＰｔ薄膜とで構成される三層膜に対応するＴＣＲデータを示す図である。さまざまな実施形態に従う、導電層としてのＮｉ膜と、Ｎｉ層の上下の鏡面層またはシード層としてのＴａ、ＲｕもしくはＰｔ薄膜とで構成される三層膜に対応するＴＣＲデータを示す図である。さまざまな実施形態に従う、導電層としてのＮｉ₉₆Ｆｅ₄膜と、ＮｉＦｅ層の上下の鏡面層またはシード層としてのＴａもしくはＲｕ薄膜とで構成される三層膜に対応するＴＣＲデータを示す図である。さまざまな実施形態に従う、導電層としてのＮｉ₉₆Ｆｅ₄膜と、ＮｉＦｅ層の上下の鏡面層またはシード層としてのＴａもしくはＲｕ薄膜とで構成される三層膜に対応するＴＣＲデータを示す図である。さまざまな実施形態に従う、Ｔａシード層の厚みについてのＮｉ膜のＴＣＲの依存性を示す図である。

詳細な説明
十分な抵抗温度係数を有する金属薄膜は、温度センサに使用され得る。特に、十分に高いＴＣＲを有する金属薄膜は、ハードディスクドライブおよび他の磁気記録装置において、ヘッド−メディア接触および温度アスペリティを検出用の温度センサを製造するために用いられ得る。接触検出（ＣＤ）および温度アスペリティ（ＴＡ）検出信号に関連する信号ノイズ比（ＳＮＲ）は、ＣＤおよび／またはＴＡ検出センサを製造するために用いられる材料のＴＣＲに依存する。

十分に高いＳＮＲを得るために、より大きなＴＣＲを有する材料が一般的に望ましい。典型的なＣＤまたはＴＡ検出センサは、数十ナノメートルの厚みを有する金属薄膜からなる。そのような典型的な検出センサにおいては、電子の平均自由行程は、膜の厚みにほぼ等しいか、もしくはより大きい。したがって、薄膜材料のＴＣＲは、過度の表面散乱および界面散乱のために、同じ材料の多くのＴＣＲよりも小さくなり得る。そのため、所望の大きなＴＣＲを達成するためには、意図的に設計された材料および製造方法が必要とされる。

開示の実施形態は、温度検知用途用の大きなＴＣＲを達成するための積層された金属および金属／酸化物薄膜、ならぶにそれを製造する方法に向けられる。さまざまな実施形態に従う積層薄膜構造は、好ましくは、導電金属層、金属鏡面層、酸化物鏡面層、またはシード層のいずれかであり得る他の層とを備える。導電金属層はＴＣＲを有する。積層薄膜構造におけるさまざまな層の厚みは、好ましくは、数十ナノメートルの範囲内である。意図的に最適化された多層薄膜構造と、そのような薄膜の昇温状態での製造方法との結合にむけられるさまざまな実施形態が、大きなＴＣＲを得るために、本明細書に開示される。

所与の材料のＴＣＲは、以下の式によって規定される。

ここで、Ｒ₀は室温における抵抗値であり、ｄＲ／ｄＴは温度の関数とした抵抗変化を示す。ＴＣＲがＲ₀に対して反比例であることが与えられると、Ｒ₀の低下がより大きなＴＣＲを産することが予測される。同様に、ｄＲ／ｄＴの増加がより大きなＴＣＲを導く。

Ｒ₀は多くの要因によって影響される抵抗値を説明する。たとえば、表面散乱および界面散乱が、構造的および化学的欠陥散乱とともになって材料抵抗Ｒ₀に追加されるが、ＴＣＲに対する寄与はほとんどない。ｄＲ／ｄＴは、材料の温度的に活性化された抵抗であり、その大部分は材料の固有特性であるので、開示される実施形態は、ＣＤおよびＴＡ検出センサのような温度検知装置のＴＣＲを増加するために、薄膜のＲ₀の低減を目標とする。

さまざまな実施形態に従えば、図１を参照して、回転する磁気記憶ディスク１５０に近接するサスペンション１０１によって指示されたスライダ１００が示される。スライダ１００は、記録ヘッドトランスデューサ１０３を支持する。ヘッドトランスデューサ１０３上に、抵抗温度センサ１０５が示される。抵抗温度センサ１０５は、磁気記録媒体１５０の近接点に位置付けられる。近接点は、概して、ヘッドトランスデューサ１０３と磁気記録媒体１５０との間における最接近接触点と理解される。抵抗温度センサ１０５は、好ましくは、媒体１５０のアスペリティおよびヘッドと媒体との接触を検知するために、熱流の変化を検知するように構成される。

図２を参照して、図１に示される抵抗温度センサ１０５の構造は、さまざまな実施形態に従って説明される。図２に示されるセンサ構造は、導電材料を含むとともにＴＣＲを有する第１の層２１０と、鏡面層およびシード層のうちの少なくとも１つを含む第２の層２２０とを含む。いくつかの実施形態においては、図２に示されるセンサ構造は、第１の層と２１０、鏡面層を備える第２の層２２０を含む。他の実施形態においては、図２に示されるセンサ構造は、第１の層２１０と、シード層を備える第２の層２２０とを含む。第１の層２１０の導電材料は、好ましくは、Ｃｕ、Ｃｏ、Ｎｉ、Ｒｕ、Ｐｔ，Ａｕ、Ｆｅ、またはＮｉ_XＦｅ_1-X、あるいはそれらの金属を含む。第１の層２１０は、好ましくは、第１の層２１０の導電材料における電子の平均自由行程にほぼ等しい厚み、あるいはより小さい厚みを有する。

図３は、さまざまな実施形態に従う、図１に示された抵抗温度センサ１０５の詳細構成を示す。図３に一致する実施形態によれば、抵抗温度センサの第１の層は、導電材料およびＴＣＲを有する導電層３１０を備える。導電層３１０の下方に示される第２の層は、鏡面層３２０を備える。抵抗温度センサ１０５は、第１の層３１０の上方にキャップ層３０５を備える。

キャップ層は、好ましくは、Ｔａ、Ｒｕ、Ｃｒ、ＮｉＣｒ、またはＮｉＲｕ、あるいはそれらの合金を含む。鏡面層３２０は、好ましくは、金属薄膜または酸化物薄膜で作られる。１つの代表的な実施形態においては、図３に示される鏡面層３２０は、ＳｉＯ₂、ＮｉＯ、Ａｌ₂Ｏ₃、ＦｅＯ_X、ＨｆＯ₂、Ｙ₂Ｏ₃、ＭｇＯ、ＴｉＯ_X、ＣｕＯ_X、ＳｒＴｉＯ₃、またはＺｒＯを含む絶縁層を含む。他の代表的な実施形態においては、鏡面層３２０は、Ａｕ、Ａｇ、Ｃｕ、Ｐｙ、またはＲｕ、あるいはそれらの合金を含む金属層を含む。

鏡面効果（specular effect）は、発明者によって多くの場合において観測され、かつ測定された。たとえば、図３における鏡面層３２０としてＳｉＯ₂およびＮｉＯを用いた場合、Ａｇ、ＮｉＦｅ、ＣｕおよびＴａについての鏡面ファクタは、それぞれ、およそ０．８、０．５、０．４および０であることが見出された。反射層３２０は、導電層３１０内の電子を制限し、表面散乱および界面散乱を低減する。したがって、導電層３１０の抵抗は低減される。結果として得られる薄膜抵抗温度センサ１０５のＴＣＲは、したがって、トータル抵抗Ｒ₀を低減することによって増加される。鏡面層３２０は、約０．２から約１までの好ましい鏡面反射率（specularity）を有し、より好ましくは約０．５から約０．８、さらに好ましくは約０．８から約１である。完全な鏡面層３２０は１の鏡面反射率を与え、界面散乱を完全に排除する。そのため、１の鏡面反射率を有する鏡面層３２０は、最大のＴＣＲゲインを与えるために理想的に望ましい。しかしながら、界面の不完全性および電子バンドアライメントが、１の鏡面反射率の実現を妨げる。実際、その場（in situ）での真空堆積および／または酸化を含む入念な界面材料および電子バンド工学によって、約０．５から約０．８の鏡面反射率が得られる。

図３に示されるように、図１のセンサ１０５は、第１の層３１０と鏡面層３２０との間に、少なくとも１つのフラッシュ金属層３１５をさらに備え得る。金属導電層３１０と鏡面層３２０との間の非常に薄い金属層３１５のフラッシングは、鏡面効果の増加を提供し、それによってＴＣＲを増加する。フラッシュ層３１５は、好ましくは、Ｃｕ，Ａｇ、またはＡｕ、あるいはそれらの合金を含む。

図４は、さまざまな実施形態に従う、複数の第１の導電層４１０および導電層４１０に隣接する複数の鏡面層４２０を備える、図１の抵抗温度センサ１０５の積層構造の概略を示す。図５は、他の実施形態に従う、複数の第１の導電層５１０、導電層５１０に隣接する複数の鏡面層５２０、および、導電層５１０と鏡面層５２０との間の複数のフラッシュ金属層５１５を備える、図１の抵抗温度センサ１０５の積層構造の概略を示す。個々の層厚みは、好ましくは、数オングストロームまたは数十ナノメートルの範囲である。導電層５１０の厚みは、約５ｎｍから約１００ｎｍの範囲であり、好ましい厚みは約５ｎｍから３０ｎｍの範囲である。鏡面層５２０の厚みは、約１ｎｍから約２０ｎｍの範囲であり、好ましい厚みは約２ｎｍから約５ｎｍの範囲である。フラッシュ金属層５１５の厚みは、約０．５ｎｍから約５ｎｍの範囲であり、好ましい厚みは約０．５ｎｍから約２ｎｍである。鏡面反射層の製造は、スパッタリング、ＣＶＤ、ＭＯＣＶＤ、ＩＢＤ、ＭＢＥ、電子ビーム蒸着、自然酸化、プラズマ酸化、およびレチクル酸化を含む。

さまざまな実施形態によれば、図１の抵抗温度センサ１０５の他の代表的な構造が、図６に示される。図６における構造は、第１の層としての導電層６１０と、第２の層としてのシード層とを備える。シード層６２０は、導電層６１０の下方に示される。シード層６２０は、好ましくは、Ｔａ、Ｒｕ、Ｃｒ、ＮｉＣｒ、またはＮｉＲｕ、あるいはそれらの合金を含む。図６に示される抵抗温度センサ１０５は、導電層６１０の上方に示されるキャップ層６０５をさらに備える。シード層６２０のシーディング効果は、センサ１０５のＴＣＲを増加するための手段として、薄膜抵抗温度センサ１０５のシート抵抗Ｒ₀を低減する。図６に示されるものと同じ構造に基づいて、キャップ層６０５およびシード層６２０も、（個別にまたは組合せにより）鏡面効果を提供する。キャップ層６０５およびシード層６２０は、したがって、鏡面層として機能する。

図７は、さまざまな実施形態に従う抵抗温度センサを製造するためのさまざまなプロセスを示す。図７に示される手順は、ヘッドトランスデューサを形成するステップ７１０と、ＴＣＲを有する導電材料を備える第１の層をヘッドトランスデューサ上に形成するステップ７２０とを含む。第１の層は、第１の層の導電材料における電子の平均自由行程とほぼ等しいか、またはより小さい厚みに形成される。導電材料は、好ましくは、Ｃｕ、Ｃｏ、Ｎｉ、Ｒｕ、Ｐｔ，Ａｕ、Ｆｅ、またはＮｉ_XＦｅ_1-X、あるいはそれらの金属を含む。図７に示される手順は、ヘッドトランスデューサ上に、鏡面層およびシード層のうちの少なくとも１つを備える第２の層を形成するステップ７３０をさらに含む。いくつかの実施形態においては、図７に示される手順は、鏡面層を備える第２の層をヘッドトランスデューサ上に形成するステップ７３０をさらに含む。他の実施形態においては、シード層を備える第２の層をヘッドトランスデューサ上に形成するステップ７３０をさらに含む。

図８は、他の実施形態に従う抵抗温度センサを製造するためのさまざまなプロセスを示す。図８に示される実施形態によれば、ヘッドトランスデューサが形成されるとともに（７１０）、形成されたヘッドトランスデューサ上に、ＴＣＲを有する導電材料を備える第１の層が形成される（８２０）。図８における方法は、ヘッドトランスデューサ上に、フラッシュ金属層を形成するステップ８３２をさらに含む。フラッシ金属層は、好ましくは、Ｃｕ，Ａｇ、またはＡｕ、あるいはそれらの合金を含む。図８に示される方法は、フラッシュ金属層が第１の層と鏡面層との間になるように、鏡面層を形成するステップ８３４も含む。鏡面層は、ＳｉＯ₂、ＮｉＯ、Ａｌ₂Ｏ₃、ＦｅＯ_X、ＨｆＯ₂、Ｙ₂Ｏ₃、ＭｇＯ、ＴｉＯ_X、ＣｕＯ_X、ＳｒＴｉＯ₃、またはＺｒＯを含み得る。鏡面層は、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、またはＲｕ、あるいはそれらの合金を含み得る。金属導電層と鏡面層との間の非常に薄い金属層のフラッシングは、鏡面層の鏡面効果をさらに増加し、それによって抵抗温度センサのＴＣＲを増加する。

図９を参照して、さまざまな実施形態に従う抵抗温度センサを製造するためのさまざまなプロセスが示される。ヘッドトランスデューサを形成するステップ７１０の後、図９に示される方法は、Ｔａ、Ｒｕ、Ｃｒ，ＮｉＣｒ、またはＮｉＲｕ、あるいはそれらの合金を含むシード層を形成するステップ９１５と、ヘッドトランスデューサ上に第１の層を形成するステップ９２０とを含む。第１の層は、導電材料およびＴＣＲを有する導電層を備える。シード層は、第１の層の下方に形成されてシーディング効果を提供し、それは、センサのＴＣＲを増加するための手段として、薄膜センサのシート抵抗を低減する。シード層および導電層は、室温に対して高められた温度で高真空環境においてその場（in situ）で形成される。図９における方法は、第１の層の上にキャップ層を形成するステップ９２５も含む。キャップ層は、好ましくは、Ｔａ、Ｒｕ、Ｃｒ、ＮｉＣｒ、またはＮｉＲｕ、あるいはそれらの合金を含む。

図１０Ａおよび図１０Ｂは、図６に示される三層構造に対応するＴＣＲデータを示す（図１０Ａにけるグラフ１０１０、および図１０Ｂにおけるデータ表１０２０に示される）。図１０Ａに示される具体的な三層膜は、導電層としてのＮｉ膜（３０ｎｍ）と、Ｎｉ層の上下にある鏡面層および／またはシード層としてのＴａ（１０２０）、Ｒｕ（１０１６）、またはＰｔ（１０１８）薄膜（５ｎｍ）である。三層金属層は、単一層Ｎｉ膜（１０１４）よりも若干高いＴＣＲを示すことが示される。図１０に示される同じ膜のシート膜抵抗１０２０が、図１０Ｂの表１に示される。三層薄膜のシート抵抗が単一層Ｎｉ膜のものよりも低いことがわかる。

図１１Ａおよび図１１Ｂに示されるＴＣＲデータ（図１１Ａにおけるグラフ１１１０および図１１Ｂにおけるデータ表１１２０に示される）は、導電層としてのＮｉ₉₆Ｆｅ₄膜（３０ｎｍ）と、鏡面層および／またはシード層としてのＴａ（１１１２）またはＲｕ（１１１４）薄膜（５ｎｍ）とで構成される三層膜に対応する。同じ膜のシート抵抗が、図１１Ｂの表２に示される。三層薄膜は、高真空環境（５＊１０^-9トール）においてその場（in situ）で作られ、それは異なる層間の界面不純物を最小化した。三層薄膜のＴＣＲは単一層膜よりも若干大きいことが見出された。さらに、三層薄膜の図１１Ｂに示されるシート抵抗１１２０は単一層膜よりも低いことが見出された。

室温に対して高められた温度における多層薄膜構造の製造は、薄膜材料のより大きな粒サイズをもたらし、それによって欠陥散乱からもたらされる残留抵抗の低減をもたらす。ＴＣＲを強化するようなＲ₀の低下が予測される。２５０℃および３５０℃で製造された５ｎｍＴａ／３０ｎｍＮｉ／５ｎｍＴａの三層薄膜の調整は、〜０．３８％／℃のＴＣＲを生み出し、室温で調整された同じ三層薄膜において観測される〜０．３２％／℃と比較される。

さらに、三層薄膜構造のＴＣＲの増加は、シード層の厚みの強化（たとえば、最適化）によって達成され得る。図１２は、Ｔａシード層の厚みに対する、Ｎｉ膜のＴＣＲの依存性１２１０を示す。トータルの二層厚み（Ｎｉ＋Ｔａ）は４５ｎｍに維持され、調整温度は２５０℃であった。〜０．４３％／℃の強化された（たとえば、最適化された）ＴＣＲは、２ｎｍのＴａシード層で達成された。この大きなＴＣＲは、室温において調整されたＮｉ単一層膜のＴＣＲを超える、約０．４３％の増加を表わす。

導電層の材料およびトータル厚みに応じて、三層膜のＴＣＲは、約０．２％／℃から約０．５％／℃であり、約３Ωから約８Ωのシート抵抗を有する。最適化されたシード層厚みは、シード層の材料および導電層の材料に応じて、約１ｎｍから約５ｎｍである。下層シード層および上層（導電層の上の層）の双方が同じ厚みである場合には、最適化されたシード層厚みが三層構造に適用可能である。さらに、下層シード層および上層は、装置用途のための特定のシート抵抗を提供するために、異なる厚みで用いることができる。シード層厚みは、最大ＴＣＲゲインを達成するように最適化される。

堆積速度およびプロセスガス流量を含む他の処理パラメータも、より大きいＴＣＲを達成するように最適化され得るファクタである。たとえば、スパッタリング、温度蒸着および分子線エピタキシーを含む他の物理蒸着プロセス、ならびに化学蒸着などのさまざまな製造方法が企図される。

本明細書に開示されたさまざまな実施形態の多くの特性および利点が、さまざまな実施形態の構造および機能の詳細とともに上記の説明に記載されたが、この詳細な説明は例示的に過ぎず、添付の特許請求の範囲に表現された用語の広い一般的な意味によって示される全範囲に対して、詳細、特に現在開示された主題の原理内の部分の構造および配置の点における変更がなされてもよい。

１００スライダ、１０１サスペンション、１０３ヘッドトランスデューサ、１０５抵抗温度センサ、１５０磁気記録媒体、２１０，３１０第１の層、２２０第２の層、３０５，６０５キャップ層、３１０，４１０，５１０，６１０導電層、３１５，５１５フラッシュ金属層、３２０，４２０，５２０鏡面層、４１０第１の導電層、６２０シード層。

Claims

ヘッドトランスデューサと、
前記ヘッドトランスデューサ上に設けられた抵抗温度センサとを備え、
前記抵抗温度センサは、
導電材料を含むとともに、抵抗温度係数を有する第１の層と、
鏡面層およびシード層のうちの少なくとも１つを含む第２の層とを備える、装置。
前記導電材料は、Ｃｕ、Ｃｏ、Ｎｉ、Ｒｕ、Ｐｔ、Ａｕ、Ｆｅ、またはＮｉ_XＦｅ_1-X、あるいはそれらの合金を含む、請求項１に記載の装置。
前記抵抗温度センサは、前記第１の層上にキャップ層を備え、
前記キャップ層は、Ｔａ、Ｒｕ、Ｃｒ、ＮｉＣｒ、またはＮｉＲｕ、あるいはそれらの合金を含む、請求項１に記載の装置。
前記第１の層は、前記第１の層の前記導電材料における電子の平均自由行程とほぼ等しい厚み、あるいはより小さい厚みを有する、請求項１に記載の装置。
前記第２の層は、前記鏡面層を含む、請求項１に記載の装置。
前記鏡面層は、絶縁層を含む、請求項５に記載の装置。
前記絶縁層は、ＳｉＯ₂、ＮｉＯ、Ａｌ₂Ｏ₃、ＦｅＯ_X、ＨｆＯ₂、Ｙ₂Ｏ₃、ＭｇＯ、ＴｉＯ_X、ＣｕＯ_X、ＳｒＴｉＯ₃、またはＺｒＯを含む、請求項６に記載の装置。
前記鏡面層は、金属層を含む、請求項５に記載の装置、
前記金属層は、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、またはＲｕ、あるいはそれらの合金を含む、請求項８に記載の装置。
前記第１の層と前記鏡面層との間に、少なくとも１つのフラッシュ金属層をさらに備える、請求項５に記載の装置。
前記フラッシュ金属層は、Ｃｕ、ＡｇまたはＡｕ、あるいはそれらの合金を含む、請求項１０に記載の装置。
前記抵抗温度センサは、複数の前記第１の層と、複数の前記鏡面層とを含む、請求項５に記載の装置。
前記鏡面層は、約０．２〜約０．８の鏡面反射率を有する、請求項５に記載の装置。
前記第２の層は、前記シード層を含む、請求項１に記載の装置。
前記シード層は、Ｔａ、Ｒｕ、Ｃｒ、ＮｉＣｒ、またはＮｉＲｕ、あるいはそれらの金属を含む、請求項１４に記載の装置。
抵抗温度センサを製造するための方法であって、
抵抗温度係数を有する導電材料を含む第１の層を、ヘッドトランスデューサ上に形成するステップと、
鏡面層およびシード層のうちの少なくとも１つを含む第２の層を、前記ヘッドトランスデューサ上に形成するステップとを含む、方法。
前記第１の層を形成するステップは、前記第１の層の前記導電材料における電子の平均自由行程とほぼ等しい厚み、あるいはより小さい厚みに、前記第１の層を形成するステップを含む、請求項１６に記載の方法。
前記導電材料は、Ｃｕ、Ｃｏ、Ｎｉ、Ｒｕ、Ｐｔ、Ａｕ、Ｆｅ、またはＮｉ_XＦｅ_1-X、あるいはそれらの合金を含む、請求項１６に記載の方法。
前記第１の層上にキャップ層を形成するステップをさらに備え、
前記キャップ層は、Ｔａ、Ｒｕ、Ｃｒ、ＮｉＣｒ、またはＮｉＲｕ、あるいはそれらの金属を含む、請求項１６に記載の方法。
前記第２の層を形成するステップは、ＳｉＯ₂、ＮｉＯ、Ａｌ₂Ｏ₃、ＦｅＯ_X、ＨｆＯ₂、Ｙ₂Ｏ₃、ＭｇＯ、ＴｉＯ_X、ＣｕＯ_X、ＳｒＴｉＯ₃、またはＺｒＯを含む前記鏡面層を形成するステップを含む、請求項１６に記載の方法。
前記第２の層を形成するステップは、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、またはＲｕ、あるいはそれらの合金を含む前記鏡面層を含む、請求項１６に記載の方法。
前記第１の層と前記第２の層との間に、フラッシュ金属層を形成するステップをさらに備え、
前記第２の層を形成するステップは、前記鏡面層を形成するステップを含み、
前記フラッシュ金属層を形成するステップは、Ｃｕ、Ａｇ、またはＡｕ、あるいはそれらの合金を含むフラッシュ材料を形成するステップを含む、請求項１６に記載の方法。
前記第２の層を形成するステップは、Ｔａ、Ｒｕ、Ｃｒ、ＮｉＣｒ、またはＮｉＲｕ、あるいはそれらの金属を含む前記シード層を形成するステップを含む、請求項１６に記載の方法。
前記第２の層を形成するステップは、前記シード層を形成するステップを含み、
前記シード層および前記導電層を形成するステップは、高真空環境において、その場（in situ）で実行される、請求項１６に記載の方法。
前記第２の層を形成するステップは、前記シード層を形成するステップを含み、
前記シード層および前記導電層を形成するステップは、室温に対して高い温度で実行される、請求項１６に記載の方法。