JP2014106034A - テスト装置 - Google Patents

Abstract

【課題】配線本数を減らしつつ多数個同時測定を可能とするテスト装置を提供する。
【解決手段】テスト装置であって、複数のピンエレクトロニクス基板と、コントロール基板とを備える。コントロール基板は、命令コードが格納された第１の命令コードメモリと、クロックに同期してカウントアップする第１のプログラムカウンタと、カウンタ値に従って第１の命令コードメモリから読みだされた命令コードを解析するコード解析回路と、命令コードに従ってピンエレクトロニクス基板を制御するための制御データを出力する制御データ出力制御回路とを含む。各ピンエレクトロニクス基板は、ピンデータが格納された第１のピンメモリと、クロックに同期してカウントアップする第２のプログラムカウンタと、制御データに基づいて第２のプログラムカウンタのカウンタ値を調整してカウンタ値に従う第１のピンメモリから読みだされたピンデータを出力するピンデータ出力制御回路とを含む。
【選択図】図１

Description

本発明は、半導体装置をテストするためのテスト装置に関する。

テスト対象の半導体装置（ＤＵＴ：Device Under Test）をソケット等を介して着脱可能に装着し、試験を行なうテスト装置が知られている。特に、量産に対応するには同測個数の増加によるテスト効率向上が必須であり、テスト装置には高機能、高性能化だけではなく、テストコストとのバランスを採った多様なテスト行程にフレキシブルに対応することが求められている。

この点で、テストコスト削減のため、テスト装置そのものの値段を押さえつつ多数個同時測定を可能にするため、ピン毎の制御を行うピンエレクトロニクス基板（複数枚）と、それらを一括で制御を行うコントロール基板（１枚）とに分けた構成となっている。

ピンエレクトロニクス基板には、ピン毎のピンデータが格納されたメモリが設けられている。コントロール基板には、インストラクションコードに従って上記メモリのアドレスとなるプログラムカウンタ値を出力するプログラムカウンタが設けられている（例えば、特許文献１参照）。そして、全ピン共通動作として、各ピンエレクトロニクス基板では、プログラムカウンタ値に対応するピンデータが読みだされて制御されている。

特開２００４−１５１９９０号公報

一方で、多様なテスト行程に対応するためにプログラムカウンタ値のビット数が増加する傾向にある。そのため、ピンエレクトロニクス基板それぞれに対してプログラムカウンタ値を配線する必要があり、例えば、プログラムカウンタ値が２８ビットで、ピンエレクトロニクス基板が１６枚の場合、４４８本の配線が必要となる。しかしながら、基板実装の物理的状況から、コントロール基板とピンエレクトロニクス基板間に４４８本の配線をすることは非常に難しく、配線本数を減らす工夫が求められていた。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施例によれば、チップをテストするテスト装置であって、チップに設けられたピン毎にピンデータをそれぞれ出力することが可能な複数のピンエレクトロニクス基板と、複数のピンエレクトロニクス基板に共通に設けられるコントロール基板とを備える。コントロール基板は、命令コードが格納された第１の命令コードメモリと、クロックに同期してカウントアップする第１のプログラムカウンタと、第１のプログラムカウンタのカウンタ値に従って第１の命令コードメモリから読みだされた命令コードを解析するコード解析回路と、コード解析回路で解析された命令コードに従ってピンエレクトロニクス基板を制御するための制御データを出力する制御データ出力制御回路とを含む。各ピンエレクトロニクス基板は、ピンデータが格納された第１のピンメモリと、クロックに同期してカウントアップする第２のプログラムカウンタと、制御データ出力制御回路からの制御データに基づいて第２のプログラムカウンタのカウンタ値を調整してカウンタ値に従う第１のピンメモリから読みだされたピンデータを出力するピンデータ出力制御回路とを含む。

一実施例によれば、配線本数を減らしつつ多数個同時測定が可能である。

本実施の形態に従うテスト装置の構成を説明する概略図である。 本実施の形態に従うテスト動作を説明するフロー図である。 本実施の形態に従う所定のテストパターンの一例を説明する図である。 本実施の形態に従うインストラクションコードについて説明する図である。 本実施の形態に従うプログラム制御回路３０の機能を説明する概略ブロック図である。 本実施の形態に従いピンコントロールメモリ制御回路５０の機能を説明する概略ブロック図である。 本実施の形態に従う信号生成回路５４に入力されるループモード信号を説明する図である。 本実施の形態に従うテストパターンの流れの概略を説明するシーケンス図である。 本実施の形態に従うインストラクションメモリ（ジャンプ用）４０の内部状態を説明する図である。 本実施の形態に従う基準クロックに応じて出力されるＰＣ値の値の変化を説明する図である。 本実施の形態に従うピンエレクトロニクス基板２０側のプログラムカウンタ値に従うピンデータについて説明する図（その１）である。 本実施の形態に従うピンエレクトロニクス基板２０側のプログラムカウンタ値に従うピンデータについて説明する図（その２）である。 本実施の形態に従うピンコントロールメモリ（ジャンプ用）６２の内部状態を説明する図である。 本実施の形態に従うコード解析回路３４における処理について説明するフロー図である。 本実施の形態に従うコード解析回路３４におけるジャンプ制御の処理について説明するフロー図である。 本実施の形態に従うプログラムカウンタ切替調整回路５５における処理について説明するフロー図である。 本実施の形態の変形例に従うプログラムカウンタ３２＃およびピンコントロールメモリ制御回路５０＃の構成を説明する図である。

本実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。

図１は、本実施の形態に従うテスト装置の構成を説明する概略図である。
図１を参照して、本実施の形態に従うテスト装置１０は、テスタ端末２により必要な所定のテストパターンの入力が可能なように設けられている。

そして、テスタ端末２によるテスト装置１０の設定の後、テスト装置１０は被試験デバイス１００に対して所定のテストパターンに基づくテストを実行する。

テスト装置１０は、ＢＵＳインターフェース基板１２と、コントロール基板１４と、各ピン毎に制御するためのピンエレクトロニクス基板２０とを含む。

ここで、コントロール基板１４は１枚であり、ピンエレクトロニクス基板２０は、複数枚（基板数Ｎ）設けられている。

コントロール基板１４は、ピンエレクトロニクス基板２０を一括して制御する。
ＢＵＳインターフェース基板１２は、テスタ端末２と接続されて、テスタ端末２から所定のテストパターンの入力を受ける。

具体的には、テスタ端末２からＢＵＳインターフェース基板１２を介してインストラクションメモリ１８に対して所定のテストパターンのプログラムを実行するためのインストラクションコードが格納される。また、各ピン毎に対応して設けられる各ピンエレクトロニクス基板２０のピンコントロールメモリ２２に対して所定のテストパターンのデータであるピンデータが格納される。

コントロール基板１４は、基準クロックを生成するとともに、基準クロックを分配する基準クロック分配回路１６と、プログラム制御回路３０と、インストラクションメモリ１８とを含む。本例においては、コントロール基板１４およびピンエレクトロニクス基板２０の各回路は、基準クロックに同期して動作する。

インストラクションメモリ１８およびピンコントロールメモリ２２は、テスタ端末２からＢＵＳインターフェース基板１２を介して所定のテストパターンとしてダウンロードされたプログラムカウンタ（ＰＣ）値に対応付けられたインストラクションコードおよびピンデータを格納する。

プログラム制御回路３０は、インストラクションメモリ１８からインストラクションコードを読み出して、読み出されたインストラクションコードに基づく制御信号をピンエレクトロニクス基板２０に出力する。

本例におけるコントロール基板１４は、プログラムカウンタ（ＰＣ）値をピンエレクトロニクス基板２０に出力せず、インストラクションコード等に基づく制御信号を出力する。

各ピンエレクトロニクス基板２０は、ピンコントロールメモリ制御回路５０と、ピンコントロールメモリ２２とを含む。

各ピンエレクトロニクス基板２０のピンコントロールメモリ制御回路５０は、ピンコントロールメモリ２２にアクセスしてピンデータを読み出して被試験デバイス１００に出力する。

ピンエレクトロニクス基板の枚数に従って被試験デバイス１００の多数個のピンの同時測定が可能となる。

図２は、本実施の形態に従うテスト動作を説明するフロー図である。
図２を参照して、まず、テストパターンをロードする（ステップＳ２）。具体的には、所定のテストパターンをベクターの進行制御（プログラム）を規定するインストラクションコードと、ピンデータで構成されるピンコードとに分け、ＢＵＳインターフェース基板１２経由で、それぞれプログラムカウンタ値に対応付けられてインストラクションメモリ１８とピンコントロールメモリ２２とに書込む。各ピンコントロールメモリ２２には、ピンコードの一部（各ピン毎のデータ群）が格納される。

そして、次に、テストパターンをスタートする（ステップＳ４）。具体的には、所定のテストパターンの先頭値(初期値)をプログラム制御回路３０のプログラムカウンタにセットし、ＢＵＳインターフェース基板１２経由でＰＣスタート信号をプログラム制御回路３０に出力する。

そして、被試験デバイスのテストを実行する（ステップＳ６）。具体的には、本例においては、所定のテストパターンに従うインストラクションコードがインストラクションメモリ１８から読みだされて、４ビットの制御信号がピンエレクトロニクス基板２０に出力される。そして、ピンコントロールメモリ制御回路５０において、４ビットの制御信号に従ってＰＣ値が調整されて、ＰＣ値に従うデータをピンデータとして被試験デバイスに出力してテストする。

そして、所定のテストパターンに従うテスト完了後、テスト動作を終了する。
図３は、本実施の形態に従う所定のテストパターンの一例を説明する図である。

図３を参照して、ここでは、インストラクションコードと、ピンコードとが対応付けられて記載されたテストパターンが示されている。

一例として、プログラムカウンタ（ＰＣ）値「０」〜「８」に従って動作するインストラクションコードが示されさている。当該インストラクションコードは、ＰＣ値に対応付けられてインストラクションメモリ１８に格納される。

また、ピンコードは、ピン毎に分解されてピンデータ群としてピンコントロールメモリ２２にそれぞれ格納される。

一例として、プログラムカウンタ（ＰＣ）値「０」〜「８」に従って出力されるピンデータ群「０１０１０１０１０」が点線枠で示されている。

また、括弧書きで各インストラクションコードが指示する内容が示されている。
図４は、本実施の形態に従うインストラクションコードについて説明する図である。

図４を参照して、ここでは、本例におけるインストラクションコードは、１６進数標記のコードとして記述されている。

ここでは、「ＮＯＰ（次処理に進む）」、「ＲＥＰ ２（繰り返し処理）」、「ＳＴＯＰ（停止処理）」、「Ｃ１Ｊ −１（ジャンプ処理）」等のコード対応表が示されている。

当該コードを用いて図３で記述されている各インストラクションコードについて説明する。

なお、ここでは、引数も含めてコード化されている場合が示されている。一例として、インストラクションコードの上位値は命令コードを示し、下位値は引数値を示すものとする。

インストラクションコード「Ｃ２Ｌ ３」、「Ｃ１Ｌ ３」は、後述するループレジスタ（Ｃ１レジスタおよびＣ２レジスタ）に「３」をそれぞれ設定することを指示する命令コードである。

また、インストラクションコード「ＪＳＴ１」および「ＪＳＴ２」は、ラベルとして登録することを指示する命令コードである。当該ラベルは、後述するジャンプ処理の飛び先アドレスを指定するものとなる。

また、インストラクションコード「Ｃ１Ｊ −１」は、１つ前のＰＣ値にジャンプすることを指示する命令コードである。

また、インストラクションコード「Ｃ２Ｊ −５」は、５つ前のＰＣ値にジャンプすることを指示する命令コードである。

また、インストラクションコード「ＮＯＰ」は、何の処理もせず次に進むことを指示する命令コードである。

また、インストラクションコード「ＲＥＰ ２」は、リピート処理することを指示する命令コードである。

また、インストラクションコード「ＳＴＯＰ」は、処理を停止することを指示する命令コードである。

なお、図３の所定のテストパターンは、２重ループのジャンプ処理を含むものとなっている。

図５は、本実施の形態に従うプログラム制御回路３０の機能を説明する概略ブロック図である。

図５を参照して、プログラム制御回路３０は、プログラムカウンタ３２と、コード解析回路３４と、セレクタ３６と、プログラムカウンタ（ジャンプ用）３８と、インストラクションメモリ（ジャンプ用）４０と、出力制御回路４２とを含む。コード解析回路３４は、ループレジスタ３５を含み、本例においては、Ｃ１レジスタおよびＣ２レジスタを有する。当該Ｃ１レジスタおよびＣ２レジスタは、ジャンプ処理のループ回数（繰り返し）を規定するものである。

なお、これらの回路は、図示しないが基準クロック分配回路１６により分配された基準クロックに同期して動作する。

まず、プログラムカウンタ３２に初期値が設定され、ＰＣスタート信号の入力に従いプログラムカウンタ３２が動作する。そして、基準クロックに同期してプログラムカウンタ（ＰＣ）値をカウントアップする。そして、インストラクションメモリ１８にプログラムカウンタ値が与えられて、プログラムカウンタ（ＰＣ）値に対応するインストラクションコードが読みだされる。

また、読みだされたインストラクションコードは、セレクタ３６に出力されるとともに、インストラクションメモリ（ジャンプ用）４０にプログラムカウンタ（ＰＣ）値に対応付けられて格納される。

また、プログラムカウンタ３２は、ＰＣスタート信号の入力に従い出力制御回路４２に対してピンコントロールメモリ制御回路５０に対してＰＣスタート信号を出力するように指示する。

セレクタ３６は、ジャンプ処理中以外の場合には、インストラクションメモリ１８から読みだされたインストラクションコードをコード解析回路３４に出力する。一方、ジャンプ処理中の場合には、インストラクションメモリ（ジャンプ用）４０から読みだされたインストラクションコードをコード解析回路３４に出力する。

コード解析回路３４は、入力されたインストラクションコードを解析して、命令コードに応じた動作処理を実行する。

具体的には、コード解析回路３４のコード解析に従ってジャンプ命令の場合には、出力制御回路４２にジャンプ処理に関する指示をするとともに、プログラムカウンタ（ジャンプ用）３８を動作させる。そして、プログラムカウンタ（ジャンプ用）３８は、ジャンプ処理中のプログラムカウンタ（ＰＣ）値を基準クロックに同期して出力する。そして、これに応答してインストラクションメモリ（ジャンプ用）４０からインストラクションコードが読みだされ、セレクタ３６を介してコード解析回路３４に入力される。

また、コード解析回路３４は、ループレジスタ３５に規定された回数、ジャンプ処理を繰り返す。

出力制御回路４２は、コード解析回路３４からの指示あるいはプログラムカウンタ３２からの指示に従いピンエレクトロニクス基板２０に対して制御信号を出力する。

具体的には、ピンエレクトロニクス基板２０のピンコントロールメモリ制御回路５０に対してＰＣスタート信号を出力する。また、リピート処理の場合にはリピート信号を出力する。また、ジャンプ処理に関連する２ビットのループモード信号を出力する。後述するが、２ビットのループモード信号は、ピンエレクトロニクス基板２０においてラベル信号、ジャンプ開始信号、ジャンプ終了信号として用いられる。

なお、本例においては、一例としてインストラクションメモリ（ジャンプ用）にＰＣ値に対応付けられて格納されたインストラクションコードが示されている。

図６は、本実施の形態に従いピンコントロールメモリ制御回路５０の機能を説明する概略ブロック図である。

図６を参照して、ピンコントロールメモリ制御回路５０は、プログラムカウンタ５２と、信号生成回路５４と、プログラムカウンタ切替調整回路５５と、ラベルＰＣ値スタック５６と、ジャンプＰＣ値スタック５８とを含む。さらに、ピンコントロールメモリ制御回路５０は、プログラムカウンタ（ジャンプ用）６０と、ピンコントロールメモリ（ジャンプ用）６２と、セレクタ６４と、セレクタ制御回路６６とを含む。

プログラムカウンタ５２は、初期値が設定され、ＰＣスタート信号の入力に従いプログラムカウンタ５２が動作する。そして、基準クロック分配回路１６により分配された基準クロックに同期してプログラムカウンタ（ＰＣ）値をカウントアップする。そして、ピンコントロールメモリ２２にプログラムカウンタ（ＰＣ）値が与えられて、プログラムカウンタ（ＰＣ）値に対応するピンデータが読みだされる。

また、読みだされたピンデータは、セレクタ６４を介して被試験デバイス１００に出力されるとともに、ピンコントロールメモリ（ジャンプ用）６２にプログラムカウンタ値に対応付けられて格納される。

セレクタ６４は、ジャンプ処理中以外の場合には、ピンコントロールメモリ２２から読みだされたピンデータを外部（被試験デバイス１００）に出力する。一方、ジャンプ処理中の場合には、ピンコントロールメモリ（ジャンプ用）６２から読みだされたピンデータを外部（被試験デバイス１００）に出力する。

セレクタ制御回路６６は、セレクタ６４を制御する回路であり、ジャンプ開始信号Ｂに従ってピンコントロールメモリ（ジャンプ用）６２側に信号経路を切り替えて、ピンデータを外部に出力し、ジャンプ開始信号Ｃに従ってピンコントロールメモリ２２側に信号経路を切り替える。なお、ジャンプ開始信号Ｂに従ってピンコントロールメモリ（ジャンプ用）６２側に切り替えた後、さらにジャンプ開始信号Ｂが入力される場合には、ジャンプ終了信号Ｃが２回入力された場合にピンコントロールメモリ２２側に信号経路を切り替える。すなわち、入力されたジャンプ開始信号Ｂとジャンプ終了信号Ｃとが同じ回数の際にリセットして初期状態すなわち、ピンコントロールメモリ２２側に信号経路を切り替える。

プログラムカウンタ切替調整回路５５は、ジャンプ処理に基づいて使用するプログラムカウンタ５２とプログラムカウンタ（ジャンプ用）６０の切り替え等を制御する。

プログラムカウンタ（ジャンプ用）６０は、ジャンプ処理中のプログラムカウンタ（ＰＣ）値を基準クロックに同期して出力する。これに応答して、ピンコントロールメモリ（ジャンプ用）６２からピンデータが読みだされてセレクタ６４を介して外部に出力される。

ラベルＰＣ値スタック５６は、先入れ後出しのスタック（first in last out）で構成され、ラベル信号Ａに従ってプログラムカウンタ（ＰＣ）値を格納（ＰＵＳＨ）し、ジャンプ終了信号Ｃに従ってプログラムカウンタ（ＰＣ）値を出す（ＰＯＰ）。読み出しの場合には、直近にスタックされたプログラムカウンタ（ＰＣ）値が読みだされる。当該ラベルＰＣ値スタック５６は、ジャンプ先の飛び先アドレスとなるプログラムカウンタ（ＰＣ）値を格納する。

ジャンプＰＣ値スタック５８は、先入れ後出しのスタック（first in last out）で構成され、ジャンプ開始信号Ｂに従ってプログラムカウンタ（ＰＣ）値を格納（ＰＵＳＨ）し、ジャンプ終了信号Ｃに従ってプログラムカウンタ（ＰＣ）値を出す（ＰＯＰ）。読み出しの場合には、直近にスタックされたプログラムカウンタ（ＰＣ）値が読みだされる。当該ジャンプＰＣ値スタック５８は、ジャンプ処理するプログラムカウンタ（ＰＣ）値を格納する。スタックされたプログラムカウンタ（ＰＣ）値は、プログラムカウンタ（ジャンプ用）６０のプログラムカウンタ（ＰＣ）値と比較される。そして、一致した場合にラベルＰＣ値スタック５６に格納されたジャンプ先の飛び先アドレスとなるプログラムカウンタ（ＰＣ）値を読み出すために用いられる。

なお、本例においては、一例としてピンコントロールメモリ（ジャンプ用）にＰＣ値に対応付けられて格納されたピンデータが示されている。

図７は、本実施の形態に従う信号生成回路５４に入力されるループモード信号を説明する図である。

図７を参照して、ここでは、ループモード信号と信号生成回路５４から出力される信号の対応関係の一例が示されている。

具体的には、信号生成回路５４は、ループモード信号「０１」の入力を受けて、ラベル信号Ａを出力する。

信号生成回路５４は、ループモード信号「１０」の入力を受けて、ジャンプ開始信号Ｂを出力する。

信号生成回路５４は、ループモード信号「１１」の入力を受けて、ジャンプ終了信号Ｃを出力する。

ピンコントロールメモリ制御回路５０において、ループモード信号に基づく上記信号に応じてプログラムカウンタ（ＰＣ）値の調整が行われる。

図８は、本実施の形態に従うテストパターンの流れの概略を説明するシーケンス図である。

図８を参照して、ここでは、コントロール基板１４側の処理が示されている。
ＰＣスタート信号の入力に従いプログラムカウンタ３２のＰＣ値が出力される。本例においては、初期値は０とする。ＰＣ値「０」に従いインストラクションコード「Ｃ２Ｌ ３」が読みだされる。当該コードに従いコード解析回路３４は、ループレジスタ３５のＣ２レジスタに「３」を設定する。また、インストラクションメモリ（ジャンプ用）４０にＰＣ値に対応付けられてインストラクションコードが格納される。

そして、基準クロックに同期してプログラムカウンタ３２のＰＣ値がインクリメントされる。ＰＣ値「１」に従いインストラクションコード「ＪＳＴ２」が読みだされる。当該コードに従いコード解析回路３４は、出力制御回路４２に指示してラベル処理を指示するループモード信号「０１」を出力する。また、インストラクションメモリ（ジャンプ用）４０にＰＣ値に対応付けられてインストラクションコードが格納される。

次に、基準クロックに同期してプログラムカウンタ３２のＰＣ値がインクリメントされる。ＰＣ値「２」に従いインストラクションコード「Ｃ１Ｌ ３」が読みだされる。当該コードに従いコード解析回路３４は、ループレジスタ３５のＣ１レジスタに「３」を設定する。また、インストラクションメモリ（ジャンプ用）４０にＰＣ値に対応付けられてインストラクションコードが格納される。

次に、基準クロックに同期してプログラムカウンタ３２のＰＣ値がインクリメントされる。ＰＣ値「３」に従いインストラクションコード「ＪＳＴ１」が読みだされる。当該コードに従いコード解析回路３４は、出力制御回路４２に指示してラベル処理を指示するループモード信号「０１」を出力する。また、インストラクションメモリ（ジャンプ用）４０にＰＣ値に対応付けられてインストラクションコードが格納される。

次に、基準クロックに同期してプログラムカウンタ３２のＰＣ値がインクリメントされる。ＰＣ値「４」に従いインストラクションコード「Ｃ１Ｊ ―１」が読みだされる。当該コードに従いループレジスタ３５のＣ１レジスタの値を「３」から「２」にデクリメントする。Ｃ１レジスタの値は「０」でないためコード解析回路３４は、ジャンプ処理を実行する。具体的には、プログラムカウンタ３２に指示してプログラムカウンタ３２のカウントアップ動作を停止させる。また、コード解析回路３４は、プログラムカウンタ（ジャンプ用）３８に現在のＰＣ値−１の「３」を設定する。また、出力制御回路４２に指示してジャンプ開始を指示するループモード信号「１０」を出力する。これにより第１のジャンプ処理が実行される。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値が出力される。ＰＣ値「３」に従いインストラクションメモリ（ジャンプ用）４０からインストラクションコード「ＪＳＴ１」が読みだされる。本例においてコード解析回路３４は、ジャンプ先のＰＣ値に対応するインストラクションコードに従う処理を実行しない。すなわち、コード解析回路３４は、出力制御回路４２に指示してラベル処理を指示するループモード信号「０１」は出力しない。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「４」に従いインストラクションコード「Ｃ１Ｊ −１」が読みだされる。当該コードに従いＣ１レジスタの値を「２」から「１」にデクリメントする。Ｃ１レジスタの値は「０」でないためコード解析回路３４は、ジャンプ処理を実行する。コード解析回路３４は、プログラムカウンタ（ジャンプ用）３８に現在のＰＣ値−１の「３」を設定する。一方、本例において、コード解析回路３４は、ジャンプ処理中の同じジャンプ命令に対応するインストラクションコードに従う処理を実行しない。すなわち、コード解析回路３４は、出力制御回路４２に指示してジャンプ開始を指示するループモード信号「１０」は出力しない。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値が出力される。ＰＣ値「３」に従いインストラクションコード「ＪＳＴ１」が読みだされる。本例においてコード解析回路３４は、ジャンプ先のＰＣ値に対応するインストラクションコードに従う処理を実行しない。すなわち、コード解析回路３４は、出力制御回路４２に指示してラベル処理を指示するループモード信号「０１」は出力しない。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「４」に従いインストラクションコード「Ｃ１Ｊ −１」が読みだされる。当該コードに従いＣ１レジスタの値を「１」から「０」にデクリメントする。Ｃ１レジスタの値が「０」であるためジャンプ処理を終了する。具体的には、プログラムカウンタ３２に指示してプログラムカウンタ３２の動作を再開するとともに、プログラムカウンタ（ジャンプ用）３８の動作を停止させる。また、コード解析回路３４は、Ｃ１レジスタの値が「０」であるため出力制御回路４２に指示してジャンプ終了を指示するループモード信号「１１」を出力する。これにより第１のジャンプ処理が終了する。

次に、基準クロックに同期してプログラムカウンタ３２のＰＣ値がインクリメントされる。ＰＣ値「５」に従いインストラクションコード「ＮＯＰ」が読みだされる。当該コードは何も処理をせず、次の処理に進む。

次に、基準クロックに同期してプログラムカウンタ３２のＰＣ値がインクリメントされる。ＰＣ値「６」に従いインストラクションコード「Ｃ２Ｊ −５」が読みだされる。当該コードに従いＣ２レジスタの値を「３」から「２」にデクリメントする。Ｃ２レジスタの値は「０」でないためコード解析回路３４は、ジャンプ処理を実行する。具体的には、プログラムカウンタ３２に指示してプログラムカウンタ３２の動作を停止させる。また、コード解析回路３４は、プログラムカウンタ（ジャンプ用）３８に現在のＰＣ値−５の「１」を設定する。また、出力制御回路４２に指示してジャンプ開始を指示するループモード信号「１０」を出力する。これにより第２のジャンプ処理が実行される。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値が出力される。ＰＣ値「１」に従いインストラクションコード「ＪＳＴ２」が読みだされる。本例において、コード解析回路３４は、ジャンプ先のＰＣ値に対応するインストラクションコードに従う処理を実行しない。すなわち、コード解析回路３４は、出力制御回路４２に指示してラベル処理を指示するループモード信号「０１」は出力しない。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「２」に従いインストラクションコード「Ｃ１Ｌ ３」が読みだされる。当該コードに従いコード解析回路３４は、Ｃ１レジスタに「３」を設定する。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「３」に従いインストラクションコード「ＪＳＴ１」が読みだされる。当該コードに従いコード解析回路３４は、出力制御回路４２に指示してラベル処理を指示するループモード信号「０１」を出力する。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「４」に従いインストラクションコード「Ｃ１Ｊ ―１」が読みだされる。当該コードに従いループレジスタ３５のＣ１レジスタの値を「３」から「２」にデクリメントする。Ｃ１レジスタの値が「０」でないためコード解析回路３４は、ジャンプ処理を実行する。コード解析回路３４は、プログラムカウンタ（ジャンプ用）３８に現在のＰＣ値−１の「３」を設定する。また、出力制御回路４２に指示してジャンプ開始を指示するループモード信号「１０」を出力する。これにより第１のジャンプ処理が実行される。以降、Ｃ１レジスタが「０」となるまで上記で説明した第１のジャンプ処理が繰り返される。

そして、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「４」に従いインストラクションコード「Ｃ１Ｊ −１」が読みだされる。当該コードに従いコード解析回路３４は、Ｃ１レジスタの値をデクリメントし、「０」となった場合にジャンプ処理を終了する。具体的には、コード解析回路３４は、出力制御回路４２に指示してジャンプ終了を指示するループモード信号「１１」を出力する。これにより第１のジャンプ処理が終了する。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「５」に従いインストラクションコード「ＮＯＰ」が読みだされる。当該コードは何も処理をせず、次の処理に進む。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「６」に従いインストラクションコード「Ｃ２Ｊ −５」が読みだされる。当該コードに従いＣ２レジスタの値を「２」から「１」にデクリメントする。Ｃ２レジスタの値は「０」でないためコード解析回路３４は、ジャンプ処理を実行する。コード解析回路３４は、プログラムカウンタ（ジャンプ用）３８に現在のＰＣ値−５の「１」を設定する。上述したように、コード解析回路３４は、ジャンプ処理中の同じジャンプ命令に対応するインストラクションコードに従う処理を実行しない。すなわち、コード解析回路３４は、出力制御回路４２に指示してジャンプ開始を指示するループモード信号「１０」は出力しない。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値が出力される。ＰＣ値「１」に従いインストラクションコード「ＪＳＴ２」が読みだされる。本例において、コード解析回路３４は、ジャンプ先のＰＣ値に対応するインストラクションコードに従う処理を実行しない。すなわち、コード解析回路３４は、出力制御回路４２に指示してラベル処理を指示するループモード信号「０１」は出力しない。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値が出力される。ＰＣ値「２」に従いインストラクションコード「Ｃ１Ｌ ３」が読みだされる。当該コードに従いコード解析回路３４は、Ｃ１レジスタに「３」を設定する。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「３」に従いインストラクションコード「ＪＳＴ１」が読みだされる。当該コードに従いコード解析回路３４は、出力制御回路４２に指示してラベル処理を指示するループモード信号「０１」を出力する。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「４」に従いインストラクションコード「Ｃ１Ｊ ―１」が読みだされる。当該コードに従いループレジスタ３５のＣ１レジスタの値を「３」から「２」にデクリメントする。Ｃ１レジスタの値が「０」でないためコード解析回路３４は、ジャンプ処理を実行する。コード解析回路３４は、プログラムカウンタ（ジャンプ用）３８に現在のＰＣ値−１の「３」を設定する。また、出力制御回路４２に指示してジャンプ開始を指示するループモード信号「１０」を出力する。これにより第１のジャンプ処理が実行される。以降、Ｃ１レジスタが「０」となるまで上記で説明した第１のジャンプ処理が繰り返される。

そして、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「４」に従いインストラクションコード「Ｃ１Ｊ −１」が読みだされる。当該コードに従いコード解析回路３４は、Ｃ１レジスタの値をデクリメントし、「０」となった場合にジャンプ処理を終了する。具体的には、コード解析回路３４は、出力制御回路４２に指示してジャンプ終了を指示するループモード信号「１１」を出力する。これにより第１のジャンプ処理が終了する。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「５」に従いインストラクションコード「ＮＯＰ」が読みだされる。当該コードは何も処理をせず、次の処理に進む。

次に、基準クロックに同期してプログラムカウンタ（ジャンプ用）３８のＰＣ値がインクリメントされる。ＰＣ値「６」に従いインストラクションコード「Ｃ２Ｊ −５」が読みだされる。当該コードに従いＣ２レジスタの値を「１」から「０」にデクリメントする。Ｃ２レジスタの値が「０」であるためコード解析回路３４は、ジャンプ処理を終了する。具体的には、コード解析回路３４は、出力制御回路４２に指示してジャンプ終了を指示するループモード信号「１１」を出力する。これにより第２のジャンプ処理が終了する。

次に、基準クロックに同期してプログラムカウンタ３２のＰＣ値がインクリメントされる。ＰＣ値「７」に従いインストラクションコード「ＲＥＰ ２」が読みだされる。当該コードに従いコード解析回路３４は、プログラムカウンタ３２に指示して、同じＰＣ値を出力するように指示する。また、コード解析回路３４は、出力制御回路４２に指示してリピート処理を実行するようにリピート信号を出力する。

次に、基準クロックに同期してプログラムカウンタ３２のＰＣ値「７」が出力される。
次に、基準クロックに同期してプログラムカウンタ３２のＰＣ値がインクリメントされる。ＰＣ値が「８」に従いインストラクションコード「ＳＴＯＰ」が読みだされる。当該コードに従いテスト動作を終了する。

図９は、本実施の形態に従うインストラクションメモリ（ジャンプ用）４０の内部状態を説明する図である。

図９（Ａ）を参照して、プログラムカウンタ３２のＰＣ値に従ってインストラクションコードが格納される場合が示されている。

そして、ＰＣ値「４」に従い第１のジャンプ処理が実行される。その際、インストラクションメモリ１８にアクセスするのではなく、インストラクションメモリ（ジャンプ用）４０にアクセスしてインストラクションコードが読みだされる。Ｃ１レジスタの値が０になるまでジャンプ処理が繰り返される。

図９（Ｂ）を参照して、プログラムカウンタ３２のＰＣ値に従ってさらにインストラクションコードが格納される場合が示されている。

そして、ＰＣ値「６」に従い第２のジャンプ処理が実行される。その際、インストラクションメモリ１８にアクセスするのではなく、インストラクションメモリ（ジャンプ用）４０にアクセスしてインストラクションコードが読みだされる。Ｃ２レジスタの値が０になるまでジャンプ処理が繰り返される。なお、この場合、第２のジャンプ処理には、第１のジャンプ処理も含まれており、２重ループとなっている。

図９（Ｃ）を参照して、プログラムカウンタ３２のＰＣ値に従ってさらにインストラクションコードが格納される場合が示されている。

そして、ＰＣ値「８」に従いテスト動作が停止される。
本例においては、ジャンプ処理においては、プログラム制御回路３０内に設けられたインストラクションメモリ（ジャンプ用）４０にアクセスしてジャンプ処理に従うインストラクションコードを読み出すためインストラクションメモリ１８にアクセスするよりも高速に処理することが可能である。

図１０は、本実施の形態に従う基準クロックに応じて出力されるＰＣ値の値の変化を説明する図である。

図１０を参照して、時刻ｔ０において、基準クロック（ＣＬＫ）に同期してプログラムカウンタ３２のＰＣ値が「０」となる。次に、時刻ｔ１において、ＰＣ値が「１」となる。そして、これに応答してＰＣ値「１」に対応するインストラクションコードに基づいてラベル信号Ａを生成するためのループモード信号「０１」が出力される。また、時刻ｔ２において、ＰＣ値が「２」となる。また、時刻ｔ３において、ＰＣ値が「３」となる。これに応答してＰＣ値「３」に対応するインストラクションコードに基づいてラベル信号Ａを生成するためのループモード信号「０１」が出力される。時刻ｔ４において、ＰＣ値が「４」となる。これに応答してＰＣ値「４」に対応するインストラクションコードに基づいてジャンプ開始信号Ｂを生成するためのループモード信号「１０」が出力される。これにより第１のジャンプ処理が開始される。

時刻ｔ５において、プログラムカウンタ（ジャンプ用）３８が動作してＰＣ値「３」を出力する。図１０においては、プログラムカウンタ（ジャンプ用）３８のＰＣ値はＰＣｊとして示されている。そして、第１のジャンプ処理が上記したように繰り返される。

時刻ｔ８において、ＰＣ値「４」に対応するインストラクションコードに基づいてＣ１レジスタの値が更新されて「０」となる。これに応答してジャンプ終了信号Ｃを生成するためのループモード信号「１１」が出力される。すなわち、第１のジャンプ処理が終了する。

時刻ｔ９において、基準クロックに同期してプログラムカウンタ３２のＰＣ値が「５」となる。

時刻ｔ１０において、ＰＣ値「６」に対応するインストラクションコードに基づいてジャンプ開始信号Ｂを生成するためのループモード信号「１０」が出力される。これにより第２のジャンプ処理が開始される。

時刻ｔ１１において、プログラムカウンタ（ジャンプ用）３８が動作してＰＣ値「１」を出力する。

時刻ｔ１３において、ＰＣ値「３」に対応するインストラクションコードに基づいてラベル信号Ａを生成するためのループモード信号「０１」が出力される。

時刻ｔ１４において、ＰＣ値が「４」となる。これに応答してＰＣ値「４」に対応するインストラクションコードに基づいてジャンプ開始信号Ｂを生成するためのループモード信号「１０」が出力される。これにより第１のジャンプ処理が開始される。

時刻ｔ１５において、プログラムカウンタ（ジャンプ用）３８が動作してＰＣ値「３」を出力する。そして、第１のジャンプ処理が上記したように繰り返される。

時刻ｔ１８において、ＰＣ値「４」に対応するインストラクションコードに基づいてＣ１レジスタの値が更新されて「０」となる。これに応答してジャンプ終了信号Ｃを生成するためのループモード信号「１１」が出力される。すなわち、第１のジャンプ処理が終了する。なお、第２のジャンプ処理は継続中である。

時刻ｔ２３において、ＰＣ値が「３」となる。これに応答してＰＣ値「３」に対応するインストラクションコードに基づいてラベル信号Ａを生成するためのループモード信号「０１」が出力される。時刻ｔ２４において、ＰＣ値が「４」となる。これに応答してＰＣ値「４」に対応するインストラクションコードに基づいてジャンプ開始信号Ｂを生成するためのループモード信号「１０」が出力される。これにより第１のジャンプ処理が開始される。

時刻ｔ２５において、ＰＣ値「３」を出力する。そして、第１のジャンプ処理が上記したように繰り返される。

時刻ｔ２８において、ＰＣ値「４」に対応するインストラクションコードに基づいてＣ１レジスタの値が更新されて「０」となる。これに応答してジャンプ終了信号Ｃを生成するためのループモード信号「１１」が出力される。すなわち、第１のジャンプ処理が終了する。なお、第２のジャンプ処理は継続中である。

時刻ｔ３０において、ＰＣ値「６」に対応するインストラクションコードに基づいてＣ２レジスタの値が更新されて「０」となる。これに応答してジャンプ終了信号Ｃを生成するためのループモード信号「１１」が出力される。すなわち、第２のジャンプ処理が終了する。

時刻ｔ３１において、基準クロックに同期してプログラムカウンタ３２のＰＣ値が「７」となる。また、ＰＣ値「７」に対応するインストラクションコードに基づいてリピート信号が出力される。

時刻ｔ３２において、基準クロックに同期してプログラムカウンタ３２のＰＣ値が「７」となる。

時刻ｔ３３において、基準クロックに同期してプログラムカウンタ３２のＰＣ値が「８」となる。

そして、処理が終了される。
図１１は、本実施の形態に従うピンエレクトロニクス基板２０側のプログラムカウンタ値に従うピンデータについて説明する図（その１）である。

図１１を参照して、まず、コントロール基板１４側（単にコントロール側とも称する）のＰＣ値が「０」の場合、ピンエレクトロニクス基板２０側（単にピン側とも称する）のＰＣ値も「０」が出力される。これに応答してピンコントロールメモリ２２からＰＣ値「０」に応答してピンデータ「０」が出力される。コントロール基板１４側もピンエレクトロニクス基板２０側も基準クロックに同期してＰＣ値を出力する。

次に、コントロール側のＰＣ値が「１」の場合、ピン側のＰＣ値も「１」が出力される。これに応答してピンコントロールメモリ２２からＰＣ値「１」に応答してピンデータ「１」が出力される。また、インストラクションコードに基づいてコントロール側からラベル指示に対応するループモード信号「０１」が出力される。これに応答してラベル信号Ａが生成され、ラベルＰＣ値スタック５６にＰＣ値「１」が格納される（ＰＵＳＨ）。

次に、コントロール側のＰＣ値が「２」の場合、ピン側のＰＣ値も「２」が出力される。これに応答してピンコントロールメモリ２２からＰＣ値「２」に応答してピンデータ「０」が出力される。

次に、コントロール側のＰＣ値が「３」の場合、ピン側のＰＣ値も「３」が出力される。これに応答してピンコントロールメモリ２２からＰＣ値「３」に応答してピンデータ「１」が出力される。また、コントロール側からラベル処理を指示するループモード信号「０１」が出力される。これに応答してラベル信号Ａが生成され、ラベルＰＣ値スタック５６にＰＣ値「３」がさらに格納される（ＰＵＳＨ）。

次に、コントロール側のＰＣ値が「４」の場合、ピン側のＰＣ値も「４」が出力される。これに応答してピンコントロールメモリ２２からＰＣ値「４」に応答してピンデータ「０」が出力される。また、コントロール側からジャンプ開始を指示するループモード信号「１０」が出力される。これに応答してジャンプ開始信号Ｂが生成され、ジャンプＰＣ値スタック５８にＰＣ値「４」が格納される（ＰＵＳＨ）。そして、コントロール側およびピン側ともにジャンプ用のプログラムカウンタに切り替えられる。ピン側において、プログラムカウンタ切替調整回路５５は、ジャンプ開始信号Ｂに従ってプログラムカウンタ５２をプログラムカウンタ（ジャンプ用）６０に切り替えるとともに、ラベルＰＣ値スタック５６に格納されているＰＣ値（「３」）をプログラムカウンタ（ジャンプ用）６０に設定する。また、ジャンプ開始信号Ｂに従ってセレクタ制御回路６６は、セレクタ６４の出力をピンコントロールメモリ（ジャンプ用）６２に切り替える。

次に、コントロール側のＰＣ値が「３」の場合、ピン側のＰＣ値も「３」が出力される（プログラムカウンタ（ジャンプ用）６０に「３」が設定されているため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「３」に応答してピンデータ「１」が出力される。

次に、コントロール側のＰＣ値が「４」の場合、ピン側のＰＣ値も「４」が出力される（プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「４」に応答してピンデータ「０」が出力される。また、プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック５８に格納されているＰＣ値（「４」）を読み出し、プログラムカウンタ（ジャンプ用）６０のＰＣ値と比較する。比較結果に基づいて一致しているためプログラムカウンタ切替調整回路５５は、ラベルＰＣ値スタック５６に格納されているＰＣ値（「３」）をプログラムカウンタ（ジャンプ用）６０に設定する。

次に、コントロール側のＰＣ値が「３」の場合、ピン側のＰＣ値も「３」が出力される（プログラムカウンタ（ジャンプ用）６０に「３」が設定されているため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「３」に応答してピンデータ「１」が出力される。

次に、コントロール側のＰＣ値が「４」の場合、ピン側のＰＣ値も「４」が出力される（プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「４」に応答してピンデータ「０」が出力される。また、コントロール側からジャンプ終了を指示するループモード信号「１１」が出力される。これに応答してジャンプ終了信号Ｃが生成され、ラベルＰＣ値スタック５６からＰＣ値「３」が削除される（ＰＯＰ）。また、ジャンプＰＣ値スタック５８からＰＣ値「４」が削除される（ＰＯＰ）。プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック５８に何も格納されていないことを確認して、プログラムカウンタ（ジャンプ用）６０をプログラムカウンタ５２に切り替える。また、ジャンプ終了信号Ｃに従ってセレクタ制御回路６６は、セレクタ６４の出力をピンコントロールメモリ２２に切り替える（ジャンプ開始信号Ｂとジャンプ終了信号Ｃの入力回数はともに１回である）。

次に、コントロール側のＰＣ値が「５」の場合、ピン側のＰＣ値も「５」が出力される（プログラムカウンタ５２のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ２２からＰＣ値「５」に応答してピンデータ「１」が出力される。

図１２は、本実施の形態に従うピンエレクトロニクス基板２０側のプログラムカウンタ値に従うピンデータについて説明する図（その２）である。

図１２を参照して、次に、コントロール側のＰＣ値が「６」の場合、ピン側のＰＣ値も「６」が出力される。これに応答してピンコントロールメモリ２２からＰＣ値「６」に応答してピンデータ「０」が出力される。また、コントロール側からジャンプ開始を指示するループモード信号「１０」が出力される。これに応答してジャンプ開始信号Ｂが生成され、ジャンプＰＣ値スタック５８にＰＣ値「６」が格納される（ＰＵＳＨ）。そして、コントロール側およびピン側ともにジャンプ用のプログラムカウンタに切り替えられる。ピン側において、プログラムカウンタ切替調整回路５５は、ジャンプ開始信号Ｂに従ってプログラムカウンタ５２をプログラムカウンタ（ジャンプ用）６０に切り替えるとともに、ラベルＰＣ値スタック５６に格納されているＰＣ値（「１」）をプログラムカウンタ（ジャンプ用）６０に設定する。また、ジャンプ開始信号Ｂに従ってセレクタ制御回路６６は、セレクタ６４の出力をピンコントロールメモリ（ジャンプ用）６２に切り替える。

次に、コントロール側のＰＣ値が「１」の場合、ピン側のＰＣ値も「１」が出力される（プログラムカウンタ（ジャンプ用）６０に「１」が設定されているため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「１」に応答してピンデータ「１」が出力される。なお、ここで、上記したようにジャンプの飛び先アドレスのインストラクションコードがラベルの場合には、ラベル信号は生成されない。

次に、コントロール側のＰＣ値が「２」の場合、ピン側のＰＣ値も「２」が出力される（プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「２」に応答してピンデータ「０」が出力される。

次に、コントロール側のＰＣ値が「３」の場合、ピン側のＰＣ値も「３」が出力される（プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「３」に応答してピンデータ「１」が出力される。また、コントロール側からラベル指示に対応するループモード信号「０１」が出力される。これに応答してラベル信号Ａが生成され、ラベルＰＣ値スタック５６にＰＣ値「３」がさらに格納される。

次に、コントロール側のＰＣ値が「４」の場合、ピン側のＰＣ値も「４」が出力される（プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「４」に応答してピンデータ「０」が出力される。また、コントロール側からジャンプ開始を指示するループモード信号「１０」が出力される。これに応答してジャンプ開始信号Ｂが生成され、ジャンプＰＣ値スタック５８にＰＣ値「４」が格納される（ＰＵＳＨ）。プログラムカウンタ切替調整回路５５は、ジャンプ開始信号Ｂに応答してラベルＰＣ値スタック５６に格納されているＰＣ値（「３」）をプログラムカウンタ（ジャンプ用）６０に設定する。

次に、コントロール側のＰＣ値が「３」の場合、ピン側のＰＣ値も「３」が出力される（プログラムカウンタ（ジャンプ用）６０に「３」が設定されているため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「３」に応答してピンデータ「１」が出力される。

次に、コントロール側のＰＣ値が「４」の場合、ピン側のＰＣ値も「４」が出力される（プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「４」に応答してピンデータ「０」が出力される。また、プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック５８に格納されているＰＣ値（「４」）を読み出し、プログラムカウンタ（ジャンプ用）６０のＰＣ値と比較する。比較結果に基づいて一致しているためプログラムカウンタ切替調整回路５５は、ラベルＰＣ値スタック５６に格納されているＰＣ値（「３」）をプログラムカウンタ（ジャンプ用）６０に設定する。

次に、コントロール側のＰＣ値が「３」の場合、ピン側のＰＣ値も「３」が出力される（プログラムカウンタ（ジャンプ用）６０に「３」が設定されているため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「３」に応答してピンデータ「１」が出力される。

次に、コントロール側のＰＣ値が「４」の場合、ピン側のＰＣ値も「４」が出力される（プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「４」に応答してピンデータ「０」が出力される。また、コントロール側からジャンプ終了を指示するループモード信号「１１」が出力される。これに応答してジャンプ終了信号Ｃが生成され、ラベルＰＣ値スタック５６からＰＣ値「３」が削除される（ＰＯＰ）。また、ジャンプ終了信号Ｃに従ってジャンプＰＣ値スタック５８からＰＣ値「４」が削除される（ＰＯＰ）。そして、プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック５８にＰＣ値「６」が格納されているため、プログラムカウンタ（ジャンプ用）６０をプログラムカウンタ５２に切り替えずに継続する。ここで、セレクタ制御回路６６は、ジャンプ開始信号Ｂが２回入力されているためジャンプ終了信号Ｃが２回入力された場合にリセットして切り替える。この場合、ジャンプ終了信号Ｃは１回入力されているだけなので切り替えず、ピンコントロールメモリ（ジャンプ用）６２からのピンデータを出力する。

次に、コントロール側のＰＣ値が「５」の場合、ピン側のＰＣ値も「５」が出力される（プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「５」に応答してピンデータ「１」が出力される。

次に、コントロール側のＰＣ値が「６」の場合、ピン側のＰＣ値も「６」が出力される。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「６」に応答してピンデータ「０」が出力される。また、プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック５８に格納されているＰＣ値（「６」）を読み出し、プログラムカウンタ（ジャンプ用）６０のＰＣ値と比較する。比較結果に基づいて一致しているためプログラムカウンタ切替調整回路５５は、ラベルＰＣ値スタック５６に格納されているＰＣ値（「１」）をプログラムカウンタ（ジャンプ用）６０に設定する。

そして、再び、コントロール側のＰＣ値が「１」、ピン側のＰＣ値も「１」が出力される（プログラムカウンタ（ジャンプ用）６０に「１」が設定されているため）。以降の処理は、上記と同様の処理が繰り返される。

そして、再び、コントロール側のＰＣ値が「６」の場合、ピン側のＰＣ値も「６」が出力される。これに応答してピンコントロールメモリ（ジャンプ用）６２からＰＣ値「６」に応答してピンデータ「０」が出力される。また、コントロール側からジャンプ終了を指示するループモード信号「１１」が出力される。これに応答してジャンプ終了信号Ｃが生成され、ラベルＰＣ値スタック５６からＰＣ値「１」が削除される（ＰＯＰ）。また、ジャンプ終了信号Ｃに従ってジャンプＰＣ値スタック５８からＰＣ値「６」が削除される（ＰＯＰ）。そして、プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック５８に何も格納されていないことを確認し、プログラムカウンタ（ジャンプ用）６０をプログラムカウンタ５２に切り替える。ここで、セレクタ制御回路６６は、ジャンプ開始信号Ｂが２回入力され、そして、ジャンプ終了信号Ｃが２回入力されたためリセットして切り替える。すなわち、ピンコントロールメモリ２２からのピンデータを出力する。

次に、コントロール側のＰＣ値が「７」の場合、ピン側のＰＣ値も「７」が出力される（プログラムカウンタ５２のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ２２からＰＣ値「７」に応答してピンデータ「１」が出力される。また、コントロール側からリピート信号がピン側に出力される。そして、リピート信号がプログラムカウンタ５２に入力される。

次に、コントロール側のＰＣ値が「７」の場合、リピート信号に従ってピン側のＰＣ値も「７」が出力される。これに応答してピンコントロールメモリ２２からＰＣ値「７」に応答してピンデータ「１」が出力される。

次に、コントロール側のＰＣ値が「８」の場合、ピン側のＰＣ値も「８」が出力される（プログラムカウンタ５２のＰＣ値がインクリメントされるため）。これに応答してピンコントロールメモリ２２からＰＣ値「８」に応答してピンデータ「０」が出力される。

なお、本例においては、１つのピンエレクトロニクス基板のピンデータについて説明したが、他のピンエレクトロニクス基板についても同様の処理が実行される。

当該処理により、コントロール側のＰＣ値に同期してピン側のＰＣ値に対応するピンデータを出力することが可能である。

具体的には、プログラム制御回路３０から出力されるジャンプ処理を制御するためのループモード信号（２ビット）を用いてピン側のＰＣ値を調整（プログラムカウンタの設定）することにより実現している。すなわち、上記処理は、プログラム制御回路３０からピンコントロールメモリ制御回路５０に対するＰＣスタート信号、リピート信号、ループモード信号（２ビット）の４ビットの信号で実行されている。

したがって、一例としてピンエレクトロニクス基板が１６枚の場合、１６×４＝６４本の配線本数で所定のテストパターンに基づくテストを実行することが可能である。それゆえ、従来構成と比較して配線本数を大幅に削減しつつ多数個同時測定が可能となる。

図１３は、本実施の形態に従うピンコントロールメモリ（ジャンプ用）６２の内部状態を説明する図である。

図１３（Ａ）を参照して、プログラムカウンタ５２のＰＣ値に従ってピンデータが格納される場合が示されている。

そして、ＰＣ値「４」に従いジャンプ動作が実行される。その際、ピンコントロールメモリ２２にアクセスするのではなく、ピンコントロールメモリ（ジャンプ用）６２にアクセスしてピンデータが読みだされる。ジャンプ終了信号Ｃが入力されるまでジャンプ動作が実行される。

図１３（Ｂ）を参照して、プログラムカウンタ３２のＰＣ値に従ってさらにピンデータが格納される場合が示されている。

そして、ＰＣ値「６」に従いジャンプ動作が実行される。その際、ピンコントロールメモリ２２にアクセスするのではなく、ピンコントロールメモリ（ジャンプ用）６２にアクセスしてピンデータが読みだされる。ジャンプ終了信号Ｃが２回入力されるまでジャンプ動作が実行される。

図１３（Ｃ）を参照して、プログラムカウンタ３２のＰＣ値に従ってさらにピンデータが格納される場合が示されている。

そして、ＰＣ値「８」に従いテスト動作が停止される。
本例においては、ジャンプ動作時においては、ピンコントロールメモリ制御回路５０内に設けられたピンコントロールメモリ（ジャンプ用）６２にアクセスしてジャンプ動作に従うピンデータを読み出すためピンコントロールメモリ２２よりも高速に処理可能である。

次に、上記処理を実行するためのコード解析回路３４における制御フローについて説明する。

図１４は、本実施の形態に従うコード解析回路３４における処理について説明するフロー図である。

図１４を参照して、コード解析回路３４は、インストラクションコードの入力が有るかどうかを判断する（ステップＳ８）。当該インストラクションコードは、基準クロックに従いインストラクションメモリ１８から読み出されたものである。

ステップＳ８において、コード解析回路３４は、インストラクションコードの入力が有ると判断した場合（ステップＳ８においてＹＥＳ）には、次に入力されたインストラクションコードがレジスタ値設定命令（「Ｃ１Ｌ」あるいは「Ｃ２Ｌ」）かどうかを判断する（ステップＳ１０）。

ステップＳ１０において、レジスタ値設定命令であると判断した場合（ステップＳ１０においてＹＥＳ）には、レジスタ値を設定する（ステップＳ１２）。具体的には、レジスタ値設定命令に従ってループレジスタ３５のＣ１レジスタあるいはＣ２レジスタを設定する。

そして、ステップＳ８に戻る。
一方、ステップＳ１０において、レジスタ値設定命令で無いと判断した場合（ステップＳ１０においてＮＯ）には、ジャンプ命令（「Ｃ１Ｊ」あるいは「Ｃ２Ｊ」）かどうかを判断する（ステップＳ１６）。

ステップＳ１６において、ジャンプ命令であると判断した場合（ステップＳ１６においてＹＥＳ）には、プログラムカウンタ３２の停止を指示する（ステップＳ１８）。

そして、次に、ジャンプ制御を実行する（ステップＳ２０）。ジャンプ制御の詳細については後述する。

ジャンプ制御の終了後、プログラムカウンタ３２の再開を指示する（ステップＳ２１）。そして、ステップＳ８に戻る。

ステップＳ１６において、ジャンプ命令で無いと判断した場合（ステップＳ１６においてＮＯ）には、ラベル命令（「ＪＳＴ１」あるいは「ＪＳＴ２」）かどうかを判断する（ステップＳ２２）。

ステップＳ２２において、ラベル命令であると判断した場合（ステップＳ２２においてＹＥＳ）には、出力制御回路４２にラベル指示を出力する（ステップＳ２４）。出力制御回路４２は、当該指示に従いループモード信号「０１」をピンコントロールメモリ制御回路５０に出力する。

ステップＳ２２において、ラベル命令で無いと判断した場合（ステップＳ２２においてＮＯ）には、リピート命令かどうかを判断する（ステップＳ２６）。出力制御回路４２は、当該指示に従いリピート信号をピンコントロールメモリ制御回路５０に出力する。

ステップＳ２６において、リピート命令であると判断した場合（ステップＳ２６においてＹＥＳ）には、出力制御回路４２にリピート指示を出力する（ステップＳ２８）。ステップＳ２６において、リピート命令で無いと判断した場合（ステップＳ２６においてＮＯ）には、ステップＳ２８をスキップしてステップＳ８に戻る。

図１５は、本実施の形態に従うコード解析回路３４におけるジャンプ制御の処理について説明するフロー図である。

図１５を参照して、まず、コード解析回路３４は、ジャンプ開始を指示する（ステップＳ３０）。出力制御回路４２は、当該指示に従いループモード信号「１０」をピンコントロールメモリ制御回路５０に出力する。

次に、コード解析回路３４は、ループレジスタを更新する（ステップＳ３１）。具体的には、ループレジスタ（Ｃ１レジスタあるいはＣ２レジスタ）に設定されている値をデクリメントする。

次に、コード解析回路３４は、ループレジスタの値が０かどうかを判断する（ステップＳ３２）。

ステップＳ３２において、コード解析回路３４は、ループレジスタの値が０であると判断した場合（ステップＳ３２においてＹＥＳ）には、ジャンプ終了を指示する（ステップＳ４３）。出力制御回路４２は、当該指示に従いループモード信号「１１」をピンコントロールメモリ制御回路５０に出力する。

そして、処理を終了する（リターン）。すなわち、図１４のステップＳ２１に進む。
一方、ステップＳ３２において、コード解析回路３４は、ループレジスタの値が０で無いと判断した場合（ステップＳ３２においてＮＯ）には、プログラムカウンタ（ジャンプ用）３８の出力を設定する（ステップＳ３４）。具体的には、プログラムカウンタ（ジャンプ用）３８にジャンプ先のＰＣ値を設定する。

そして、次に、コード解析回路３４は、インストラクションコードの入力が有るかどうかを判断する（ステップＳ３８）。当該インストラクションコードは、基準クロックに従いインストラクションメモリ（ジャンプ用）４０から読み出されたものである。

ステップＳ３８において、コード解析回路３４は、インストラクションコードの入力が有ると判断した場合（ステップＳ３８においてＹＥＳ）には、次にレジスタ値設定命令（「Ｃ１Ｌ」あるいは「Ｃ２Ｌ」）かどうかを判断する（ステップＳ４０）。

ステップＳ４０において、コード解析回路３４は、レジスタ値設定命令であると判断した場合（ステップＳ４０においてＹＥＳ）には、レジスタ値を設定する（ステップＳ４２）。具体的には、レジスタ値設定命令に従ってループレジスタ３５のＣ１レジスタあるいはＣ２レジスタを設定する。

そして、ステップＳ３８に戻る。
一方、ステップＳ４０において、コード解析回路３４は、レジスタ値設定命令で無いと判断した場合（ステップＳ４０においてＮＯ）には、ジャンプ命令（「Ｃ１Ｊ」あるいは「Ｃ２Ｊ」）かどうかを判断する（ステップＳ４４）。

ステップＳ４４において、コード解析回路３４は、ジャンプ命令であると判断した場合（ステップＳ４４においてＹＥＳ）には、他のジャンプ命令（例えば「Ｃ２Ｊ」に従うジャンプ処理中に「Ｃ１Ｊ」のジャンプ命令が有る場合）であるかどうかを判断する（ステップＳ４６）。

ステップＳ４６において、コード解析回路３４は、他のジャンプ命令でないと判断した場合（ステップＳ４６においてＮＯ）には、ステップＳ３１に戻り、ジャンプ処理を繰り返す。

一方、コード解析回路３４は、他のジャンプ命令であると判断した場合（例えば「Ｃ２Ｊ」に従うジャンプ処理中に「Ｃ１Ｊ」のジャンプ命令が有る場合）（ステップＳ４６においてＹＥＳ）には、他のジャンプ制御を実行する（ステップＳ４８）。

具体的には、他のジャンプ制御に関して、図１５のフローが最初から実行される。そして、他のジャンプ制御（ステップＳ４８）が終了した後、ステップＳ３８に戻り、元のジャンプ制御が再開される。

ステップＳ４４において、コード解析回路３４は、ジャンプ命令で無いと判断した場合（ステップＳ４４においてＮＯ）には、ラベル命令（「ＪＳＴ１」あるいは「ＪＳＴ２」）かどうかを判断する（ステップＳ５０）。

ステップＳ５０において、コード解析回路３４は、ラベル命令であると判断した場合（ステップＳ５０においてＹＥＳ）には、ラベル命令は、ジャンプ先かどうかを判断する（ステップＳ５２）。すなわち、ジャンプ先のアドレスであるＰＣ値のインストラクションコードがラベル命令かどうかを判断する。

ステップＳ５２において、コード解析回路３４は、ジャンプ先であると判断した場合（ステップＳ５２においてＹＥＳ）には、ラベル命令に対する処理を実行することなくステップＳ３８に戻る。

一方、ステップＳ５２において、コード解析回路３４は、ジャンプ先で無いと判断した場合（ステップＳ５２においてＮＯ）には、ラベル指示を出力する（ステップＳ５４）。出力制御回路４２は、当該指示に従いループモード信号「０１」をピンコントロールメモリ制御回路５０に出力する。

ステップＳ５０において、コード解析回路３４は、ラベル命令で無いと判断した場合（ステップＳ５０においてＮＯ）には、リピート命令（「ＲＥＰ」）かどうかを判断する（ステップＳ５６）。

ステップＳ５６において、コード解析回路３４は、リピート命令であると判断した場合（ステップＳ５６においてＹＥＳ）には、リピート指示を出力する（ステップＳ６０）。出力制御回路４２は、当該指示に従いリピート信号をピンコントロールメモリ制御回路５０に出力する。

ステップＳ５６において、コード解析回路３４は、リピート命令で無いと判断した場合（ステップＳ５６においてＮＯ）には、ステップＳ６０をスキップしてステップＳ３８に戻る。

図１６は、本実施の形態に従うプログラムカウンタ切替調整回路５５における処理について説明するフロー図である。

図１６を参照して、プログラムカウンタ切替調整回路５５は、ジャンプ開始指示が有るかどうかを判断する（ステップＳ７０）。具体的には、ジャンプ開始信号Ｂの入力が有るかどうかを判断する。

ステップＳ７０において、プログラムカウンタ切替調整回路５５は、ジャンプ開始指示が有ると判断した場合（ステップＳ７０においてＹＥＳ）には、プログラムカウンタ５２の停止を指示する（ステップＳ７２）。

次に、ラベルＰＣ値スタック値を設定する（ステップＳ７４）。具体的には、プログラムカウンタ切替調整回路５５は、プログラムカウンタ（ジャンプ用）６０にラベルＰＣ値スタック５６に格納されている値を設定する。

当該処理によりジャンプするＰＣ値をプログラムカウンタ（ジャンプ用）６０に設定して指定したＰＣ値にジャンプすることが可能となる。

そして、ステップＳ７０に戻る。
ステップＳ７０において、プログラムカウンタ切替調整回路５５は、ジャンプ開始指示が無いと判断した場合（ステップＳ７０においてＮＯ）には、ジャンプ終了指示が有るかどうかを判断する（ステップＳ７６）。具体的には、ジャンプ終了信号Ｃの入力が有るかどうかを判断する。

ステップＳ７６において、プログラムカウンタ切替調整回路５５は、ジャンプ終了指示が有ると判断した場合（ステップＳ７６においてＹＥＳ）には、ジャンプＰＣ値スタック値が有るかどうかを判断する（ステップＳ７８）。

ステップＳ７８において、プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック値が有ると判断した場合（ステップＳ７８においてＹＥＳ）には、ステップＳ８０をスキップして、ステップＳ７０に戻る。

また、ステップＳ７８において、プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック値が無いと判断した場合（ステップＳ７８においてＮＯ）には、プログラムカウンタ５２の再開を指示する（ステップＳ８０）。

当該処理によりジャンプが終了した場合にプログラムカウンタ５２を再開するとともに、ジャンプ処理が２重ループ等の場合には、ステップＳ８０をスキップすることによりジャンプ処理を継続することが可能である。

そして、ステップＳ７０に戻る。
ステップＳ７６において、プログラムカウンタ切替調整回路５５は、ジャンプ終了指示が無いと判断した場合（ステップＳ７６においてＮＯ）には、プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされたかどうかを判断する（ステップＳ８２）。

ステップＳ８２において、プログラムカウンタ切替調整回路５５は、プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされていないと判断した場合（ステップＳ８２においてＮＯ）には、ステップＳ７０に戻る。

一方、ステップＳ８２において、プログラムカウンタ切替調整回路５５は、プログラムカウンタ（ジャンプ用）６０のＰＣ値がインクリメントされたと判断した場合（ステップＳ８２においてＹＥＳ）には、プログラムカウンタ（ジャンプ用）値と、ジャンプＰＣ値スタック値とを比較する（ステップＳ８４）。プログラムカウンタ切替調整回路５５は、ジャンプＰＣ値スタック５８に格納されている値とプログラムカウンタ（ジャンプ用）６０に格納されている値とを比較する。

そして、プログラムカウンタ切替調整回路５５は、比較結果が一致するかどうかを判断する（ステップＳ８６）。

ステップＳ８６において、比較結果が一致すると判断した場合（ステップＳ８６においてＹＥＳ）には、ラベルＰＣ値スタック値を設定する（ステップＳ８８）。具体的には、プログラムカウンタ切替調整回路５５は、プログラムカウンタ（ジャンプ用）６０にラベルＰＣ値スタック５６に格納されている値を設定する。

そして、ステップＳ７０に戻る。
一方、ステップＳ８６において、プログラムカウンタ切替調整回路５５は、一致しないと判断した場合（ステップＳ８６においてＮＯ）には、ステップＳ８８をスキップしてステップＳ７０に戻る。

当該処理により、ジャンプ終了信号が入力されるまでは、ラベルＰＣ値スタック５６に格納されている値と、ジャンプＰＣ値スタック５８に格納されている値とに基づいてジャンプ処理の一連のシーケンスを継続することが可能である。

（変形例）
図１７は、本実施の形態の変形例に従うプログラムカウンタ３２＃およびピンコントロールメモリ制御回路５０＃の構成を説明する図である。

図１７を参照して、プログラムカウンタ３２＃は、プログラムカウンタ３２＃と比較して、セレクタ３６、プログラムカウンタ（ジャンプ用）３８およびインストラクションメモリ（ジャンプ用）４０を設けない構成としたものである。そして、プログラムカウンタ３２をプログラムカウンタ３２＃として、コード解析回路３４をコード解析回路３４＃に置換した点が異なる。

本実施の形態の変形例に従うコード解析回路３４＃は、プログラムカウンタを切り替えずに、プログラムカウンタ３２＃にジャンプ先のＰＣ値の設定をする。その他の処理については上記した処理と同様であるのでその詳細な説明は繰り返さない。

ピンコントロールメモリ制御回路５０＃は、ピンコントロールメモリ制御回路５０と比較して、プログラムカウンタ（ジャンプ用）６０およびピンコントロールメモリ（ジャンプ用）６２を設けない構成としたものである。また、信号生成回路５４およびプログラムカウンタ切替調整回路５５の代わりにカウンタ制御回路７０を設けた点が異なる。また、セレクタ６４およびセレクタ制御回路６６の代わりに信号出力回路７２を設けた点が異なる。

具体的には、カウンタ制御回路７０は、信号生成回路５４と同様にループモード信号を受けて、ラベル信号Ａ、ジャンプ開始信号Ｂ、ジャンプ終了信号Ｃを出力する。また、カウンタ制御回路７０は、プログラムカウンタ切替調整回路５５と同様の機能を有し、プログラムカウンタを切り替えずに、プログラムカウンタ５２＃にジャンプ先のＰＣ値の調整（設定）をする。そして、当該ＰＣ値の値がピンコントロールメモリ２２から読みだされて、信号出力回路７２は、ピンコントロールメモリ２２から出力されたピンデータを外部に出力する。その他の処理については上記した処理と同様であるのでその詳細な説明は繰り返さない。

当該構成により、上記の実施の形態よりもさらに簡易な構成で所定のテストパターンに基づくテストを実行することが可能であり、配線本数を大幅に削減しつつ多数個同時測定が可能となる。

なお、上記の図３の所定のテストパターンは、２重ループのジャンプ処理を含むものについて説明したが、特にこれに限られずＮ重ループ（Ｎ：３以上）のジャンプ処理を含むものについても同様に適用可能である。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は、実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

２ テスタ端末、１０ テスト装置、１２ インターフェース基板、１４ コントロール基板、１６ 基準クロック分配回路、１８ インストラクションメモリ、２０ ピンエレクトロニクス基板、２２ ピンコントロールメモリ、３０ プログラム制御回路、３２，３２＃，５２，５２＃ プログラムカウンタ、３４，３４＃ コード解析回路、３５ ループレジスタ、３６，６４ セレクタ、４２ 出力制御回路、５０ ピンコントロールメモリ制御回路、５４ 信号生成回路、５５ プログラムカウンタ切替調整回路、５６ ラベルＰＣ値スタック、５８ ジャンプＰＣ値スタック、６６ セレクタ制御回路、７０ カウンタ制御回路、７２ 信号出力回路、１００ 被試験デバイス。

Claims (6)

1. チップをテストするテスト装置であって、
   チップに設けられたピン毎にピンデータをそれぞれ出力することが可能な複数のピンエレクトロニクス基板と、
   前記複数のピンエレクトロニクス基板に共通に設けられるコントロール基板とを備え、
   前記コントロール基板は、
   命令コードが格納された第１の命令コードメモリと、
   クロックに同期してカウントアップする第１のプログラムカウンタと、
   前記第１のプログラムカウンタのカウンタ値に従って前記第１の命令コードメモリから読みだされた命令コードを解析するコード解析回路と、
   前記コード解析回路で解析された命令コードに従って前記ピンエレクトロニクス基板を制御するための制御データを出力する制御データ出力制御回路とを含み、
   各前記ピンエレクトロニクス基板は、
   ピンデータが格納された第１のピンメモリと、
   前記クロックに同期してカウントアップする第２のプログラムカウンタと、
   前記制御データ出力制御回路からの制御データに基づいて前記第２のプログラムカウンタのカウンタ値を調整して前記カウンタ値に従う前記第１のピンメモリから読みだされたピンデータを出力するピンデータ出力制御回路とを含む、テスト装置。
2. 前記コントロール基板は、
   前記第１のプログラムカウンタのカウンタ値に従って読みだされた命令コードを対応付けて格納する第２の命令コードメモリと、
   前記コード解析回路による命令コードの解析に従いジャンプ命令に従って前記第１のプログラムカウンタと切り替えてクロックに同期してカウントアップする第３のプログラムカウンタとをさらに含み、
   前記コード解析回路は、ジャンプ中に前記第３のプログラムカウンタのカウンタ値に従って前記第２の命令コードメモリから読みだされた命令コードを解析する、請求項１記載のテスト装置。
3. 前記制御データ出力制御回路は、前記第２のプログラムカウンタの起動を指示するための起動信号と、前記命令コードに従って再度同じデータを出力するように指示するリピート信号と、ジャンプ処理を制御するループモード信号とを出力する、請求項２記載のテスト装置。
4. 前記ピンデータ出力制御回路は、
   前記第２のプログラムカウンタのカウンタ値に従って読みだされたピンデータを対応付けて格納する第２のピンメモリと、
   前記ループモード信号に従って前記第２のプログラムカウンタと切り替えてクロックに同期してカウントアップする第４のプログラムカウンタと、
   前記ループモード信号に従ってジャンプ中は前記第４のプログラムカウンタのカウンタ値に従って前記第２のピンメモリから読みだされたピンデータを出力し、前記ジャンプ中以外は前記第１のピンメモリから読みだされたピンデータを出力するピンデータ切り替え回路とを含む、請求項３記載のテスト装置。
5. 前記ループモード信号は、ジャンプの飛び先アドレスの登録を指示するためのラベルデータと、ジャンプの開始を指示するデータと、ジャンプの終了を指示するデータとを含む、請求項３または４記載のテスト装置。
6. 
   前記ピンデータ出力制御回路は、
   前記ラベルデータに従って前記第２のプログラムカウンタのカウンタ値を一時的に格納するスタックを含み、
   前記ジャンプの開始を指示するデータに従って前記第４のプログラムカウンタに前記スタックに格納されたカウンタ値が設定される、請求項５記載のテスト装置。

Images