JP2014103842A - 電源フィルタおよびそれを備えた電子回路 - Google Patents

Abstract

【課題】高周波ノイズを効率的に低減させる電源フィルタを提供する。
【解決手段】電源フィルタは、第１のフィルタ回路と第２のフィルタ回路とを電源電圧印加端子間に互いに並列に接続されるように備え、第１のフィルタ回路は、第２のフィルタ回路よりも通過利得の高い第１の帯域を低域側に含む低域通過特性を有し、第２のフィルタ回路は、直列に挿入された抵抗素子を備えて第１のフィルタ回路よりも通過利得の高い第２の帯域を高域側に含む高域通過特性を有している。
【選択図】図１

Description

本発明は、電源フィルタに関する。

スイッチング方式のＤＣ−ＤＣコンバータは、主として寄生インダクタの影響により、高電源電圧側（以後、「ハイサイド」と称する）および低電源電圧側（以後、「ローサイド」と称する）のパワーＭＯＳＦＥＴのターンオフ時に発生する高周波リンギングノイズが１００ＭＨｚ〜数百ＭＨｚの周波数帯域で発生し、不要輻射が問題になっている。

一般的に高周波ノイズを低減させる手法として、ＤＣ−ＤＣコンバータのゲートドライブ回路に直列抵抗を入れることで立ち上がりのタイミングを鈍化させ、リンギングを軽減させる対策手法が用いられている。

一方、この高周波ノイズを低減するために、例えばＤＣ−ＤＣコンバータの入力段において、大容量のバルクコンデンサとノイズ対策用の小容量コンデンサとを並列接続する手法も提案されている。この技術は、小容量コンデンサを付加することで、電源の駆動パルスの安定化を図りつつ、高周波ノイズを低減させるものである（例えば特許文献１を参照）。

特開２００６−２６２１２１号公報 特開２０１０−２４６０７５号公報 特開２００７−２８６９８号公報

しかしながら、前者の方法ではパワーＭＯＳＦＥＴの発熱およびゲートドライブの電力ロス増加により、電源効率が低下するという問題がある。また後者の方法では、小容量コンデンサによりある程度の高周波ノイズが吸収されるものの、ノイズの影響が大きい機器に対しては所望のレベルにまで高周波ノイズを低減することが困難である。

例えば、ノートＰＣは各負荷に対してＤＣ−ＤＣコンバータを必要とするため、各電源から発生する高周波ノイズを抑える必要がある。さらに機器の小型化等に伴い、回路基盤の小型化も望まれている。回路基盤を小型化するためには、一般的に、電源電圧の駆動周波数を上げることが有効である。しかし、駆動周波数を上げると高周波ノイズが大きくなり、機器の安定動作が困難になるという弊害が生じる。そのため電源電圧の駆動周波数を上げても安定動作を行えるように、高周波ノイズのさらなる低減手段が望まれている。近年ＥＭＩ工数の増加が課題となっており、その対策は急務となっている。

本発明は、高周波ノイズを効率的に低減させる電源フィルタおよびそれを備えた電子回路を提供するものである。

上記課題を解決するための第１の発明は、第１のフィルタ回路と第２のフィルタ回路とを電源電圧印加端子間に互いに並列に接続されるように備え、前記第１のフィルタ回路は、前記第２のフィルタ回路よりも通過利得の高い第１の帯域を低域側に含む低域通過特性を有し、前記第２のフィルタ回路は、直列に挿入された抵抗素子を備えて前記第１のフィルタ回路よりも通過利得の高い第２の帯域を高域側に含む高域通過特性を有していることを特徴とする電源フィルタである。

また、第２の発明は、第１の発明において、前記抵抗素子の抵抗値は０．１Ω以上であることを特徴とする。

また、第３の発明は、第２の発明において、前記抵抗素子の抵抗値は０．５Ω以上１Ω以下であることを特徴とする電源フィルタである。

また、第４の発明は、第１から第３までのいずれかの発明において、前記第１のフィルタ回路は第１のコンデンサからなり、前記第２のフィルタ回路は、直列に接続された、第２のコンデンサと前記抵抗素子とからなり、前記第１のコンデンサの容量値は前記第２のコンデンサの容量値よりも大きいことを特徴とする電源フィルタである。

また、第５の発明は、第４の発明において、前記第１のコンデンサの容量値は１０μＦから１００μＦまでの範囲内にあり、前記第２のコンデンサの容量値は０．０１μＦから０．１μＦまでの範囲内にあることを特徴とする電源フィルタである。

また、第６の発明は、第４または第５の発明において、前記第２のフィルタ回路は、前記第２のコンデンサとしての容量素子と、前記抵抗素子としての等価直列抵抗とを有するＥＳＲコンデンサであることを特徴とする電源フィルタである。

また、第７の発明は、第１から第６までのいずれかの発明の電源フィルタを備え、前記電源フィルタを通して入力される電源電圧をスイッチングする回路を備えていることを特徴とする電子回路である。

本発明によれば、第２のフィルタ回路には抵抗素子が直列に挿入されていることから、第２のコンデンサによって吸収される高周波ノイズの電流は、抵抗素子により大きく減衰する。それゆえ、高周波ノイズの電流ループによって発生する不要輻射を十分に抑制することができる。以上により、高周波ノイズを効率的に低減することのできる電源フィルタを提供することができる。

本発明の実施形態を示すものであり、電源フィルタを備えた第１のＤＣ−ＤＣコンバータの構成を示す回路図 図１の電源フィルタに用いられるコンデンサのインピーダンス周波数特性を説明するグラフ 本発明の実施形態を示すものであり、（ａ）はＤＣ−ＤＣコンバータの理想のスイッチング出力波形を示す図、（ｂ）は（ａ）のスイッチング波形から得られるコンバータ出力波形を示す図 本発明の実施形態を示すものであり、（ａ）は基板が有する回路寄生成分の影響を受ける場合のＤＣ−ＤＣコンバータのスイッチング出力波形を示す図、（ｂ）は（ａ）のスイッチング波形から得られるコンバータ出力波形を示す図 本発明の実施形態の比較例を示すものであり、（ａ）は基板および部品が有する回路寄生成分の影響を受ける場合のＤＣ−ＤＣコンバータのスイッチング出力波形を示す図、（ｂ）は（ａ）のスイッチング波形から得られるコンバータ出力波形を示す図 本発明の実施形態を示すものであり、ＤＣ−ＤＣコンバータの出力波形に発生するリンギングの発生度合いと当該出力波形の周波数スペクトルとの関係を示す図 本発明の実施形態を示すものであり、電源フィルタを備えた第２のＤＣ−ＤＣコンバータの構成を示す回路図

本発明の実施の形態について、図面を参照しながら説明する。

図１に本実施形態に係る電源フィルタを備えたＤＣ−ＤＣコンバータ１の構成を示す。

ＤＣ−ＤＣコンバータ１は降圧コンバータであり、電源フィルタ１０と電圧変換部２０とを備えている。

電源フィルタ１０は、第１のフィルタ回路１１と第２のフィルタ回路１２とを備えている。第１のフィルタ回路１１と第２のフィルタ回路１２とは、直流電源Ｅから引き出された２本の電源ラインに、電源電圧印加端子間に互いに並列となるように接続されている。

第１のフィルタ回路１１は第１のコンデンサ１１ａからなる。第１のコンデンサ１１ａは、例えば、アルミ電解コンデンサ、機能性高分子コンデンサ、セラミックコンデンサなどの、一般に大容量コンデンサに分類されるコンデンサからなる。

第２のフィルタ回路１２は、第２のコンデンサ１２ａと抵抗素子１２ｂとからなる。第２のコンデンサ１２ａと抵抗素子１２ｂとは、電源電圧印加端子間に直列に接続されている。第２のコンデンサ１２ａは、例えば、等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）の小さな積層コンデンサなどの、第１のコンデンサ１１ａよりも小容量のコンデンサからなる。また、例えば、第２のコンデンサ１２ａは、値が制御されて付加されたＥＳＲを有するＥＳＲコンデンサが有する、第１のコンデンサ１１ａよりも小容量の容量素子からなる。抵抗素子１２ｂは、例えばディスクリート抵抗素子や第２のコンデンサ１２ａと同一素子に集積されることで作り込まれた抵抗や、ＥＳＲコンデンサに作り込まれたＥＳＲからなる。ここでは、一例として、第２のフィルタ回路１２を、第２のコンデンサ１２ａとしての容量素子と、抵抗素子１２ｂとしてのＥＳＲとを有するＥＳＲコンデンサで構成する。当該ＥＳＲコンデンサは高ＥＳＲコンデンサとも呼称され、容量素子の電極や電極接続部の抵抗値が制御されて、容量素子に直列にＥＳＲが付加されたコンデンサである。

１００ＭＨｚ〜４００ＭＨｚといった典型的な周波数のノイズに対して、例えば、第１のコンデンサ１１ａの容量値を１０μＦから１００μＦまでの範囲内とし、第２のコンデンサ１２ａの容量値を０．０１μＦから０．１μＦまでの範囲内とする。また、ＥＳＲコンデンサのＥＳＲを含めた当該抵抗素子１２ｂの抵抗値は、第１のコンデンサ１１ａのＥＳＲに対して無視できない大きさを有し、後述するように例えば０．１Ω以上の値である。

電圧変換部２０は、スイッチング回路２１とローパスフィルタ２２とを備えている。

スイッチング回路２１は、ハイサイドのスイッチングを行うＭＯＳＦＥＴ２１ａと、ローサイドのスイッチングを行うＭＯＳＦＥＴ２１ｂとを備えている。ＭＯＳＦＥＴ２１ａのドレインにはハイサイドの電源電圧が供給され、ＭＯＳＦＥＴ２１ｂのソースにはローサイドの電源電圧（例えばＧＮＤ電位）が供給される。ＭＯＳＦＥＴ２１ａのソースとＭＯＳＦＥＴ２１ｂのドレインとは、端子Ｐで示すように互いに接続されている。ＭＯＳＦＥＴ２１ａ、２１ｂのゲートは例えばパルス幅変調制御され、ＭＯＳＦＥＴ２１ａとＭＯＳＦＥＴ２１ｂとは互いに相補的にＯＮ／ＯＦＦ動作を行う。

ローパスフィルタ２２は、コイル２２ａとコンデンサ２２ｂとからなるＬＣフィルタで構成されている。コイル２２ａは、端子Ｐとハイサイドの出力端子Ｏとの間に接続されている。コンデンサ２２ｂは、出力端子Ｏとローサイドの出力端子との間に接続されている。ローパスフィルタ２２は、端子Ｐに出力されたパルス電圧から直流成分をコンデンサ２２ｂの端子間電圧として取り出す。当該電圧は、降圧後の直流電圧として負荷Ｗに出力される。

次に、図２に、第１のフィルタ回路１１および第２のフィルタ回路１２に用いられるコンデンサのインピーダンス周波数特性を示す。

従来、大容量のバルクコンデンサと並列接続されるノイズ対策用の小容量コンデンサには、積層セラミックコンデンサなどのＥＳＲが小さなコンデンサが用いられる。バルクコンデンサのインピーダンス周波数特性は、例えば一点鎖線で示す特性γのように、ｋＨｚ帯の周波数成分に対しては低インピーダンス特性を示す。ＥＳＲが小さいコンデンサは、例えば破線で示す特性βのように、ＭＨｚ帯の周波数成分に対しては低インピーダンス特性を示す。小容量コンデンサにＥＳＲが小さなコンデンサを用いると、１００ＭＨｚ〜４００ＭＨｚといった典型的な周波数のノイズに対してもＥＳＲが０．１Ω未満程度の低い値を示すため、当該小容量コンデンサに流れる高域ノイズによる電流は比較的大きい。従って、小容量コンデンサを介した電流ループに起因する不要輻射が機器に悪影響を及ぼしてしまう。

そこで、第２のフィルタ回路１２にＥＳＲの高いＥＳＲコンデンサを用いると、ＥＳＲコンデンサのインピーダンス周波数特性は、例えば実線で示す特性αのように、広い周波数範囲で０．１Ω以上の高い値を維持する平坦に近い特性となる。従って、第１のフィルタ回路１１として特性γを有する第１のコンデンサ１１ａを用い、第２のフィルタ回路１２として特性αを有するＥＳＲコンデンサを用いることにより、電源フィルタ１０として次のような特性が得られる。すなわち、特性αと特性γとの交点の周波数をｆｘとすると、ｋＨｚ帯以下を中心とする周波数ｆｘよりも小さい周波数帯である第１の帯域Ｇ１において特性γの通過利得が特性αの通過利得よりも大きく、ＭＨｚ帯を中心とする周波数ｆｘよりも大きい周波数帯である第２の帯域Ｇ２において、特性αの通過利得が特性γの通過利得よりも大きい。

このように、第１のフィルタ回路１１は、第２のフィルタ回路１２よりも通過利得の高い第１の帯域Ｇ１を低域側に含む低域通過特性を有し、第２のフィルタ回路１２は、第１のフィルタ回路１１よりも通過利得の高い第２の帯域Ｇ２を高域側に含む高域通過特性を有する。そして、第２のフィルタ回路１２には抵抗素子１２ｂが直列に挿入されていることから、第２のコンデンサ１２ａによって吸収された高周波ノイズの電流は、抵抗素子１２ｂにより大きく減衰する。それゆえ、高周波ノイズの電流ループによって発生する不要輻射を十分に抑制することができる。電源フィルタ１０を備えたことで、電源ラインの高周波ノイズのみを重点的に低減することができる。以上により、高周波ノイズを効率的に低減することのできる電源フィルタを提供することができる。

なお、第１の帯域Ｇ１は周波数ｆｘよりも小さい周波数範囲の一部であってもよいし、第２の帯域Ｇ２は周波数ｆｘよりも大きい周波数範囲の一部であってもよい。従って、また、使用する第１の帯域Ｇ１と第２の帯域Ｇ２とを周波数ｆｘで隣接する帯域どうしとしなくてもよく、周波数ｆｘから離れたところに使用する第１の帯域Ｇ１や第２の帯域Ｇ２が生成されるようにしてもよい。すなわち、第１のフィルタ回路１１の通過利得が第２のフィルタ回路１２よりも高くなるような低域側の帯域と、第２のフィルタ回路１２の通過利得が第１のフィルタ回路１１よりも高くなるような高域側の帯域とは、それぞれ１つまたは複数生成することが可能であり、使用する第１の帯域Ｇ１と第２の帯域Ｇ２とがそれぞれ１つ以上含まれていればよい。このような通過利得の周波数特性は、吸収したいノイズ周波数に合わせて第１のフィルタ回路１１および第２のフィルタ回路１２のフィルタ定数を任意素子の組合せによって設定することにより、実現することができる。

また、第２のフィルタ回路１２に抵抗素子１２ｂをＥＳＲとするＥＳＲコンデンサを用いると、抵抗素子１２ｂを第２のコンデンサ１２ａと同時に作り込むことができ、抵抗素子１２ｂを第２のコンデンサ１２ａの後段に別途実装する必要がない。従って、部品点数を減らすことができる。

なお、特性α〜γのそれぞれは、（１）容量値や印加電圧などの回路条件、（２）回路のＲＬＣ寄生成分の大きさおよび分布、（３）周囲温度などの使用環境、などによって変化する。しかし、特性αのＥＳＲは製造時の設計に応じて任意に制御可能であるため、電源フィルタ１０を使用する所望の条件に合わせて第１の帯域Ｇ１および第２の帯域Ｇ２を設計することが可能である。また、前記低域側と前記高域側とを、およそ１ＭＨｚを境にして区分すると、第１のフィルタ回路１１および第２のフィルタ回路１２を汎用の素子で構成しやすく、かつ、第２のフィルタ回路１２によって通常のスイッチングノイズ周波数をほぼ全て高域側で処理するとともに、その他のノイズ周波数をほぼ全て低域側で処理することができる。

次に、図３〜図６を用いて、電源フィルタ１０のリンギング発生に与える効果を説明する。

図３は、電源電圧にノイズが混入しない場合の理想の電圧波形を示す。図３（ａ）は電圧変換部２０の端子Ｐにおけるスイッチング出力波形であり、図３（ｂ）は電圧変換部２０の出力端子Ｏにおける電圧波形である。縦軸および横軸の値は任意に設計可能であるので表記を省略してある。

図４は、電源フィルタ１０を備えていないＤＣ−ＤＣコンバータにおいて、基板が有する回路寄生成分の影響を受ける場合の電圧波形を示す。図４（ａ）は端子Ｐにおけるスイッチング出力波形である。パルス立ち上がり時にスパイク４１が発生しているとともに、サグ４２が発生している。図４（ｂ）は出力端子Ｏにおける電圧波形である。出力電圧の立ち上がり時にリンギング４３が発生している。

図５は、電源フィルタ１０を備えていないＤＣ−ＤＣコンバータにおいて、基板および部品が有する回路寄生成分の影響を受ける場合の電圧波形を示す。図５（ａ）は端子Ｐにおけるスイッチング出力波形である。パルス立ち上がり時に図４（ａ）よりも大きなスパイク５１が発生しているとともに、図４（ａ）よりも急勾配のサグ５２が発生している。図５（ｂ）は出力端子Ｏにおける電圧波形である。出力電圧の立ち上がり時に図４（ｂ）よりも振幅が大きく持続時間の長いリンギング５３が発生している。

図６は、ＤＣ−ＤＣコンバータの出力波形に発生するリンギングの発生度合いと当該出力波形の周波数スペクトルとの関係を示す。

Ａ１は図３（ｂ）の理想の出力電圧波形を、Ｂ１はＡ１の出力電圧波形の周波数スペクトルをそれぞれ示す。

Ａ２は、電源フィルタ１０において第２のフィルタ回路１２の代わりに０．００１Ω付近という０．１Ωよりも十分に小さいＥＳＲを有する小容量コンデンサを用いた場合のＤＣ−ＤＣコンバータの出力電圧波形、Ｂ２はＡ２の出力電圧波形の周波数スペクトルをそれぞれ示す。

Ａ３は、電源フィルタ１０において０．５ΩのＥＳＲを有するＥＳＲコンデンサを第２のフィルタ回路１２として用いた場合のＤＣ−ＤＣコンバータ１の出力電圧波形、Ｂ３はＡ３の出力電圧波形の周波数スペクトルをそれぞれ示す。

Ａ４は、電源フィルタ１０において１．０ΩのＥＳＲを有するＥＳＲコンデンサを第２のフィルタ回路１２として用いた場合のＤＣ−ＤＣコンバータ１の出力電圧波形、Ｂ４はＡ４の出力電圧波形の周波数スペクトルをそれぞれ示す。

Ｂ２において、特定の周波数ｆｐにおいて並列共振ピークが見られる。この周波数ｆｐは典型的には１００ＭＨｚ〜３００ＭＨｚの範囲内に存在する。これに対して、Ａ３およびＡ４ではリンギングの大きさおよび持続時間が十分に抑制されており、Ｂ３およびＢ４では、周波数ｆｐのピークは十分に減衰している。Ａ３とＡ４とではリンギングの程度に差は見られず、これらのＥＳＲ値の間のＥＳＲ値を有する電源フィルタ１についても同様であった。

このように、本実施形態の電源フィルタ１０によれば、入力側のコンデンサによってＤＣ−ＤＣコンバータ１のリンギングノイズを低周波と高周波とのノイズに分離し、電流ループにより不要輻射を発生させる高周波ノイズのみをＥＳＲコンデンサで吸収するので、効率を低下させることなく、リンギングノイズを低減させることが可能となる。また、ＤＣ−ＤＣコンバータにスイッチングトランジスタとして用いられるパワーＭＯＳＦＥＴの発熱、及びゲートドライブの電力ロスによる電源効率を低下させることなく、高周波リンギングノイズを低減させることが可能となり、開発早期での機器のノイズ対策が可能となる。

ＥＳＲコンデンサのＥＳＲを始めとする抵抗素子１２ｂの抵抗値は、０．１Ω〜１Ωの範囲内に設定すると高域ノイズを良好に減衰することができ、特に０．５Ω〜１Ωの範囲内に設定すると高域ノイズを特に良好に除去することができる。

また、１００ＭＨｚ〜４００ＭＨｚといった典型的な周波数のノイズに対しては、前述したように、第１のコンデンサ１１ａおよび第２のコンデンサ１２ａの容量値を例示したが、スイッチングノイズ周波数が４００ＭＨｚを超えるような回路構成について、これらの容量値を変更したとしても、図２に示されているようにＥＳＲコンデンサのインピーダンス周波数特性が少なくとも１０００ＭＨｚ付近までは平坦に近いことから、高周波ノイズ減衰効果を維持するための必要な設計変更は少なくて済む。このように、電源フィルタ１０の構成は広帯域のスイッチング周波数に対して汎用的な効果を得ることのできる構成である。スイッチングノイズ周波数が４００ＭＨｚを超えるような回路構成においては、スイッチングで生じるパルス間隔が非常に狭いためにパルス立ち上がりをより急峻にする必要の生じる場合が有り得るが、パルスの急峻な立ち上がりは回路中のＬ・di／dt効果などでリンギングを増大させる要因となるため、電源フィルタ１０の基本構成を変更しないで済むことは設計および製造を容易にする。

次に、図７に、本実施形態に係る電源フィルタを備えた他のＤＣ−ＤＣコンバータ２の構成を示す。図１のＤＣ−ＤＣコンバータ１と同等の機能を有する部材には同じ符号を付し、その説明を省略する。

ＤＣ−ＤＣコンバータ２は、昇圧コンバータであり、電源フィルタ１０と電圧変換部３０とを備えている。

電圧変換部３０は、ＭＯＳＦＥＴ３１、コイル３２、ダイオード３３、およびコンデンサ３４を備えている。コイル３２の一端は電源ラインのハイサイドに接続されており、他端はダイオード３３のアノードに接続されている。ＭＯＳＦＥＴ３１のドレインはコイル３２とダイオード３３との接続点に接続されており、ソースは電源ラインのローサイド（例えばＧＮＤ）に接続されている。コンデンサ３４の一方の端子はダイオード３３のカソードに接続されており、電圧変換部３０の出力端子Ｏを構成している。コンデンサ３４の他方の端子は電源ラインのローサイドに接続されている。

直流電源Ｅから供給されて電源フィルタ１０によりノイズ除去された電圧が電圧変換部３０に入力される。ＭＯＳＦＥＴ３１がＯＦＦの状態でコイル３２からダイオード３３を通してコンデンサ３４に初期充電が行われる。次いでＭＯＳＦＥＴ３１がＯＮ期間となりコイル３２を流れる電流はＭＯＳＦＥＴ３１側に流れ、続くＭＯＳＦＥＴ３１のＯＦＦの期間にコイル３２の逆起電力が電源電圧に加算されてダイオード３３を介してコンデンサ３４に流れ込み昇圧が行われる。以後、コンデンサ３４の端子間電圧がダイオード３３のアノード側よりも大きい限りダイオード３３はＯＦＦ状態となる。コンデンサ３４の端子間電圧が低下すると、ＭＯＳＦＥＴ３１の通電率が制御されてダイオード３３の順方向に不足電荷が供給されることにより調整された昇圧電圧が、出力端子Ｏから負荷Ｗに出力される。

ＤＣ−ＤＣコンバータ２においても、電源フィルタ１０によって、ＤＣ−ＤＣコンバータ１について説明したのと同様の効果が得られる。

また、電源フィルタ１０は、直流電源の入力をスイッチングする回路を備える電子回路であれば、同様の効果を得ることができるものである。このような電子回路として、ＤＣ−ＤＣコンバータ以外に例えば、インバータや、整流後の電源電圧を使用する構成を備えるＡＣ−ＤＣコンバータなどが挙げられる。

本発明は、例えば、電圧コンバータやインバータなどの直流電圧を入力としてスイッチングを行う回路に適用可能である。

１、２ ＤＣ−ＤＣコンバータ
１０ 電源フィルタ
１１ 第１のフィルタ回路
１１ａ 第１のコンデンサ
１２ 第２のフィルタ回路
１２ａ 第２のコンデンサ
１２ｂ 抵抗素子
２１ スイッチング回路
２０ 電圧変換部
３０ 電圧変換部
Ｅ 直流電源
Ｇ１ 第１の帯域
Ｇ２ 第２の帯域
Ｗ 負荷

Claims (7)

1. 第１のフィルタ回路と第２のフィルタ回路とを電源電圧印加端子間に互いに並列に接続されるように備え、
   前記第１のフィルタ回路は、前記第２のフィルタ回路よりも通過利得の高い第１の帯域を低域側に含む低域通過特性を有し、
   前記第２のフィルタ回路は、直列に挿入された抵抗素子を備えて前記第１のフィルタ回路よりも通過利得の高い第２の帯域を高域側に含む高域通過特性を有していることを特徴とする電源フィルタ。
2. 前記抵抗素子の抵抗値は０．１Ω以上であることを特徴とする請求項１に記載の電源フィルタ。
3. 前記抵抗素子の抵抗値は０．５Ω以上１Ω以下であることを特徴とする請求項２に記載の電源フィルタ。
4. 前記第１のフィルタ回路は第１のコンデンサからなり、
   前記第２のフィルタ回路は、直列に接続された、第２のコンデンサと前記抵抗素子とからなり、
   前記第１のコンデンサの容量値は前記第２のコンデンサの容量値よりも大きいことを特徴とする請求項１から３までのいずれか１項に記載の電源フィルタ。
5. 前記第１のコンデンサの容量値は１０μＦから１００μＦまでの範囲内にあり、前記第２のコンデンサの容量値は０．０１μＦから０．１μＦまでの範囲内にあることを特徴とする請求項４に記載の電源フィルタ。
6. 前記第２のフィルタ回路は、前記第２のコンデンサとしての容量素子と、前記抵抗素子としての等価直列抵抗とを有するＥＳＲコンデンサであることを特徴とする請求項４または５に記載の電源フィルタ。
7. 請求項１から６までのいずれか１項に記載の電源フィルタを備え、前記電源フィルタを通して入力される電源電圧をスイッチングする回路を備えていることを特徴とする電子回路。

Images