JP2014093363A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014093363A JP2014093363A JP2012241926A JP2012241926A JP2014093363A JP 2014093363 A JP2014093363 A JP 2014093363A JP 2012241926 A JP2012241926 A JP 2012241926A JP 2012241926 A JP2012241926 A JP 2012241926A JP 2014093363 A JP2014093363 A JP 2014093363A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- polishing
- epitaxial layer
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【解決手段】活性化アニール処理により、荒れた炭化珪素エピタキシャル層11の上面11a及び不純物拡散領域18の上面18aを覆うシリコン酸化膜21を形成し、その後、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い研磨液を用いて、CMP法により、第1の研磨レートでシリコン酸化膜21を除去すると共に、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aを第1の研磨レートよりも低い第2の研磨レートで平滑化させる。
【選択図】図5A
Description
このため、炭化珪素(SiC)よりなる基板(以下、「炭化珪素基板」という)を用いて、パワーデバイス、高周波デバイス、及び高温動作デバイス等の炭化珪素デバイスを形成する研究が行なわれている。
このため、上記活性化アニール処理を行うと、エピタキシャル成長層の上面、及び不純物拡散領域の上面の近傍に位置するSi原子が昇華するため、エピタキシャル成長層の上面、及び不純物拡散領域の上面にステップバンチングによる表面荒れが発生してしまう。
特許文献1には、炭化珪素結晶板の表面層に、マスクを用いて不純物を選択的にドープし、マスクを除去した後、表面層上に保護膜(ダイヤモンドライクカーボンまたは有機膜)を堆積させ、次いで、アニール処理(活性化アニール処理)を行い、その後、該保護膜を除去することで、表面層の上面を平滑化させる炭化珪素半導体装置の製造方法が開示されている。
また、カーボン膜の成膜、及びカーボン膜の除去に多くの時間を要するため、生産性を向上できないという問題があった。なお、アニール装置のクリーニングを頻繁に実施することも生産性を低下させる要因の1つであった。
(1) イオン注入法により、炭化珪素基板の表面に形成された炭化珪素エピタキシャル層に、不純物をドープする工程と、前記炭化珪素基板を活性化アニール処理により、前記不純物を活性化させることで、前記炭化珪素エピタキシャル層に、活性化された前記不純物よりなる不純物拡散領域を形成する工程と、前記炭化珪素エピタキシャル層の上面、及び前記不純物拡散領域の上面を覆うシリコン酸化膜を形成する工程と、前記シリコン酸化膜に対する前記炭化珪素エピタキシャル層の選択比が高い研磨液を用いて、CMP法により、第1の研磨レートで前記シリコン酸化膜を除去すると共に、前記炭化珪素エピタキシャル層の上面、及び前記不純物拡散領域の上面を前記第1の研磨レートよりも低い第2の研磨レートで平滑化させる研磨工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
なお、本発明において、「シリコン酸化膜に対する炭化珪素エピタキシャル層の選択比が高い」とは、シリコン酸化膜の第1の研磨レートが炭化珪素の第2の研磨レートよりも大きいことを言う。
(2) 前記シリコン酸化膜を形成する工程では、CVD法により、該シリコン酸化膜を形成することを特徴とする前項(1)記載の炭化珪素半導体装置の製造方法。
(3) 前記シリコン酸化膜を形成する工程では、厚さが1.0μm以上となるように、前記シリコン酸化膜を形成することを特徴とする前項(1)または(2)記載の炭化珪素半導体装置の製造方法。
(4) 前記研磨液に含まれる研磨剤が凝集してなる二次粒子の平均粒子径が0.5μm以下であることを特徴とする前項(1)ないし(3)のうち、いずれか1項記載の炭化珪素半導体装置の製造方法。
(5) 前記研磨工程では、前記シリコン酸化膜に対する前記炭化珪素エピタキシャル層の選択比が100以上の研磨液を用いることを特徴とする前項(1)ないし(4)のうち、いずれか1項記載の炭化珪素半導体装置の製造方法。
これにより、アニール装置のクリーニングの頻度を低減した上で、活性化アニールにより、荒れた炭化珪素エピタキシャル層の上面及び不純物拡散領域の上面を平滑な面にすることができる。
これにより、回転する研磨布とシリコン酸化膜とが接触する研磨の初期に、シリコン酸化膜に形成されるスクラッチが炭化珪素エピタキシャル層及び不純物拡散領域に到達することを抑制できる。
言い換えれば、炭化珪素エピタキシャル層及び不純物拡散領域にスクラッチが発生することを抑制できる。
図1〜図8は、本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図である。具体的には、図1は、炭化珪素基板の表面に形成された炭化珪素エピタキシャル層に、不純物をドープして不純物注入領域を形成する工程を説明するための断面図である。図2は、図1に示すレジストマスクを除去する工程を説明するための断面図である。
図3Aは、活性化アニール処理により、不純物拡散領域を形成する工程を説明するための断面図である。図3Bは、図3Aに示す領域Bで囲まれた不純物拡散領域の上面付近を拡大した断面図である。図3Cは、図3Aに示す領域Cで囲まれた炭化珪素エピタキシャル層の上面付近を拡大した断面図である。
図5Aは、研磨工程の初期段階を説明するための断面図である。図5Bは、図5Aに示す領域Bで囲まれた不純物拡散領域、シリコン酸化膜、及び研磨布を拡大した断面図である。図5Cは、図5Aに示す領域Cで囲まれた不純物拡散領域、シリコン酸化膜、及び研磨布を拡大した断面図である。
図7Aは、研磨工程のうち、不純物拡散領域の上面、及び炭化珪素エピタキシャル層の上面を平滑化する段階を説明するための断面図である。図7Bは、図7Aに示す領域Bで囲まれた不純物拡散領域と研磨布との界面を拡大した断面図である。図7Cは、図7Aに示す領域Cで囲まれた炭化珪素エピタキシャル層と研磨布との界面を拡大した断面図である。
図8は、図7Aに示す研磨ヘッドから取り外した炭化珪素基板を上下反転させた断面図である。図9は、本発明の実施の形態で使用するCMP装置の主要部の概略構成を示す側面図である。
始めに、図1に示す工程では、炭化珪素基板11(例えば、n+型の炭化珪素ウェハ)を準備し、その後、周知の手法により、炭化珪素基板11の表面11aに炭化珪素エピタキシャル層13(例えば、n型の炭化珪素エピタキシャル成長層)を形成する。
炭化珪素エピタキシャル層13の上面13aの表面粗さ(Rq)は、例えば、1nm以下の平滑な面であることが好ましい。
このとき、開口部14Aは、炭化珪素エピタキシャル層13の上面13aのうち、不純物拡散領域18(図3A参照)が形成される領域である拡散領域形成用領域Aを露出するように形成する。
具体的には、炭化珪素エピタキシャル層13がn型の炭化珪素エピタキシャル成長層である場合、拡散領域形成用領域Aにアルミニウムイオンを6種類の加速電圧(例えば、240kV、150kV、95kV、55kV、27kV、10kV)を用いて、多段で注入することで、不純物注入領域16を形成する。
このとき、注入されたAl濃度は、例えば、2×1019cm−3とすることができる。
また、不純物注入領域16の上面は、炭化珪素エピタキシャル層13の上面13aと一致している。
この段階では、炭化珪素エピタキシャル層13の上面13a、及び不純物注入領域16の上面は、平滑な面であり、荒れていない。この段階において、炭化珪素エピタキシャル層13の上面13a、及び不純物注入領域16の上面の表面粗さ(Rq)は、例えば、1nm以下にすることができる。
具体的には、上記活性化アニールは、減圧方式の加熱炉内に図2に示す構造体を収容させ、その後、該加熱炉内の圧力を1×10−2Pa以下に減圧した雰囲気で、電子線を加熱することで行う。
この段階における炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aの粗さ(Rq)は、例えば、1.5〜2nm程度である。
炭化珪素基板11の加熱温度が1600℃未満の温度の場合、注入した不純物の活性化が不十分となってしまう。
また、炭化珪素基板11の加熱温度が2000℃を超える温度の場合、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aが大きく荒れるため好ましくない。
炭化珪素基板11の加熱時間が1分未満であると、不純物の活性化が不十分となるため好ましくない。また、加熱時間が15分を超えると、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aの荒れ(表面荒れ)が大きくなるため好ましくない。
これにより、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに形成された微細な凹凸がシリコン酸化膜21で覆われると共に、構造体22が形成される。
シリコン酸化膜21は、後述する研磨工程において、完全に除去される膜である。
よって、CMP法により、シリコン酸化膜21を除去する際、シリコン酸化膜21の一部として炭化珪素エピタキシャル層13及び不純物拡散領域18が除去されることがない。
つまり、CVD法を用いて、シリコン酸化膜21を形成することで、炭化珪素エピタキシャル層13の深さ、及び不純物拡散領域18の深さが浅くなることを抑制できる。
このように、シリコン酸化膜21の厚さを1.0μm以上とすることにより、回転する研磨布とシリコン酸化膜21の上面21aとが接触して研磨が開始される段階)に発生しやすいスクラッチ37(図5B及び図5C参照)が炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに到達することを抑制できる。
また、シリコン窒化膜(SiN膜)は、厚く成膜すると割れが発生しやすくなる。このように、割れが発生すると炭化珪素基板11の面内におけるシリコン窒化膜(SiN膜)の研磨レートのばらつきが大きくなるため、好ましくない。
なお、図9では、CMP装置の一例として、バッチ式のCMP装置25を図示する。
第1の回転軸26の上端は、研磨テーブル28と一体とされている。第1の回転軸26は、図示していない駆動装置により所定の方向(図9に示す方向)に回転させられた際、研磨テーブル28を該所定の方向に回転させる。
研磨布29は、円形とされており、研磨布貼付面28aに貼り付けられている。研磨布29としては、例えば、不織布を用いることができる。該不織布としては、例えば、NITTA HAAS社製のSUBA系パッド(具体的には、SUBA400、SUBA600、SUBA800等)を用いることができる。
本実施の形態において、「シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い」とは、シリコン酸化膜21の第1の研磨レートが炭化珪素エピタキシャル層13の第2の研磨レートよりも大きいことを言う。
これにより、炭化珪素エピタキシャル層13の深さ、及び不純物拡散領域18の深さが所望の深さから浅くなることを抑制できる。
また、公知のトルク式終点検知装置に替えて、公知の光学式終点装置を用いた場合においても研磨の終点検知を自動で行うことができる。
このように、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が100以上の研磨液32を用いることで、炭化珪素エピタキシャル層13の研磨量を極力少なくすることが可能となるので、良好な特性を有した素子(例えば、ショットキーダイオード等)を形成することができる。
このように、厚さが1.0μm以上とされたシリコン酸化膜21を形成し、その後、研磨剤の二次粒子の平均粒子径が0.5μm以下とされた研磨液32を用いてシリコン酸化膜21の研磨を行うことにより、研磨剤に起因する研磨初期段階(回転する研磨布29とシリコン酸化膜21の上面21aとが接触して研磨が開始される段階)に発生しやすいスクラッチ37(図5B及び図5C参照)が炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに到達することを抑制できる。
なお、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比を高くするためには、KOHとH2O2との配合を調整するとよい。
研磨ヘッド35は、第2の回転軸33が回転させられた際、第2の回転軸33と同じ方向に回転する。
次いで、研磨ヘッド35を下方に移動させることで、シリコン酸化膜21の上面21aと研磨布29とを接触させ、その後、研磨ヘッド35を所定の回転数で回転させることで、第1の研磨レート(高研磨レート)でシリコン酸化膜21の研磨を開始する。
つまり、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに、研磨初期に発生するスクラッチ37が形成されることを抑制できる。
これにより、図5B及び図5Cに示すシリコン酸化膜21のうち、スクラッチ37が形成された部分が除去され、研磨布29の表面29aが、微細な凹凸を有した炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aに到達する(図6B及び図6Cに示す状態)。
なお、本実施の形態の図5〜図7に示す工程が、研磨工程に相当する工程である。
これにより、アニール装置のクリーニングの頻度を低減した上で、活性化アニールに起因する炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを平滑化させることができる。
次いで、図7Aに示す研磨ヘッド35を回転させながら、純水を用いて、研磨ヘッド35、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aを洗浄する。
これにより、研磨液による汚れが洗浄され、本実施の形態の炭化珪素半導体装置10が製造される。
なお、実際には、図8に示す炭化珪素半導体装置10に、周知の手法により、ショットキーダイオード等を形成する。
これにより、アニール装置のクリーニングの頻度を低減した上で、活性化アニールに起因する炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを平滑な面にすることができる。
これにより、回転する研磨布29とシリコン酸化膜21とが接触する研磨の初期に、シリコン酸化膜21に形成されるスクラッチ37が炭化珪素エピタキシャル層13及び不純物拡散領域18に到達することを抑制できる。言い換えれば、炭化珪素エピタキシャル層13及び不純物拡散領域18にスクラッチが発生することを抑制できる。
これにより、炭化珪素エピタキシャル層13の深さ、及び不純物拡散領域18の深さが所望の深さから浅くなることを抑制できる。
Claims (5)
- イオン注入法により、炭化珪素基板の表面に形成された炭化珪素エピタキシャル層に、不純物をドープする工程と、
前記炭化珪素基板を活性化アニール処理により、前記不純物を活性化させることで、
前記炭化珪素エピタキシャル層に、活性化された前記不純物よりなる不純物拡散領域を形成する工程と、
前記炭化珪素エピタキシャル層の上面、及び前記不純物拡散領域の上面を覆うシリコン酸化膜を形成する工程と、
前記シリコン酸化膜に対する前記炭化珪素エピタキシャル層の選択比が高い研磨液を用いて、CMP法により、第1の研磨レートで前記シリコン酸化膜を除去すると共に、前記炭化珪素エピタキシャル層の上面、及び前記不純物拡散領域の上面を前記第1の研磨レートよりも低い第2の研磨レートで平滑化させる研磨工程と、
を有することを特徴とする炭化珪素半導体装置の製造方法。 - 前記シリコン酸化膜を形成する工程では、CVD法により、該シリコン酸化膜を形成することを特徴とする請求項1記載の炭化珪素半導体装置の製造方法。
- 前記シリコン酸化膜を形成する工程では、厚さが1.0μm以上となるように、前記シリコン酸化膜を形成することを特徴とする請求項1または2記載の炭化珪素半導体装置の製造方法。
- 前記研磨液に含まれる研磨剤が凝集してなる二次粒子の平均粒子径が0.5μm以下であることを特徴とする請求項1ないし3のうち、いずれか1項記載の炭化珪素半導体装置の製造方法。
- 前記研磨工程では、前記シリコン酸化膜に対する前記炭化珪素エピタキシャル層の選択比が100以上の研磨液を用いることを特徴とする請求項1ないし4のうち、いずれか1項記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012241926A JP5990444B2 (ja) | 2012-11-01 | 2012-11-01 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012241926A JP5990444B2 (ja) | 2012-11-01 | 2012-11-01 | 炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014093363A true JP2014093363A (ja) | 2014-05-19 |
JP5990444B2 JP5990444B2 (ja) | 2016-09-14 |
Family
ID=50937257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012241926A Expired - Fee Related JP5990444B2 (ja) | 2012-11-01 | 2012-11-01 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5990444B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019149537A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 半導体装置の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326200A (ja) * | 2000-05-12 | 2001-11-22 | Denso Corp | 研磨方法、研磨剤組成物及び研磨装置 |
JP2006060074A (ja) * | 2004-08-20 | 2006-03-02 | Sumitomo Electric Ind Ltd | AlN結晶の表面処理方法、AlN結晶基板、エピタキシャル層付AlN結晶基板および半導体デバイス |
JP2006261261A (ja) * | 2005-03-16 | 2006-09-28 | Renesas Technology Corp | 化学機械研磨装置および化学機械研磨方法 |
JP2006528423A (ja) * | 2003-07-23 | 2006-12-14 | エス オー イ テク シリコン オン インシュレータ テクノロジース | SiC薄膜におけるエピ前表面処理方法 |
WO2010119491A1 (ja) * | 2009-04-16 | 2010-10-21 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2011060939A (ja) * | 2009-09-09 | 2011-03-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2011200944A (ja) * | 2010-03-24 | 2011-10-13 | Kumamoto Univ | 加工方法 |
JP2012199382A (ja) * | 2011-03-22 | 2012-10-18 | Toyota Central R&D Labs Inc | ダイオードの製造方法 |
-
2012
- 2012-11-01 JP JP2012241926A patent/JP5990444B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326200A (ja) * | 2000-05-12 | 2001-11-22 | Denso Corp | 研磨方法、研磨剤組成物及び研磨装置 |
JP2006528423A (ja) * | 2003-07-23 | 2006-12-14 | エス オー イ テク シリコン オン インシュレータ テクノロジース | SiC薄膜におけるエピ前表面処理方法 |
JP2006060074A (ja) * | 2004-08-20 | 2006-03-02 | Sumitomo Electric Ind Ltd | AlN結晶の表面処理方法、AlN結晶基板、エピタキシャル層付AlN結晶基板および半導体デバイス |
JP2006261261A (ja) * | 2005-03-16 | 2006-09-28 | Renesas Technology Corp | 化学機械研磨装置および化学機械研磨方法 |
WO2010119491A1 (ja) * | 2009-04-16 | 2010-10-21 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2011060939A (ja) * | 2009-09-09 | 2011-03-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2011200944A (ja) * | 2010-03-24 | 2011-10-13 | Kumamoto Univ | 加工方法 |
JP2012199382A (ja) * | 2011-03-22 | 2012-10-18 | Toyota Central R&D Labs Inc | ダイオードの製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019149537A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5990444B2 (ja) | 2016-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3650750B2 (ja) | シリコンウェハの表面ポリッシング法 | |
JP6106535B2 (ja) | SiC基板の製造方法 | |
US6284660B1 (en) | Method for improving CMP processing | |
TWI506687B (zh) | 半導體晶圓的製造方法和處理方法 | |
KR101650120B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
KR20110042009A (ko) | 반도체장치 및 그 제조방법 | |
JP5365057B2 (ja) | 貼り合わせウェーハの製造方法 | |
US20110186959A1 (en) | Diamond soi with thin silicon nitride layer | |
KR101752986B1 (ko) | SiC 기판의 제조 방법 | |
JP6027346B2 (ja) | 半導体ウェーハの製造方法 | |
KR20100040329A (ko) | 접합 웨이퍼 제조 방법 | |
US20080220585A1 (en) | Method of manufacturing a semiconductor device | |
JP5990444B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2019125731A (ja) | 貼り合わせウェーハの製造方法 | |
JP2012174935A (ja) | エピタキシャルウェーハの製造方法 | |
JP2012204369A (ja) | エピタキシャルウェーハの製造方法 | |
JP2000077372A (ja) | 気相成長用半導体ウェーハの製造方法 | |
JP5470839B2 (ja) | 貼り合わせシリコンウェーハの製造方法 | |
JP2011071303A (ja) | 半導体装置の製造方法 | |
KR20010005151A (ko) | 화학적기계적연마를 이용한 소자분리방법 | |
KR20070003145A (ko) | 반도체 소자의 제조방법 | |
KR101032564B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP2007019428A (ja) | 半導体装置の製造方法 | |
JP4153810B2 (ja) | Soiウェーハの製造方法 | |
KR100560288B1 (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150818 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5990444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |