JP2014093363A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2014093363A
JP2014093363A JP2012241926A JP2012241926A JP2014093363A JP 2014093363 A JP2014093363 A JP 2014093363A JP 2012241926 A JP2012241926 A JP 2012241926A JP 2012241926 A JP2012241926 A JP 2012241926A JP 2014093363 A JP2014093363 A JP 2014093363A
Authority
JP
Japan
Prior art keywords
silicon carbide
polishing
epitaxial layer
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012241926A
Other languages
English (en)
Other versions
JP5990444B2 (ja
Inventor
Kenji Suzuki
賢二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2012241926A priority Critical patent/JP5990444B2/ja
Publication of JP2014093363A publication Critical patent/JP2014093363A/ja
Application granted granted Critical
Publication of JP5990444B2 publication Critical patent/JP5990444B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】アニール装置のクリーニングの頻度を低減した上で、活性化アニールにより荒れたエピタキシャル成長層の上面及び不純物拡散領域の上面を平滑な面にすることが可能で、かつ生産性を向上可能な炭化珪素半導体装置の製造方法を提供する。
【解決手段】活性化アニール処理により、荒れた炭化珪素エピタキシャル層11の上面11a及び不純物拡散領域18の上面18aを覆うシリコン酸化膜21を形成し、その後、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い研磨液を用いて、CMP法により、第1の研磨レートでシリコン酸化膜21を除去すると共に、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aを第1の研磨レートよりも低い第2の研磨レートで平滑化させる。
【選択図】図5A

Description

本発明は、炭化珪素半導体装置の製造方法に関する。
炭化珪素(SiC)は、半導体材料のうちの1つであり、他の半導体材料である珪素(Si)や砒化ガリウム(GaAs)等と比較して、バンドギャップが大きい。
このため、炭化珪素(SiC)よりなる基板(以下、「炭化珪素基板」という)を用いて、パワーデバイス、高周波デバイス、及び高温動作デバイス等の炭化珪素デバイスを形成する研究が行なわれている。
上記炭化珪素基板に、半導体素子を形成するためには、炭化珪素基板の表面に半導体素子の活性領域となるエピタキシャル成長層を形成し、エピタキシャル成長層の選択された領域で導電型やキャリア濃度を制御することが必要となる。
そこで、イオン注入法により、エピタキシャル成長層に対して部分的に不純物(不純物ドーパント原子)をドープすることで、p型不純物拡散領域或いはn型不純物拡散領域(以下、p型不純物拡散領域またはn型不純物拡散領域のことを単に、「不純物拡散領域」という)を形成することが行われている。
ところで、エピタキシャル成長層に、イオン注入された不純物を活性化させるためには、高温(例えば、1600℃〜2000℃)の活性化アニール処理を行う必要がある。
このため、上記活性化アニール処理を行うと、エピタキシャル成長層の上面、及び不純物拡散領域の上面の近傍に位置するSi原子が昇華するため、エピタキシャル成長層の上面、及び不純物拡散領域の上面にステップバンチングによる表面荒れが発生してしまう。
このように、表面荒れが発生したエピタキシャル成長層の上面、及び不純物拡散領域の上面に、トランジスタやダイオード等の半導体素子を形成すると、炭化珪素(SiC)本来の優れた物性値から期待されるような電気的特性を得ることは困難となる。
上記表面荒れの問題を解決可能な従来技術として、特許文献1,2がある。
特許文献1には、炭化珪素結晶板の表面層に、マスクを用いて不純物を選択的にドープし、マスクを除去した後、表面層上に保護膜(ダイヤモンドライクカーボンまたは有機膜)を堆積させ、次いで、アニール処理(活性化アニール処理)を行い、その後、該保護膜を除去することで、表面層の上面を平滑化させる炭化珪素半導体装置の製造方法が開示されている。
特許文献2には、SiC層内に不純物イオンを注入してイオン注入層を形成する工程と、スパッタ法により、イオン注入層を覆うカーボン膜を形成する工程と、カーボン膜によりイオン注入層を覆った状態で、SiC層を1600℃以上の温度でアニール(活性化アニール処理)する工程と、アニール後に、カーボン膜を除去する工程と、を含むことにより、アニールに起因するステップバンチングの発生を抑制するSiC半導体装置の製造方法が開示されている。
特開2001−68428号公報 特開2005−353771号公報
特許文献1に記載の炭化珪素半導体装置の製造方法、及び特許文献2に記載のSiC半導体装置の製造方法を用いることで、活性化アニールに起因するエピタキシャル成長層の上面及び不純物拡散領域の上面の荒れ(表面荒れ)を抑制することは可能である。
しかしながら、特許文献1,2では、活性化アニール処理を行う前に、カーボン膜を成膜するため、活性化アニール時にカーボン膜からガスが発生し、該ガスによりアニール装置のチャンバ及び排気系が汚れてしまうため、アニール装置のクリーニングを頻繁に実施する必要があった。
また、カーボン膜の成膜、及びカーボン膜の除去に多くの時間を要するため、生産性を向上できないという問題があった。なお、アニール装置のクリーニングを頻繁に実施することも生産性を低下させる要因の1つであった。
本発明は、上記事情を鑑みてなされたものであり、アニール装置のクリーニングの頻度を低減した上で、活性化アニールにより荒れたエピタキシャル成長層の上面及び不純物拡散領域の上面を平滑な面にすることが可能で、かつ生産性を向上可能な炭化珪素半導体装置の製造方法を提供することを目的とする。
すなわち、上記の目的を達成するために、本発明は以下の手段を提供する。
(1) イオン注入法により、炭化珪素基板の表面に形成された炭化珪素エピタキシャル層に、不純物をドープする工程と、前記炭化珪素基板を活性化アニール処理により、前記不純物を活性化させることで、前記炭化珪素エピタキシャル層に、活性化された前記不純物よりなる不純物拡散領域を形成する工程と、前記炭化珪素エピタキシャル層の上面、及び前記不純物拡散領域の上面を覆うシリコン酸化膜を形成する工程と、前記シリコン酸化膜に対する前記炭化珪素エピタキシャル層の選択比が高い研磨液を用いて、CMP法により、第1の研磨レートで前記シリコン酸化膜を除去すると共に、前記炭化珪素エピタキシャル層の上面、及び前記不純物拡散領域の上面を前記第1の研磨レートよりも低い第2の研磨レートで平滑化させる研磨工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
なお、本発明において、「シリコン酸化膜に対する炭化珪素エピタキシャル層の選択比が高い」とは、シリコン酸化膜の第1の研磨レートが炭化珪素の第2の研磨レートよりも大きいことを言う。
(2) 前記シリコン酸化膜を形成する工程では、CVD法により、該シリコン酸化膜を形成することを特徴とする前項(1)記載の炭化珪素半導体装置の製造方法。
(3) 前記シリコン酸化膜を形成する工程では、厚さが1.0μm以上となるように、前記シリコン酸化膜を形成することを特徴とする前項(1)または(2)記載の炭化珪素半導体装置の製造方法。
(4) 前記研磨液に含まれる研磨剤が凝集してなる二次粒子の平均粒子径が0.5μm以下であることを特徴とする前項(1)ないし(3)のうち、いずれか1項記載の炭化珪素半導体装置の製造方法。
(5) 前記研磨工程では、前記シリコン酸化膜に対する前記炭化珪素エピタキシャル層の選択比が100以上の研磨液を用いることを特徴とする前項(1)ないし(4)のうち、いずれか1項記載の炭化珪素半導体装置の製造方法。
本発明によれば、炭化珪素エピタキシャル層の上面、及び不純物拡散領域の上面を覆うシリコン酸化膜を形成し、その後、シリコン酸化膜に対する炭化珪素エピタキシャル層の選択比が高い研磨液を用いた、CMP法により、第1の研磨レートでシリコン酸化膜を除去すると共に、炭化珪素エピタキシャル層の上面、及び不純物拡散領域の上面を第1の研磨レートよりも低い第2の研磨レートで平滑化させることにより、従来、実施していた活性化アニール処理の前にカーボン膜を形成する工程が不要となるため、活性化アニール時にカーボン膜から発生するガスによりアニール装置のチャンバ及び排気系が汚れることがなくなる。
これにより、アニール装置のクリーニングの頻度を低減した上で、活性化アニールにより、荒れた炭化珪素エピタキシャル層の上面及び不純物拡散領域の上面を平滑な面にすることができる。
また、従来、必要であったカーボン膜を形成する工程、及びカーボン膜を除去する工程が不要になる共に、アニール装置のクリーニングの頻度が低減されることにより、炭化珪素半導体装置の生産性を向上させることができる。
また、炭化珪素エピタキシャル層の上面、及び不純物拡散領域の上面を覆うシリコン酸化膜を形成することにより、シリコン酸化膜を炭化珪素エピタキシャル層及び不純物拡散領域を保護する保護膜として機能させることが可能となる。
これにより、回転する研磨布とシリコン酸化膜とが接触する研磨の初期に、シリコン酸化膜に形成されるスクラッチが炭化珪素エピタキシャル層及び不純物拡散領域に到達することを抑制できる。
言い換えれば、炭化珪素エピタキシャル層及び不純物拡散領域にスクラッチが発生することを抑制できる。
また、シリコン酸化膜に対する炭化珪素エピタキシャル層の選択比が高い研磨液を用いることで、シリコン酸化膜の研磨時間を短くすることが可能となるので、炭化珪素半導体装置の生産性を向上させることができる。
また、シリコン酸化膜を研磨後、研磨が安定した状態(研磨布の回転、炭化珪素基板の回転、炭化珪素基板と研磨布との間への研磨液の供給等が安定し、ハイドロブレーン現象による摩擦減少によりスクラッチが発生しにくい状態)で、シリコン酸化膜の第1の研磨レートより遅い第2の研磨レートで炭化珪素エピタキシャル層及び不純物拡散領域を研磨することで、活性化アニールにより、表面荒れした炭化珪素エピタキシャル層の上面及び不純物拡散領域の上面の微細な凹凸を選択的に研磨することが可能となるので、炭化珪素エピタキシャル層の上面及び不純物拡散領域の上面を良好な平滑面にすることができる。
また、シリコン酸化膜に対する炭化珪素エピタキシャル層の選択比が高い研磨液を用いることで、炭化珪素エピタキシャル層、及び炭化珪素エピタキシャル層に形成された不純物拡散領域が研磨されすぎることを抑制可能となるので、炭化珪素エピタキシャル層の深さ、及び不純物拡散領域の深さが所望の深さから浅くなることを抑制できる。
本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その1)であり、炭化珪素基板の表面に形成された炭化珪素エピタキシャル層に、不純物をドープして不純物注入領域を形成する工程を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その2)であり、図1に示すレジストマスクを除去する工程を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その3)であり、活性化アニール処理により、不純物拡散領域を形成する工程を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その3)であり、図3Aに示す領域Bで囲まれた不純物拡散領域の上面付近を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その3)であり、図3Aに示す領域Cで囲まれた炭化珪素エピタキシャル層の上面付近を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その4)であり、シリコン酸化膜を形成する工程を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その4)であり、図4Aに示す領域Bで囲まれた不純物拡散領域とシリコン酸化膜との界面を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その4)であり、図4Aに示す領域Cで囲まれた炭化珪素エピタキシャル層とシリコン酸化膜との界面を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その5)であり、研磨工程の初期段階を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その5)であり、図5Aに示す領域Bで囲まれた不純物拡散領域、シリコン酸化膜、及び研磨布を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その5)であり、図5Aに示す領域Cで囲まれた不純物拡散領域、シリコン酸化膜、及び研磨布を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その6)であり、研磨工程のうち、炭化珪素エピタキシャル層の上面の一部、及び不純物拡散領域の上面の一部と研磨布とが接触する段階を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その6)であり、図6Aに示す領域Bで囲まれた不純物拡散領域、シリコン酸化膜、及び研磨布を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その6)であり、図6Aに示す領域Cで囲まれた炭化珪素エピタキシャル層、シリコン酸化膜、及び研磨布を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その7)であり、研磨工程のうち、不純物拡散領域の上面、及び炭化珪素エピタキシャル層の上面を平滑化する段階を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その7)であり、図7Aに示す領域Bで囲まれた不純物拡散領域と研磨布との界面を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その7)であり、図7Aに示す領域Cで囲まれた炭化珪素エピタキシャル層と研磨布との界面を拡大した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図(その8)であり、図7Aに示す研磨ヘッドから取り外した炭化珪素基板を上下反転させた断面図である。 本発明の実施の形態で使用するCMP装置の主要部の概略構成を示す側面図である。
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の炭化珪素装置、及びCMP装置の寸法関係とは異なる場合がある。
(実施の形態)
図1〜図8は、本発明の実施の形態に係る炭化珪素半導体装置の製造工程を示す断面図である。具体的には、図1は、炭化珪素基板の表面に形成された炭化珪素エピタキシャル層に、不純物をドープして不純物注入領域を形成する工程を説明するための断面図である。図2は、図1に示すレジストマスクを除去する工程を説明するための断面図である。
図3Aは、活性化アニール処理により、不純物拡散領域を形成する工程を説明するための断面図である。図3Bは、図3Aに示す領域Bで囲まれた不純物拡散領域の上面付近を拡大した断面図である。図3Cは、図3Aに示す領域Cで囲まれた炭化珪素エピタキシャル層の上面付近を拡大した断面図である。
図4Aは、シリコン酸化膜を形成する工程を説明するための断面図である。図4Bは、図4Aに示す領域Bで囲まれた不純物拡散領域とシリコン酸化膜との界面を拡大した断面図である。図4Cは、図4Aに示す領域Cで囲まれた炭化珪素エピタキシャル層とシリコン酸化膜との界面を拡大した断面図である。
図5Aは、研磨工程の初期段階を説明するための断面図である。図5Bは、図5Aに示す領域Bで囲まれた不純物拡散領域、シリコン酸化膜、及び研磨布を拡大した断面図である。図5Cは、図5Aに示す領域Cで囲まれた不純物拡散領域、シリコン酸化膜、及び研磨布を拡大した断面図である。
図6Aは、研磨工程のうち、炭化珪素エピタキシャル層の上面の一部、及び不純物拡散領域の上面の一部と研磨布とが接触する段階を説明するための断面図である。図6Bは、図6Aに示す領域Bで囲まれた不純物拡散領域、シリコン酸化膜、及び研磨布を拡大した断面図である。図6Cは、図6Aに示す領域Cで囲まれた炭化珪素エピタキシャル層、シリコン酸化膜、及び研磨布を拡大した断面図である。
図7Aは、研磨工程のうち、不純物拡散領域の上面、及び炭化珪素エピタキシャル層の上面を平滑化する段階を説明するための断面図である。図7Bは、図7Aに示す領域Bで囲まれた不純物拡散領域と研磨布との界面を拡大した断面図である。図7Cは、図7Aに示す領域Cで囲まれた炭化珪素エピタキシャル層と研磨布との界面を拡大した断面図である。
図8は、図7Aに示す研磨ヘッドから取り外した炭化珪素基板を上下反転させた断面図である。図9は、本発明の実施の形態で使用するCMP装置の主要部の概略構成を示す側面図である。
図1〜図9を参照して、本実施の形態に係る炭化珪素半導体装置10(図8参照)の製造方法を説明する。
始めに、図1に示す工程では、炭化珪素基板11(例えば、n型の炭化珪素ウェハ)を準備し、その後、周知の手法により、炭化珪素基板11の表面11aに炭化珪素エピタキシャル層13(例えば、n型の炭化珪素エピタキシャル成長層)を形成する。
炭化珪素エピタキシャル層13の上面13aの表面粗さ(Rq)は、例えば、1nm以下の平滑な面であることが好ましい。
次に、フォトリソグラフィ技術により、炭化珪素エピタキシャル層13の上面13aに、開口部14Aを有する不純物注入用マスク14を形成する。
このとき、開口部14Aは、炭化珪素エピタキシャル層13の上面13aのうち、不純物拡散領域18(図3A参照)が形成される領域である拡散領域形成用領域Aを露出するように形成する。
次いで、不純物注入用マスク14を介したイオン注入法により、拡散領域形成用領域Aに選択的に不純物をドープすることで、炭化珪素エピタキシャル層13に不純物注入領域16を形成する。
具体的には、炭化珪素エピタキシャル層13がn型の炭化珪素エピタキシャル成長層である場合、拡散領域形成用領域Aにアルミニウムイオンを6種類の加速電圧(例えば、240kV、150kV、95kV、55kV、27kV、10kV)を用いて、多段で注入することで、不純物注入領域16を形成する。
このとき、注入されたAl濃度は、例えば、2×1019cm−3とすることができる。
また、不純物注入領域16の上面は、炭化珪素エピタキシャル層13の上面13aと一致している。
次いで、図2に示す工程では、周知の手法により、図1に示す不純物注入用マスク14を除去する。これにより、不純物注入用マスク14で覆われていた炭化珪素エピタキシャル層13の上面13aが露出される。
この段階では、炭化珪素エピタキシャル層13の上面13a、及び不純物注入領域16の上面は、平滑な面であり、荒れていない。この段階において、炭化珪素エピタキシャル層13の上面13a、及び不純物注入領域16の上面の表面粗さ(Rq)は、例えば、1nm以下にすることができる。
次いで、図3A、図3B、及び図3Cに示す工程では、周知の手法により、炭化珪素基板11を活性化アニール処理することで、不純物を活性化させることで、炭化珪素エピタキシャル層13に、活性化された不純物よりなる不純物拡散領域18を形成する。
具体的には、上記活性化アニールは、減圧方式の加熱炉内に図2に示す構造体を収容させ、その後、該加熱炉内の圧力を1×10−2Pa以下に減圧した雰囲気で、電子線を加熱することで行う。
このとき、図3B及び図3Cに示す炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aが荒れることで、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに微細な凹凸が形成される。
この段階における炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aの粗さ(Rq)は、例えば、1.5〜2nm程度である。
炭化珪素基板11の加熱温度は、例えば、1600〜2000℃の範囲内で適宜選択することができるが、1700〜1850℃の範囲内が好ましい。
炭化珪素基板11の加熱温度が1600℃未満の温度の場合、注入した不純物の活性化が不十分となってしまう。
また、炭化珪素基板11の加熱温度が2000℃を超える温度の場合、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aが大きく荒れるため好ましくない。
炭化珪素基板11の加熱時間は、例えば、1〜15分の範囲内で適宜選択することが可能であるが、5〜10分で行うことが好ましい。
炭化珪素基板11の加熱時間が1分未満であると、不純物の活性化が不十分となるため好ましくない。また、加熱時間が15分を超えると、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aの荒れ(表面荒れ)が大きくなるため好ましくない。
次いで、図4A、図4B、及び図4Cに示す工程では、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aを覆うシリコン酸化膜21を形成する。
これにより、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに形成された微細な凹凸がシリコン酸化膜21で覆われると共に、構造体22が形成される。
シリコン酸化膜21は、後述する研磨工程において、完全に除去される膜である。
具体的には、CVD法により、シリコン酸化膜21を形成する。このように、CVD法を用いてシリコン酸化膜21を形成することにより、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに、積まれるようにシリコン酸化膜21が形成されるため、熱酸化法のように、炭化珪素エピタキシャル層13及び不純物拡散領域18が酸化されることがない。
よって、CMP法により、シリコン酸化膜21を除去する際、シリコン酸化膜21の一部として炭化珪素エピタキシャル層13及び不純物拡散領域18が除去されることがない。
つまり、CVD法を用いて、シリコン酸化膜21を形成することで、炭化珪素エピタキシャル層13の深さ、及び不純物拡散領域18の深さが浅くなることを抑制できる。
また、シリコン酸化膜21は、P−CVD法を用いて形成するとよい。この場合の成膜条件としては、例えば、チャンバ内の圧力が100Pa、成膜温度が400℃、SiHの流量が20sccm、NOの流量が300sccm、RFパワーが100Wの条件を用いることができる。
このように、P−CVD法を用いてシリコン酸化膜21を形成することにより、シリコン酸化膜21を短時間で、厚く(上限の厚さは2.0μm程度)形成することが可能となる。これにより、炭化珪素半導体装置10の生産性を向上させることができる。
シリコン酸化膜21を形成する工程では、シリコン酸化膜21の厚さを1.0μm以上にするとよい。
このように、シリコン酸化膜21の厚さを1.0μm以上とすることにより、回転する研磨布とシリコン酸化膜21の上面21aとが接触して研磨が開始される段階)に発生しやすいスクラッチ37(図5B及び図5C参照)が炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに到達することを抑制できる。
つまり、シリコン酸化膜21は、研磨が安定していない研磨の初期段階(図5Aに示す研磨布29の回転、炭化珪素基板11の回転、炭化珪素基板11と研磨布29との間への研磨液の供給等が安定していない段階)に発生しやすいスクラッチが炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに発生することを抑制する保護膜として機能する。
なお、シリコン酸化膜21に替えて、絶縁膜であるシリコン窒化膜(SiN膜)を用いることも考えられるが、絶縁膜研磨用の研磨液を用いた場合、シリコン窒化膜(SiN膜)の研磨レートは、シリコン酸化膜21の研磨レートの数分の1であるため、生産性の向上の観点から好ましくない。
また、シリコン窒化膜(SiN膜)は、厚く成膜すると割れが発生しやすくなる。このように、割れが発生すると炭化珪素基板11の面内におけるシリコン窒化膜(SiN膜)の研磨レートのばらつきが大きくなるため、好ましくない。
次いで、図5A、図5B、及び図5Cに示す工程を説明する前に、図9を参照して、図5A、図5B、及び図5Cに示す工程、図6A、図6B、及び図6Cに示す工程、及び図7A、図7B、及び図7Cに示す工程において使用するCMP装置25の構成について説明する。
なお、図9では、CMP装置の一例として、バッチ式のCMP装置25を図示する。
CMP装置25は、第1の回転軸26と、研磨テーブル28(プラテン)と、研磨布29(研磨パッド)と、ディスペンサー31と、第2の回転軸33と、研磨ヘッド35(キャリアヘッド)と、を有する。
第1の回転軸26の上端は、研磨テーブル28と一体とされている。第1の回転軸26は、図示していない駆動装置により所定の方向(図9に示す方向)に回転させられた際、研磨テーブル28を該所定の方向に回転させる。
研磨テーブル28は、円柱形状とされている。研磨テーブル28は、研磨布29が貼り付けられる研磨布貼付面28aを有する。
研磨布29は、円形とされており、研磨布貼付面28aに貼り付けられている。研磨布29としては、例えば、不織布を用いることができる。該不織布としては、例えば、NITTA HAAS社製のSUBA系パッド(具体的には、SUBA400、SUBA600、SUBA800等)を用いることができる。
ディスペンサー31は、研磨液供給ライン(図示せず)を介して、研磨液が収容された研磨液供給部(図示せず)と接続されている。ディスペンサー31は、研磨布29の中央部に、研磨液32を供給する。
研磨液32としては、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高く、第1の研磨レート(高研磨レート)でシリコン酸化膜21を除去可能で、かつ炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aを第1の研磨レートよりも低い第2の研磨レート(低研磨レート)で平滑化可能な研磨液(スラリー)を用いるとよい。
本実施の形態において、「シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い」とは、シリコン酸化膜21の第1の研磨レートが炭化珪素エピタキシャル層13の第2の研磨レートよりも大きいことを言う。
このように、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い研磨液32を用いることで、シリコン酸化膜21の研磨時間を短くすることが可能となるので、図8に示す炭化珪素半導体装置10の生産性を向上させることができる。
また、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い研磨液32を用いることで、炭化珪素エピタキシャル層13、及び炭化珪素エピタキシャル層13に形成された不純物拡散領域18が研磨されすぎることを抑制可能となる。
これにより、炭化珪素エピタキシャル層13の深さ、及び不純物拡散領域18の深さが所望の深さから浅くなることを抑制できる。
また、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い研磨液32を用いることで、シリコン酸化膜21の研磨時におけるトルクと、炭化珪素エピタキシャル層13の研磨時におけるトルクと、の差を利用して、シリコン酸化膜21が除去された段階を検知する公知のトルク式終点検知装置を用いることが可能となる。これにより、研磨の終点検知を自動で行うことができる。
また、公知のトルク式終点検知装置に替えて、公知の光学式終点装置を用いた場合においても研磨の終点検知を自動で行うことができる。
研磨液32としては、例えば、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が100以上の研磨液を用いるとよい。
このように、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が100以上の研磨液32を用いることで、炭化珪素エピタキシャル層13の研磨量を極力少なくすることが可能となるので、良好な特性を有した素子(例えば、ショットキーダイオード等)を形成することができる。
また、研磨液32としては、例えば、研磨液32に含まれる研磨剤が凝集してなる二次粒子の平均粒子径が0.5μm以下のものを用いることができる。
このように、厚さが1.0μm以上とされたシリコン酸化膜21を形成し、その後、研磨剤の二次粒子の平均粒子径が0.5μm以下とされた研磨液32を用いてシリコン酸化膜21の研磨を行うことにより、研磨剤に起因する研磨初期段階(回転する研磨布29とシリコン酸化膜21の上面21aとが接触して研磨が開始される段階)に発生しやすいスクラッチ37(図5B及び図5C参照)が炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに到達することを抑制できる。
具体的な研磨液32としては、例えば、研磨剤として二次粒子の平均粒径が0.3μm以下とされたコロイダルシリカ、KOH、H、及び純水等を混合することで、PHがアルカリ性(例えば、PHが11以下)とされた混合液(研磨液32)を用いることができる。
なお、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比を高くするためには、KOHとHとの配合を調整するとよい。
第2の回転軸33の下端は、研磨ヘッド35と一体とされている。第2の回転軸33は、図示していない駆動部により、上下方向に移動させられると共に、所定の方向(図9に示す方向)に回転させられる。研磨ヘッド35に吸着された構造体22(図4A参照)は、第2の回転軸33が下方に移動させられることで、研磨布29に押圧される。
研磨ヘッド35は、研磨布29と対向する側に、構造体22を構成する炭化珪素基板11の裏面11bを吸着する基板吸着面35aと、図5Aに示す吸着孔36と、を有する。
研磨ヘッド35は、第2の回転軸33が回転させられた際、第2の回転軸33と同じ方向に回転する。
次いで、図5A、図5B、及び図5Cに示す工程では、図4Aに示す構造体22を上下反転させた後、図9に示すCMP装置25の研磨ヘッド35の基板吸着面35aにより、構造体22を構成する炭化珪素基板11の裏面11b(表面11aの反対側に位置する炭化珪素基板11の面)を吸着させる。
次いで、研磨テーブル28を所定の回転数で回転させた状態で、ディスペンサー31から研磨布29上に、先に説明した研磨液32を供給する。次いで、構造体22を吸着した研磨ヘッド35を研磨布29の上方に移動させる。
次いで、研磨ヘッド35を下方に移動させることで、シリコン酸化膜21の上面21aと研磨布29とを接触させ、その後、研磨ヘッド35を所定の回転数で回転させることで、第1の研磨レート(高研磨レート)でシリコン酸化膜21の研磨を開始する。
このとき、図5B及び図5Cに示すように、回転する研磨布29に構造体22を押し付ける動作や研磨ヘッド35の回転が始まる動作等により、厚さ1.0μm以上とされたシリコン酸化膜21に、研磨液32に含まれる研磨剤(この場合、例えば、二次粒子の平均粒径が0.3μm以下とされたコロイダルシリカ)に起因するスクラッチ37が形成される。
しかしながら、先に説明したシリコン酸化膜21を形成する工程において、研磨剤の二次粒子の平均粒子径の値よりもシリコン酸化膜21の厚さが厚く形成されているため、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aにスクラッチ37が到達することはない。
つまり、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aに、研磨初期に発生するスクラッチ37が形成されることを抑制できる。
炭化珪素基板11の直径が4インチ(10.16cm)の場合、研磨条件としては、例えば、研磨テーブル28の回転数が60rpm、研磨ヘッド35の回転数が60rpm、研磨荷重が200〜300g/cmを用いることができる。
次いで、図6A、図6B、及び図6Cに示す工程では、図5A、図5B、及び図5Cに示す工程で説明した研磨条件を用いて、第1の研磨レートで酸化シリコン膜21の研磨を継続する。
これにより、図5B及び図5Cに示すシリコン酸化膜21のうち、スクラッチ37が形成された部分が除去され、研磨布29の表面29aが、微細な凹凸を有した炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aに到達する(図6B及び図6Cに示す状態)。
次いで、図7A、図7B、及び図7Cに示す工程では、図5A、図5B、及び図5Cに示す工程で説明した研磨条件により、第1の研磨レートよりも低い第2の研磨レート(低研磨レート)で、図6B及び図6Cに示す微細な凹凸が形成された炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを研磨することで、炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを平滑化させる。
なお、本実施の形態の図5〜図7に示す工程が、研磨工程に相当する工程である。
先に説明したように、炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aに形成された凹凸は、微細な形状であるため、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い研磨液32(言い換えれば、不純物拡散領域18を含む炭化珪素エピタキシャル層13が研磨されにくい研磨液)を用いても比較的短時間で、炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを平滑化させることができる。
また、CMP装置25を用いて、炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを平滑化させることで、特許文献1,2に開示された方法を用いたとき(この場合の表面粗さRqは、0.2〜0.3nm程度)よりも炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aの粗さを小さく(例えば、表面粗さRqが0.1nm以下)することができる。
このように、活性化アニール処理後に、表面荒れが発生した炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを覆うシリコン酸化膜21を形成し、その後、CMP法により、シリコン酸化膜21に対する炭化珪素エピタキシャル層13(不純物拡散領域18も含む)の選択比が高い研磨液32を用いて、第1の研磨レートでシリコン酸化膜21を除去すると共に、表面荒れした炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを第1の研磨レートよりも低い第2の研磨レートで研磨して平滑化させることにより、従来、実施していた活性化アニール処理の前にカーボン膜(図示せず)を形成する工程が不要となるため、活性化アニール時にカーボン膜から発生するガスによりアニール装置(図示せず)のチャンバ及び排気系(共に図示せず)が汚れることがなくなる。
これにより、アニール装置のクリーニングの頻度を低減した上で、活性化アニールに起因する炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを平滑化させることができる。
次いで、図8に示す工程では、炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aが平滑化された段階で、研磨を停止させる。具体的には、研磨ヘッド35を研磨布29の表面29aから離間させる。
次いで、図7Aに示す研磨ヘッド35を回転させながら、純水を用いて、研磨ヘッド35、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aを洗浄する。
その後、研磨ヘッド35から炭化珪素基板11を取り外し、炭化珪素基板11を上下反転させ、洗浄用薬液を用いて、炭化珪素基板11の裏面11b、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aを洗浄し、乾燥させる。
これにより、研磨液による汚れが洗浄され、本実施の形態の炭化珪素半導体装置10が製造される。
なお、実際には、図8に示す炭化珪素半導体装置10に、周知の手法により、ショットキーダイオード等を形成する。
本実施の形態の炭化珪素半導体装置の製造方法によれば、活性化アニール処理後に、表面荒れが発生した炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを覆うシリコン酸化膜21を形成し、その後、シリコン酸化膜21に対する炭化珪素エピタキシャル層13(不純物拡散領域18も含む)の選択比が高い研磨液32を用いた、CMP法により、第1の研磨レートでシリコン酸化膜21を除去すると共に、表面荒れした炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを第1の研磨レートよりも低い第2の研磨レートで平滑化させることにより、従来、実施していた活性化アニール処理の前にカーボン膜(図示せず)を形成する工程が不要となるため、活性化アニール時にカーボン膜から発生するガスによりアニール装置(図示せず)のチャンバ及び排気系(共に図示せず)が汚れることがなくなる。
これにより、アニール装置のクリーニングの頻度を低減した上で、活性化アニールに起因する炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを平滑な面にすることができる。
また、従来、必要であったカーボン膜を形成する工程、及びカーボン膜を除去する工程が不要になる共に、アニール装置のクリーニングの頻度が低減されることにより、炭化珪素半導体装置10の生産性を向上させることができる。
また、炭化珪素エピタキシャル層13の上面13a、及び不純物拡散領域18の上面18aを覆うシリコン酸化膜21を形成することにより、シリコン酸化膜21を炭化珪素エピタキシャル層13及び不純物拡散領域18を保護する保護膜として機能させることが可能となる。
これにより、回転する研磨布29とシリコン酸化膜21とが接触する研磨の初期に、シリコン酸化膜21に形成されるスクラッチ37が炭化珪素エピタキシャル層13及び不純物拡散領域18に到達することを抑制できる。言い換えれば、炭化珪素エピタキシャル層13及び不純物拡散領域18にスクラッチが発生することを抑制できる。
また、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い研磨液を用いることで、シリコン酸化膜21の研磨時間を短くすることが可能となるので、炭化珪素半導体装置10の生産性を向上させることができる。
また、シリコン酸化膜21を研磨後、研磨が安定した状態(研磨布29の回転、炭化珪素基板11の回転、炭化珪素基板11と研磨布29との間への研磨液32の供給等が安定し、ハイドロブレーン現象による摩擦減少によりスクラッチが発生しにくい状態)で、シリコン酸化膜21の第1の研磨レートより遅い第2の研磨レートで炭化珪素エピタキシャル層13及び不純物拡散領域18を研磨することで、活性化アニールにより、表面荒れした炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aの微細な凹凸を選択的に研磨することが可能となるので、炭化珪素エピタキシャル層13の上面13a及び不純物拡散領域18の上面18aを良好な平滑面にすることができる。
また、シリコン酸化膜21に対する炭化珪素エピタキシャル層13の選択比が高い研磨液32を用いることで、炭化珪素エピタキシャル層13、及び炭化珪素エピタキシャル層13に形成された不純物拡散領域18が研磨されすぎることを抑制可能となる。
これにより、炭化珪素エピタキシャル層13の深さ、及び不純物拡散領域18の深さが所望の深さから浅くなることを抑制できる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、炭化珪素エピタキシャル層に不純物をドープ後、炭化珪素基板を活性化アニール処理することで、炭化珪素エピタキシャル層に、活性化された不純物よりなる不純物拡散領域を形成する工程を含む炭化珪素半導体装置の製造方法に利用可能である。
10…炭化珪素半導体装置、11…炭化珪素基板、11a…表面、11b…裏面、13a,18a…上面、13…炭化珪素エピタキシャル層、14…不純物注入用マスク、14A…開口部、16…不純物注入領域、18…不純物拡散領域、21…シリコン酸化膜、22…構造体、25…CMP装置、26…第1の回転軸、28…研磨テーブル、28a…研磨布貼付面、29…研磨布、29a…表面、31…ディスペンサー、32…研磨液、33…第2の回転軸、35…研磨ヘッド、35a…基板吸着面、36…吸着孔、37…スクラッチ、A…拡散領域形成用領域、B,C…領域

Claims (5)

  1. イオン注入法により、炭化珪素基板の表面に形成された炭化珪素エピタキシャル層に、不純物をドープする工程と、
    前記炭化珪素基板を活性化アニール処理により、前記不純物を活性化させることで、
    前記炭化珪素エピタキシャル層に、活性化された前記不純物よりなる不純物拡散領域を形成する工程と、
    前記炭化珪素エピタキシャル層の上面、及び前記不純物拡散領域の上面を覆うシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜に対する前記炭化珪素エピタキシャル層の選択比が高い研磨液を用いて、CMP法により、第1の研磨レートで前記シリコン酸化膜を除去すると共に、前記炭化珪素エピタキシャル層の上面、及び前記不純物拡散領域の上面を前記第1の研磨レートよりも低い第2の研磨レートで平滑化させる研磨工程と、
    を有することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記シリコン酸化膜を形成する工程では、CVD法により、該シリコン酸化膜を形成することを特徴とする請求項1記載の炭化珪素半導体装置の製造方法。
  3. 前記シリコン酸化膜を形成する工程では、厚さが1.0μm以上となるように、前記シリコン酸化膜を形成することを特徴とする請求項1または2記載の炭化珪素半導体装置の製造方法。
  4. 前記研磨液に含まれる研磨剤が凝集してなる二次粒子の平均粒子径が0.5μm以下であることを特徴とする請求項1ないし3のうち、いずれか1項記載の炭化珪素半導体装置の製造方法。
  5. 前記研磨工程では、前記シリコン酸化膜に対する前記炭化珪素エピタキシャル層の選択比が100以上の研磨液を用いることを特徴とする請求項1ないし4のうち、いずれか1項記載の炭化珪素半導体装置の製造方法。
JP2012241926A 2012-11-01 2012-11-01 炭化珪素半導体装置の製造方法 Expired - Fee Related JP5990444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012241926A JP5990444B2 (ja) 2012-11-01 2012-11-01 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012241926A JP5990444B2 (ja) 2012-11-01 2012-11-01 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014093363A true JP2014093363A (ja) 2014-05-19
JP5990444B2 JP5990444B2 (ja) 2016-09-14

Family

ID=50937257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012241926A Expired - Fee Related JP5990444B2 (ja) 2012-11-01 2012-11-01 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5990444B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149537A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326200A (ja) * 2000-05-12 2001-11-22 Denso Corp 研磨方法、研磨剤組成物及び研磨装置
JP2006060074A (ja) * 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd AlN結晶の表面処理方法、AlN結晶基板、エピタキシャル層付AlN結晶基板および半導体デバイス
JP2006261261A (ja) * 2005-03-16 2006-09-28 Renesas Technology Corp 化学機械研磨装置および化学機械研磨方法
JP2006528423A (ja) * 2003-07-23 2006-12-14 エス オー イ テク シリコン オン インシュレータ テクノロジース SiC薄膜におけるエピ前表面処理方法
WO2010119491A1 (ja) * 2009-04-16 2010-10-21 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011060939A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置の製造方法
JP2011200944A (ja) * 2010-03-24 2011-10-13 Kumamoto Univ 加工方法
JP2012199382A (ja) * 2011-03-22 2012-10-18 Toyota Central R&D Labs Inc ダイオードの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326200A (ja) * 2000-05-12 2001-11-22 Denso Corp 研磨方法、研磨剤組成物及び研磨装置
JP2006528423A (ja) * 2003-07-23 2006-12-14 エス オー イ テク シリコン オン インシュレータ テクノロジース SiC薄膜におけるエピ前表面処理方法
JP2006060074A (ja) * 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd AlN結晶の表面処理方法、AlN結晶基板、エピタキシャル層付AlN結晶基板および半導体デバイス
JP2006261261A (ja) * 2005-03-16 2006-09-28 Renesas Technology Corp 化学機械研磨装置および化学機械研磨方法
WO2010119491A1 (ja) * 2009-04-16 2010-10-21 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011060939A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置の製造方法
JP2011200944A (ja) * 2010-03-24 2011-10-13 Kumamoto Univ 加工方法
JP2012199382A (ja) * 2011-03-22 2012-10-18 Toyota Central R&D Labs Inc ダイオードの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149537A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5990444B2 (ja) 2016-09-14

Similar Documents

Publication Publication Date Title
JP3650750B2 (ja) シリコンウェハの表面ポリッシング法
JP6106535B2 (ja) SiC基板の製造方法
US6284660B1 (en) Method for improving CMP processing
TWI506687B (zh) 半導體晶圓的製造方法和處理方法
KR101650120B1 (ko) 실리콘 웨이퍼의 제조방법
KR20110042009A (ko) 반도체장치 및 그 제조방법
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
US20110186959A1 (en) Diamond soi with thin silicon nitride layer
KR101752986B1 (ko) SiC 기판의 제조 방법
JP6027346B2 (ja) 半導体ウェーハの製造方法
KR20100040329A (ko) 접합 웨이퍼 제조 방법
US20080220585A1 (en) Method of manufacturing a semiconductor device
JP5990444B2 (ja) 炭化珪素半導体装置の製造方法
JP2019125731A (ja) 貼り合わせウェーハの製造方法
JP2012174935A (ja) エピタキシャルウェーハの製造方法
JP2012204369A (ja) エピタキシャルウェーハの製造方法
JP2000077372A (ja) 気相成長用半導体ウェーハの製造方法
JP5470839B2 (ja) 貼り合わせシリコンウェーハの製造方法
JP2011071303A (ja) 半導体装置の製造方法
KR20010005151A (ko) 화학적기계적연마를 이용한 소자분리방법
KR20070003145A (ko) 반도체 소자의 제조방법
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2007019428A (ja) 半導体装置の製造方法
JP4153810B2 (ja) Soiウェーハの製造方法
KR100560288B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150818

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5990444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees