JP2014092695A - 電気光学装置、及び電子機器 - Google Patents

電気光学装置、及び電子機器 Download PDF

Info

Publication number
JP2014092695A
JP2014092695A JP2012243333A JP2012243333A JP2014092695A JP 2014092695 A JP2014092695 A JP 2014092695A JP 2012243333 A JP2012243333 A JP 2012243333A JP 2012243333 A JP2012243333 A JP 2012243333A JP 2014092695 A JP2014092695 A JP 2014092695A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
pixel electrode
film
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012243333A
Other languages
English (en)
Inventor
Yoshikazu Eguchi
芳和 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012243333A priority Critical patent/JP2014092695A/ja
Publication of JP2014092695A publication Critical patent/JP2014092695A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】表示品質を向上させることができる液晶装置100の製造方法、液晶装置100
、及び電子機器を提供する。
【解決手段】複数の画素の各々に設けられた画素電極と、複数の画素の各々に対応して設
けられたTFTと、画素電極とTFTとの間に設けられた第2平坦化膜12bと、画素電
極におけるTFT素子と反対側に設けられ、少なくとも隣り合う画素電極と画素電極との
間を覆うように設けられた積層絶縁膜12dと、を有し、積層絶縁膜12dは第2平坦化
膜12bより透湿性が低く、第2平坦化膜12bは積層絶縁膜12dより吸湿性が高い。
【選択図】図5

Description

本発明は、電気光学装置、及び電子機器に関する。
上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子として
トランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶
装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。
また、液晶装置の一つとして、画素電極に反射性の材料を用いて、入射した光を反射さ
せる反射型の液晶装置がある。この液晶装置は、反射率を向上させるために、画素電極の
下層に設けられた絶縁層の表面が、特に平坦化されていることが重要である。例えば、特
許文献1には、画素電極の下層にBPSG(ボロン、リンを含む酸化膜)からなる第1絶
縁膜を成膜し、その後リフローして表面を平坦化する技術が開示されている。
平坦化された第1絶縁膜の上には画素電極が形成される。更に、表示品質(例えば、黒
浮きやコントラスト)が低下することを抑えるべく、これらの上を平坦化させるために、
第1絶縁膜や画素電極上には、表面を平坦化させるための第2絶縁膜が形成される。
特開2001−242443号公報
しかしながら、BPSGは水分を吸収しやすい性質があり、製造過程や使用時に水分を
吸収すると、その直上に設けられた画素電極を腐蝕する恐れがあるという課題がある。ま
た、画素電極上に設けた第2絶縁膜が厚くなると、液晶を駆動する電圧が低下するという
課題があり、これを補うために、画素電極に印加する電圧を上げると、トランジスターの
耐圧を確保するためにトランジスターが大きくなり、画素ピッチが広くなるという課題が
ある。
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以
下の形態又は適用例として実現することが可能である。
[適用例1]本適用例に係る電気光学装置は、複数の画素の各々に設けられた反射画素
電極と、前記複数の画素の各々に対応して設けられたスイッチング素子と、前記反射画素
電極と前記スイッチング素子との間に設けられた第1絶縁膜と、前記反射画素電極におけ
る前記スイッチング素子と反対側に設けられ、少なくとも隣り合う反射画素電極と反射画
素電極との間を覆うように設けられた第2絶縁膜と、を有し、前記第2絶縁膜は、前記第
1絶縁膜より透湿性が低く、前記第1絶縁膜は、前記第2絶縁膜より吸湿性が高いことを
特徴とする。
本適用例によれば、少なくとも隣り合う反射画素電極と反射画素電極との間を覆うよう
に第2絶縁膜が設けられているので、例えば、電気光学物質を駆動するための電圧が低下
することを抑えることができる。更に、透湿性の低い第2絶縁膜によって、製造過程や使
用時に外部から水分が入ってくることを抑えることが可能となり、スイッチング素子など
に悪影響を及ぼすことを抑えることができる。加えて、水分が第2絶縁膜を透過した場合
でも、第1絶縁膜によって水分を吸湿することができる。
[適用例2]上記適用例に係る電気光学装置において、前記第1絶縁膜と前記反射画素
電極との間に、前記第1絶縁膜より透湿性が低く、かつ、前記第1絶縁膜より吸湿性が低
い第3絶縁膜が設けられていることが好ましい。
本適用例によれば、第3絶縁膜が設けられているので、BPSGから放出された水分が
反射画素電極と接触することを抑えることができる。これにより、反射画素電極が腐蝕す
ることを抑えることができる。
[適用例3]上記適用例に係る電気光学装置において、前記隣り合う反射画素電極と反
射画素電極との間に、第4絶縁膜が設けられていることが好ましい。
本適用例によれば、反射画素電極間に第4絶縁膜を設けるので、例えば、配向膜の下側
の層の上面の高さを基板全体に亘って略同じにすることが可能となる。よって、反射画素
電極を含む基板上を平坦化することが可能となる。よって、表示品質が低下することを抑
えることができる。
[適用例4]上記適用例に係る電気光学装置において、前記反射画素電極上に配向膜が
設けられており、前記第2絶縁膜は、前記反射画素電極と前記配向膜との間に配置されて
いることが好ましい。
本適用例によれば、第2絶縁膜を介して反射画素電極と配向膜とが配置されているので
、電気光学物質を駆動するための電圧が低下することを抑えることができる。
[適用例5]上記適用例に係る電気光学装置において、前記第1絶縁膜は、BPSGで
あり、前記第2絶縁膜は、SiN、ポリイミド、アルミナ、PSGのいずれかを含み、前
記第3絶縁膜は、NSGであり、前記第4絶縁膜は、SiO2であることが好ましい。
本適用例によれば、上記材料を用いることにより、電気光学物質を駆動するための電圧
が低下したり、反射画素電極が腐蝕することを抑えることができる。
[適用例6]本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特
徴とする。
本適用例によれば、上記した電気光学装置を備えているので、信頼性を向上させるとと
もに、表示品質を向上させることが可能な電子機器を提供することができる。
液晶装置の構成を示す模式平面図。 図1に示す液晶装置のH−H’線に沿う模式断面図。 液晶装置の電気的な構成を示す等価回路図。 液晶装置の構造を示す模式断面図。 図4に示す液晶装置のA部を拡大して示す拡大断面図。 液晶装置の製造方法を工程順に示すフローチャート。 液晶装置の製造方法のうち一部の製造方法を示す模式断面図。 液晶装置の製造方法のうち一部の製造方法を示す模式断面図。 液晶装置を備えた電子機器の構成を示す模式図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図
面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示してい
る。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接する
ように配置される場合、または基板の上に他の構成物を介して配置される場合、または基
板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表す
ものとする。
本実施形態では、電気光学装置として、薄膜トランジスター(TFT:Thin Film Tran
sistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を
例に挙げて説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)
の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
(第1実施形態)
<電気光学装置としての液晶装置の構成>
図1は、液晶装置の構成を示す模式平面図である。図2は、図1に示す液晶装置のH−
H’線に沿う模式断面図である。図3は、液晶装置の電気的な構成を示す等価回路図であ
る。以下、液晶装置の構成を、図1〜図3を参照しながら説明する。
図1及び図2に示すように、本実施形態の液晶装置100は、対向配置された素子基板
10および対向基板20と、これら一対の基板によって挟持された液晶層15とを有する
。素子基板10を構成する第1基材10a(基板)、および対向基板20を構成する第2
基材20aは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配
置されたシール材14を介して接合されている。平面視で環状に設けられたシール材14
の内側で、素子基板10は対向基板20の間に正または負の誘電異方性を有する液晶が封
入されて液晶層15を構成している。シール材14は、例えば熱硬化性又は紫外線硬化性
のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を
一定に保持するためのスペーサー(図示省略)が混入されている。
シール材14の内側には、複数の画素Pが配列した画素領域E(表示領域)が設けられ
ている。画素領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むよう
に配置されたダミー画素を含むとしてもよい。また、図1及び図2では図示を省略したが
、画素領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光部(ブラックマトリ
ックス;BM)が対向基板20に設けられている。
素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路2
2が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と画素
領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向
する他の2辺部に沿ったシール材14と画素領域Eとの間に走査線駆動回路24が設けら
れている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間に
は、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に
遮光部18(見切り部)が設けられている。遮光部18は、例えば、遮光性の金属あるい
は金属酸化物などからなり、遮光部18の内側が複数の画素Pを有する画素領域Eとなっ
ている。なお、図1では図示を省略したが、画素領域Eにおいても複数の画素Pを平面的
に区分する遮光部が設けられている。
これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って
配列した複数の外部接続用端子61に接続されている。以降、該1辺部に沿った方向をX
方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明
する。なお、検査回路25の配置はこれに限定されず、データ線駆動回路22に沿ったシ
ール材14と画素領域Eとの間に設けてもよい。
図2に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられ
た光反射性を有する反射画素電極としての画素電極27およびスイッチング素子である薄
膜トランジスター(TFT:Thin Film Transistor、以降、「TFT30」と呼称する)
と、信号配線と、これらを覆う配向膜28とが形成されている。
画素電極27は、光反射性の例えばAl(アルミニウム)やAg(銀)またはこれらの
金属の合金や酸化物などの化合物を用いて形成することができる。また、TFT30にお
ける半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用
されている。本発明における素子基板10は、少なくとも画素電極27、TFT30、信
号配線、配向膜28を含むものである。
対向基板20の液晶層15側の表面には、遮光部18と、これを覆うように成膜された
平坦化層33と、平坦化層33を覆うように設けられた対向電極31と、対向電極31を
覆う配向膜32とが設けられている。本発明における対向基板20は、少なくとも遮光部
18、対向電極31、配向膜32を含むものである。
遮光部18は、図1に示すように、画素領域Eを取り囲むと共に、平面的に走査線駆動
回路24、検査回路25と重なる位置に設けられている(図示簡略)。これにより対向基
板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光に
よって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域E
に入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保してい
る。
平坦化層33は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光
部18を覆うように設けられている。このような平坦化層33の形成方法としては、例え
ばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げら
れる。
対向電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、平坦
化層33を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部2
6により素子基板10側の配線に電気的に接続している。
画素電極27を覆う配向膜28および対向電極31を覆う配向膜32は、液晶装置10
0の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、そ
の表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向
処理が施された有機配向膜や、気相成長法を用いてSiOx(酸化シリコン)などの無機
材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜
が挙げられる。本実施形態では、配向膜28,32として上記無機配向膜が採用されてい
る。
このような液晶装置100は反射型であって、画素Pが非駆動時に暗表示となるノーマ
リーブラックモードや、非駆動時に明表示となるノーマリーホワイトモードの光学設計が
採用される。光学設計に応じて、光の入射側(射出側)に偏光素子が配置されて用いられ
る。
図3に示すように、液晶装置100は、少なくとも画素領域Eにおいて互いに絶縁され
て直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。走査
線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された
領域に、画素電極27と、TFT30と、容量素子16とが設けられ、これらが画素Pの
画素回路を構成している。
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデ
ータ線側ソースドレイン領域(ソース領域)に電気的に接続されている。画素電極27は
、TFT30の画素電極側ソースドレイン領域(ドレイン領域)に電気的に接続されてい
る。
データ線6aは、データ線駆動回路22(図1参照)に接続されており、データ線駆動
回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3a
は、走査線駆動回路24(図1参照)に接続されており、走査線駆動回路24から供給さ
れる走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に
線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごと
に供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SC
mを所定のタイミングで供給する。
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入
力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D
1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、
画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画
素電極27と液晶層15を介して対向配置された対向電極31との間で一定期間保持され
る。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と対向電
極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子1
6は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている
。容量素子16は、2つの容量電極の間に誘電体層を有するものである。
図4は、液晶装置の構造を示す模式断面図である。図5は、図4に示す液晶装置のA部
を拡大して示す拡大断面図である。以下、液晶装置の構造を、図4及び図5を参照しなが
ら説明する。なお、図4及び図5は、各構成要素の断面的な位置関係を示すものであり、
明示可能な尺度で表されている。
図4に示すように、液晶装置100は、一対の基板のうち一方の素子基板10と、これ
に対向配置される他方の対向基板20とを備えている。素子基板10を構成する第1基材
10a、及び対向基板20を構成する第2基材20aは、上記したように、例えば、石英
基板等によって構成されている。
第1基材10a上には、チタン(Ti)やクロム(Cr)等からなる下側遮光膜3cが
形成されている。下側遮光膜3cは、平面的に格子状にパターニングされており、各画素
の開口領域を規定している。なお、下側遮光膜3cは、走査線3aの一部として機能する
ようにしてもよい。第1基材10a及び下側遮光膜3c上には、シリコン酸化膜等からな
る下地絶縁層11aが形成されている。
下地絶縁層11a上には、TFT30及び走査線3a等が形成されている。TFT30
は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン等からな
る半導体層30aと、半導体層30a上に形成されたゲート絶縁膜11gと、ゲート絶縁
膜11g上に形成されたポリシリコン膜等からなるゲート電極30gとを有する。上記し
たように、走査線3aは、ゲート電極30gとしても機能する。
半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されるこ
とにより、N型のTFT30として形成されている。具体的には、半導体層30aは、チ
ャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域
30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを
備えている。
チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされて
いる。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等
のN型の不純物イオンがドープされている。このように、TFT30は、N型のTFTと
して形成されている。
ゲート電極30g、下地絶縁層11a、及び走査線3a上には、シリコン酸化膜等から
なる第1層間絶縁層11bが形成されている。第1層間絶縁層11b上には、容量素子1
6が設けられている。具体的には、TFT30の画素電極側ソースドレイン領域30d及
び画素電極27に電気的に接続された画素電位側容量電極としての第1容量電極16aと
、固定電位側容量電極としての容量線3b(第2容量電極16b)の一部とが、誘電体膜
16cを介して対向配置されることにより、容量素子16が形成されている。
容量線3b(第2容量電極16b)は、例えば、Ti(チタン)、Cr(クロム)、W
(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なく
とも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層した
もの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。
第1容量電極16aは、例えば、導電性のポリシリコン膜からなり容量素子16の画素
電位側容量電極として機能する。ただし、第1容量電極16aは、容量線3bと同様に、
金属又は合金を含む単一層膜又は多層膜から構成してもよい。第1容量電極16aは、画
素電位側容量電極としての機能のほか、コンタクトホールCNT52、中継配線55、コ
ンタクトホールCNT53、CNT51を介して、画素電極27とTFT30の画素電極
側ソースドレイン領域30d(ドレイン領域)とを中継接続する機能を有する。
容量素子16上には、第2層間絶縁層11cを介してデータ線6aが形成されている。
データ線6aは、第1層間絶縁層11b及び第2層間絶縁層11cに開孔されたコンタク
トホールCNT54を介して、半導体層30aのデータ線側ソースドレイン領域30s(
ソース領域)に電気的に接続されている。
データ線6a上には、第1平坦化膜12a、第2平坦化膜12b(第1絶縁膜)、及び
第3平坦化膜12c(第3絶縁膜)が順に積層されている。なお、これら3つの平坦化膜
12a,12b,12cをまとめて平坦化層12と称する。第1平坦化膜12aの材料は
、例えば、NSG(Nondoped Silicate Glass)である。第2平坦化膜12bの材料は、
例えば、BPSG(Boron Phosphorus Silicon Glass)である。第3平坦化膜12cの材
料は、例えば、NSGである。
BPSGにおけるボロン(B)の含有量は、例えば、1〜5wt%である。BPSGに
おけるリン(P)の含有量は、例えば、3〜6wt%である。
第3平坦化膜12c上には、画素電極27が形成されている。画素電極27は、平坦化
層12及び第2層間絶縁層11cに開孔されたコンタクトホールCNT52、CNT53
、中継配線55を介して第1容量電極16aに接続されることにより、半導体層30aの
画素電極側ソースドレイン領域30d(ドレイン領域)に電気的に接続されている。なお
、画素電極27の材料は、上記したように、光反射性を有するアルミニウムで構成されて
いる。
画素電極27が設けられた第3平坦化膜12c上には、第2絶縁膜としての積層絶縁膜
12dが設けられている。また、画素電極27間の凹みを平坦化させるために、画素電極
27間における積層絶縁膜12d上には、第4絶縁膜としての第4平坦化層12eが設け
られている。
具体的には、図5に示すように、コンタクトホールCNT53の側壁及び底面には、画
素電極27が形成されている。また、画素電極27は、コンタクトホールCNT53の側
壁から第3絶縁膜12cの上面にかけて延設されている。画素電極27は、例えばアルミ
ニウムで構成されている。更に、コンタクトホールCNT53内における画素電極27を
覆うように、積層絶縁膜12dが形成されている。そして、コンタクトホールCNT53
内における積層絶縁膜12dの窪みを埋めるように、第4平坦化層12eが設けられてい
る。
図4に示すように、積層絶縁膜12d及び第4平坦化層12e上には、酸化シリコン(
SiO2)などの無機材料を斜方蒸着した配向膜28が設けられている。配向膜28上に
は、シール材14(図1及び図2参照)により囲まれた空間に液晶等が封入された液晶層
15が設けられている。
一方、第2基材20a上には、その全面に渡って対向電極31が設けられている。対向
電極31上(図4では下側)には、酸化シリコン(SiO2)などの無機材料を斜方蒸着
した配向膜32が設けられている。対向電極31は、例えばITO膜等の透明導電性膜か
らなる。
液晶層15は、画素電極27からの電界が印加されていない状態で配向膜28,32に
よって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20をそれら
の周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり
、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペー
サーが混入されている。
<液晶装置の製造方法>
図6は、液晶装置の製造方法を工程順に示すフローチャートである。図7及び図8は、
液晶装置の製造方法のうち一部の製造方法を示す模式断面図である。以下、液晶装置の製
造方法を、図6〜図8を参照しながら説明する。なお、説明の便宜上、第1基材10aか
ら第2層間絶縁層11cまでを第1基材10aと称して説明する。
最初に、素子基板10側の製造方法を説明する。ステップS11では、ガラス基板など
からなる第1基材10a上にTFT30等を形成する。具体的には、周知の成膜技術、フ
ォトリソグラフィ技術及びエッチング技術を用いて、第1基材10a上にTFT30など
を形成する。
ステップS12では、TFT30上に平坦化層12を形成する。また、ステップS13
では、画素電極27を形成する。ステップS14では、積層絶縁膜12d及び第4平坦化
層12eを形成する。具体的には、図7及び図8を参照しながら説明する。
まず、図7(a)に示す工程では、TFT30などを含む第1基材10a上の全体に第
1平坦化膜12a、第2平坦化膜12b、及び第3平坦化膜12cを成膜する。
まず、第1平坦化膜12aを形成する。第1平坦化膜12aは、例えば、NSGで形成
される。具体的には、第1平坦化膜12aの表面は、下層に形成されたTFT30などに
起因して凹凸になっている。よって、第1平坦化膜12aの表面に平坦化処理を施す。平
坦化処理としては、研磨処理又はエッチバックがあげられ、研磨処理としては、CMP(
Chemical Mechanical Polishing)処理が挙げられる。平坦化処理後の第1平坦化膜12
aの厚みは、例えば、500nm〜700nmである。これにより、第1平坦化膜12a
の表面が平坦化される。
次に、第1平坦化膜12a上に第2平坦化膜12bを成膜する。成膜方法としては、例
えば、CVD(Chemical Vapor Deposition)法が挙げられる。第2平坦化膜12bとし
ては、例えば、BPSGである。第2平坦化膜12bの厚みとしては、例えば、70nm
である。BPSGは、NSGと比較して成膜時の流動性が高い材料なので、表面を平坦化
する(凸凹の段差を埋める)ことができる。また、BPSGは、NSGや後述するSiN
と比較して、吸湿性が高い材料である。
次に、第2平坦化膜12b上に第3平坦化膜12cを成膜する。第3平坦化膜12cと
しては、第2平坦化膜12bより透湿性の低い(吸湿性の低い)材料、例えば、NSGが
用いられる。第3平坦化膜12cの厚みとしては、例えば、70nmである。ここで用い
るNSGからなる第3平坦化膜12cは、BPSGによって吸収された水分が外部、例え
ば液晶中に放出されることを防ぐキャップ層の役割を果たすことで表示特性の変化を低減
する。また、逆に液晶層からの水分がTFT30などに浸入することを防ぐキャップ層の
役割を果たすことで、TFT30の動作特性が変化することを低減する。
次に、図7(b)に示す工程では、平坦化層12に、中継配線55まで貫通するコンタ
クトホールCNT53を形成する。
次に、図7(c)に示す工程では、第3平坦化膜12c上に画素電極27を形成する。
具体的には、周知の成膜技術(例えば、スパッタ法)、フォトリソグラフィ技術及びエッ
チング技術を用いて、第3平坦化膜12c上に画素電極27を形成する。これにより、コ
ンタクトホールCNT53の中には、画素電極27が形成される。
次に、図8(d)に示す工程では、画素電極27が設けられた第3平坦化膜12c上の
全体に積層絶縁膜12dを形成する。なお、積層絶縁膜12dは、SiO2とSiNとの
積層膜である。SiNは、製造過程や使用時に水分が入り込み、TFT30などと水分と
が接触しないようにするために用いられる。なお、SiNに代えて、ポリイミド、アルミ
ナ、PSGを用いるようにしてもよい。
形成方法としては、例えば、CVD法を用いて形成する。これにより、コンタクトホー
ルCNT53の中の画素電極27上を含む第3平坦化膜12c上に、SiNとSiO2
の積層膜からなる積層絶縁膜12dが形成される。なお、SiO2とSiNとが積層され
た積層絶縁膜12dは、増反射機能を有している。SiNの膜厚は、例えば、70nmで
ある。
次に、図8(e)に示す工程では、積層絶縁膜12d上に第4平坦化層12eとなる前
の第4平坦化層前駆体膜12e1を成膜する。成膜方法としては、例えば、CVD法を用
いて形成する。
次に、図8(f)に示す工程では、第1基材10a上を平坦化すると共に、画素電極2
7上の積層絶縁膜12dの表面を露出させる。具体的には、CMP(Chemical Mechanica
l Polishing)研磨処理を行う。画素電極27上の積層絶縁膜12d(SiN)をCMP
ストッパー層として用いて、画素電極27上の第4平坦化層前駆体膜12e1を除去する
。これにより、画素電極27上には、積層絶縁膜12dのみとなり、その他の領域の凹部
(窪み)には第4平坦化層12eが埋め込まれ、画素電極27上を含む第1基材10a上
の上面が平坦化される。
このように、画素電極27上には、SiO2からなる第4平坦化層12eが無いので、
液晶駆動電圧の低下を抑制でき、低電圧で駆動可能な液晶装置が実現できる。なお、CM
P研磨処理によって、画素電極27間に埋め込まれたSiO2からなる第4平坦化層12
eの上面がわずかに窪む恐れがある。
図6に示すように、ステップS15では、平坦化された積層絶縁膜12d及び第4平坦
化層12e上に、配向膜28を形成する。具体的には、酸化シリコン(SiO2)などの
無機材料を斜方蒸着法を用いて形成する。以上により、素子基板10側が完成する。
次に、対向基板20側の製造方法を説明する。まず、ステップS21では、ガラス基板
等の透光性材料からなる第2基材20a上に、周知の成膜技術、フォトリソグラフィ技術
及びエッチング技術を用いて、対向電極31(共通電極)を形成する。
ステップS22では、対向電極31上に配向膜32を形成する。配向膜32の製造方法
は、例えば、素子基板10側の配向膜28と同様の方法を用いて形成する。以上により、
対向基板20側が完成する。次に、素子基板10と対向基板20とを貼り合わせる方法を
説明する。
ステップS31では、素子基板10上にシール材14を塗布する。具体的には、例えば
、素子基板10とディスペンサー(吐出装置でも可能)との相対的な位置関係を変化させ
て、素子基板10における画素領域Eの周縁部に(画素領域Eを囲むように)、一筆書き
で切れ目なくシール材14を塗布する。
シール材14としては、例えば、紫外線硬化型エポキシ樹脂が挙げられる。なお、紫外
線などの光硬化型樹脂に限定されず、熱硬化型樹脂などを用いるようにしてもよい。また
、シール材14には、素子基板10と対向基板20との間隔(ギャップ或いはセルギャッ
プ)を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が含まれ
ている。
ステップS32では、シール材14で囲まれた中に液晶を滴下する。具体的には、各シ
ール材14で囲まれた領域に液晶を滴下する(ODF(One Drop Fill)方式)。滴下す
る方法としては、例えば、インクジェットヘッドなどを用いることができる。また、液晶
は、シール材14によって囲まれた領域(表示領域E)の中央部に滴下することが望まし
い。
ステップS33では、素子基板10と対向基板20とを貼り合わせる。具体的には、素
子基板10に塗布されたシール材14を介して素子基板10と対向基板20とを貼り合わ
せる。より具体的には、互いの基板10,20の平面的な縦方向や横方向の位置精度を確
保しながら行う。以上により、液晶装置100が完成する。
<電子機器の構成>
図9は、上記した液晶装置を備えた電子機器(反射型の投射型表示装置:液晶プロジェ
クター)の構成を示す模式図である。以下、電子機器の構成について、図9を参照しなが
ら説明する。
図9に示すように、本実施形態の電子機器としての液晶プロジェクター1500は、シ
ステム光軸Lに沿って配置された偏光照明装置1100と、3つのダイクロイックミラー
1111,1112,1115と、2つの反射ミラー1113,1114と、3つの光変
調素子としての反射型の液晶ライトバルブ1250,1260,1270と、クロスダイ
クロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、ハロゲンランプなどの白色光源からなる光源としてのランプ
ユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから
概略構成されている。
偏光照明装置1100から射出された偏光光束は、互いに直交して配置されたダイクロ
イックミラー1111とダイクロイックミラー1112とに入射する。光分離素子として
のダイクロイックミラー1111は、入射した偏光光束のうち赤色光(R)を反射する。
もう一方の光分離素子としてのダイクロイックミラー1112は、入射した偏光光束のう
ち緑色光(G)と青色光(B)とを反射する。
反射した赤色光(R)は反射ミラー1113により再び反射され、液晶ライトバルブ1
250に入射する。一方、反射した緑色光(G)と青色光(B)とは反射ミラー1114
により再び反射して光分離素子としてのダイクロイックミラー1115に入射する。ダイ
クロイックミラー1115は緑色光(G)を反射し、青色光(B)を透過する。反射した
緑色光(G)は液晶ライトバルブ1260に入射する。透過した青色光(B)は液晶ライ
トバルブ1270に入射する。
液晶ライトバルブ1250は、反射型の液晶パネル1251と、反射型偏光素子として
のワイヤーグリッド偏光板1253とを備えている。
液晶ライトバルブ1250は、ワイヤーグリッド偏光板1253によって反射した赤色
光(R)がクロスダイクロイックプリズム1206の入射面に垂直に入射するように配置
されている。また、ワイヤーグリッド偏光板1253の偏光度を補う補助偏光板1254
が液晶ライトバルブ1250における赤色光(R)の入射側に配置され、もう1つの補助
偏光板1255が赤色光(R)の射出側においてクロスダイクロイックプリズム1206
の入射面に沿って配置されている。なお、反射型偏光素子として偏光ビームスプリッター
を用いた場合には、一対の補助偏光板1254,1255を省略することも可能である。
このような反射型の液晶ライトバルブ1250の構成と各構成の配置は、他の反射型の
液晶ライトバルブ1260,1270においても同じである。
液晶ライトバルブ1250,1260,1270に入射した各色光は、画像情報に基づ
いて変調され、再びワイヤーグリッド偏光板1253,1263,1273を経由してク
ロスダイクロイックプリズム1206に入射する。クロスダイクロイックプリズム120
6では、各色光が合成され、合成された光は投射レンズ1207によってスクリーン13
00上に投射され、画像が拡大されて表示される。
本実施形態では、液晶ライトバルブ1250,1260,1270における反射型の液
晶パネル1251,1261,1271として上記実施形態における液晶装置100が適
用されている。
このような液晶プロジェクター1500によれば、反射型の液晶装置100を液晶ライ
トバルブ1250,1260,1270に用いているので、表示品質を向上させることが
可能な反射型の液晶プロジェクター1500を提供できる。
なお、液晶装置100が搭載される電子機器としては、投射型表示装置1000の他、
ヘッドアップディスプレイ、スマートフォン、EVF(Electrical View Finder)、モバ
イルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタ
ルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各
種電子機器に用いることができる。
以上詳述したように、本実施形態の液晶装置100、及び電子機器によれば、以下に示
す効果が得られる。
(1)本実施形態の液晶装置100によれば、画素電極27を含む第3平坦化膜12c
上の全体にSiNを含む積層絶縁膜12dが設けられており、画素電極27間のみに第4
平坦化層12eが設けられているので(言い換えれば、画素電極27上に第4平坦化層1
2eが無いので)、液晶を駆動するための電圧が低下することを抑えることができる。更
に、透湿性の低いSiNを含む積層絶縁膜12dに覆われていることによって、製造過程
や使用時に外部から水分が入ってくることを抑えることが可能となり、TFT30などに
悪影響を及ぼすことを抑えることができる。加えて、水分が積層絶縁膜12dを透過した
場合でも、BPSGからなる第2平坦化膜12bによって水分を吸湿することができる。
(2)本実施形態の液晶装置100によれば、画素電極27間に第4平坦化層12eを
設けるので、配向膜28の下側の層の上面を第1基材10a全体に亘って略同じ高さにす
ることが可能となる。よって、黒浮きの発生やコントラストが低下するなど表示品質が劣
化することを抑えることができる。
(3)本実施形態の電子機器によれば、上記に記載の液晶装置100を備えるので、信
頼性を向上させるとともに、表示品質を向上させることが可能な電子機器を提供すること
ができる。
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明
細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、
本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施すること
もできる。
(変形例1)
上記したように、反射型の液晶装置100に本発明を適用することに限定されず、例え
ば、透過型の液晶装置や半透過半反射型の液晶装置に適用するようにしてもよい。
(変形例2)
上記した電気光学装置は、液晶装置100であることに限定されず、例えば、有機EL
(Electro Luminescence)装置、電気泳動装置などの表示装置にも適用することができる
。また、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)
にも適用可能である。
3a…走査線、3b…容量線、3c…下側遮光膜、6a…データ線、10…素子基板、
10a…第1基材、11a…下地絶縁層、11b…第1層間絶縁層、11c…第2層間絶
縁層、11g…ゲート絶縁膜、12…平坦化層、12a…第1平坦化膜、12b…第1絶
縁膜としての第2平坦化膜、12c…第3絶縁膜としての第3平坦化膜、12d…第2絶
縁膜としての積層絶縁膜、12e…第4絶縁膜としての第4平坦化層、14…シール材、
15…液晶層、16…容量素子、16a…第1容量電極、16b…第2容量電極、16c
…誘電体膜、18…遮光部、20…対向基板、20a…第2基材、22…データ線駆動回
路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…反射画素電極と
しての画素電極、28,32…配向膜、29…配線、30…TFT、30a…半導体層、
30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側
LDD領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、30s1…
データ線側LDD領域、31…対向電極、33…平坦化層、CNT51,52,53,5
4…コンタクトホール、55…中継配線、61…外部接続用端子、100…液晶装置、1
000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、110
2…インテグレーターレンズ、1103…偏光変換素子、1111,1112,1115
…ダイクロイックミラー、1113,1114…反射ミラー、1206…クロスダイクロ
イックプリズム、1207…投射レンズ、1250,1260,1270…液晶ライトバ
ルブ、1251,1261,1271…液晶パネル、1253,1263,1273…ワ
イヤーグリッド偏光板、1254,1255…補助偏光板、1300…スクリーン、15
00…液晶プロジェクター。

Claims (6)

  1. 複数の画素の各々に設けられた反射画素電極と、
    前記複数の画素の各々に対応して設けられたスイッチング素子と、
    前記反射画素電極と前記スイッチング素子との間に設けられた第1絶縁膜と、
    前記反射画素電極における前記スイッチング素子と反対側に設けられ、少なくとも隣り
    合う反射画素電極と反射画素電極との間を覆うように設けられた第2絶縁膜と、
    を有し、
    前記第2絶縁膜は、前記第1絶縁膜より透湿性が低く、
    前記第1絶縁膜は、前記第2絶縁膜より吸湿性が高いことを特徴とする電気光学装置。
  2. 請求項1に記載の電気光学装置であって、
    前記第1絶縁膜と前記反射画素電極との間に、前記第1絶縁膜より透湿性が低く、かつ
    、前記第1絶縁膜より吸湿性が低い第3絶縁膜が設けられていることを特徴とする電気光
    学装置。
  3. 請求項1又は請求項2に記載の電気光学装置であって、
    前記隣り合う反射画素電極と反射画素電極との間に、第4絶縁膜が設けられていること
    を特徴とする電気光学装置。
  4. 請求項1乃至請求項3のいずれか一項に記載の電気光学装置であって、
    前記反射画素電極上に配向膜が設けられており、
    前記第2絶縁膜は、前記反射画素電極と前記配向膜との間に配置されていることを特徴
    とする電気光学装置。
  5. 請求項1乃至請求項4のいずれか一項に記載の電気光学装置であって、
    前記第1絶縁膜は、BPSGであり、
    前記第2絶縁膜は、SiN、ポリイミド、アルミナ、PSGのいずれかを含み、
    前記第3絶縁膜は、NSGであり、
    前記第4絶縁膜は、SiO2であることを特徴とする電気光学装置。
  6. 請求項1乃至請求項5のいずれか一項に記載の電気光学装置を備えることを特徴とする
    電子機器。
JP2012243333A 2012-11-05 2012-11-05 電気光学装置、及び電子機器 Withdrawn JP2014092695A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012243333A JP2014092695A (ja) 2012-11-05 2012-11-05 電気光学装置、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012243333A JP2014092695A (ja) 2012-11-05 2012-11-05 電気光学装置、及び電子機器

Publications (1)

Publication Number Publication Date
JP2014092695A true JP2014092695A (ja) 2014-05-19

Family

ID=50936801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012243333A Withdrawn JP2014092695A (ja) 2012-11-05 2012-11-05 電気光学装置、及び電子機器

Country Status (1)

Country Link
JP (1) JP2014092695A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018010229A (ja) * 2016-07-15 2018-01-18 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000193965A (ja) * 1998-12-25 2000-07-14 Seiko Epson Corp 液晶装置及びこれを用いた電子機器
JP2004264653A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp 電気光学基板及びその製造方法、電気光学装置、電子機器
JP2005091382A (ja) * 2003-09-11 2005-04-07 Seiko Epson Corp 電気光学装置及び電子機器
JP2011209387A (ja) * 2010-03-29 2011-10-20 Seiko Epson Corp 液晶装置、液晶装置の駆動方法及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000193965A (ja) * 1998-12-25 2000-07-14 Seiko Epson Corp 液晶装置及びこれを用いた電子機器
JP2004264653A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp 電気光学基板及びその製造方法、電気光学装置、電子機器
JP2005091382A (ja) * 2003-09-11 2005-04-07 Seiko Epson Corp 電気光学装置及び電子機器
JP2011209387A (ja) * 2010-03-29 2011-10-20 Seiko Epson Corp 液晶装置、液晶装置の駆動方法及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018010229A (ja) * 2016-07-15 2018-01-18 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法

Similar Documents

Publication Publication Date Title
US10088727B2 (en) Liquid crystal device and electronic apparatus
JP2014212191A (ja) 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP5948777B2 (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP6251955B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6171308B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2018136478A (ja) 電気光学装置、電気光学装置の製造方法、および電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP2014102268A (ja) マイクロレンズアレイ基板、電気光学装置、および電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
JP2014228673A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP2013235127A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2014142390A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6136707B2 (ja) 電気光学装置用基板、電気光学装置、電子機器、及び電気光学装置用基板の製造方法
JP2017083679A (ja) 表示装置および電子機器
US20150077686A1 (en) Substrate for electro-optical device, electro-optical device, and electronic apparatus
JP6048075B2 (ja) 液晶装置、及び電子機器
JP2014092695A (ja) 電気光学装置、及び電子機器
JP6303283B2 (ja) 半導体装置、電気光学装置、半導体装置の製造方法、及び電子機器
JP2017181709A (ja) 大型基板、及び大型基板の製造方法
JP6277640B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、及び電子機器
JP2017040847A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP2013221964A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6236827B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2014092693A (ja) 電気光学装置の製造方法、電気光学装置、及び電子機器
JP2014092691A (ja) 液晶装置、及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160502