JP2004264653A - 電気光学基板及びその製造方法、電気光学装置、電子機器 - Google Patents
電気光学基板及びその製造方法、電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP2004264653A JP2004264653A JP2003055474A JP2003055474A JP2004264653A JP 2004264653 A JP2004264653 A JP 2004264653A JP 2003055474 A JP2003055474 A JP 2003055474A JP 2003055474 A JP2003055474 A JP 2003055474A JP 2004264653 A JP2004264653 A JP 2004264653A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electro
- drain
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】拡散反射領域を蓄積容量の形成領域まで広げ、反射表示時の明るさを十分に確保できるようにした液晶装置を提供する
【解決手段】薄膜トランジスタ３０のドレイン部を３１ｅ反射表示領域まで延設し、この延設されたドレイン部３１ｆに容量線３５を対向配置することで蓄積容量３７を形成する。また、反射表示領域に配置されたドレイン部３１ｆ，３１ｈに凹部ｇを形成し、このドレイン部３１ｆ，３１ｈの上に容量線３５や層間絶縁膜１５等の各種の層を形成することで、これらの層にドレイン部の凹部ｇに対応した凹凸面を形成する。そして、これらの層の最上層に反射電極１７ａを形成することで、この反射電極１７ａの表面に凹凸形状を付与する。
【選択図】 図２
【解決手段】薄膜トランジスタ３０のドレイン部を３１ｅ反射表示領域まで延設し、この延設されたドレイン部３１ｆに容量線３５を対向配置することで蓄積容量３７を形成する。また、反射表示領域に配置されたドレイン部３１ｆ，３１ｈに凹部ｇを形成し、このドレイン部３１ｆ，３１ｈの上に容量線３５や層間絶縁膜１５等の各種の層を形成することで、これらの層にドレイン部の凹部ｇに対応した凹凸面を形成する。そして、これらの層の最上層に反射電極１７ａを形成することで、この反射電極１７ａの表面に凹凸形状を付与する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、拡散反射電極を有する電気光学基板及びこの電気光学基板を備えた電気光学装置，電子機器に関するものである。
【０００２】
【従来の技術】
携帯型情報端末機器分野の発展に伴って、小型，軽量且つ可搬性に優れる液晶装置が広く用いられている。中でも反射型の液晶装置は、バックライトが不要なため消費電力が大幅に低減できるとともに更なる薄型，軽量化が可能となるため、近年その重要性が高まってきている。
【０００３】
また、このような反射型の電気光学装置では高輝度化が求められており、走査線や信号線等の各種配線を覆うように形成された樹脂絶縁膜の上に反射電極（画素電極）を形成することで高開口率化を図ったものが実用化されている。このように絶縁膜上に反射電極を上置きする構造のものでは、絶縁膜下層に配された走査線や信号線と、上層に配された反射電極との間で電気的な短絡を生じることがないため、反射電極をこれらの配線にオーバーラップさせるように広い面積で形成できる。これにより、開口率が高く明るい表示が可能となる。また、絶縁膜表面を凹凸形状とすることで、この上に形成される反射電極に拡散反射機能を付与することができる。
【０００４】
絶縁膜表面に凹凸形状を付与する方法としては、例えば特許文献１に開示されるようなものが知られている。上記文献で開示される液晶装置では、ゲート線をパターン形成する際に、画素内に上記ゲート線と同じ金属材料からなる第１の突起部を形成し、続いて、この突起をレジストで覆って裏面露光する。これにより、第１の突起部がマスクとなってこの部分のレジストは露光されないため、上記第１の突起部に対応する位置のレジスト（第２の突起部）が残る。そして、この金属及びレジストからなる突起部を絶縁膜で覆うことで、この絶縁膜表面に上記突起部に対応した凹凸形状を付与している。
【０００５】
【特許文献１】
特開平９−１０１５１０号公報
【０００６】
【発明が解決しようとする課題】
ところで、液晶装置等の電気光学装置では、画素毎に蓄積容量を形成することが一般に行われている。蓄積容量は、ＴＦＴに対して液晶容量と並列に接続されており、一方の電極（容量電極）は画素電位と同電位に設定され、他方の電極（容量線）は定電位（接地電位や電源電位等）に設定されている。通常、容量電極はＴＦＴのドレイン部を延設して形成され、容量線はゲート線と同時にパターン形成される。
【０００７】
このような構成に対して仮に上記特許文献１の技術を適用した場合、レジストからなる第２の突起部は裏面露光により形成されるので、蓄積容量の形成領域は容量線がマスクとなって露光が行なわれない。このため、この部分には第２の突起部を形成することができず、凹凸面の形成領域（即ち、拡散反射領域）を蓄積容量の形成領域まで広げることができない。したがって、蓄積容量により反射表示領域の開口率が低下し、反射表示時に十分な明るさを確保できなくなる。
本発明は、上述の課題に鑑み創案されたもので、拡散反射領域を蓄積容量の形成領域まで広げ、反射表示時の明るさを十分に確保できるようにした液晶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の電気光学基板は、１画素内に少なくとも反射表示領域を有する電気光学装置用の基板であって、上記反射表示領域を含む領域にドレイン部を有し、上記反射表示領域に配置されたドレイン部に凹部が形成された薄膜トランジスタと、上記反射表示領域に設けられ、それぞれ上記薄膜トランジスタに導電接続された蓄積容量及び反射電極とを備え、上記蓄積容量は、上記薄膜トランジスタのドレイン部の一部と、上記ドレイン部の一部に対向配置された容量線とにより構成され、上記反射電極は層間絶縁膜を介して上記薄膜トランジスタ及び蓄積容量の上層側に配置され、表面に上記ドレイン部の凹部の形状を反映した凹凸面が形成されたことを特徴とする。
【０００９】
本構成では、薄膜トランジスタのドレイン部となる半導体膜に凹部を形成し、このドレイン部の凹凸により、この上層側に配置される反射電極の表面に、上記凹凸に対応した凹凸形状を付与している。したがって、本構成によれば、拡散反射領域を蓄積容量の形成領域にまで広げることができ、従来よりも明るい反射表示が可能となる。なお、上述のように半導体膜に凹部を設けることで蓄積容量の低下を招くが、このような蓄積容量の低下は容量線の線幅を広げることで補償できる。本構成では、第１の絶縁膜の上に反射電極が上置きされ、薄膜トランジスタや蓄積容量がこの反射電極の下層側に配置されているため、容量線を広く（即ち、蓄積容量の形成領域を広く）しても反射表示に影響を及ぼすことはない。
【００１０】
なお、上記凹部を有する上記ドレイン部の形成領域は反射表示領域の一部のみでもよいが、拡散反射領域を最大限広げる観点からは、上記ドレイン部は、蓄積容量の形成領域を含む反射表示領域の略全域に設けられることが望ましい。
【００１１】
また、薄膜トランジスタのドレイン部と反射電極との間に、上記ドレイン部の凹部の位置と略一致する位置に凹部を有する感光性樹脂膜を設けてもよい。本構成では、半導体膜の凹部のみにより反射電極に凹凸形状を付与するものよりも、反射電極表面に深い凹凸面を形成でき、拡散反射特性をよりよく制御できる。
【００１２】
このような構造を有する電気光学基板は、例えば、薄膜トランジスタのドレイン部の一部が上記反射表示領域に配置されるように、上記反射表示領域を含む所定の領域に薄膜トランジスタの半導体膜を形成する半導体膜形成工程と、上記半導体膜において、薄膜トランジスタのドレイン部となる領域に凹部を形成する凹部形成工程と、上記半導体膜の上層側にポジ型の感光性樹脂膜を形成する樹脂膜形成工程と、上記半導体膜において上記感光性樹脂膜の形成された面と反対側の面から露光し、現像により上記半導体膜のドレイン部の凹部に対応する位置の感光性樹脂膜を除去する樹脂膜パターニング工程と、上記感光性樹脂膜の上層側の上記反射表示領域に対応する位置に反射電極を形成する反射電極形成工程とを備えた方法により製造することができる。
【００１３】
この際、上記樹脂膜パターニング工程と上記反射電極形成工程との間に、上記感光性樹脂膜を覆う被覆膜を形成する工程を設けることで、上層側に形成される反射電極表面に、上記感光性樹脂膜の凹凸形状よりも滑らかな凹凸面を形成することができる。
【００１４】
また、本発明の電気光学装置は、上述の電気光学基板を備えたことを特徴とする。また、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。これにより、従来よりも明るい反射表示を実現できる。
【００１５】
【発明の実施の形態】
［第１実施形態］
以下、図１〜図７を参照しながら本発明の第１実施形態に係る電気光学装置について説明する。図１は本実施形態の電気光学装置の一例としての液晶装置において、マトリクス状に設けられた複数画素の内の１画素の構造を示す要部平面図、図２はこの液晶装置の要部構造を示す断面図、図３〜図７はいずれも液晶装置の製造方法を示す工程図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【００１６】
まず、図１に基づいて本実施形態の液晶装置の平面構造について説明する。
本液晶装置は、１画素内に反射表示領域と透過表示領域とを有する半透過反射型の液晶装置であり、ＴＦＴアレイ基板１０には、石英基板，ガラス基板，プラスチック基板等からなる透明な基板本体１０Ａの上に、それぞれＸ方向，Ｙ方向に複数の走査線３３，信号線３４が電気的に絶縁されて設けられ、各走査線３３，信号線３４の交差部に対応して画素スイッチング用のＴＦＴ（薄膜トランジスタ）３０が設けられている。このＴＦＴ３０のソース部（高濃度ソース領域）３１ｄはコンタクトホール１２ａを介して信号線３４に導電接続されている。また、ドレイン部（高濃度ドレイン領域）３１ｅはコンタクトホール１２ｂを介して中間層３６に導電接続されるとともに中間層３６はコンタクトホール１５ａを介して画素電極１７（反射電極１７ａ，透明電極１７ｂ）に導電接続されている。
【００１７】
画素電極１７は、Ａｌ（アルミニウム）やＡｇ（銀）等の高反射率の金属膜からなる反射電極１７ａと、ＩＴＯ（インジウム錫酸化物）等の透明電極１７ｂとからなり、反射電極１７ａの形成された領域が反射表示領域であり、この反射表示領域の外側において透明電極１７ｂが形成された領域が透過表示領域である。
【００１８】
また、ＴＦＴアレイ基板１０には、蓄積容量を構成する一方の電極としての容量線３５が走査線３３と平行に設けられている。また、ＴＦＴ３０のドレイン部３１ｅは反射表示領域の略全域に延設され、上記容量線３５と、これに対向するドレイン部３１ｄの延設領域（第１の容量電極３１ｆ）との間で蓄積容量３７が形成されている。
以下では、基板１０において、画素電極１７が形成される領域，ＴＦＴ３０及び蓄積容量３７が形成される領域，走査線３３及び信号線３４が形成される領域を、それぞれ画素領域，素子領域，配線領域と呼ぶ。
【００１９】
次に、図２に基づいて本液晶装置の断面構造について説明する。
ＴＦＴ３０は、基板１０Ａの下地保護膜１１上に設けられ、下層側から順に、半導体膜３１，ゲート絶縁膜３２，ゲート電極３３ａが積層されている。なお、Ｘ方向に配設される走査線３３の内、半導体膜３１と平面的に重なる領域がゲート電極３３ａであり、このゲート電極３３ａと対向する半導体膜３１の領域（図１ではこの領域を斜線部で示している）がチャネル部３１ａとして機能する。そして、このチャネル部３１ａを挟んで対向する位置がソース部３１ｄ，ドレイン部３１ｅとなる。また、本実施形態において、ＴＦＴ３０はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、チャネル部３１ａと、ソース部３１ｄ及びドレイン部３１ｅとの間には、それぞれ低濃度ソース領域３１ｂ，低濃度ドレイン領域３１ｃが設けられている。
【００２０】
また、半導体膜３１のドレイン部３１ｅは、反射表示領域の略全域に延設されており、この延設部３１ｈには、ランダムな径を有する凹部（貫通部）ｇが不規則に多数形成されている。また、本液晶装置では、ゲート絶縁膜３２を走査線３３に対向する位置から延設して誘電体膜として用い、半導体膜３１のドレイン部３１ｅを延設した上記延設部３１ｈの一部を第１の容量電極３１ｆとし、更に、この第１の容量電極３１ｆに対向する容量線３５の一部を第２の容量電極とすることにより、蓄積容量３７が構成されている。なお、容量線３５は、走査線３３と同一のポリシリコン膜、又は、ポリシリコン膜と金属単体，合金，金属シリサイド等の積層構造からなり、走査線３３をパターン形成する際に同時にパターン形成される。また、蓄積容量３７の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは同一の高温酸化膜からなり、同一の熱酸化工程により形成されている。また、半導体膜３１には、ポリシリコン膜やアモルファスシリコン膜等が用いられるが、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術により基板１０Ａ上に形成した単結晶シリコン膜を用いてもよい。
【００２１】
また、基板１０Ａの上には、ＴＦＴ３０，蓄積容量３７，走査線３３、及び、延設部３１ｈの凹部ｇを滑らかに覆うように、ＮＳＧ，ＰＳＧ，ＢＳＧ，ＢＰＳＧ等のシリケートガラス膜，窒化シリコン膜，酸化シリコン膜からなる無機絶縁膜１２が設けられ、この絶縁膜１２の上に信号線３４及び中間層３６が設けられている。この絶縁膜１２にはＴＦＴ３０のソース部３１ｄに通じるコンタクトホール１２ａと、ドレイン部３１ｅに通じるコンタクトホール１２ｂとが設けられており、これらのコンタクトホール１２ａ，１２ｂを介して信号線３４，中間層３６がそれぞれ上記ソース部３１ｄ，ドレイン部３１ｅに導電接続されている。信号線３４，中間層３６，絶縁膜１２の上には、ＳｉＮ（窒化シリコン）やＳｉＯ２（酸化シリコン）等からなる保護膜１３が設けられている。
【００２２】
さらに、基板１０Ａの上には、絶縁膜１２，信号線３３，中間層３６を覆うように、ＳｉＯ２等からなる無機絶縁膜１５が設けられ、この絶縁膜１５の上に画素電極１７が設けられている。画素電極１７は、絶縁膜１５の上にマトリクス状に複数形成され、走査線３３と信号線３４とによって区画された各画素に一つずつ設けられている。この画素電極１７は反射電極１７ａ及び透明電極１７ｂの積層膜からなり、透明電極１７ｂは反射電極１７ａを覆うように画素全域に設けられている。また、画素電極１７は、その端辺が走査線３３及び信号線３４に平面的に重なるように配されており、配線領域を含めた基板１０の略全ての領域を画素領域とするようになっている。なお、画素電極１７は、絶縁膜１５に設けられたコンタクトホール１５ａを介して中間層３６に導電接続されている。また、本実施形態において、ＴＦＴ３０のドレイン部３１ｄ（第１の容量電極３１ｆ及び延設部３１ｈを含む）と反射電極１７ａとの間に介在する複数の絶縁膜３２，１２，１３，１５により、本発明の層間絶縁膜が構成されている。
【００２３】
また、絶縁膜１５の表面には、下地の凹凸形状を反映して滑らかな曲面状の凹凸面が形成されており、この上に設けられた反射電極１７ａに微細な凹凸形状を付与することで、反射電極１７ａに拡散反射機能を持たせている。この凹凸面は、絶縁膜１７が下層側に設けられた延設部３１ｈ（第１の容量電極３１ｆを含む）の凹部ｇを滑らかに覆うことにより形成されたものであり、これらの凹部ｇの配置，径等を制御することで、上記絶縁膜表面の凹凸の配置，径，深さ等を制御することができる。
また、上述のように構成された基板１０Ａには、画素電極１７，絶縁膜１５を覆うように基板全面にＳｉＮ（窒化シリコン）やＳｉＯ２（酸化シリコン）等からなる保護膜１８が設けられ、更にこの保護膜１８を覆うようにポリイミド等からなる配向膜１９が設けられている。
【００２４】
一方、ＴＦＴアレイ基板１０に対向して設けられた対向基板２０には、ガラスやプラスチック等の透明な基板本体２０Ａの上に、ＩＴＯ等の透明な対向電極（共通電極）２７が基板全面に設けられ、この対向電極２７上にＳｉＮやＳｉＯ２等からなる保護膜２８が設けられている。そして、更にこの保護膜２８の上に、ポリイミド等からなる配向膜２５が設けられている。
そして、上述のように構成された基板１０，２０は、スペーサ（図示略）によって互いに一定に離間された状態で保持されるとともに、基板周辺部に枠状に塗布されたシール材（図示略）によって接着されている。そして、基板１０，２０及びシール材によって密閉された空間に液晶が封入されて液晶層（光変調層）４０が形成されている。
【００２５】
次に、図１，図２に示した液晶装置を製造する方法を、図３〜図７を参照して説明する。
まず、ＴＦＴアレイ基板１０の製造方法について説明する。はじめに、図３（ａ）に示すように、ガラスやプラスチック等の基板本体１０Ａを用意し、この基板１０Ａ全面に、スパッタリング法、ＣＶＤ法等により下地保護膜１１を形成し、続いて、この下地保護膜１１上にＣＶＤ法等により半導体膜３１を形成する。下地保護膜１１の材料としては、酸化シリコンや、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。また、半導体膜３１にはポリシリコン膜やアモルファスシリコン膜を用いることができる。なお、ＣＶＤ法等により半導体膜３１を形成する代わりに、基板１０Ａに単結晶シリコン基板を貼り合わせ、剥離により、上記シリコン基板表層部の単結晶シリコン膜を転写することで、下地保護膜１１上に単結晶シリコンからなる半導体膜を形成してもよい。
【００２６】
次に、図３（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、所定パターンの半導体層３１を形成する。この際、容量線３５が形成される領域には、ＴＦＴ３０を構成する半導体層３１から延設された第１の容量電極３１ｆを形成し、更に半導体膜を延設して反射表示領域全体に延設部３１ｈを形成する。また、第１の容量電極３１ｆ及び延設部３１ｈには、ランダムな径を有する凹部ｇを不規則な位置に多数形成する。なお、上記素子分離工程においては周知のＬＯＣＯＳ法をもちいてもよい。
【００２７】
次に、図３（ｃ）に示すように、半導体層３１を１０００℃程度の高温で１時間程熱酸化して熱酸化シリコン膜を形成し、ＴＦＴ３０のゲート絶縁膜３２と、蓄積容量の誘電体膜３２とを形成する。
次に、図３（ｄ）に示すように、半導体層３１にＢ（ボロン）などのＩＩＩ族元素のドーパント１０１を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０１２／ｃｍ２のドーズ量にて）ドープする。
【００２８】
次に、図４（ａ）に示すように、半導体層３１を延設してなる第１の容量電極３１ｆを低抵抗化するため、基板本体１０Ａ表面の第１の容量電極３１ｆ以外の部分に対応する部分にレジスト膜２０１（走査線３３よりも幅が広い）を形成し、これをマスクとしてその上からＰ（リン）などのＶ族元素のドーパント１０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０１４／ｃｍ２のドーズ量にて）ドープする。
【００２９】
次に、図４（ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン層２０２を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜２０２を導電化する。または、Ｐイオンをポリシリコン膜２０２の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層２０２の導電性を高めることができる。更にポリシリコン層２０２の導電性を高めるため、ポリシリコン層２０２の上部に、Ｔｉ、Ｗ、Ｃｏ及びＭｏのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積した層構造にすることも可能である。
【００３０】
次に、図４（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示したような所定パターンの走査線３３と容量線３５とを形成する。この際、容量線３５の表面には、下層に配された第１の容量電極３１ｆの凹部ｇによる凹凸形状を反映した滑らかな凹部ｇ′が形成される。
【００３１】
次に、図５（ａ）に示すように、半導体層３１にＬＤＤ領域を形成するために、ゲート電極３３ａを拡散マスクとして、ＰなどのＶ族元素のドーパント１０３を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０１２／ｃｍ２のドーズ量にて）ドープし、低濃度ソース領域３１ｂ及び低濃度ドレイン領域３１ｃを形成する。
【００３２】
続いて、図５（ｂ）に示すように、半導体層３１に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３３ａよりも幅の広いマスクでレジスト２０３を走査線３３上に形成した後、同じくＰなどのＶ族元素のドーパント１０４を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０１５／ｃｍ２のドーズ量にて）ドープする。
【００３３】
次に、図５（ｃ）に示すように、容量線３５及び走査線３３を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる無機絶縁膜１２を形成する。この際、延設部３１ｈ（第１の容量電極３１ｆを含む）に形成された凹部ｇ及び容量線に形成された凹部ｇ′の形状が絶縁膜１２の表面形状に反映されるように、絶縁膜１２の膜厚を最適に設定する。
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【００３４】
次に、図５（ｄ）に示すように、信号線３４及び中間層３６に対応するコンタクトホール１２ａ，１２ｂを、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。
次に、図６（ａ）に示すように、絶縁膜１２の上に、スパッタ処理等により、Ａｌ等の低抵抗金属や金属シリサイド等を、金属膜２０４として、約１００〜７００ｎｍの厚さに堆積する。そして、図６（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、上記金属膜２０４からなる信号線３４及び中間層３６を形成する。
【００３５】
次に、図６（ｃ）に示すように、信号線３４，中間層３６，絶縁膜１２の上に、スパッタ処理等により、ＳｉＮやＳｉＯ２等からなる保護膜１３を形成し、続いて、図６（ｄ）に示すように、この保護膜１３の上に、ＦＦＣＶＤ（Ｆｌｏｗ Ｆｉｌｌ ＣＶＤ）法やＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法によりＳｉＯ２等からなる無機絶縁膜１５を形成する。この際、絶縁膜１５の膜厚を適切な値に設定することで、絶縁膜１５の表面に、下地の凹凸（即ち、第１の容量電極３１ｆ及び延設部３１ｈの凹部ｇ）を反映した凹凸形状を付与することができる。
【００３６】
次に、図７（ａ）に示すように、絶縁膜１５の上にＡｌやＡｇ等の高反射率の金属膜２０４を形成し、続いて、図７（ｂ）に示すように、フォトリソグラフィ工程，エッチング工程により、図１に示したような形状の反射電極１７ａを形成する。これにより、反射電極１７ａには、下層側に配置された延設部３１ｈ（第１の容量電極３１ｆを含む）の凹部ｇを反映した滑らかな凹凸面が形成され、反射電極１７ａに拡散反射機能が付与される。
次に、図７（ｃ）に示すように、反応性エッチングや反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより、絶縁膜１５に、中間層３６へ通じるコンタクトホール１５ａを形成する。
次に、図７（ｄ）に示すように、絶縁膜１５及び反射電極１７ａの上に、スパッタ処理等によりＩＴＯ等の透明導電性薄膜を堆積し、フォトリソグラフィ工程、エッチング工程等により、画素全域に透明電極１７ｂを形成する。
【００３７】
次に、透明電極１７ｂ及び絶縁膜１５を覆うように、基板全面にＳｉＮやＳｉＯ２等からなる保護膜１８を形成する。
そして最後に、保護膜１８の上にポリイミド系の配向膜の塗布液を塗布，焼成し、所定のプレティルト角を持つようにラビング処理を施して、配向膜１９を形成する。
以上により、ＴＦＴアレイ基板（電気光学基板）１０が製造される。
【００３８】
次に、対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶装置を製造する方法について説明する。
対向基板２０については、基板本体２０Ａとしてガラスやプラスチック等の透明な基板を用意し、スパッタリング法などにより、基板２０Ａ全面にＩＴＯ等からなる透明な対向電極２７を形成する。次に、対向電極２７を覆うように、基板全面にＳｉＮやＳｉＯ２等からなる保護膜２８を形成する。そして最後に、保護膜２８の上にポリイミド等の配向膜の塗布液を塗布，焼成し、所定のプレティルト角を持つようにラビング処理を施して、配向膜２９を形成する。
以上により、対向基板２０が製造される。
【００３９】
最後に、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層４０を形成することにより、上記構造の液晶装置が製造される。
【００４０】
このように本実施形態では、ＴＦＴ３０のドレイン部３１ｅを反射表示領域側に延設した延設部３１ｈ（第１の容量電極３１ｆを含む）に凹部ｇを形成し、この凹部ｇによって形成される凹凸により、この上層側に設けられた絶縁膜１５の表面に、上記凹凸に対応した凹凸形状を付与している。このため、拡散反射領域を蓄積容量３７の形成領域にまで広げることができ、従来よりも明るい表示が可能となる。
なお、上述のように第１の容量電極３１ｆに凹部ｇを形成した場合、この凹部ｇの形成領域は蓄積容量として機能しないため蓄積容量３７の容量値が低下するが、このような蓄積容量の低下は容量線３５の線幅を広げることで補償できる。この容量線３５の線幅は、容量線３５が反射表示領域に配置される範囲内で最大限広げることができる。本液晶装置では、容量線３５は反射電極３５の下層側に隠れる構成となっているため、このように容量線３５の線幅を広げても反射表示に影響を及ぼすことはない。
【００４１】
［第２実施形態］
次に、図８，図９を参照しながら、本発明の第２実施形態に係る液晶装置について説明する。なお、本実施形態において、上記第１実施形態と同様の部材については同じ符号を付し、その説明を省略する。
本実施形態の液晶装置は、ドレイン部３１ｅと絶縁膜１５との間に、上記ドレイン部３１ｅの凹部ｇの位置と略一致する位置に凹部を有する絶縁膜１４が設けられた構成となっている。
【００４２】
このようなＴＦＴアレイ基板１０′は以下のように製造される。
まず、図３（ａ）〜図６（ｃ）と同様の工程により、基板本体１０Ａ上に配線３３，３４、素子３０，３７、絶縁膜１２、保護膜１３を形成する。
次に、図９（ａ）に示すように、保護膜１３の上にポジ型の感光性樹脂膜２０５を形成する。続いて、図９（ｂ）に示すように、上記凹部ｇの形成された半導体膜１をマスクとして、基板１０Ａの裏面（即ち、半導体膜３１において上記感光性樹脂膜２０５の形成された面と反対側の面）側から露光する。そして、現像により、ドレイン部３１ｅの凹部ｇに対応する位置の感光性樹脂膜２０５を除去して、上記感光性樹脂膜からなる絶縁膜１４を形成する。
【００４３】
次に、延設部３１ｈ及び絶縁膜１４の各凹部により形成された深い凹凸を緩和すべく、絶縁膜１４を滑らかに覆うように、ＳｉＯ２等からなる絶縁膜１５をＦＦＣＶＤ法やＳＯＧ法等により形成する。すなわち、本実施形態において、絶縁膜１５は本発明の被覆膜を構成する。なお、ＴＦＴ３０のドレイン部（第１の容量電極３１ｆ及び延設部３１ｈを含む）と反射電極１７ａとの間に介在する複数の絶縁膜３２，１２，１３，１４，１５により本発明の層間絶縁膜が構成されている。
そして、これ以外の工程及び構成については、上記第１実施形態のものと同様であるため、その説明を省略する。
【００４４】
したがって、本実施形態でも上記第１実施形態と同様に、拡散反射領域を蓄積容量３７の形成領域にまで広げることができ、反射表示の明るさを高めることができる。また、本実施形態では、延設部３１ｈの上層側に、延設部３１ｈの凹部ｇに対応した凹凸形状を有する第２の絶縁膜１４を設けているため、上記凹部ｇのみにより絶縁膜１５表面に凹凸形状を付与する上記第１実施形態のものより、絶縁膜１５の表面に深い凹凸面を形成でき、拡散反射特性をよりよく制御できる。
【００４５】
［第３実施形態］
次に、図１０を参照しながら、本発明の第３実施形態に係る液晶装置について説明する。
本実施形態の液晶装置は、第２実施形態において、被覆膜としての絶縁膜１５を省略した構成となっており、これ以外の構成は、上記第２実施形態と同様であるため、説明を省略する。なお、本実施形態において、ＴＦＴ３０のドレイン部（第１の容量電極３１ｆ及び延設部３１ｈを含む）と反射電極１７ａとの間に介在する複数の絶縁膜３２，１２，１３，１４により本発明の層間絶縁膜が構成されている。
したがって、本実施形態でも、上記第２実施形態と同様に、明るい反射表示を実現できる。
【００４６】
［電子機器］
次に、本発明の上記実施の形態の液晶装置を備えた電子機器の具体例について説明する。
図１１は、携帯電話の一例を示した斜視図である。図１１において、符号５００は携帯電話本体を示し、符号５０１は上記液晶表示装置を用いた表示部を示している。
図１１に示す電子機器は、上記実施の形態の液晶装置を用いた表示部を備えているので、明るい反射表示を実現できる。
【００４７】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記各実施形態では、電気光学装置の一例として半透過反射型の液晶装置を挙げたが、透過表示領域を有さない反射型の表示装置とすることも勿論可能である。この場合、ＴＦＴアレイ基板の基板本体１０Ａには、上述した透明な基板のみならず、シリコン半導体基板等の不透明な基板を用いることができる。
また、上記各実施形態では、半導体膜３１に設けた凹部ｇを貫通部としているが、半導体膜３１を貫通しないへこみ部としてもよい。この場合、前述したような蓄積容量の低下を生じないため、容量線幅を広げる必要はない。
また、上記各実施形態で示した各種の層構造はほんの一例に過ぎず、本発明は、これ以外の構造を有する種々のアクティブマトリクス基板に適用できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電気光学装置の要部平面図である。
【図２】同、液晶装置の要部断面図である。
【図３】同、電気光学基板の製造工程図である。
【図４】同、電気光学基板の製造工程図である。
【図５】同、電気光学基板の製造工程図である。
【図６】同、電気光学基板の製造工程図である。
【図７】同、電気光学基板の製造工程図である。
【図８】本発明の第２実施形態に係る電気光学装置の要部断面図である。
【図９】同、電気光学基板の製造工程図である。
【図１０】本発明の第３実施形態に係る電気光学装置の要部断面図である。
【図１１】本発明の電子機器の一例を示す斜視図である。
【符号の説明】
１０，１０′，１０′′…ＴＦＴアレイ基板（電気光学基板）、１４…絶縁膜（感光性樹脂膜）、１５…被覆膜、３１…半導体膜、３１ｄ…ドレイン部、３１ｆ…第１の容量電極（ドレイン部）、３１ｈ…延設部（ドレイン部）、１７ａ…反射電極、３０…薄膜トランジスタ、３３…走査線、３４…信号線、３５…容量線、３７…蓄積容量、５００…電子機器、ｇ…凹部
【発明の属する技術分野】
本発明は、拡散反射電極を有する電気光学基板及びこの電気光学基板を備えた電気光学装置，電子機器に関するものである。
【０００２】
【従来の技術】
携帯型情報端末機器分野の発展に伴って、小型，軽量且つ可搬性に優れる液晶装置が広く用いられている。中でも反射型の液晶装置は、バックライトが不要なため消費電力が大幅に低減できるとともに更なる薄型，軽量化が可能となるため、近年その重要性が高まってきている。
【０００３】
また、このような反射型の電気光学装置では高輝度化が求められており、走査線や信号線等の各種配線を覆うように形成された樹脂絶縁膜の上に反射電極（画素電極）を形成することで高開口率化を図ったものが実用化されている。このように絶縁膜上に反射電極を上置きする構造のものでは、絶縁膜下層に配された走査線や信号線と、上層に配された反射電極との間で電気的な短絡を生じることがないため、反射電極をこれらの配線にオーバーラップさせるように広い面積で形成できる。これにより、開口率が高く明るい表示が可能となる。また、絶縁膜表面を凹凸形状とすることで、この上に形成される反射電極に拡散反射機能を付与することができる。
【０００４】
絶縁膜表面に凹凸形状を付与する方法としては、例えば特許文献１に開示されるようなものが知られている。上記文献で開示される液晶装置では、ゲート線をパターン形成する際に、画素内に上記ゲート線と同じ金属材料からなる第１の突起部を形成し、続いて、この突起をレジストで覆って裏面露光する。これにより、第１の突起部がマスクとなってこの部分のレジストは露光されないため、上記第１の突起部に対応する位置のレジスト（第２の突起部）が残る。そして、この金属及びレジストからなる突起部を絶縁膜で覆うことで、この絶縁膜表面に上記突起部に対応した凹凸形状を付与している。
【０００５】
【特許文献１】
特開平９−１０１５１０号公報
【０００６】
【発明が解決しようとする課題】
ところで、液晶装置等の電気光学装置では、画素毎に蓄積容量を形成することが一般に行われている。蓄積容量は、ＴＦＴに対して液晶容量と並列に接続されており、一方の電極（容量電極）は画素電位と同電位に設定され、他方の電極（容量線）は定電位（接地電位や電源電位等）に設定されている。通常、容量電極はＴＦＴのドレイン部を延設して形成され、容量線はゲート線と同時にパターン形成される。
【０００７】
このような構成に対して仮に上記特許文献１の技術を適用した場合、レジストからなる第２の突起部は裏面露光により形成されるので、蓄積容量の形成領域は容量線がマスクとなって露光が行なわれない。このため、この部分には第２の突起部を形成することができず、凹凸面の形成領域（即ち、拡散反射領域）を蓄積容量の形成領域まで広げることができない。したがって、蓄積容量により反射表示領域の開口率が低下し、反射表示時に十分な明るさを確保できなくなる。
本発明は、上述の課題に鑑み創案されたもので、拡散反射領域を蓄積容量の形成領域まで広げ、反射表示時の明るさを十分に確保できるようにした液晶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の電気光学基板は、１画素内に少なくとも反射表示領域を有する電気光学装置用の基板であって、上記反射表示領域を含む領域にドレイン部を有し、上記反射表示領域に配置されたドレイン部に凹部が形成された薄膜トランジスタと、上記反射表示領域に設けられ、それぞれ上記薄膜トランジスタに導電接続された蓄積容量及び反射電極とを備え、上記蓄積容量は、上記薄膜トランジスタのドレイン部の一部と、上記ドレイン部の一部に対向配置された容量線とにより構成され、上記反射電極は層間絶縁膜を介して上記薄膜トランジスタ及び蓄積容量の上層側に配置され、表面に上記ドレイン部の凹部の形状を反映した凹凸面が形成されたことを特徴とする。
【０００９】
本構成では、薄膜トランジスタのドレイン部となる半導体膜に凹部を形成し、このドレイン部の凹凸により、この上層側に配置される反射電極の表面に、上記凹凸に対応した凹凸形状を付与している。したがって、本構成によれば、拡散反射領域を蓄積容量の形成領域にまで広げることができ、従来よりも明るい反射表示が可能となる。なお、上述のように半導体膜に凹部を設けることで蓄積容量の低下を招くが、このような蓄積容量の低下は容量線の線幅を広げることで補償できる。本構成では、第１の絶縁膜の上に反射電極が上置きされ、薄膜トランジスタや蓄積容量がこの反射電極の下層側に配置されているため、容量線を広く（即ち、蓄積容量の形成領域を広く）しても反射表示に影響を及ぼすことはない。
【００１０】
なお、上記凹部を有する上記ドレイン部の形成領域は反射表示領域の一部のみでもよいが、拡散反射領域を最大限広げる観点からは、上記ドレイン部は、蓄積容量の形成領域を含む反射表示領域の略全域に設けられることが望ましい。
【００１１】
また、薄膜トランジスタのドレイン部と反射電極との間に、上記ドレイン部の凹部の位置と略一致する位置に凹部を有する感光性樹脂膜を設けてもよい。本構成では、半導体膜の凹部のみにより反射電極に凹凸形状を付与するものよりも、反射電極表面に深い凹凸面を形成でき、拡散反射特性をよりよく制御できる。
【００１２】
このような構造を有する電気光学基板は、例えば、薄膜トランジスタのドレイン部の一部が上記反射表示領域に配置されるように、上記反射表示領域を含む所定の領域に薄膜トランジスタの半導体膜を形成する半導体膜形成工程と、上記半導体膜において、薄膜トランジスタのドレイン部となる領域に凹部を形成する凹部形成工程と、上記半導体膜の上層側にポジ型の感光性樹脂膜を形成する樹脂膜形成工程と、上記半導体膜において上記感光性樹脂膜の形成された面と反対側の面から露光し、現像により上記半導体膜のドレイン部の凹部に対応する位置の感光性樹脂膜を除去する樹脂膜パターニング工程と、上記感光性樹脂膜の上層側の上記反射表示領域に対応する位置に反射電極を形成する反射電極形成工程とを備えた方法により製造することができる。
【００１３】
この際、上記樹脂膜パターニング工程と上記反射電極形成工程との間に、上記感光性樹脂膜を覆う被覆膜を形成する工程を設けることで、上層側に形成される反射電極表面に、上記感光性樹脂膜の凹凸形状よりも滑らかな凹凸面を形成することができる。
【００１４】
また、本発明の電気光学装置は、上述の電気光学基板を備えたことを特徴とする。また、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。これにより、従来よりも明るい反射表示を実現できる。
【００１５】
【発明の実施の形態】
［第１実施形態］
以下、図１〜図７を参照しながら本発明の第１実施形態に係る電気光学装置について説明する。図１は本実施形態の電気光学装置の一例としての液晶装置において、マトリクス状に設けられた複数画素の内の１画素の構造を示す要部平面図、図２はこの液晶装置の要部構造を示す断面図、図３〜図７はいずれも液晶装置の製造方法を示す工程図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【００１６】
まず、図１に基づいて本実施形態の液晶装置の平面構造について説明する。
本液晶装置は、１画素内に反射表示領域と透過表示領域とを有する半透過反射型の液晶装置であり、ＴＦＴアレイ基板１０には、石英基板，ガラス基板，プラスチック基板等からなる透明な基板本体１０Ａの上に、それぞれＸ方向，Ｙ方向に複数の走査線３３，信号線３４が電気的に絶縁されて設けられ、各走査線３３，信号線３４の交差部に対応して画素スイッチング用のＴＦＴ（薄膜トランジスタ）３０が設けられている。このＴＦＴ３０のソース部（高濃度ソース領域）３１ｄはコンタクトホール１２ａを介して信号線３４に導電接続されている。また、ドレイン部（高濃度ドレイン領域）３１ｅはコンタクトホール１２ｂを介して中間層３６に導電接続されるとともに中間層３６はコンタクトホール１５ａを介して画素電極１７（反射電極１７ａ，透明電極１７ｂ）に導電接続されている。
【００１７】
画素電極１７は、Ａｌ（アルミニウム）やＡｇ（銀）等の高反射率の金属膜からなる反射電極１７ａと、ＩＴＯ（インジウム錫酸化物）等の透明電極１７ｂとからなり、反射電極１７ａの形成された領域が反射表示領域であり、この反射表示領域の外側において透明電極１７ｂが形成された領域が透過表示領域である。
【００１８】
また、ＴＦＴアレイ基板１０には、蓄積容量を構成する一方の電極としての容量線３５が走査線３３と平行に設けられている。また、ＴＦＴ３０のドレイン部３１ｅは反射表示領域の略全域に延設され、上記容量線３５と、これに対向するドレイン部３１ｄの延設領域（第１の容量電極３１ｆ）との間で蓄積容量３７が形成されている。
以下では、基板１０において、画素電極１７が形成される領域，ＴＦＴ３０及び蓄積容量３７が形成される領域，走査線３３及び信号線３４が形成される領域を、それぞれ画素領域，素子領域，配線領域と呼ぶ。
【００１９】
次に、図２に基づいて本液晶装置の断面構造について説明する。
ＴＦＴ３０は、基板１０Ａの下地保護膜１１上に設けられ、下層側から順に、半導体膜３１，ゲート絶縁膜３２，ゲート電極３３ａが積層されている。なお、Ｘ方向に配設される走査線３３の内、半導体膜３１と平面的に重なる領域がゲート電極３３ａであり、このゲート電極３３ａと対向する半導体膜３１の領域（図１ではこの領域を斜線部で示している）がチャネル部３１ａとして機能する。そして、このチャネル部３１ａを挟んで対向する位置がソース部３１ｄ，ドレイン部３１ｅとなる。また、本実施形態において、ＴＦＴ３０はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、チャネル部３１ａと、ソース部３１ｄ及びドレイン部３１ｅとの間には、それぞれ低濃度ソース領域３１ｂ，低濃度ドレイン領域３１ｃが設けられている。
【００２０】
また、半導体膜３１のドレイン部３１ｅは、反射表示領域の略全域に延設されており、この延設部３１ｈには、ランダムな径を有する凹部（貫通部）ｇが不規則に多数形成されている。また、本液晶装置では、ゲート絶縁膜３２を走査線３３に対向する位置から延設して誘電体膜として用い、半導体膜３１のドレイン部３１ｅを延設した上記延設部３１ｈの一部を第１の容量電極３１ｆとし、更に、この第１の容量電極３１ｆに対向する容量線３５の一部を第２の容量電極とすることにより、蓄積容量３７が構成されている。なお、容量線３５は、走査線３３と同一のポリシリコン膜、又は、ポリシリコン膜と金属単体，合金，金属シリサイド等の積層構造からなり、走査線３３をパターン形成する際に同時にパターン形成される。また、蓄積容量３７の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは同一の高温酸化膜からなり、同一の熱酸化工程により形成されている。また、半導体膜３１には、ポリシリコン膜やアモルファスシリコン膜等が用いられるが、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術により基板１０Ａ上に形成した単結晶シリコン膜を用いてもよい。
【００２１】
また、基板１０Ａの上には、ＴＦＴ３０，蓄積容量３７，走査線３３、及び、延設部３１ｈの凹部ｇを滑らかに覆うように、ＮＳＧ，ＰＳＧ，ＢＳＧ，ＢＰＳＧ等のシリケートガラス膜，窒化シリコン膜，酸化シリコン膜からなる無機絶縁膜１２が設けられ、この絶縁膜１２の上に信号線３４及び中間層３６が設けられている。この絶縁膜１２にはＴＦＴ３０のソース部３１ｄに通じるコンタクトホール１２ａと、ドレイン部３１ｅに通じるコンタクトホール１２ｂとが設けられており、これらのコンタクトホール１２ａ，１２ｂを介して信号線３４，中間層３６がそれぞれ上記ソース部３１ｄ，ドレイン部３１ｅに導電接続されている。信号線３４，中間層３６，絶縁膜１２の上には、ＳｉＮ（窒化シリコン）やＳｉＯ２（酸化シリコン）等からなる保護膜１３が設けられている。
【００２２】
さらに、基板１０Ａの上には、絶縁膜１２，信号線３３，中間層３６を覆うように、ＳｉＯ２等からなる無機絶縁膜１５が設けられ、この絶縁膜１５の上に画素電極１７が設けられている。画素電極１７は、絶縁膜１５の上にマトリクス状に複数形成され、走査線３３と信号線３４とによって区画された各画素に一つずつ設けられている。この画素電極１７は反射電極１７ａ及び透明電極１７ｂの積層膜からなり、透明電極１７ｂは反射電極１７ａを覆うように画素全域に設けられている。また、画素電極１７は、その端辺が走査線３３及び信号線３４に平面的に重なるように配されており、配線領域を含めた基板１０の略全ての領域を画素領域とするようになっている。なお、画素電極１７は、絶縁膜１５に設けられたコンタクトホール１５ａを介して中間層３６に導電接続されている。また、本実施形態において、ＴＦＴ３０のドレイン部３１ｄ（第１の容量電極３１ｆ及び延設部３１ｈを含む）と反射電極１７ａとの間に介在する複数の絶縁膜３２，１２，１３，１５により、本発明の層間絶縁膜が構成されている。
【００２３】
また、絶縁膜１５の表面には、下地の凹凸形状を反映して滑らかな曲面状の凹凸面が形成されており、この上に設けられた反射電極１７ａに微細な凹凸形状を付与することで、反射電極１７ａに拡散反射機能を持たせている。この凹凸面は、絶縁膜１７が下層側に設けられた延設部３１ｈ（第１の容量電極３１ｆを含む）の凹部ｇを滑らかに覆うことにより形成されたものであり、これらの凹部ｇの配置，径等を制御することで、上記絶縁膜表面の凹凸の配置，径，深さ等を制御することができる。
また、上述のように構成された基板１０Ａには、画素電極１７，絶縁膜１５を覆うように基板全面にＳｉＮ（窒化シリコン）やＳｉＯ２（酸化シリコン）等からなる保護膜１８が設けられ、更にこの保護膜１８を覆うようにポリイミド等からなる配向膜１９が設けられている。
【００２４】
一方、ＴＦＴアレイ基板１０に対向して設けられた対向基板２０には、ガラスやプラスチック等の透明な基板本体２０Ａの上に、ＩＴＯ等の透明な対向電極（共通電極）２７が基板全面に設けられ、この対向電極２７上にＳｉＮやＳｉＯ２等からなる保護膜２８が設けられている。そして、更にこの保護膜２８の上に、ポリイミド等からなる配向膜２５が設けられている。
そして、上述のように構成された基板１０，２０は、スペーサ（図示略）によって互いに一定に離間された状態で保持されるとともに、基板周辺部に枠状に塗布されたシール材（図示略）によって接着されている。そして、基板１０，２０及びシール材によって密閉された空間に液晶が封入されて液晶層（光変調層）４０が形成されている。
【００２５】
次に、図１，図２に示した液晶装置を製造する方法を、図３〜図７を参照して説明する。
まず、ＴＦＴアレイ基板１０の製造方法について説明する。はじめに、図３（ａ）に示すように、ガラスやプラスチック等の基板本体１０Ａを用意し、この基板１０Ａ全面に、スパッタリング法、ＣＶＤ法等により下地保護膜１１を形成し、続いて、この下地保護膜１１上にＣＶＤ法等により半導体膜３１を形成する。下地保護膜１１の材料としては、酸化シリコンや、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。また、半導体膜３１にはポリシリコン膜やアモルファスシリコン膜を用いることができる。なお、ＣＶＤ法等により半導体膜３１を形成する代わりに、基板１０Ａに単結晶シリコン基板を貼り合わせ、剥離により、上記シリコン基板表層部の単結晶シリコン膜を転写することで、下地保護膜１１上に単結晶シリコンからなる半導体膜を形成してもよい。
【００２６】
次に、図３（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、所定パターンの半導体層３１を形成する。この際、容量線３５が形成される領域には、ＴＦＴ３０を構成する半導体層３１から延設された第１の容量電極３１ｆを形成し、更に半導体膜を延設して反射表示領域全体に延設部３１ｈを形成する。また、第１の容量電極３１ｆ及び延設部３１ｈには、ランダムな径を有する凹部ｇを不規則な位置に多数形成する。なお、上記素子分離工程においては周知のＬＯＣＯＳ法をもちいてもよい。
【００２７】
次に、図３（ｃ）に示すように、半導体層３１を１０００℃程度の高温で１時間程熱酸化して熱酸化シリコン膜を形成し、ＴＦＴ３０のゲート絶縁膜３２と、蓄積容量の誘電体膜３２とを形成する。
次に、図３（ｄ）に示すように、半導体層３１にＢ（ボロン）などのＩＩＩ族元素のドーパント１０１を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０１２／ｃｍ２のドーズ量にて）ドープする。
【００２８】
次に、図４（ａ）に示すように、半導体層３１を延設してなる第１の容量電極３１ｆを低抵抗化するため、基板本体１０Ａ表面の第１の容量電極３１ｆ以外の部分に対応する部分にレジスト膜２０１（走査線３３よりも幅が広い）を形成し、これをマスクとしてその上からＰ（リン）などのＶ族元素のドーパント１０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０１４／ｃｍ２のドーズ量にて）ドープする。
【００２９】
次に、図４（ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン層２０２を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜２０２を導電化する。または、Ｐイオンをポリシリコン膜２０２の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層２０２の導電性を高めることができる。更にポリシリコン層２０２の導電性を高めるため、ポリシリコン層２０２の上部に、Ｔｉ、Ｗ、Ｃｏ及びＭｏのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積した層構造にすることも可能である。
【００３０】
次に、図４（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示したような所定パターンの走査線３３と容量線３５とを形成する。この際、容量線３５の表面には、下層に配された第１の容量電極３１ｆの凹部ｇによる凹凸形状を反映した滑らかな凹部ｇ′が形成される。
【００３１】
次に、図５（ａ）に示すように、半導体層３１にＬＤＤ領域を形成するために、ゲート電極３３ａを拡散マスクとして、ＰなどのＶ族元素のドーパント１０３を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０１２／ｃｍ２のドーズ量にて）ドープし、低濃度ソース領域３１ｂ及び低濃度ドレイン領域３１ｃを形成する。
【００３２】
続いて、図５（ｂ）に示すように、半導体層３１に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３３ａよりも幅の広いマスクでレジスト２０３を走査線３３上に形成した後、同じくＰなどのＶ族元素のドーパント１０４を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０１５／ｃｍ２のドーズ量にて）ドープする。
【００３３】
次に、図５（ｃ）に示すように、容量線３５及び走査線３３を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる無機絶縁膜１２を形成する。この際、延設部３１ｈ（第１の容量電極３１ｆを含む）に形成された凹部ｇ及び容量線に形成された凹部ｇ′の形状が絶縁膜１２の表面形状に反映されるように、絶縁膜１２の膜厚を最適に設定する。
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【００３４】
次に、図５（ｄ）に示すように、信号線３４及び中間層３６に対応するコンタクトホール１２ａ，１２ｂを、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。
次に、図６（ａ）に示すように、絶縁膜１２の上に、スパッタ処理等により、Ａｌ等の低抵抗金属や金属シリサイド等を、金属膜２０４として、約１００〜７００ｎｍの厚さに堆積する。そして、図６（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、上記金属膜２０４からなる信号線３４及び中間層３６を形成する。
【００３５】
次に、図６（ｃ）に示すように、信号線３４，中間層３６，絶縁膜１２の上に、スパッタ処理等により、ＳｉＮやＳｉＯ２等からなる保護膜１３を形成し、続いて、図６（ｄ）に示すように、この保護膜１３の上に、ＦＦＣＶＤ（Ｆｌｏｗ Ｆｉｌｌ ＣＶＤ）法やＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法によりＳｉＯ２等からなる無機絶縁膜１５を形成する。この際、絶縁膜１５の膜厚を適切な値に設定することで、絶縁膜１５の表面に、下地の凹凸（即ち、第１の容量電極３１ｆ及び延設部３１ｈの凹部ｇ）を反映した凹凸形状を付与することができる。
【００３６】
次に、図７（ａ）に示すように、絶縁膜１５の上にＡｌやＡｇ等の高反射率の金属膜２０４を形成し、続いて、図７（ｂ）に示すように、フォトリソグラフィ工程，エッチング工程により、図１に示したような形状の反射電極１７ａを形成する。これにより、反射電極１７ａには、下層側に配置された延設部３１ｈ（第１の容量電極３１ｆを含む）の凹部ｇを反映した滑らかな凹凸面が形成され、反射電極１７ａに拡散反射機能が付与される。
次に、図７（ｃ）に示すように、反応性エッチングや反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより、絶縁膜１５に、中間層３６へ通じるコンタクトホール１５ａを形成する。
次に、図７（ｄ）に示すように、絶縁膜１５及び反射電極１７ａの上に、スパッタ処理等によりＩＴＯ等の透明導電性薄膜を堆積し、フォトリソグラフィ工程、エッチング工程等により、画素全域に透明電極１７ｂを形成する。
【００３７】
次に、透明電極１７ｂ及び絶縁膜１５を覆うように、基板全面にＳｉＮやＳｉＯ２等からなる保護膜１８を形成する。
そして最後に、保護膜１８の上にポリイミド系の配向膜の塗布液を塗布，焼成し、所定のプレティルト角を持つようにラビング処理を施して、配向膜１９を形成する。
以上により、ＴＦＴアレイ基板（電気光学基板）１０が製造される。
【００３８】
次に、対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶装置を製造する方法について説明する。
対向基板２０については、基板本体２０Ａとしてガラスやプラスチック等の透明な基板を用意し、スパッタリング法などにより、基板２０Ａ全面にＩＴＯ等からなる透明な対向電極２７を形成する。次に、対向電極２７を覆うように、基板全面にＳｉＮやＳｉＯ２等からなる保護膜２８を形成する。そして最後に、保護膜２８の上にポリイミド等の配向膜の塗布液を塗布，焼成し、所定のプレティルト角を持つようにラビング処理を施して、配向膜２９を形成する。
以上により、対向基板２０が製造される。
【００３９】
最後に、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層４０を形成することにより、上記構造の液晶装置が製造される。
【００４０】
このように本実施形態では、ＴＦＴ３０のドレイン部３１ｅを反射表示領域側に延設した延設部３１ｈ（第１の容量電極３１ｆを含む）に凹部ｇを形成し、この凹部ｇによって形成される凹凸により、この上層側に設けられた絶縁膜１５の表面に、上記凹凸に対応した凹凸形状を付与している。このため、拡散反射領域を蓄積容量３７の形成領域にまで広げることができ、従来よりも明るい表示が可能となる。
なお、上述のように第１の容量電極３１ｆに凹部ｇを形成した場合、この凹部ｇの形成領域は蓄積容量として機能しないため蓄積容量３７の容量値が低下するが、このような蓄積容量の低下は容量線３５の線幅を広げることで補償できる。この容量線３５の線幅は、容量線３５が反射表示領域に配置される範囲内で最大限広げることができる。本液晶装置では、容量線３５は反射電極３５の下層側に隠れる構成となっているため、このように容量線３５の線幅を広げても反射表示に影響を及ぼすことはない。
【００４１】
［第２実施形態］
次に、図８，図９を参照しながら、本発明の第２実施形態に係る液晶装置について説明する。なお、本実施形態において、上記第１実施形態と同様の部材については同じ符号を付し、その説明を省略する。
本実施形態の液晶装置は、ドレイン部３１ｅと絶縁膜１５との間に、上記ドレイン部３１ｅの凹部ｇの位置と略一致する位置に凹部を有する絶縁膜１４が設けられた構成となっている。
【００４２】
このようなＴＦＴアレイ基板１０′は以下のように製造される。
まず、図３（ａ）〜図６（ｃ）と同様の工程により、基板本体１０Ａ上に配線３３，３４、素子３０，３７、絶縁膜１２、保護膜１３を形成する。
次に、図９（ａ）に示すように、保護膜１３の上にポジ型の感光性樹脂膜２０５を形成する。続いて、図９（ｂ）に示すように、上記凹部ｇの形成された半導体膜１をマスクとして、基板１０Ａの裏面（即ち、半導体膜３１において上記感光性樹脂膜２０５の形成された面と反対側の面）側から露光する。そして、現像により、ドレイン部３１ｅの凹部ｇに対応する位置の感光性樹脂膜２０５を除去して、上記感光性樹脂膜からなる絶縁膜１４を形成する。
【００４３】
次に、延設部３１ｈ及び絶縁膜１４の各凹部により形成された深い凹凸を緩和すべく、絶縁膜１４を滑らかに覆うように、ＳｉＯ２等からなる絶縁膜１５をＦＦＣＶＤ法やＳＯＧ法等により形成する。すなわち、本実施形態において、絶縁膜１５は本発明の被覆膜を構成する。なお、ＴＦＴ３０のドレイン部（第１の容量電極３１ｆ及び延設部３１ｈを含む）と反射電極１７ａとの間に介在する複数の絶縁膜３２，１２，１３，１４，１５により本発明の層間絶縁膜が構成されている。
そして、これ以外の工程及び構成については、上記第１実施形態のものと同様であるため、その説明を省略する。
【００４４】
したがって、本実施形態でも上記第１実施形態と同様に、拡散反射領域を蓄積容量３７の形成領域にまで広げることができ、反射表示の明るさを高めることができる。また、本実施形態では、延設部３１ｈの上層側に、延設部３１ｈの凹部ｇに対応した凹凸形状を有する第２の絶縁膜１４を設けているため、上記凹部ｇのみにより絶縁膜１５表面に凹凸形状を付与する上記第１実施形態のものより、絶縁膜１５の表面に深い凹凸面を形成でき、拡散反射特性をよりよく制御できる。
【００４５】
［第３実施形態］
次に、図１０を参照しながら、本発明の第３実施形態に係る液晶装置について説明する。
本実施形態の液晶装置は、第２実施形態において、被覆膜としての絶縁膜１５を省略した構成となっており、これ以外の構成は、上記第２実施形態と同様であるため、説明を省略する。なお、本実施形態において、ＴＦＴ３０のドレイン部（第１の容量電極３１ｆ及び延設部３１ｈを含む）と反射電極１７ａとの間に介在する複数の絶縁膜３２，１２，１３，１４により本発明の層間絶縁膜が構成されている。
したがって、本実施形態でも、上記第２実施形態と同様に、明るい反射表示を実現できる。
【００４６】
［電子機器］
次に、本発明の上記実施の形態の液晶装置を備えた電子機器の具体例について説明する。
図１１は、携帯電話の一例を示した斜視図である。図１１において、符号５００は携帯電話本体を示し、符号５０１は上記液晶表示装置を用いた表示部を示している。
図１１に示す電子機器は、上記実施の形態の液晶装置を用いた表示部を備えているので、明るい反射表示を実現できる。
【００４７】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記各実施形態では、電気光学装置の一例として半透過反射型の液晶装置を挙げたが、透過表示領域を有さない反射型の表示装置とすることも勿論可能である。この場合、ＴＦＴアレイ基板の基板本体１０Ａには、上述した透明な基板のみならず、シリコン半導体基板等の不透明な基板を用いることができる。
また、上記各実施形態では、半導体膜３１に設けた凹部ｇを貫通部としているが、半導体膜３１を貫通しないへこみ部としてもよい。この場合、前述したような蓄積容量の低下を生じないため、容量線幅を広げる必要はない。
また、上記各実施形態で示した各種の層構造はほんの一例に過ぎず、本発明は、これ以外の構造を有する種々のアクティブマトリクス基板に適用できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電気光学装置の要部平面図である。
【図２】同、液晶装置の要部断面図である。
【図３】同、電気光学基板の製造工程図である。
【図４】同、電気光学基板の製造工程図である。
【図５】同、電気光学基板の製造工程図である。
【図６】同、電気光学基板の製造工程図である。
【図７】同、電気光学基板の製造工程図である。
【図８】本発明の第２実施形態に係る電気光学装置の要部断面図である。
【図９】同、電気光学基板の製造工程図である。
【図１０】本発明の第３実施形態に係る電気光学装置の要部断面図である。
【図１１】本発明の電子機器の一例を示す斜視図である。
【符号の説明】
１０，１０′，１０′′…ＴＦＴアレイ基板（電気光学基板）、１４…絶縁膜（感光性樹脂膜）、１５…被覆膜、３１…半導体膜、３１ｄ…ドレイン部、３１ｆ…第１の容量電極（ドレイン部）、３１ｈ…延設部（ドレイン部）、１７ａ…反射電極、３０…薄膜トランジスタ、３３…走査線、３４…信号線、３５…容量線、３７…蓄積容量、５００…電子機器、ｇ…凹部
Claims (7)
- １画素内に少なくとも反射表示領域を有する電気光学装置用の基板であって、
上記反射表示領域を含む領域にドレイン部を有し、上記反射表示領域に配置されたドレイン部に凹部が形成された薄膜トランジスタと、
上記反射表示領域に設けられ、それぞれ上記薄膜トランジスタに導電接続された蓄積容量及び反射電極とを備え、
上記蓄積容量は、上記薄膜トランジスタのドレイン部の一部と、上記ドレイン部の一部に対向配置された容量線とにより構成され、
上記反射電極は層間絶縁膜を介して上記薄膜トランジスタ及び蓄積容量の上層側に配置され、表面に上記ドレイン部の凹部の形状を反映した凹凸面が形成されたことを特徴とする、電気光学基板。 - 上記凹部の形成された上記ドレイン部は、上記蓄積容量の形成領域を含む上記反射表示領域の略全域に設けられたことを特徴とする、請求項１記載の電気光学基板。
- ドレイン部と上記反射電極との間に、上記ドレイン部の凹部の位置と略一致する位置に凹部を有する感光性樹脂膜が設けられたことを特徴とする、請求項１又は２記載の電気光学基板。
- １画素内に少なくとも反射表示領域を有する電気光学装置用の基板の製造方法であって、
薄膜トランジスタのドレイン部の一部が上記反射表示領域に配置されるように、上記反射表示領域を含む所定の領域に薄膜トランジスタの半導体膜を形成する半導体膜形成工程と、
上記半導体膜において、薄膜トランジスタのドレイン部となる領域に凹部を形成する凹部形成工程と、
上記半導体膜の上層側にポジ型の感光性樹脂膜を形成する樹脂膜形成工程と、
上記半導体膜において上記感光性樹脂膜の形成された面と反対側の面から露光し、現像により上記半導体膜のドレイン部の凹部に対応する位置の感光性樹脂膜を除去する樹脂膜パターニング工程と、
上記感光性樹脂膜の上層側の上記反射表示領域に対応する位置に反射電極を形成する反射電極形成工程とを備えたことを特徴とする、電気光学基板の製造方法。 - 上記樹脂膜パターニング工程と上記反射電極形成工程との間に、上記感光性樹脂膜を覆う被覆膜を形成する工程を備えたことを特徴とする、請求項４記載の電気光学基板の製造方法。
- 請求項１〜３のいずれかの項に記載の電気光学基板を備えたことを特徴とする、電気光学装置。
- 請求項６記載の電気光学装置を備えたことを特徴とする、電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003055474A JP2004264653A (ja) | 2003-03-03 | 2003-03-03 | 電気光学基板及びその製造方法、電気光学装置、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003055474A JP2004264653A (ja) | 2003-03-03 | 2003-03-03 | 電気光学基板及びその製造方法、電気光学装置、電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004264653A true JP2004264653A (ja) | 2004-09-24 |
Family
ID=33119478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003055474A Pending JP2004264653A (ja) | 2003-03-03 | 2003-03-03 | 電気光学基板及びその製造方法、電気光学装置、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004264653A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009001508A1 (ja) * | 2007-06-26 | 2008-12-31 | Sharp Kabushiki Kaisha | 液晶表示装置、及び液晶表示装置の製造方法 |
| US7978298B2 (en) | 2006-03-23 | 2011-07-12 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US7995887B2 (en) | 2005-08-03 | 2011-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display device and electronic device using the same |
| US7995167B2 (en) | 2006-10-18 | 2011-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing liquid crystal display device |
| US8111356B2 (en) | 2006-09-12 | 2012-02-07 | Sharp Kabushiki Kaisha | Liquid crystal display panel provided with microlens array, method for manufacturing the liquid crystal display panel, and liquid crystal display device |
| US8243236B2 (en) | 2006-10-18 | 2012-08-14 | Sharp Kabushiki Kaisha | Liquid crystal display and method for manufacturing liquid crystal display |
| US8289461B2 (en) | 2007-01-24 | 2012-10-16 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US8421967B2 (en) | 2006-12-14 | 2013-04-16 | Sharp Kabushiki Kaisha | Liquid crystal display device and process for producing liquid crystal display device |
| US8659726B2 (en) | 2007-04-13 | 2014-02-25 | Sharp Kabushiki Kaisha | Liquid crystal display and method of manufacturing liquid crystal display |
| JP2014092695A (ja) * | 2012-11-05 | 2014-05-19 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| CN110797384A (zh) * | 2019-11-22 | 2020-02-14 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
-
2003
- 2003-03-03 JP JP2003055474A patent/JP2004264653A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7995887B2 (en) | 2005-08-03 | 2011-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display device and electronic device using the same |
| US7978298B2 (en) | 2006-03-23 | 2011-07-12 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US8111356B2 (en) | 2006-09-12 | 2012-02-07 | Sharp Kabushiki Kaisha | Liquid crystal display panel provided with microlens array, method for manufacturing the liquid crystal display panel, and liquid crystal display device |
| US8243236B2 (en) | 2006-10-18 | 2012-08-14 | Sharp Kabushiki Kaisha | Liquid crystal display and method for manufacturing liquid crystal display |
| US7995167B2 (en) | 2006-10-18 | 2011-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing liquid crystal display device |
| US8421967B2 (en) | 2006-12-14 | 2013-04-16 | Sharp Kabushiki Kaisha | Liquid crystal display device and process for producing liquid crystal display device |
| US8289461B2 (en) | 2007-01-24 | 2012-10-16 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US8659726B2 (en) | 2007-04-13 | 2014-02-25 | Sharp Kabushiki Kaisha | Liquid crystal display and method of manufacturing liquid crystal display |
| JPWO2009001508A1 (ja) * | 2007-06-26 | 2010-08-26 | シャープ株式会社 | 液晶表示装置、及び液晶表示装置の製造方法 |
| WO2009001508A1 (ja) * | 2007-06-26 | 2008-12-31 | Sharp Kabushiki Kaisha | 液晶表示装置、及び液晶表示装置の製造方法 |
| US8384860B2 (en) | 2007-06-26 | 2013-02-26 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing liquid crystal display device |
| JP2014092695A (ja) * | 2012-11-05 | 2014-05-19 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| CN110797384A (zh) * | 2019-11-22 | 2020-02-14 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| US11417712B2 (en) * | 2019-11-22 | 2022-08-16 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel including capacitor layer configured to diffusely reflect external light, and method of manufacturing thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW562961B (en) | Liquid crystal display device | |
| KR100455557B1 (ko) | 액티브매트릭스형 액정표시장치 및 그 제조방법 | |
| CN100364044C (zh) | 半导体装置及制造方法、电光装置及制造方法和电子设备 | |
| JP2001119027A (ja) | 液晶表示装置用の薄膜トランジスタとその製造方法 | |
| TW200539454A (en) | Liquid crystal display cell structure and manufacture process of the same | |
| KR100993608B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP2004264653A (ja) | 電気光学基板及びその製造方法、電気光学装置、電子機器 | |
| US20040155244A1 (en) | Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus | |
| TWI308247B (en) | Transflective liquid crystal display and method of fabricating the same | |
| KR100514507B1 (ko) | 전기 광학 장치 및 그 제조 방법 | |
| KR100502685B1 (ko) | 능동매트릭스기판 및 그 제조방법 | |
| JP3722116B2 (ja) | 反射型電気光学装置、および電子機器 | |
| JP2002108244A (ja) | 電気光学装置の製造方法 | |
| JP4034470B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4154880B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3747828B2 (ja) | 電気光学装置及びその製造方法 | |
| JP2001281645A (ja) | 電気光学装置 | |
| JP3951694B2 (ja) | 半透過・反射型電気光学装置、電子機器、および半透過・反射型電気光学装置の製造方法 | |
| JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| JP3888044B2 (ja) | 液晶装置およびその製造方法ならびに電子機器 | |
| KR100817127B1 (ko) | 반사형 액정 표시 소자의 반사막 구조 및 제조 방법 | |
| KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
| JP3941356B2 (ja) | 電気光学装置の製造方法 | |
| JP3830774B2 (ja) | 反射型液晶表示装置及び携帯端末機器 | |
| KR100829708B1 (ko) | 액정표시장치 및 그 제조방법 |