JP2014090098A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014090098A
JP2014090098A JP2012239534A JP2012239534A JP2014090098A JP 2014090098 A JP2014090098 A JP 2014090098A JP 2012239534 A JP2012239534 A JP 2012239534A JP 2012239534 A JP2012239534 A JP 2012239534A JP 2014090098 A JP2014090098 A JP 2014090098A
Authority
JP
Japan
Prior art keywords
metal particles
semiconductor device
metal
connection member
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012239534A
Other languages
English (en)
Other versions
JP5924235B2 (ja
Inventor
Masatoshi Nakamura
正利 中村
Yasuhito Akutagawa
泰人 芥川
Hiroyuki Yoda
博行 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012239534A priority Critical patent/JP5924235B2/ja
Publication of JP2014090098A publication Critical patent/JP2014090098A/ja
Application granted granted Critical
Publication of JP5924235B2 publication Critical patent/JP5924235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902Multiple masking steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13011Shape comprising apertures or cavities, e.g. hollow bump
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】接続部材に加わる応力を緩和すること。
【解決手段】半導体素子11と、前記半導体素子と基板21とを電気的および機械的に接続し、複数の金属粒子と前記複数の金属粒子間を接続するめっき層とを含み、金属32と空洞34が混在するポーラス構造を含む接続部材30と、を具備する半導体装置。半導体素子11上にマスク層を形成し、前記マスク層の開口内に複数の金属粒子32aを配置し、前記複数の金属粒子32a間をめっきにより接続することにより、前記半導体素子と基板21とを電気的および機械的に接続し、金属32と空洞34が混在するポーラス構造を含む接続部材30を形成する半導体装置の製造方法。
【選択図】図2

Description

本発明は半導体装置およびその製造方法に関し、例えばポーラス構造を含む接続部材を備える半導体装置およびその製造方法に関する。
半導体装置の微細化に伴い、半導体素子と配線基板等の基板とを電気的および機械的に接続するピラー等の接続部材としてCu等の金属を用いることが検討されている。
樹脂膜を貫通するポストに、銅粒子と銅粒子より平均粒径の小さい銀粒子とを用いることが知られている(特許文献1)。
特開2006−120716号公報
半導体素子と基板とを接続する接続部材には、半導体素子と基板との熱膨張係数の差等により応力が加わる。応力により接続部材が剥がれることがある。一方、銅粒子と銀粒子を用いたポストを接続部材とする場合、銅粒子間を銀粒子で接続しているため、強度が弱い。
本半導体装置およびその製造方法は、接続部材に加わる応力を緩和することを目的とする。
半導体素子と、前記半導体素子と基板とを電気的および機械的に接続し、複数の金属粒子と前記複数の金属粒子間を接続するめっき層とを含み、金属と空洞が混在するポーラス構造を含む接続部材と、を具備することを特徴とする半導体装置を用いる。
半導体素子上にマスク層を形成し、前記マスク層の開口内に複数の金属粒子を配置し、前記複数の金属粒子間をめっきにより接続することにより、前記半導体素子と基板とを電気的および機械的に接続し、金属と空洞が混在するポーラス構造を含む接続部材を形成することを特徴とする半導体装置の製造方法を用いる。
本半導体装置およびその製造方法によれば、接続部材に加わる応力を緩和することを目的とする。
図1(a)および図1(b)は、比較例に係る半導体装置の断面図である。 図2(a)および図2(b)は、実施例1に係る半導体装置の断面図であり、図2(c)は、接続部材の拡大図である。 図3(a)から図3(c)は、実施例1に係る半導体装置の製造方法を示す断面図(その1)である。 図4(a)および図4(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その2)である。 図5(a)および図5(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その3)である。 図6(a)および図6(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その3)である。 図7(a)および図7(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その4)である。 図8(a)および図8(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その5)である。 図9は、めっき処理を行う処理装置を示す模式図である。
まず、比較例を説明する。図1(a)および図1(b)は、比較例に係る半導体装置の断面図である。半導体素子11においては、半導体基板10上にパッド12が形成されている。半導体基板10には、例えばシリコン基板にトランジスタが形成されており、シリコン基板上に多層配線層が形成されている。パッド12は、例えばAlを主に含む金属パッドである。半導体基板10の上面は保護膜14で覆われている。保護膜14は、例えば絶縁性であり、例えばポリイミド樹脂を主に含む。半導体基板10とパッド12の間には、絶縁膜が形成されていてもよい。基板21においては、絶縁基板20上にパッド22が形成されている。絶縁基板20は、例えば配線基板であり、ガラスエポキシ樹脂等の樹脂基板に配線が形成されている。パッド22は、例えばCuを主に含む金属パッドである。絶縁基板20の上面は保護膜24で覆われている。保護膜24は、例えば絶縁性であり、例えばポリイミド樹脂を主に含む。半導体素子11と基板21とは接続部材30により電気的および機械的に接続されている。接続部材30は、例えばめっきにより形成されたCuを主に含む。接続部材30は、半田40によりパッド22と接続されている。半田40は、例えばAgSnCuまたはAgSnを主に含む。
図1(b)に示すように、半導体素子11と基板21との熱膨張係数の差等により、半導体素子11に矢印52、基板21に矢印50のように応力が加わる。熱応力は、例えばリフローのような熱処理の際に、接続部材30の周囲が窒素ガス等の気体に露出している際に加わりやすい。この場合、接続部材30は全体が金属のため接続部材30では十分に応力の歪みを吸収できない。このため、矢印54のように接続部材30のパッド12または22との境界に応力が集中する。符号56に示すように、接続部材30は、パッド12または22から剥がれる。またはパッド12または22が半導体基板10または絶縁基板20から剥がれる。
図2(a)および図2(b)は、実施例1に係る半導体装置の断面図である。図2(c)は、接続部材の拡大図である。図2(a)に示すように、接続部材30は、半導体素子11と基板21とを電気的および機械的に接続する。接続部材30は、金属32と空洞34とが混在するポーラス構造である。図2(c)に示すように、金属32は、複数の金属粒子32aと複数の金属粒子32aを接続するめっき層32bを含んでいる。その他の構成は比較例と同じであり、説明を省略する。
図2(b)に示すように、接続部材30がポーラス構造を備えるため、接続部材30の空洞34が歪みを吸収し柔らかくなる。このため、半導体素子11に矢印52の応力、基板21に矢印50の応力が加わった場合、接続部材30は角度θ傾く。これにより、接続部材30の付け根に矢印54の応力の集中が緩和できる。よって、接続部材30の剥離等を抑制できる。
実施例1によれば、接続部材30が金属32と空洞34とが混在するポーラス構造を含むため、図2(b)のように、接続部材30に加わる応力を緩和することができる。これにより、応力による接続部材30の剥がれを抑制できる。また、図2(c)のように、接続部材30が複数の金属粒子32aと、複数の金属粒子32a間を接続するめっき層32bとを含む。金属粒子32a間をめっきで接続するため、金属粒子32a間の接続強度を大きくできる。
複数の金属粒子32aとめっき層32bとは異なる金属を主成分としてもよいが、同じ金属を主成分とすることが好ましい。これにより、金属粒子32aとめっき層32bとが一体化し、金属粒子32a間の接続強度を大きくできる。金属としては銅を主成分とすることが好ましい。これにより、接続部材30を低抵抗化できる。
次に、実施例1に係る半導体装置の製造方法について説明する。図3(a)から図8(b)は、実施例1に係る半導体装置の製造方法を示す断面図である。図3(a)に示すように、半導体素子11は、半導体基板10、パッド12および保護膜14を含む。半導体基板10は、例えばシリコン基板である。パッド12は、例えばAlを主に含む金属膜である。保護膜14は、例えばポリイミド樹脂等の樹脂を主に含む絶縁膜である。
図3(b)に示すように、全面にシード層60を例えばスパッタ法を用い形成する。シード層60は、例えば半導体基板10側からTi膜およびCu膜を含む金属層である。Ti膜およびCu膜の膜厚は、例えば100nmおよび250nmである。シード層60は、半導体基板10側からTiW膜およびCu膜Ti等他の金属でもよい。図3(c)に示すように、パッド12に開口64を備えるフォトレジスト62をシード層60上に形成する。開口64の径は例えば30μmであり、例えば10μmから50μmである。フォトレジスト62の膜厚は、例えば35μmである。フォトレジスト62の膜厚は、接続部材30の高さと半田40の高さを考慮し設定する。
図4(a)に示すように、スキージ66を用い、Cuを主に含む金属粒子32aを含有するペースト42を開口64内に充填する。金属粒子32aの径は、適度に空洞が形成されるように、開口64の径の1/5から1/2であることが好ましい。金属粒子32aの径は、例えば10μmとする。ペースト42の溶剤は水溶性であることが好ましい。ペースト42の溶剤としては例えば水を用いる。
図4(b)に示すように、フォトレジスト62上に開口64を覆うようにシート68を配置する。シート68は、上下に貫通する複数の孔69を備えている。孔69は、金属粒子32aは通過しないが、水およびめっき液等の液体は通過する。例えば孔69の径は金属粒子32aの径より小さい。孔69は、水およびめっき液等を速く置換できるように、多数形成されていることが好ましい。シート68は、親水性であり、電気めっき(電解めっき)に用いた際にめっきされないように絶縁性であることが好ましい。シート68としては、例えば樹脂を主に含む
図5(a)に示すように、シート68を介し開口64内のペースト42の溶剤を水44に置換する。水44内に矢印のような液流70を形成することにより、ペースト42と水44との置換が容易となる。また、液流70により、シート68がフォトレジスト62から剥がれないようになる。図5(b)に示すように、シート68を介し開口64内の水44をめっき液46に置換する。なお、ペースト42の溶剤がめっき液に溶けても問題ない場合は、図5(a)の工程を行わず、開口64内のペースト42の溶剤をめっき液46に置換してもよい。
図6(a)に示すように、シード層60を介し通電することにより、シード開口64内のシード層60と、シード層60に接する金属粒子の外側とからCuめっきが始まる。シード層60に接している金属粒子の周りにめっき層が形成される。図6(b)に示すように、金属粒子の周囲のめっき層が厚くなり互いに電気的に接続されると、上部の金属粒子の周りにもめっき層が形成される。これにより、金属粒子同士をめっき層が接続する。これにより、複数の金属粒子は、めっき層により固定される。めっき層はシート68側の固定された金属粒子から成長しやすく、連続して金属粒子が固定される。これにより、金属粒子とめっき層とにより開口64が完全に塞がらず、空洞34が形成される。これにより、接続部材30としてピラーが形成される。また、接続部材30の先端の金属粒子間の隙間をめっき層で埋めてもよい。これにより、接続部材30上の半田をリフローしたとき(図8(b)参照)に、ポーラス構造の空洞に半田が進入することを抑制できる。Cuめっきの後、Niめっき等の接続部材30とは別の材料のめっきを連続的に行ないNiめっき層等により金属粒子の隙間を埋めてもよい。接続部材30の高さは、例えば30μmであり、例えば10μmから50μmである。
図7(a)に示すように、シート68を介し開口64内のめっき液46を水44に置換する。開口64が、金属粒子とめっき層により完全には塞がっていないため、空洞34内のめっき液46を水44に置換できる。図7(b)に示すように、シート68を介し開口64内の水44を半田めっき液48に置換する。シード層60を介し通電することにより、接続部材30上に半田40が形成される。
図8(a)に示すように、開口64内の半田めっき液48を水44に置換した後、乾燥させる。その後、フォトレジスト62を除去する。半田40をマスクにシード層60を除去する。図8(b)に示すように、リフローすることにより半田40を平坦化する。リフローは、例えば230℃から250℃の温度で行う。
その後、半田40と基板21のパッド22とを電気的および機械的に接続する。これにより、実施例1に係る半導体装置が形成される。
図9は、めっき処理を行う処理装置を示す模式図である。図9に示すように、処理装置90は、処理槽80、貯液槽88およびポンプ89を備える。処理槽80は第1槽83と第2槽82を備える。ウエーハステージ92に半導体基板であるウエーハ18を固定する。ウエーハ18をシート68を介し第1槽83の開口に押し当てる。ウエーハ18の前面には液流70を発生させる液流装置86を配置する。さらに、ウエーハ18の前面にはアノード84を配置する。めっき液46は、貯液槽88に貯められている。ポンプ89は、めっき液46を第1槽83に供給する。めっき液46は第1槽83の上部から第2槽82に注がれる。第2槽82から貯液槽88に戻る。アノード84とウエーハ18との間に電流を流すことにより、めっき層32bおよび半田40を形成することができる。このように、めっき層32bおよび半田40のめっきに、処理装置90を用いることができる。
実施例1によれば、図4(a)のように、半導体素子11上にフォトレジスト62(マスク層)を形成する。フォトレジスト62の開口64内に複数の金属粒子32aを配置する。図6(a)および図6(b)のように、複数の金属粒子32a間をめっきにより接続する。これにより、ポーラス構造を含む接続部材30を形成できる。
また、図4(a)のように、複数の金属粒子32aと溶剤を含むペースト42を印刷法により開口64内に配置する。図6(a)および図6(b)のように、複数の金属粒子32a間を電気めっきにより接続する。これにより、ポーラス構造を含む接続部材30を形成できる。
図5(a)および図5(b)のように、開口64上に複数の金属粒子32aの径より小さな孔69を備えるシート68を配置し、ペースト42の溶剤とめっき液46とを交換する。これにより、金属粒子32aが流出しないように、ペースト42の溶剤とめっき液46とを置換することができる。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、以上の説明に関して更に以下の付記を開示する。
(付記1)半導体素子と、前記半導体素子と基板とを電気的および機械的に接続し、複数の金属粒子と前記複数の金属粒子間を接続するめっき層とを含み、金属と空洞が混在するポーラス構造を含む接続部材と、を具備することを特徴とする半導体装置。
(付記2)前記複数の金属粒子と前記めっき層とは同じ金属を主成分とすることを特徴とする付記1記載の半導体装置。
(付記3)前記金属は銅を主成分とすることを特徴とする付記2記載の半導体装置。
(付記4)半導体素子上にマスク層を形成し、前記マスク層の開口内に複数の金属粒子を配置し、前記複数の金属粒子間をめっきにより接続することにより、前記半導体素子と基板とを電気的および機械的に接続し、金属と空洞が混在するポーラス構造を含む接続部材を形成することを特徴とする半導体装置の製造方法。
(付記5)前記複数の金属粒子と溶剤を含むペーストを印刷法により前記開口内に配置することを特徴とする付記4記載の半導体装置の製造方法。
(付記6)前記開口に前記複数の金属粒子の径より小さな孔を備えるシートを配置し、前記孔を介し前記溶剤とめっき液とを交換することを特徴とする付記5記載の半導体装置の製造方法。
(付記7)前記複数の金属粒子間を電気めっきにより接続することを特徴とする付記4から6のいずれか一項記載の半導体装置の製造方法。
(付記8)前記複数の金属粒子間を前記金属粒子と同じ主成分の金属により接続することを特徴とする付記4から7のいずれか一項記載の半導体装置。
(付記9)前記金属は銅を主成分とすることを特徴とする付記8記載の半導体装置。
11 半導体素子
21 基板
30 接続部材
32a 金属粒子
32b めっき層
34 空洞部
42 ペースト
46 めっき液
68 シート
69 孔

Claims (5)

  1. 半導体素子と、
    前記半導体素子と基板とを電気的および機械的に接続し、複数の金属粒子と前記複数の金属粒子間を接続するめっき層とを含み、金属と空洞が混在するポーラス構造を含む接続部材と、
    を具備することを特徴とする半導体装置。
  2. 前記複数の金属粒子と前記めっき層とは同じ金属を主成分とすることを特徴とする請求項1記載の半導体装置。
  3. 半導体素子上にマスク層を形成し、
    前記マスク層の開口内に複数の金属粒子を配置し、
    前記複数の金属粒子間をめっきにより接続することにより、前記半導体素子と基板とを電気的および機械的に接続し、金属と空洞が混在するポーラス構造を含む接続部材を形成することを特徴とする半導体装置の製造方法。
  4. 前記複数の金属粒子と溶剤を含むペーストを印刷法により前記開口内に配置することを特徴とする請求項3記載の半導体装置の製造方法。
  5. 前記開口に前記複数の金属粒子の径より小さな孔を備えるシートを配置し、
    前記孔を介し前記溶剤とめっき液とを交換することを特徴とする請求項4記載の半導体装置の製造方法。
JP2012239534A 2012-10-30 2012-10-30 半導体装置およびその製造方法 Expired - Fee Related JP5924235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012239534A JP5924235B2 (ja) 2012-10-30 2012-10-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012239534A JP5924235B2 (ja) 2012-10-30 2012-10-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014090098A true JP2014090098A (ja) 2014-05-15
JP5924235B2 JP5924235B2 (ja) 2016-05-25

Family

ID=50791775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012239534A Expired - Fee Related JP5924235B2 (ja) 2012-10-30 2012-10-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5924235B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176563A1 (ja) * 2021-02-19 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 電子機器
CN117832170A (zh) * 2024-03-05 2024-04-05 北京大学 一种适用于电子封装的连接结构的制备方法及连接结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140381A (ja) * 1985-12-13 1987-06-23 沖電気工業株式会社 電子部品用接続導体
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140381A (ja) * 1985-12-13 1987-06-23 沖電気工業株式会社 電子部品用接続導体
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176563A1 (ja) * 2021-02-19 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 電子機器
CN117832170A (zh) * 2024-03-05 2024-04-05 北京大学 一种适用于电子封装的连接结构的制备方法及连接结构
CN117832170B (zh) * 2024-03-05 2024-05-07 北京大学 一种适用于电子封装的连接结构的制备方法及连接结构

Also Published As

Publication number Publication date
JP5924235B2 (ja) 2016-05-25

Similar Documents

Publication Publication Date Title
US9698118B2 (en) Method and apparatus for connecting packages onto printed circuit boards
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US11527504B2 (en) Conductive external connector structure and method of forming
US20130249083A1 (en) Packaging substrate
TW200926379A (en) Package substrate having electrical connecting structure and method of fabricating the same
JP2012069761A (ja) 半導体素子、半導体素子実装体及び半導体素子の製造方法
JP5370599B2 (ja) 電子部品モジュールおよび電子部品素子
US9674952B1 (en) Method of making copper pillar with solder cap
TW201247071A (en) Wiring board and method of manufacturing the same
JP5924235B2 (ja) 半導体装置およびその製造方法
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
TW200929467A (en) Packaging substrate structure
TWI351749B (en) Packaging substrate and method for menufacturing t
JP2006303036A (ja) 半導体装置
JP2009164493A (ja) 配線基板及びその製造方法並びに電子部品装置及びその製造方法
JP2019186330A (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
JP2009135345A (ja) 半導体装置及びその製造方法
TW201322837A (zh) 配線基板及其製造方法
US11335634B2 (en) Chip package structure and method for forming the same
JP4938346B2 (ja) 半導体装置およびその製造方法
JP2005340255A (ja) 半導体装置およびその製造方法ならびに電子機器
JP2006202882A (ja) 半導体装置およびその製造方法
JP2022189275A (ja) 端子構造、配線基板及び端子構造の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R150 Certificate of patent or registration of utility model

Ref document number: 5924235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees