JP2014086729A - 発光素子および発光素子パッケージ - Google Patents

発光素子および発光素子パッケージ Download PDF

Info

Publication number
JP2014086729A
JP2014086729A JP2013217270A JP2013217270A JP2014086729A JP 2014086729 A JP2014086729 A JP 2014086729A JP 2013217270 A JP2013217270 A JP 2013217270A JP 2013217270 A JP2013217270 A JP 2013217270A JP 2014086729 A JP2014086729 A JP 2014086729A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
semiconductor layer
type dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013217270A
Other languages
English (en)
Other versions
JP5739967B2 (ja
Inventor
Eun Sil Choi
チョイ，エゥンシル
Jeong Tak Oh
オウ，ジョンタク
Myung Hoon Jung
ジュン，ミュンフン
Ki Young Song
ソン，キヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2014086729A publication Critical patent/JP2014086729A/ja
Application granted granted Critical
Publication of JP5739967B2 publication Critical patent/JP5739967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】正孔の注入を増やして発光効率を向上させることができる発光素子を提供すること。
【解決手段】本発明の発光素子は、第１導電型ドーパントを含む第１半導体層と、前記第１半導体層上に配置された活性層と、前記活性層上に配置された電子遮断層と、前記活性層と電子遮断層との間に配置されたキャリア注入層と、前記電子遮断層上に配置され、第２導電型ドーパントを含む半導体層と、を含む。前記キャリア注入層は、第１導電型ドーパントと第２導電型ドーパントを含み、前記キャリア注入層の第１導電型ドーパントは少なくとも第２導電型ドーパントの濃度より低いドーパント濃度を有する。
【選択図】図１

Description

本発明は、発光素子および発光素子パッケージに関するものである。
発光素子を備えた発光素子パッケージに対する研究が活発に行われている。発光素子は、例えば、半導体物質で形成され、電気エネルギーを光に変換する半導体発光素子または半導体発光ダイオードである。
半導体発光素子は、蛍光灯、白熱灯などの既存の光源に比べて、低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性などで優れている。これに、既存の光源を半導体発光素子で代替するための研究が多く行われている。
半導体発光素子は、室内外で用いられる各種ランプ、液晶表示装置、電光掲示板、街灯などの照明装置の光源として、その使用が増加する傾向である。
本発明の様々な実施形態は、正孔の注入を増やして発光効率を向上させることができる発光素子を提供しようとする。
本発明の様々な実施形態は、正孔の濃度を増やして発光効率を向上させることができる発光素子を提供しようとする。
本発明の一態様に係る発光素子は、第１導電型ドーパントを含む第１半導体層と、前記第１半導体層上に配置された活性層と、前記活性層上に配置された電子遮断層と、前記活性層と前記電子遮断層との間に配置されたキャリア注入層と、前記電子遮断層上に配置され、第２導電型ドーパントを含む半導体層と、を含む。前記キャリア注入層は、前記第１導電型ドーパントと前記第２導電型ドーパントを含み、前記キャリア注入層の前記第１導電型ドーパントは、少なくとも前記第２導電型ドーパントの濃度より低い。
また、本発明の一態様に係る発光素子は、第１導電型ドーパントを含む第１半導体層と、前記第１半導体層上に配置された活性層と、前記活性層上に配置された電子遮断層と、前記活性層と前記電子遮断層との間に配置されたキャリア注入層と、前記電子遮断層上に配置され、第２導電型ドーパントを含む第２半導体層と、を含む。前記キャリア注入層は、前記第２導電型ドーパントを含む第３半導体層と、前記第３半導体層上に配置され、アンドープされた第４半導体層と、前記第４半導体層上に配置され、前記第２導電型ドーパントを含む第５半導体層と、を含む。
また、本発明の一態様に係る発光素子パッケージは、本体と、前記本体上に配置された第１および第２リード電極と、前記本体、前記第１および第２リード電極のいずれか一つの上に配置される発光素子と、前記発光素子を取り囲むモールディング部材と、を含む。
本発明の様々なによれば、活性層と電子遮断層の間にp型ドーパントとn型ドーパントを含むキャリア注入層が形成され、n型ドーパントがp型ドーパントを束縛して正孔が活性層に容易に注入されるようにすることで、発光効率を向上させることができる。
また、本発明の様々なによれば、活性層と電子遮断層の間に正孔を生成するキャリア注入層が形成され、第２導電型半導体層だけでなく、キャリア注入層でも正孔を生成して全体的に正孔の濃度を増加さることで、発光効率を向上させることができる。
また、本発明の様々なによれば、活性層と電子遮断層の間に正孔を生成する少なくとも一つ以上の半導体層と、膜質を向上させるためのアンドープ半導体層からなるキャリア注入層を形成することで、より多くの正孔を生成できるだけでなく、キャリア注入層以後に成長する半導体層、例えば第２導電型半導体層の膜質が向上され、発光効率を向上させることができる。
第１実施形態に係る発光素子を示す断面図である。 図１の発光素子における電子遮断層を示す断面図である。 図１の発光素子のエネルギーバンドダイヤグラムを示す図面である。 図１の発光素子のキャリア注入層におけるキャリア注入を示す図面である。 第２実施形態に係る発光素子を示す断面図である。 図５の発光素子のエネルギーバンドダイヤグラムを示す図面である。 図５の発光素子のキャリア注入層におけるキャリア注入を示す図面である。 実施形態に係る発光素子パッケージを示す断面図である。
本発明の実施形態の説明において、各構成要素の「上または下」に形成されると記載される場合、上または下は、二つの構成要素が相互直接接触するものと、一つ以上の他の構成要素が二つの構成要素の間に配置されて形成されるものを全部含む。また「上または下」と表現される場合、一つの構成要素を基準として上側方向だけでなく下側方向の意味も含むことができる。
図１は、第１実施形態に係る発光素子を示す断面図である。
図１に示すように、第１実施形態に係る発光素子１は、基板１０、第１導電型半導体層１２、活性層１４、スペーサー層１６、キャリア注入層１８、電子遮断層２０および第２導電型半導体層２２を含むことができるが、これに限定されるものではない。
前記第１導電型半導体層１２、前記活性層１４、前記スペーサー層１６、前記キャリア注入層１８、前記電子遮断層２０および前記第２導電型半導体層２２により発光構造物が形成される。
実施形態に係る発光素子１は、前記基板１０と前記第１導電型半導体層１２の間に配置されたバッファ層(図示されない)をさらに含むことができる。
実施形態に係る発光素子１は、前記第１導電型半導体層１２の下及び/又は前記第２導電型半導体層２２の上に配置された半導体層(図示されない)をさらに含むことができる。
実施形態に係る発光素子１は、前記バッファ層と前記第１導電型半導体層１２の間に配置されたアンドープ半導体層(図示されない)をさらに含むことができる。
前記基板１０は、前記発光構造物を容易に成長させる役割をするが、これに限定されるものではない。
前記発光構造物を安定的に成長させるために、前記基板１０は、前記発光構造物との格子定数の差ができるだけ小さい物質で形成することが好ましい。
前記基板１０は、サファイア(Al２O３)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InPおよびGeからなるグループから選択された少なくとも一つで形成することができる。
前記基板１０と前記発光構造物の間に前記バッファ層２２を配置することができる。前記バッファ層は、前記基板１０と前記発光構造物の格子定数の差を緩和することができる。
前記バッファ層、前記アンドープ半導体層、前記第１導電型半導体層１２、前記活性層１４、前記スペーサー１６、前記キャリア注入層１８、前記電子遮断層２０および前記第２導電型半導体層２２は、II〜VI族化合物半導体材質で形成することができる。
前記第１導電型半導体層１２は、前記基板１０上に形成することができる。
前記第１導電型半導体層１２は、例えば、n型ドーパントを含むn型半導体層からなることができる。前記第１導電型半導体層１２は、InxAlyGa１-x-yN(０≦x≦１、０≦y≦１、０≦x+y≦１)の組成式を有する半導体材質、例えばInAlGaN、GaN、AlGaN、InGaN、AlN、InNおよびAlInNからなるグループから選択された少なくとも一つを含むことができ、Si、Ge、Snなどのn型ドーパントをドーピングすることができる。
前記第１導電型半導体層１２上には前記活性層１４を形成することができる。
前記活性層１４は、前記第１導電型半導体層１２を介して注入される第１キャリア、例えば電子と前記第２導電型半導体層２２を介して注入される第２キャリア、例えば正孔が相互結合され、前記活性層１４の形成物質によるエネルギーバンドのバンドギャップに相応する波長を有する光を放出する層である。
前記活性層１４は、多重量子井戸構造(MQW)、量子点構造または量子線構造のいずれか一つを含むことができる。前記活性層１４は、II族〜VI族化合物半導体からなる井戸層と障壁層の周期で反復形成される。
前記活性層１４は、例えばInGaN井戸層/GaN障壁層の周期、InGaN井戸層/AlGaN障壁層の周期、InGaN井戸層/InGaN障壁層の周期などで形成することができる。前記障壁層は、前記井戸層より大きいバンドギャップを有することができる。
前記活性層１４上にスペーサー層１６を形成することができる。
前記スペーサー層１６は、InGaN、AlGaNおよびAlInGaNの少なくとも一つを含むことができる。前記スペーサー層１６は、単一層であるバルク構造や多数の層である超格子構造を有することができるが、これに限定されるものではない。前記スペーサー層１６は、InGaNまたはAlInGaNで形成され、インジウム(In)の含有量は０.０１％〜５％であるが、これに限定されるものではない。前記スペーサー層１６は、AlGaNまたはAlInGaNで形成され、アルミニウム(Al)の含有量は０.０１％〜１０％であるが、これに限定されるものではない。
前記スペーサー層１６は、前記活性層１４と前記電子遮断層２０の間にかかるエネルギーバンドのバンド屈曲(band bending)を最小化することができる。前記スペーサー層１６は、いかなるドーパントも含まれないが、これに限定されるものではない。前記スペーサー層１６は、前記活性層１４の障壁層と連結され、前記活性層１４の障壁層とキャリア注入層１８の間に配置されることができる。前記スペーサー層１６のエネルギーバンドギャップは、前記障壁層のエネルギーバンドギャップより広く形成される。
前記スペーサー層１６上にキャリア注入層１８が形成される。前記キャリア注入層１８は、キャリア、例えば正孔の生成を増加させると共に、正孔を前記活性層１４に容易に注入されるようにする役割をすることができる。前記キャリア注入層１８は、Mg、Zn、Ca、Sr、Baなどのp型ドーパントを含むことができるが、これに限定されるものではない。また、前記キャリア注入層１８は、Si、Ge、Snなどのn型ドーパントを含むことができるが、これに限定されるものではない。
前記キャリア注入層１８がp型特性を有するように、前記キャリア注入層１８でのp型ドーパントの濃度は少なくともn型ドーパントの濃度より大きい。例えば、前記p型ドーパントの濃度は１E１９〜５E２０であるが、これに限定されるものではない。例えば、前記n型ドーパントの濃度は１E１６〜１E２０であるが、これに限定されるものではない。
前記キャリア注入層１８は、InxAlyGa１-x-yN(０≦x≦１、０≦y≦１、０≦x+y≦１)の組成式を有する半導体材質、例えばInAlGaN、GaN、AlGaN、InGaN、AlN、InNおよびAlInNからなるグループから選択された少なくとも一つを含むことができる。
図４に示すように、前記キャリア注入層１８にはp型ドーパントであるマグネシウム(Mg)原子とn型ドーパントであるシリコン(Si)原子を含むことができる。このような場合、シリコン(Si)原子はマグネシウム(Mg)原子と構造的に結合されることができる。よって、前記キャリア注入層１８の正孔１８aがマグネシウム(Mg)原子の妨害によって前記活性層１４に注入され難いことを防止することができる。
ここで、シリコン(Si)原子がないと、前記キャリア注入層１８の正孔１８aはマグネシウム(Mg)原子に妨害されて、前記活性層１４への注入が不容易となることがある。そこで、シリコン(Si)原子は、マグネシウム(Mg)原子を束縛して、前記キャリア注入層１８への正孔１８aの通過を円滑にさせる。
前記マグネシウム(Mg)原子とシリコン(Si)原子は、コドーピング(co-doping)法によって、前記キャリア注入層１８にドーピングすることができるが、これに限定されるものではない。前記キャリア注入層１８は、前記障壁層と同一または広いエネルギーバンドギャップを有し、前記スペーサー層１６よりは狭いエネルギーバンドギャップを有することができる。
前記キャリア注入層１８上に電子遮断層２０が形成される。前記電子遮断層２０は、前記第１導電型半導体層１２で生成されて前記活性層１４に供給された電子が、前記活性層１４を離脱して前記第２導電型半導体層２２に移動することを防止することができる。
前記スペーサー層１６とキャリア注入層１８は、前記活性層１４と電子遮断層２０の間に配置される。
図２に示すように、前記電子遮断層２０は、第１電子遮断層５１と第２電子遮断層５３を含む少なくとも２つ以上の層を含むことができるが、これに限定されるものではない。
ここで、前記第１電子遮断層５１はp-InAlGaN層からなり、前記第２電子遮断層５３はp-AlGaN層からなることができる。このような場合、前記第２電子遮断層５３は前記第１電子遮断層５１より大きいエネルギーバンドギャップを有することができる(図３参照)。
このように、前記活性層１４から前記第２導電型半導体層２２にいくほど、第１電子遮断層５１のエネルギーバンドギャップより大きい第２電子遮断層５３のエネルギーバンドギャップを有することで、前記活性層１４から離脱した電子が前記第１電子遮断層５１により一次的に遮断される。前記第１電子遮断層５１を通過する一部電子は、前記第１電子遮断層５１より大きいエネルギーバンドギャップを有する第２電子遮断層５３により２次的に遮断される。
従って、前記電子遮断層２０が相互異なるエネルギーバンドギャップを有する多数の層を有するようにして、前記活性層１４から離脱した電子の前記第２導電型半導体層２２への移動を最小化することができる。前記第１および第２電子遮断層５１、５３のエネルギーバンドギャップは、前記スペーサー層１６および前記キャリア注入層１８のエネルギーバンドギャップより広く配置される。これによって、前記第２導電型半導体層２２への電子の移動を最小化することができる。
前記電子遮断層２０上に前記第２導電型半導体層２２が形成される。前記第２導電型半導体層２２は、例えば、p型ドーパントを含むp型半導体層からなることができる。前記第２導電型半導体層２２は、InxAlyGa１-x-yN(０≦x≦１、０≦y≦１、０≦x+y≦１)の組成式を有する半導体材質、例えばInAlGaN、GaN、AlGaN、InGaN、AlN、InNおよびAlInNからなるグループから選択された少なくとも一つを含むことができ、Mg、Zn、Ca、Sr、Baなどのp型ドーパントをドーピングすることができる。前記第２導電型半導体層２２は前記電子遮断層２０のバンドギャップより低いバンドギャップで形成される。
前記第２導電型半導体層２２は正孔を生成して、前記電子遮断層２０を経由して前記活性層１４に供給することができる。
このような場合、前記キャリア注入層１８は、前記第２導電型半導体層２２で生成された正孔が前記活性層１４に容易に注入されるようにする。また、前記キャリア注入層１８も正孔を生成して前記活性層１４に注入することができる。
一方、前記第２導電型半導体層２２で生成された正孔は、前記電子遮断層２０によって前記活性層１４に供給され難くなることがある。
前記キャリア注入層１８は正孔を生成することができるので、前記キャリア注入層１８で生成された正孔が活性層１４に容易に供給されることになる。
よって、前記キャリア注入層１８は、前記第２導電型半導体層２２で生成された正孔が前記活性層１４に供給されないことを補充することができ、発光素子の発光効率を向上させることができる。
また、前記キャリア注入層１８は、p型ドーパントであるマグネシウム(Mg)原子をn型ドーパントであるシリコン(Si)原子で束縛して、前記第２導電型半導体層２２で生成された正孔または前記キャリア注入層１８自体で生成された正孔を容易に活性層１４に注入させることで、発光素子の発光効率を向上させることができる。
一方、図３に示すように、前記第１導電型半導体層１２、前記活性層１４、前記スペーサー層１６、前記キャリア注入層１８、前記電子遮断層２０および前記第２導電型半導体層２２は、相互異なるエネルギーバンドギャップを有することができる。
例えば、前記第１導電型半導体層１２、前記スペーサー層１６、前記キャリア注入層１８および前記第２導電型半導体層２２は、前記活性層１４の障壁層と同一またはより大きいバンドギャップを有することができ、前記活性層１４の井戸層より大きいバンドギャップを有することができる。
例えば、前記第１導電型半導体層１２、前記スペーサー層１６、前記キャリア注入層１８および前記第２導電型半導体層２２は、GaN系半導体からなることができるが、これに限定されるものではない。
従って、第１導電型半導体層１２で生成された電子と前記第２導電型半導体層２２で生成された正孔が前記活性層１４に供給され、前記活性層１４で光が生成されることになる。
前記スペーサー層１６は、前記活性層１４の障壁層と同一またはより大きいエネルギーバンドギャップを有することができる。前記スペーサー層１６は、前記活性層１４の障壁層のバンドギャップと前記電子遮断層２０のバンドギャップの間のバンドギャップを有することができる。例えば、前記スペーサー層１６は、AlInGaNまたはAlGaNからなることができるが、これに限定されるものではない。
従って、前記スペーサー層１６は、前記活性層１４と前記電子遮断層２０の間にかかるエネルギーバンドのバンド屈曲を最小化することができる。前記電子遮断層２０は、前記スペーサー層１６または前記キャリア注入層１８より大きいエネルギーバンドギャップを有することができる。
例えば、前記電子遮断層２０は、AlInGaNまたはAlGaNからなることができるが、これに限定されるものではない。従って、前記電子遮断層２０は、前記活性層１４から離脱した電子が前記第２導電型半導体層２２に移動することを防止することができる。前記キャリア注入層１８は、前記スペーサー層１６および前記電子遮断層２０のバンドギャップより小さいバンドギャップを有するので、正孔が容易に注入できるようにする。
図５は、第２実施形態に係る発光素子を示す断面図である。
第２実施形態は、キャリア注入層１８を除いては第１実施形態と実質的に同一である。従って、第２実施形態では、第１実施形態と同一構造または機能を有する構成要素に対しては同一図面符号を付与し、その詳細な説明は省略することにする。
図５に示すように、第２実施形態に係る発光素子１Aは、基板１０、第１導電型半導体層、活性層１４、スペイソツン１６、キャリア注入層１８、電子遮断層２０および第２導電型半導体層２２を含むことができるが、これに限定されるものではない。
第１実施形態とは違い、第２実施形態のキャリア注入層１８は、第１半導体層６１、前記第１半導体層６１の上にアンドープ半導体層６３、前記アンドープ半導体層６３の上に第２半導体層６５を含む。
前記第１半導体層６１、アンドープ半導体層６３および第２半導体層６１、６３、６５は、同じ半導体材質、例えばGaN系半導体で形成することができる。
前記第１半導体層６１、アンドープ半導体層６３および第２半導体層６１、６３、６５は、同一バンドギャップを有することができ、前記スペーサー層１６および電子遮断層２０のバンドギャップより低いバンドギャップを有することができる。
前記第１および第２半導体層６１、６３、６５は、p型半導体層、例えばp-GaN系半導体で形成することができる。前記アンドープ半導体層６３は、いかなる種類のドーパントをドーピングしない層であり、例えばアンドープGaN系半導体で形成することができる。
第１半導体層６１、アンドープ半導体層６３および第２半導体層６５を含むことができるが、これに限定されるものではない。
前記第１半導体層６１と前記第２半導体層６５のそれぞれの厚さは、前記第２導電型半導体層２２の厚さの５％〜５０％であるが、これに限定されるものではない。
前記アンドープ半導体層６３の厚さは第１および第２半導体層６１、６５のそれぞれの厚さより薄く形成される。例えば、前記アンドープ半導体層６３の厚さは、前記第１および第２半導体層６１、６５のそれぞれの厚さの５％〜３０％であるが、これに限定されるものではない。
ここで、第１半導体層６１と第２半導体層６５は、Mg、Zn、Ca、Sr、Baなどのp型ドーパントを含むことができる。例えば、前記p型ドーパントの濃度は１E１９〜５E２０であるが、これに限定されるものではない。例えば、アンドープ半導体層６３は、いかなるドーパントもドーピングされないが、これに限定されるものではない。
前記第１半導体層６１と前記第２半導体層６５は、第２キャリア、すなわち正孔を生成する役割をすることができる。
前記アンドープ半導体層６３は、以後に成長する半導体層、例えば、前記第２半導体層６５、前記電子遮断層２０および前記第２導電型半導体層２２に欠陥がないようにし、これら半導体層の膜質を向上させる役割をすることができる。
また、図７に示すように、前記アンドープGaN層６３は、トンネル効果(tunneling effect)を発生させるために、多数の層からなる超格子構造を有することができる。前記アンドープ半導体層６３は、第２半導体層６５で生成された正孔１８aをトンネル効果によって容易に第１半導体層６１に供給することができる。
一方、前記第２導電型半導体層２２で生成された正孔１８aは、前記電子遮断層２０によって、前記活性層１４に容易に供給されないこともある。
前記第１および第２半導体層６１、６５はいずれも正孔１８aを生成することがあるので、前記第１および第２半導体層６１、６５で生成された正孔１８aが活性層１４に容易に供給されることになる。従って、前記第１および第２半導体層６１、６５は、前記第２導電型半導体層２２で生成された正孔１８aが前記活性層１４に供給されないことを補充することができ、発光素子の発光効率を向上させることができる。
図６に示すように、前記第１導電型半導体層１２、前記活性層１４、前記スペーサー層１６、前記キャリア注入層１８、前記電子遮断層２０および前記第２導電型半導体層２２は、相互異なるエネルギーバンドギャップを有することができる。
前記第１半導体層層６１、前記アンドープ半導体層６３および前記第２半導体層６５は相互同じエネルギーバンドギャップを有することができる。
前記第１半導体層６１、前記アンドープ半導体層６３および前記第２半導体層６５は、前記第１導電型半導体層１２、前記スペーサー１６および前記第２導電型半導体層２２と同一または相異異なるエネルギーバンドギャップを有することができるが、これに限定されるものではない。
例えば、前記第１半導体層６１、前記アンドープ半導体層６３および前記第２半導体層６５は、GaN系半導体、例えばGaNで形成することができるが、これに限定されるものではない。
従って、第１導電型半導体層１２で生成された電子と前記第２導電型半導体層２２で生成された正孔が前記活性層１４に供給され、前記活性層１４で光が生成されることになる。
一方、第１および第２実施形態に係る発光素子は、水平型発光素子、フリップ型発光素子および垂直型発光素子として製品化されることができる。
前記水平型発光素子では、前記第１および第２実施形態に係る発光素子で、前記第２導電型半導体層２２上に透明導電層が形成され、前記第１導電型半導体層１２上に第１電極が形成され、前記透明導電層上に第２電極が形成される。
前記透明導電層は、光を透過させる優れた透光性と電気的伝導度を有する導電性物質で形成されるが、例えばITO、IZO(In-ZnO)、GZO(Ga-ZnO)、AZO(Al-ZnO)、AGZO(Al-Ga ZnO)、IGZO(In-Ga ZnO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/AuおよびNi/IrOx/Au/ITOからなるグループから選択された少なくとも一つを含むことができる。
このような場合、前記活性層１４で生成された光は、前記基板を介するよりは、前記透明導電層を介した方が容易に外部に出射されることになる。
前記フリップ型発光素子では、前記第１および第２実施形態に係る発光素子で、前記第２導電型半導体層２２上に反射層が形成され、前記第１導電型半導体層１２上に第１電極が形成され、前記反射層上に第２電極が形成される。このような場合、前記活性層１４で生成されて光は、前記反射層によって反射され、前記基板を介して外部に出射されることになる。
前記垂直型発光素子では、前記第１および第２実施形態に係る発光素子で、前記基板が除去され、前記第２導電型半導体層２２上に電極役割をする反射層と支持基板が形成され、前記第１導電型半導体層１２上に電極が形成される。このような場合、電流が反射層と電極の間で垂直で流れるので、前記水平型発光素子に比べて発光効率がより向上することになる。また、前記活性層１４で生成された光は、前記反射層によって反射され、前記第１導電型半導体層１２を介して外部に出射されることになる。
前記水平型発光素子と前記フリップ型発光素子での第１および第２電極、そして前記垂直型発光素子での電極は、同じ電極物質または異なる電極物質で形成することができる。
前記水平型発光素子と前記フリップ型発光素子での第１および第２電極、そして前記垂直型発光素子での電極は、不透明な金属材質、例えばアルミニウム(Al)、チタニウム(Ti)、クロム(Cr)、ニッケル(Ni)、白金(Pt)、金(Au)、タングステン(W)、銅(Cu)およびモリブデン(Mo)からなるグループから選択された一つまたはこれらの合金を含むことができるが、これに限定されるものではない。
前記フリップ型発光素子での反射層と前記垂直型発光素子での反射層は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、AuおよびHfからなるグループから選択された少なくとも一つまたは二以上の合金を含むことができるが、これに限定されるものではない。
実施形態は、活性層と電子遮断層の間にp型ドーパントとn型ドーパントを含むキャリア注入層が形成され、n型ドーパントがp型ドーパントを束縛して正孔が活性層に容易に注入されるようにすることで、発光効率を向上させることができる。
実施形態は、活性層と電子遮断層の間に正孔を生成するキャリア注入層が形成され、第２導電型半導体層だけでなく、キャリア注入層でも正孔を生成して全体的に正孔の濃度を増加さることで、発光効率を向上させることができる。
実施形態は、活性層と電子遮断層の間に正孔を生成する少なくとも一つ以上の半導体層と膜質を向上させるためのアンドープ半導体層からなるキャリア注入層を形成することで、より多くの正孔を生成できるだけでなく、キャリア注入層以後に成長する半導体層、例えば第２導電型半導体層の膜質が向上され、発光効率を向上させることができる。
図８は、実施形態に係る発光素子パッケージを示す断面図である。
図８に示すように、実施形態に係る発光素子パッケージは、本体１０１と、前記本体１０１に設置された第１リード電極１０３および第２リード電極１０５と、前記本体１０１に設置されて前記第１リード電極１０３および第２リード電極１０５から電源が供給される第１実施形態および第２実施形態に係る発光素子１と、前記発光素子１を取り囲むモールディング部材１１３と、を含む。
前記本体１０１は、シリコン材質、合成樹脂材質、または金属材質からなることができ、前記発光素子１の周囲に傾斜面を形成することができる。
前記第１リード電極１０３および第２リード電極１０５は相互電気的に分離され、前記発光素子１に電源を提供する。
また、前記第１および第２リード電極１０３、１０５は、前記発光素子１で発生した光を反射させて光効率を増加させることができ、前記発光素子１で発生した熱を外部に排出する役割をすることもできる。
前記発光素子１は、前記第１リード電極１０３、第２リード電極１０５および前記本体１０１中のいずれか一つの上に設置され、ワイヤー方式、ダイボンディング方式などによって前記第１および第２リード電極１０３、１０５に電気的に連結されるが、これに限定されるものではない。
実施形態では、一つのワイヤー１０９を介して発光素子１を前記第１および第２リード電極１０３、１０５のいずれか一つに電気的に連結させるものが例示されているが、これに限定されるものではなく、２つのワイヤーを用いて発光素子１を前記第１および第２リード電極１０３、１５に電気的に連結させるか、ワイヤーなしに発光素子１を前記第１および第２リード電極１０３、１０５に電気的に連結させることもできる。
前記モールディング部材１１３は、前記発光素子１を取り囲んで前記発光素子１を保護することができる。また、前記モールディング部材１１３には蛍光体が含まれ、前記発光素子１から放出された光の波長を変化させることができる。
実施形態に係る発光素子パッケージ２００はCOB(Chip On Board)タイプを含み、前記本体１０１の表面は平坦であり、前記本体１０１には複数の発光素子を設置することもできる。
実施形態に係る発光素子や発光素子パッケージは、ライトユニットに適用することができる。前記ライトユニットは、表示装置と照明装置、例えば照明灯、信号灯、車両前照灯、電光掲示板、指示などのようなユニットに適用することができる。

Claims (19)

  1. 第１導電型ドーパントを含む第１半導体層と、
    前記第１半導体層上に配置された活性層と、
    前記活性層上に配置された電子遮断層と、
    前記活性層と前記電子遮断層との間に配置されたキャリア注入層と、
    前記電子遮断層上に配置され、第２導電型ドーパントを含む第２半導体層と、を含み、
    前記キャリア注入層は、前記第１導電型ドーパントと前記第２導電型ドーパントを含み、
    前記キャリア注入層の前記第１導電型ドーパントは、少なくとも前記第２導電型ドーパントの濃度より低いドーパント濃度を有する発光素子。
  2. 前記第１導電型ドーパントはn型ドーパントを含み、前記第２導電型ドーパントはp型ドーパントを含む請求項１に記載の発光素子。
  3. 前記活性層と前記キャリア注入層との間に配置されるスペーサー層をさらに含む請求項１または２に記載の発光素子。
  4. 前記スペーサー層は、InGaN、AlGaNおよびInAlGaN中の一つを含む請求項３に記載の発光素子。
  5. 前記スペーサー層は、InGaNまたはInAlGaNで形成され、インジウム(In)の含有量は０.０１％〜５％である請求項３または４に記載の発光素子。
  6. 前記スペーサーは、AlGaNまたはInAlGaNで形成され、アルミニウム(Al)の含有量は０.０１％〜１０％である請求項３または４に記載の発光素子。
  7. 前記電子遮断層は、前記キャリア注入層上に配置された第１電子遮断層と、前記第１電子遮断層上に配置され、前記第１電子遮断層のバンドギャップより大きいバンドギャップを有する第２電子遮断層とを含む請求項３乃至６のうち、いずれか１項に記載の発光素子。
  8. 前記第１電子遮断層はInAlGaNを含み、前記第２電子遮断層はAlGaNを含む請求項７に記載の発光素子。
  9. 前記キャリア注入層のp型ドーパントの濃度は１E１９〜５E２０である請求項３乃至８のうち、いずれか１項に記載の発光素子。
  10. 前記スペーサー層は、前記活性層の障壁層と連結され、前記障壁層のバンドギャップより広いバンドギャップを有する請求項３乃至９のうち、いずれか１項に記載の発光素子。
  11. 前記キャリア注入層は、前記スペーサー層のバンドギャップより低いバンドギャップを有する請求項３乃至１０のうち、いずれか１項に記載の発光素子。
  12. 前記キャリア注入層は、前記活性層の障壁層と同一バンドギャップを有する請求項１１に記載の発光素子。
  13. 前記キャリア注入層は、
    前記p型ドーパントを含む第３半導体層と、
    前記第３半導体層上に配置され、アンドープ(undoped)された第４半導体層と、
    前記第４半導体層上に配置され、前記p型ドーパントを含む第５半導体層と、を含む請求項３乃至１２のうち、いずれか１項に記載の発光素子。
  14. 前記第３半導体層と第５半導体層のp型ドーパントは相互同一ドーピング濃度を有する請求項１３に記載の発光素子。
  15. 前記第３半導体層と前記第５半導体層のそれぞれの厚さは、前記第２導電型半導体層の厚さの５％〜５０％である請求項１４に記載の発光素子。
  16. 前記第４半導体層は、前記第３半導体層と前記第５半導体層のそれぞれの厚さより薄い厚さを有する請求項１４または１５に記載の発光素子。
  17. 前記第３〜第５半導体層は、相互同一半導体で形成され、同一エネルギーバンドギャップを有する請求項１３乃至１６のうち、いずれか１項に記載の発光素子。
  18. 前記第４半導体層は、多数の層からなる超格子構造を有する請求項１３乃至１７のうち、いずれか１項に記載の発光素子。
  19. 前記キャリア注入層のn型ドーパントの濃度は１E１６〜１E２０である 請求項１３乃至１８のうち、いずれか１項に記載の発光素子。
JP2013217270A 2012-10-19 2013-10-18 発光素子および発光素子パッケージ Active JP5739967B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120116371A KR101976455B1 (ko) 2012-10-19 2012-10-19 발광 소자 및 발광 소자 패키지
KR10-2012-0116371 2012-10-19

Publications (2)

Publication Number Publication Date
JP2014086729A true JP2014086729A (ja) 2014-05-12
JP5739967B2 JP5739967B2 (ja) 2015-06-24

Family

ID=49304824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013217270A Active JP5739967B2 (ja) 2012-10-19 2013-10-18 発光素子および発光素子パッケージ

Country Status (6)

Country Link
US (1) US9190571B2 (ja)
EP (1) EP2722897B1 (ja)
JP (1) JP5739967B2 (ja)
KR (1) KR101976455B1 (ja)
CN (1) CN103779466B (ja)
TW (1) TWI548115B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160107441A (ko) * 2015-03-04 2016-09-19 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
WO2017057149A1 (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 窒化物半導体発光素子
JP2019530228A (ja) * 2016-09-13 2019-10-17 エルジー イノテック カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
KR20200094790A (ko) * 2017-12-28 2020-08-07 알레디아 3차원 발광 다이오드를 갖는 광전자 장치
JP2021027194A (ja) * 2019-08-06 2021-02-22 日機装株式会社 窒化物半導体発光素子

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243845A1 (en) * 2014-02-26 2015-08-27 Epistar Corporation Light-emitting device
DE102015113670A1 (de) * 2014-08-19 2016-02-25 Seoul Viosys Co., Ltd Leuchtvorrichtung und Verfahren zu deren Herstellung
KR102227772B1 (ko) 2014-08-19 2021-03-16 삼성전자주식회사 반도체 발광소자
KR102359824B1 (ko) 2015-07-24 2022-02-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
KR102392779B1 (ko) * 2015-09-02 2022-04-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 발광 소자 패키지
DE102016111929A1 (de) 2016-06-29 2018-01-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Leuchtdiode
CN106384764A (zh) * 2016-10-26 2017-02-08 湘能华磊光电股份有限公司 一种led外延结构及其生长方法
CN107394019B (zh) * 2017-07-31 2019-07-12 安徽三安光电有限公司 一种半导体发光元件及其制备方法
US10693038B2 (en) * 2017-11-22 2020-06-23 Epistar Corporation Semiconductor device
CN108574027B (zh) * 2018-05-07 2020-02-07 福建兆元光电有限公司 氮化镓基led芯片及制造方法
FR3091622B1 (fr) * 2019-01-09 2021-09-17 Soitec Silicon On Insulator Structure semi-conductrice optoélectronique comprenant une couche d’injection de type p à base d’InGaN
DE102019106419A1 (de) * 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
CN111863599A (zh) * 2020-07-31 2020-10-30 佛山紫熙慧众科技有限公司 基于Si衬底的N极性面富Al组分氮化物材料生长方法
CN116632138A (zh) * 2023-07-24 2023-08-22 江西乾照光电有限公司 一种深紫外led外延片、外延生长方法及led芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251687A (ja) * 1998-03-06 1999-09-17 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体装置
JP2012018963A (ja) * 2010-07-06 2012-01-26 Sony Corp 半導体レーザ
JP2012019068A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 半導体発光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886326A3 (en) * 1997-06-06 1999-11-24 Hewlett-Packard Company Separate hole injection structure for improved reliability light emitting semiconductor devices
US7298595B2 (en) * 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7326963B2 (en) * 2004-12-06 2008-02-05 Sensor Electronic Technology, Inc. Nitride-based light emitting heterostructure
US7342753B2 (en) * 2005-01-20 2008-03-11 Hitachi Global Storage Technologies Netherlands B.V. In-stack biasing of the free layer of a magnetoresistive read element
WO2007037617A1 (en) * 2005-09-30 2007-04-05 Seoul Opto Device Co., Ltd. Light emitting device having vertically stacked light emitting diodes
KR101990095B1 (ko) * 2011-07-11 2019-06-18 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US8648384B2 (en) * 2011-07-25 2014-02-11 Lg Innotek Co., Ltd. Light emitting device
KR101836122B1 (ko) * 2011-08-24 2018-04-19 엘지이노텍 주식회사 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251687A (ja) * 1998-03-06 1999-09-17 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体装置
JP2012018963A (ja) * 2010-07-06 2012-01-26 Sony Corp 半導体レーザ
JP2012019068A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 半導体発光素子

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160107441A (ko) * 2015-03-04 2016-09-19 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
KR102308701B1 (ko) * 2015-03-04 2021-10-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 조명시스템
WO2017057149A1 (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 窒化物半導体発光素子
JPWO2017057149A1 (ja) * 2015-09-28 2018-07-26 日亜化学工業株式会社 窒化物半導体発光素子
US10505074B2 (en) 2015-09-28 2019-12-10 Nichia Corporation Nitride semiconductor light emitting element including electron blocking structure layer
US10686098B2 (en) 2015-09-28 2020-06-16 Nichia Corporation Nitride semiconductor light emitting element including electron blocking structure layer
JP2019530228A (ja) * 2016-09-13 2019-10-17 エルジー イノテック カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
JP7403797B2 (ja) 2016-09-13 2023-12-25 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
KR20200094790A (ko) * 2017-12-28 2020-08-07 알레디아 3차원 발광 다이오드를 갖는 광전자 장치
KR102572289B1 (ko) * 2017-12-28 2023-08-28 알레디아 3차원 발광 다이오드를 갖는 광전자 장치
JP2021027194A (ja) * 2019-08-06 2021-02-22 日機装株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
EP2722897B1 (en) 2020-06-24
TWI548115B (zh) 2016-09-01
KR20140050247A (ko) 2014-04-29
TW201419576A (zh) 2014-05-16
KR101976455B1 (ko) 2019-05-09
US9190571B2 (en) 2015-11-17
CN103779466A (zh) 2014-05-07
US20140110720A1 (en) 2014-04-24
EP2722897A1 (en) 2014-04-23
JP5739967B2 (ja) 2015-06-24
CN103779466B (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
JP5739967B2 (ja) 発光素子および発光素子パッケージ
KR102049384B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
JP6117541B2 (ja) 紫外線発光素子
US9224922B2 (en) Light emitting device
KR20110072424A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US9349914B2 (en) Light emitting device and light emitting device package
KR102623615B1 (ko) 발광소자, 발광소자 패키지 및 발광장치
CN104241459B (zh) 发光器件及发光器件封装件
KR20160013553A (ko) 발광소자 및 조명시스템
KR101945808B1 (ko) 발광 소자 및 발광 소자 패키지
KR101961825B1 (ko) 자외선 발광 소자
KR102065381B1 (ko) 발광 소자 및 발광 소자 패키지
KR102053257B1 (ko) 발광 소자
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR101700792B1 (ko) 발광 소자
KR101992152B1 (ko) 발광 소자 및 발광 소자 패키지
KR102224164B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101874873B1 (ko) 발광 소자
KR102007193B1 (ko) 발광 소자 및 발광 소자 패키지
KR20170009057A (ko) 자외선 발광소자 및 발광소자 패키지
KR20170027122A (ko) 발광소자 및 발광소자 패키지
KR20170006536A (ko) 자외선 발광소자 및 발광소자 패키지
KR20160024420A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150424

R150 Certificate of patent or registration of utility model

Ref document number: 5739967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250