JP2014085385A5 - - Google Patents

Description

補助容量Ｃａｄは、駆動トランジスタＤＲＴのソース電極及び定電位の配線間に接続されていればよい。定電位の配線としては、高電位電源線ＳＬａや、低電位電源線ＳＬｂや、リセット配線Ｓｇｒを挙げることができる。
本発明の実施形態は、表示装置及び表示装置の駆動方法に限らず、各種の表示装置及び表示装置の駆動方法に適用することが可能である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］複数の半導体層と、
前記複数の半導体層の上方に設けられた第１絶縁膜と、
前記第１絶縁膜上に設けられ、金属で形成された第１導電層と、
前記第１絶縁膜及び第１導電層上に設けられた第２絶縁膜と、
前記第２絶縁膜上に設けられた第２導電層を有する表示素子と、を備え、
前記第１導電層及び第２導電層は、互いに対向し、容量部を形成する表示装置。
［２］前記第２導電層は、透明な電極層と光反射性を有する電極層とが積層されて形成されている［１］に記載の表示装置。
［３］行方向及び列方向に沿ってマトリクス状に設けられた複数の画素をさらに備え、
前記複数の画素の各々は、
高電位電源及び低電位電源間に接続された前記表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、を備え、
前記駆動トランジスタ、出力スイッチ、画素スイッチ及び保持容量は、前記複数の半導体層を利用して形成される［１］に記載の表示装置。
［４］前記出力スイッチに接続された第１走査線と、
前記画素スイッチに接続された第２走査線と、
前記第１走査線及び第２走査線に接続された走査線駆動回路と、
前記映像信号線に接続された信号線駆動回路と、をさらに備える［３］に記載の表示装置。
［５］前記出力スイッチは、前記複数の画素で共用されている［３］に記載の表示装置。
［６］行方向及び列方向に沿ってマトリクス状に設けられた複数の画素をさらに備え、
前記複数の画素の各々は、
高電位電源及び低電位電源間に接続された前記表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、を備え、
前記駆動トランジスタ、画素スイッチ及び保持容量は、前記半導体層を利用して形成される［１］に記載の表示装置。
［７］前記高電位電源及びリセット配線間に接続され、前記高電位電源及びリセット配線間を導通状態又は非導通状態に切替える出力スイッチと、前記出力スイッチに接続された第１走査線と、を有した走査線駆動回路と、
前記走査線駆動回路及び画素スイッチに接続された第２走査線と、
前記映像信号線に接続された信号線駆動回路と、をさらに備える［６］に記載の表示装置。
［８］前記複数の画素の各々は、前記容量部である補助容量をさらに備え、
前記第１導電層は定電位の電源に接続され、
前記第２導電層は前記駆動トランジスタのソース電極に接続されている［３］又は［６］に記載の表示装置。
［９］前記定電位の電源は前記高電位電源又は低電位電源であり、
前記第１導電層は、表示領域の外側で、前記定電位の電源に接続された電源線に接続されている［８］に記載の表示装置。
［１０］前記表示領域の外側で前記電源線上に形成された防湿性を有する電極層をさらに備え、
前記電極層は、大気に露出されている［９］に記載の表示装置。

Claims (11)

1. 複数の半導体層と、
   前記複数の半導体層の上方に設けられた第１絶縁膜と、
   前記第１絶縁膜上に設けられ、金属で形成された第１導電層と、
   前記第１絶縁膜及び第１導電層上に設けられた第２絶縁膜と、
   前記第２絶縁膜上に設けられた第２導電層を有する表示素子と、を備え、
   前記第１導電層及び第２導電層は、互いに対向し、容量部を形成する表示装置。
2. 前記第２導電層は、透明な電極層と光反射性を有する電極層とが積層されて形成されている請求項１に記載の表示装置。
3. 行方向及び列方向に沿ってマトリクス状に設けられた複数の画素をさらに備え、
   前記複数の画素の各々は、
   高電位電源及び低電位電源間に接続された前記表示素子と、
   前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
   前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチと、
   映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
   前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、を備え、
   前記駆動トランジスタ、出力スイッチ、画素スイッチ及び保持容量は、前記複数の半導体層を利用して形成される請求項１に記載の表示装置。
4. 前記出力スイッチに接続された第１走査線と、
   前記画素スイッチに接続された第２走査線と、
   前記第１走査線又は第２走査線に信号を出力するように設けられた走査線駆動回路と、
   前記映像信号線に接続された信号線駆動回路と、をさらに備える請求項３に記載の表示装置。
5. 前記出力スイッチは、前記複数の画素で共用されている請求項３に記載の表示装置。
6. 行方向及び列方向に沿ってマトリクス状に設けられた複数の画素をさらに備え、
   前記複数の画素の各々は、
   高電位電源及び低電位電源間に接続された前記表示素子と、
   前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
   映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
   前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、を備え、
   前記駆動トランジスタ、画素スイッチ及び保持容量は、前記半導体層を利用して形成される請求項１に記載の表示装置。
7. 前記高電位電源及びリセット配線間に接続され、前記高電位電源及びリセット配線間を導通状態又は非導通状態に切替える出力スイッチと、前記出力スイッチに接続された第１走査線と、を有した走査線駆動回路と、
   前記走査線駆動回路及び画素スイッチに接続された第２走査線と、
   前記映像信号線に接続された信号線駆動回路と、をさらに備える請求項６に記載の表示装置。
8. 前記複数の画素の各々は、前記容量部である補助容量をさらに備え、
   前記第１導電層は定電位の電源に接続され、
   前記第２導電層は前記駆動トランジスタのソース電極に接続されている請求項３又は６に記載の表示装置。
9. 前記定電位の電源は前記高電位電源又は低電位電源であり、
   前記第１導電層は、表示領域の外側で、前記定電位の電源に接続された電源線に接続されている請求項８に記載の表示装置。
10. 前記表示領域の外側で前記電源線上に形成された防湿性を有する電極層をさらに備え、
    前記電極層は、大気に露出されている請求項９に記載の表示装置。
11. 前記第２導電層は、前記複数の画素のうち隣接する２画素の間で連続に形成されている請求項３又は６に記載の表示装置。