JP2014082428A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014082428A JP2014082428A JP2012231240A JP2012231240A JP2014082428A JP 2014082428 A JP2014082428 A JP 2014082428A JP 2012231240 A JP2012231240 A JP 2012231240A JP 2012231240 A JP2012231240 A JP 2012231240A JP 2014082428 A JP2014082428 A JP 2014082428A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- region
- layer
- wafer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】長時間の酸化処理を行わずに分離層を形成することができる半導体装置の製造方法を提供すること。
【解決手段】まず、アブソーバーを介してp-シリコンウェハ21の第1主面25に中性子線24を照射し、中性子線照射領域23を形成する。中性子線24が通過することによって、p-シリコンウェハ21の深さ方向にほぼ均一な不純物濃度でシリコン原子同位体(質量数30)がリン原子同位体(質量数31)に核種変換され、中性子線照射領域23にはリン原子が深さ方向にほぼ均一にドーピングされる。アブソーバーによって中性子線24を遮断した領域22はp-ドリフト領域19となり、中性子線照射領域23はn+分離層17となる。その後、p-シリコンウェハ21の第1主面25に、周知のプロセスにしたがって活性領域におけるMOSゲート構造および耐圧構造を作製することにより、pチャネル型の逆阻止型IGBTが完成する。
【選択図】図2−1
【解決手段】まず、アブソーバーを介してp-シリコンウェハ21の第1主面25に中性子線24を照射し、中性子線照射領域23を形成する。中性子線24が通過することによって、p-シリコンウェハ21の深さ方向にほぼ均一な不純物濃度でシリコン原子同位体(質量数30)がリン原子同位体(質量数31)に核種変換され、中性子線照射領域23にはリン原子が深さ方向にほぼ均一にドーピングされる。アブソーバーによって中性子線24を遮断した領域22はp-ドリフト領域19となり、中性子線照射領域23はn+分離層17となる。その後、p-シリコンウェハ21の第1主面25に、周知のプロセスにしたがって活性領域におけるMOSゲート構造および耐圧構造を作製することにより、pチャネル型の逆阻止型IGBTが完成する。
【選択図】図2−1
Description
この発明は、半導体装置の製造方法に関する。
従来、平板状のMOSゲート(金属−酸化膜−半導体からなる絶縁ゲート)構造を有するプレーナゲート型絶縁ゲート型バイポーラトランジスタ(IGBT)は、主にインバータ回路やチョッパー回路において直流電源下で使用されている。このため、プレーナゲート型IGBTは、順方向耐圧および逆方向耐圧をともに維持することができる構造を有するにもかかわらず、素子設計の段階から逆方向耐圧についての信頼性確保を考慮せず、逆方向耐圧を維持するpn接合がチップ側面に露出された状態となっている。
近年、半導体電力変換装置においてAC(交流)/AC変換や、AC/DC(直流)変換、DC/AC変換を行うにあたって、双方向スイッチング素子を用いて直接リンク形変換回路等のマトリクスコンバータを構成することにより回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図ることが検討されている。この双方向スイッチング素子は、2つの逆阻止型IGBT(RB−IGBT)を逆並列接続することで構成することができるため、逆方向耐圧が高く、かつ信頼性が高いIGBTが要望されている。
逆阻止型の半導体装置においては、順阻止能力と同等の逆阻止能力が必要となる。この逆阻止能力を確保するために、逆方向耐圧を維持するpn接合を半導体チップの裏面から表面まで延在させる必要がある。この裏面から表面に延在したpn接合を形成するための拡散層が分離層である。従来の逆阻止型IGBTの製造方法について説明する。図7(図7−1〜図7−3)は、従来の逆阻止型IGBTの製造途中の状態を示す断面図である。
図7−1〜図7−3には、分離層を塗布拡散によって形成する方法を示す。まず、半導体ウェハ101上に膜厚がおおよそ2.5μm程度の熱酸化で形成した酸化膜102をドーパントマスクとして形成する(図7−1)。次に、この酸化膜102にパターニング・エッチングにより、分離層を形成するための開口部103を形成する(図7−2)。次に、開口部103にボロンソース104を塗布し、その後、拡散炉により高温、長時間の熱処理を行い、おおよそ数百μm程度のp型の拡散層を形成する(図7−3)。
このp型の拡散層が分離層105となる。その後、特に図示しないが、表面構造を形成した後、裏面を分離層105付近に達するまで研削して半導体ウェハ101を薄くし、この研削面106にpコレクタ領域とコレクタ電極で構成される裏面構造を形成する。これにより、pコレクタ領域と分離層105とが接続され、裏面から表面に延在したpn接合が形成される。その後、分離層105の中心部に位置するスクライブラインで半導体ウェハ101を切断してIGBTチップが完成する。
図8は、図7の方法に従って製造された従来の逆阻止型IGBTの構成を示す断面図である。図8において符号111はpウェル領域、符号112はp耐圧領域、符号113はエミッタ領域、符号114はゲート絶縁膜、符号115はゲート電極、符号116は層間絶縁膜、符号117はエミッタ電極、符号118はフィールド酸化膜、符号119はフィールドプレート、符号120はpコレクタ領域、符号121はコレクタ電極、符号122はダイシング面である。
図9(図9−1〜図9−3)は、従来の逆阻止型IGBTの別の一例の製造途中の状態を示す断面図である。図9−1〜図9−3には、トレンチ(溝)を掘ってその側面に拡散層を形成して分離層を形成する方法を示す。この方法は、図7−1〜図7−3で示すp型の拡散層を形成するための高温、長時間の熱処理を回避する方法であり、半導体ウェハ101に高アスペクト比の深いトレンチを形成し、トレンチ側壁に形成した拡散層を分離層とする方法である。図10は、図9の方法に従って製造された従来の逆阻止型IGBTの構成を示す断面図である。
まず、半導体ウェハ101上に、数μmの厚い酸化膜123でエッチングマスクを形成する(図9−1)。次に、数百μm程度の深さのトレンチ124をドライエッチングで形成する(図9−2)。次に、気相拡散125にてトレンチ124の側壁へ不純物を導入して分離層126を形成する(図9−3)。次に、トレンチ124にポリシリコンや絶縁膜などの補強材127を充填した後、図8と同様に表面構造を形成する。その後、スクライブラインに沿ってダイシングして半導体ウェハ101からIGBTチップが切り出されて、逆阻止型IGBTが完成する(図10)。符号128はダイシング面である。
このように、トレンチ124を掘ってその側面に分離層126を形成する方法として、例えば下記特許文献1〜3が提案されている。下記特許文献1には、デバイス上面から下側接合まで活性層を取り囲むようにトレンチを形成し、このトレンチの側面に拡散層を形成し、デバイスの下側接合の終端をデバイスの上面まで延在させて分離層を形成することが示されている。下記特許文献2および下記特許文献3には、下記特許文献1と同様に、デバイス上面から下側接合までトレンチを形成し、このトレンチの側面に拡散層を形成することで逆阻止能力のあるデバイスとしている。
また、半導体ウェハにpn接合を形成する方法として、中性子線を照射することにより、p型半導体ウェハを構成する半導体原子同位体をドナー同位体に変化させてn型領域を形成する方法が提案されている(例えば、下記特許文献4〜7参照。)。下記特許文献4では、中性子線照射によってゲルマニウム原子同位体(Ge:質量数74)を砒素原子同位体(As:質量数75)に変化させている。また、下記特許文献5〜7では、中性子線照射によってシリコン原子同位体(Si:質量数30)をリン原子同位体(P:質量数31)に変化させている。また、下記特許文献5には、ガンマ線照射やレーザーアニールにより同位体の質量数を変化させることが提案されている。
しかしながら、図7−1〜図7−3に示す逆阻止型IGBTの分離層の形成方法では、高耐圧の半導体装置とするために半導体ウェハ101の厚さを厚くした場合、半導体ウェハ101の厚さに応じた厚い酸化膜102および深い分離層105を形成するための高温、長時間の熱処理を必要とする。このため、デバイス特性が劣化したり、拡散炉を構成する部品等の品質に悪影響が及ぶという問題がある。
具体的には、塗布拡散法による分離層105の形成では、表面からボロンソース104(ボロンの液状の拡散源)を塗布し熱処理にてボロンを拡散し、数百μm程度の拡散深さの分離層105を形成するために、高温、長時間の拡散処理を必要とする。これにより、拡散炉を構成する石英ボード、石英管(石英チューブ)、石英ノズルなど石英治具のへたりや、ヒーターからの汚染、石英治具の失透現象による強度低下などを発生させてしまう。
また、塗布拡散法による分離層105の形成では、長時間のボロン拡散に耐えるようにするために、良質で厚いマスク酸化膜(酸化膜102)の形成が必要となる。この耐マスク性が高い、すなわち良質なシリコン酸化膜を得る方法としては熱酸化の方法がある。しかし、高温で長時間(例えば1500℃、200時間)のボロンによる分離層105の拡散処理においてボロンがマスク酸化膜を突き抜けないためには、膜厚が約2.5μmの熱酸化膜を形成させる必要がある。
この膜厚2.5μmの熱酸化膜形成のためには、例えば1150℃の酸化温度において必要な酸化時間は、良質な酸化膜が得られるドライ(乾燥酸素雰囲気)酸化で約200時間である。膜質がやや劣るものの、ドライ酸化に比べて酸化時間が短くて済むウェットもしくはパイロジェニック酸化でも、約15時間と長い酸化時間を必要とする。さらにこれらの酸化処理中には、大量の酸素がシリコンウェハ中に導入されるために、酸素析出物や酸化誘起積層欠陥などの結晶欠陥が導入されたり、酸素ドナーが発生したりすることによるデバイス特性劣化や信頼性低下の弊害が生じる。
さらに、ボロンソース104塗布後の拡散でも、通常は酸化雰囲気下で上記高温長時間の拡散処理が行われるため、ウェハ内に格子間酸素が導入され、この工程でも酸素析出物や酸素ドナー化現象、酸化誘起積層欠陥(OSF:Oxidation Induced Stacking Fault)や、スリップ転位など結晶欠陥が導入されてしまう。これら結晶欠陥が導入されたウェハに形成されたpn接合ではリーク電流が高くなってしまったり、ウェハ上に熱酸化により形成された絶縁膜の耐圧、信頼性が大幅に劣化することが知られている。また、拡散中に取り込まれた酸素がドナー化し、耐圧が低下するという弊害を生じさせる。
図7−1〜図7−3に示す分離層の形成方法では、ボロンによる拡散はマスク酸化膜の開口部から、シリコンバルクへとほぼ等方的に進行するため、深さ方向に200μmのボロン拡散を行う場合、必然的に横方向にもボロンは160μm拡散されてしまう。これにより、デバイスピッチやチップサイズの縮小に対しての弊害を生じさせる。
図9−1〜図9−3に示す分離層の形成方法では、ドライエッチングにてトレンチ124を形成し、形成したトレンチ124側壁にボロンを導入して分離層を形成する。その後、トレンチ124を絶縁膜などの補強材127で充填し、高アスペクト比のトレンチが形成される。このため、図9−1〜図9−3に示す分離層の形成方法は、図7−1〜図7−3に示す分離層の形成方法と比べてデバイスピッチの縮小に有利である。
しかし、200μm程度の深さのエッチングに要する時間は、典型的なドライエッチング装置を用いた場合、1枚あたり、100分程度の処理時間が必要であり、リードタイムの増加、メンテナンス回数の増加などの弊害をもたらす。また、ドライエッチングによって深いトレンチを形成する際に、マスクとしてシリコン酸化膜(SiO2)を用いた場合、選択比が50以下と小さいため、数μm程度の厚いシリコン酸化膜が必要となる。その結果、コストの上昇や酸化誘起積層欠陥や酸素析出物などのプロセス誘起結晶欠陥導入による良品率低下という弊害を生じさせる。
図11は、トレンチ内に薬液残渣やレジスト残渣などが発生した様子を示す断面図である。さらに、異方性ドライエッチングによる高アスペクト比の深堀りトレンチを利用した分離層形成プロセスでは、図11に示すように、トレンチ124内で薬液残渣129やレジスト残渣130などが発生し、歩留まりの低下や信頼性の低下などの弊害を生じさせてしまう問題がある。通常、トレンチ124側壁に対してリンやボロンなどのドーパントを導入する場合、トレンチ124側壁が垂直となっているため、半導体ウェハ101を斜めにしてイオン注入することによりトレンチ124側壁へのドーパント導入を行っている。
しかし、アスペクト比の高いトレンチ124側壁へのドーパント導入は、実効ドーズ量の低下(それに伴う注入時間の増加)、実効投影飛程の低下、スクリーン酸化膜によるドーズ量ロス、注入均一性の低下などの弊害を生じさせる。このため、アスペクト比の高いトレンチ124内へ不純物を導入するための手法として、イオン注入の代わりにPH3(ホスフィン)やB2H6(ジボラン)などのガス化させたドーパント零囲気中にウェハを暴露させる気相拡散法が用いられるが、ドーズ量の精密制御性において、イオン注入法に比べて劣る。
また、アスペクト比の高いトレンチ124に補強材127として絶縁膜を充填させる場合、トレンチ124内にボイドと呼ばれる隙間ができてしまい、信頼性の低下などの問題が発生する。また、上記特許文献1〜3の製造方法では、トレンチ内に補強材を充填してウェハをスクライブラインで切断して半導体チップ化する工程が必要となることが想定され、製造コストが高くなる。
また、高耐圧の逆阻止型IGBTを得る方法として、シリコン(Si)ウェハではなく炭化珪素(SiC)ウェハを用いる方法も想定される。しかし、炭化珪素ウェハに導入された不純物は熱拡散されにくく、炭化珪素ウェハに導入された不純物を熱拡散させるために必要な熱処理温度はシリコンウェハを用いる場合よりも高温となる。このため、不純物拡散やトレンチ側壁への不純物導入によって炭化珪素ウェハのおもて面から裏面に達する分離層を形成することは、同処理によってシリコンウェハに分離層を形成する場合よりも困難となる。
この発明は、高温で長時間の拡散処理や、長時間の酸化処理を行わずに分離層を形成することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第1導電型半導体ウェハの第1主面または第2主面に放射線を照射し、前記第1導電型半導体ウェハを構成する第1原子の核種が変換されてなる第2原子によって前記第1導電型半導体ウェハをドーピングすることにより、前記第1導電型半導体ウェハの第1主面から第2主面に達する第2導電型半導体層を選択的に形成する第1工程を行う。次に、前記第1工程後、前記第1導電型半導体ウェハの第1主面側に金属−酸化膜−半導体からなる絶縁ゲート構造を形成する第2工程を行う。次に、前記第1導電型半導体ウェハの第2主面側に、前記第2導電型半導体層に接する第2導電型拡散層と前記第2導電型拡散層に接する第2主電極と、を形成する第3工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1工程では、スクライブラインに沿って前記第2導電型半導体層を形成する。前記第2工程では、前記第1導電型半導体ウェハの、前記第2導電型半導体層以外の領域に前記絶縁ゲート構造を形成することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第1導電型半導体ウェハの第1主面または第2主面に放射線を照射し、前記第1導電型半導体ウェハを構成する第1原子の核種が変換されてなる第2原子によって前記第1導電型半導体ウェハをドーピングすることにより、前記第1導電型半導体ウェハの第1主面から第2主面に達する第2導電型半導体層を選択的に形成する第1工程を行う。次に、前記第1工程後、前記第1導電型半導体ウェハの第1主面側に金属−酸化膜−半導体からなる絶縁ゲート構造を形成する第2工程を行う。次に、前記第1導電型半導体ウェハの第2主面側に、前記第1導電型半導体ウェハの、前記第2導電型半導体層以外の領域に接する第1導電型拡散層と前記第1導電型拡散層に接する第2主電極と、を形成する第3工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1工程では、前記第1導電型半導体ウェハの、前記第2導電型半導体層以外の領域がスクライブラインに沿って残るように前記第2導電型半導体層を形成する。前記第2工程では、前記第2導電型半導体層に前記絶縁ゲート構造を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記放射線は中性子線である。前記第1原子はシリコン原子である。そして、前記第1工程では、前記第2原子として生成されたリン原子によって前記第1導電型半導体ウェハをドーピングすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記放射線はγ線である。前記第1原子はシリコン原子である。そして、前記第1工程では、前記第2原子として生成されたアルミニウム原子によって前記第1導電型半導体ウェハをドーピングすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1工程では、第1導電型半導体インゴットの第1主面または第2主面から前記放射線を照射して前記第2導電型半導体層を形成した後、前記第1導電型半導体インゴットを切断して前記第1導電型半導体ウェハを製造することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2導電型半導体層を分離層とし、前記第2導電型拡散層をコレクタ層とする逆阻止型の絶縁ゲート型バイポーラトランジスタを製造することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1導電型半導体ウェハの、前記第2導電型半導体層以外の領域を分離層とし、前記第1導電型拡散層をコレクタ層とする逆阻止型の絶縁ゲート型バイポーラトランジスタを製造することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1導電型半導体ウェハは、シリコンウェハまたは炭化珪素ウェハであることを特徴とする。
上述した発明によれば、中性子線またはγ線を照射して第1導電型半導体ウェハ(または第1導電型半導体インゴット)にリンまたはアルミニウムをドーピングすることにより、不純物熱拡散法では形成することができない程度に深い第2導電型半導体層を形成することができる。
本発明にかかる半導体装置の製造方法によれば、高温で長時間の拡散処理や、長時間の酸化処理を行わずに、高耐圧用の厚さの厚い半導体ウェハのおもて面から裏面に達する分離層を形成することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態1)
実施の形態1にかかる半導体装置の製造方法により製造される半導体装置について、pチャネル型の逆阻止型IGBTを例に説明する。図1は、実施の形態1にかかる半導体装置の製造方法により製造される逆阻止型IGBTの構造を示す断面図である。図1に示すように、高比抵抗のp-シリコン半導体基板1の第1主面15に、nベース領域2が選択的に複数形成されている。p-シリコン半導体基板1の裏面側の第2主面16には、n+コレクタ層3が形成されている。nベース領域2とn+コレクタ層3とによって基板厚さ方向に挟まれる領域は、もともとp-シリコン半導体基板1であり、p-ドリフト領域19となる。
実施の形態1にかかる半導体装置の製造方法により製造される半導体装置について、pチャネル型の逆阻止型IGBTを例に説明する。図1は、実施の形態1にかかる半導体装置の製造方法により製造される逆阻止型IGBTの構造を示す断面図である。図1に示すように、高比抵抗のp-シリコン半導体基板1の第1主面15に、nベース領域2が選択的に複数形成されている。p-シリコン半導体基板1の裏面側の第2主面16には、n+コレクタ層3が形成されている。nベース領域2とn+コレクタ層3とによって基板厚さ方向に挟まれる領域は、もともとp-シリコン半導体基板1であり、p-ドリフト領域19となる。
矢印で示す活性領域14において、nベース領域2内の表面層には、p+エミッタ領域4が選択的に形成されている。活性領域14とは、オン状態のときに電流が流れる領域である。この活性領域14の外側には、プレーナ型pn接合表面の終端構造の一種として、矢印で示す耐圧構造13が形成されており、このIGBTの順方向阻止耐圧を確保している。この耐圧構造13は、第1主面15内で活性領域14の外側にあって、p-シリコン半導体基板1の表面層にリング状に形成されるn+半導体領域のガードリング(不図示)、ガードリング間のp-シリコン半導体基板1を覆う酸化膜(フィールド絶縁膜)11、および金属膜又はポリシリコンのフィールドプレート(不図示)等を複数段組み合わせて作られていて、順バイアス時にpn接合の前後に広がる空乏層が、ダイシング等による切断面18およびその周辺のダメージ領域にまで広がり達するのを防いでいる。
p+エミッタ領域4とp-ドリフト領域(p-シリコン半導体基板1)とに挟まれたnベース領域2の表面と、複数のnベース領域2間のp-ドリフト領域19の表面には、ゲート絶縁膜5を介してそれぞれゲート電極6が形成されている。p+エミッタ領域4の表面は、エミッタ電極8により被覆されている。n+コレクタ層3の表面は、コレクタ電極9により被覆されている。エミッタ電極8とゲート電極6とは、層間絶縁膜7によって電気的に絶縁されている。
耐圧構造13の外側には、n+分離層17が形成されている。n+分離層17は、p-シリコン半導体基板1を貫通して第1主面15から第2主面16に達し、n+コレクタ層3に連結されている。p+分離層17が設けられていることによって、逆バイアス時にpn接合の前後に広がる空乏層が、ダイシング等による切断面18およびその周辺のダメージ領域に広がるのを防ぐことができる。これにより、空乏層の端は耐圧構造13にかかるが、耐圧構造13が逆方向の素子耐圧を持つような構造としていることで空乏層の端が活性領域14の表面構造に広がるのを防ぐことができ、十分な逆耐圧を得ることができる。符号12は、パッシベーション膜である。
次に、図1に示す構成のpチャネル型の逆阻止型IGBTの製造プロセスについて、図2(図2−1〜図2−3)を参照しながら説明する。図2−1〜図2−3は、図1に示す逆阻止型IGBTの製造途中の状態を示す断面図である。まず、ボロン(B)をガスドープしてFZ(Floating Zone)法またはCZ(Czochralski)法により作製されたp-シリコンウェハ21を用意する。CZ法として、強力な磁場をかけて結晶成長を制御するMCZ(Magnetic field applied CZ)法を用いてもよい。
次に、光線束に調整(コリメート)された中性子線24(白抜き矢印で示す)を、アブソーバー(不図示)を介してp-シリコンウェハ21の第1主面25に照射(NTD:Neutron Transmutation Doping)する(図2−1)。このとき、アブソーバーによって、例えば格子状のスクライブラインに囲まれた領域(半導体チップとなる領域)の外周の領域、すなわち耐圧構造13のうちの外側の部分にのみ中性子線24が照射されるように中性子線24を遮蔽する。アブソーバーによって中性子線24を遮断した領域22はp-ドリフト領域19となる。
また、第1主面25から第2主面26(以下、深さ方向とする)へ向かってp-シリコンウェハ21を貫通するように中性子線24を通過させ、第1主面25から第2主面26に達する中性子線照射領域23(n+分離層17)を選択的に形成する。中性子線24が通過することによって、中性子線照射領域23ではp-シリコンウェハ21の深さ方向にほぼ均一な不純物濃度でシリコン(Si)原子同位体(質量数30)がリン(P)原子同位体(質量数31)に核種変換される。このため、中性子線照射領域23には、n型不純物であるリン原子が深さ方向にほぼ均一にドーピングされる。
そして、中性子線照射領域23のリン濃度が所定の不純物濃度になったところで、p-シリコンウェハ21への中性子線24照射を終了する。次に、中性子線24照射によってリン原子同位体と同時に形成される放射性リン原子同位体(質量数32、半減期14.3日)から放出される放射線の強さが規定の強さ以下まで減衰した後、例えば1000℃程度の熱処理によって中性子線24照射に伴う結晶欠陥を回復させる。これにより、中性子線照射領域23からなるn+分離層17が選択的に形成されたp-シリコンウェハ21が完成する。
アブソーバーは、例えば、中性子線24の遮蔽効果が高いボロンを含む材料、具体的には炭化ホウ素(B4C)を含む材料でできているのが好ましい。この場合、例えば、アブソーバーの厚さを10cm程度としたときに、中性子線24の強度を1/1000程度に低下させることができる。また、アブソーバーは、例えば、ガドリニウム(Gd)を含む材料、水(H2O)またはステンレスでできていてもよい。
また、アブソーバーのパターン幅は、逆阻止型IGBTの場合0.1mm〜1.0mm程度であってもよい。アブソーバーの厚さは、例えば10cm程度であってもよい。中性子線24の波長はÅオーダーである。このため、上述した程度のアブソーバーのパターン幅や厚さであれば、アブソーバーを介してp-シリコンウェハ21に照射された中性子線24の回折による影響は小さく、無視できる程度である。仮に、中性子線24の回折による影響が無視できない程度であっても、完成する逆阻止型IGBTの半導体チップの厚さが例えば1mm程度までであれば、n+分離層17程度に広い幅を有する場合、パターン像のずれは問題にならない。
中性子線24照射は、p-シリコンウェハ21の第2主面26側から行ってもよい。また、p-シリコンウェハ21の第2主面26側から中性子線24照射を行う場合、中性子線24照射によって形成される中性子線照射領域23(n+分離層17)の第1主面25から、完成する逆阻止型IGBTの半導体チップ(p-シリコン半導体基板1)の厚さまでの範囲で、回折の影響によってn+分離層17が広がり過ぎないように、パターンを選べばよい。
また、中性子線24照射は、p-シリコンウェハ21にスライシングされる前のインゴットに対して行ってもよい。この場合、中性子線24照射による結晶欠陥を回復させた後に、個々のp-シリコンウェハ21にスライシングする。このように、インゴットに対して中性子線24を照射することにより、n+分離層17が形成された複数のp-シリコンウェハ21を一括して作製することができる。p-シリコンウェハ21よりも厚みのあるインゴットでは、アブソーバーを介してp-シリコンウェハ21に照射された中性子線24の回折による影響を無視することができないため、単一の平行光線束にコリメートされた複数の中性子線24をパターン配置したアレイ方式を用いて、インゴットの軸方向に上底面(または下底面)に中性子線24照射してもよい。
また、単一の光線束にコリメートされた中性子線24を、p-シリコンウェハ21の第1主面25(または、円柱状のインゴットの上底面もしくは下底面、以下、p-シリコンウェハ21の第1主面25に照射する場合を例に説明する)に平行に走査させることで格子状の中性子線照射領域23を形成してもよい。具体的には、まず、単一の平行光線束にコリメートされた中性子線24を、p-シリコンウェハ21の第1主面25に照射し、第1主面25に平行な第1方向へ走査させる。さらに、この中性子線24(または別の中性子線24)を、第1主面25に平行で、かつ第1方向に直交する第2方向へ走査させる。これにより、第1方向と第2方向とに直交する格子状のスクライブラインに沿って中性子線24を照射して、位置精度よく中性子線照射領域23を形成することができる。
しかし、上述したように中性子線24を同じ速度で第1,2方向に走査させた場合、第1方向に走査された中性子線24が照射した領域と第2方向に走査された中性子線24が照射した領域とが重なる。このため、中性子線24照射が重なる部分(例えば図2−1において符号23aで示す矩形状の中性子線照射領域23の角部分)でのリン濃度が2倍になってしまう。中性子線24照射が重なる部分において中性子線24の走査速度をともに2倍にしたとしても、実際には、中性子線24の放射光は所定の大きさの照射面積を有するため、照射面積の重なり具合が均一にならず、中性子線照射領域23のリン濃度を制御することができない。
したがって、中性子線24照射が重なる部分については、アブソーバーによって第1方向(または第2方向)に走査させる中性子線24を遮蔽し、1つの方向に走査させる中性子線24のみを照射してもよい。また、中性子線24照射が重なる部分については、アブソーバーによって、中性子線24の放射光強度を中性子線24照射が重ならない部分(例えば図2−1において符号23bで示す中性子線照射領域23の辺部分)への放射光強度の1/2となるように調整してもよい。
また、1度に2本の平行線状の中性子線24を照射し、さらに角度を変えて再度2本の平行線状の中性子線24を照射することにより、4本の平行線からなる矩形状の中性子線24を擬似的に照射してもよい。この場合、中性子線24照射が重なる部分については、放射光強度を中性子線24照射が重ならない部分の1/2に補正した状態で中性子線24を照射する。また、2本の平行な線状の放射光を結像させた中性子線24を2回照射して矩形状の中性子線照射領域23を形成する場合、2回の中性子線24照射のうちの、1回の中性子線24照射のパターンを中性子線24照射が重なる部分に照射されないパターン(例えば2本の平行な破線状)としてもよい。
また、単一の光線束にコリメートされた中性子線24を複数並列に配置し、中性子線24が並んだ方向に走査させることで、擬似的に線状の中性子線24を構成してもよい。こ場合においても、中性子線24照射が重なる部分については、上述した方法によって中性子線照射領域23のリン濃度が2倍にならないように対処する。また、格子状パターンに放射光を結像させた中性子線24とした場合には、中性子線24を1回照射することで、リン濃度が均一な格子状の中性子線照射領域23を形成することができる。
次に、中性子線照射領域23(n+分離層17)が形成されたp-シリコンウェハ21の第1主面25に、周知のプロセスにしたがって活性領域14における素子のおもて面表面構造および耐圧構造13を作製する(図2−2)。具体的には、中性子線照射領域23(n+分離層17)にスクライブライン27が重なるように、p-ドリフト領域19の第1主面25側に、nベース領域2、p+エミッタ領域4、ゲート絶縁膜5およびゲート電極6からなるMOSゲート構造10を形成する。
次に、第1主面25側に層間絶縁膜7を形成し、層間絶縁膜7にnベース領域2およびp+エミッタ領域4が露出するコンタクトホールを形成する。次に、nベース領域2およびp+エミッタ領域4に接するエミッタ電極8を形成する。また、活性領域14における素子のおもて面表面構造の形成とともに所要のプロセスによって、耐圧構造13に、ガードリング(不図示)、フィールド絶縁膜11、フィールドプレート(不図示)およびパッシベーション膜12などを形成する。
図2−2では、活性領域14および耐圧構造13の繰り返しパターンを省略し、二重破線で示す波線で示す(他の図においても同様)。p-シリコンウェハ21におもて面素子構造を形成する前に中性子線24照射を行う理由は、中性子線24照射により形成される結晶欠陥を回復させるための高温熱処理によって、p-シリコンウェハ21内に意図しない不純物拡散が生じたり、電極やパッシベーション膜12が損傷するなどの問題が生じるからである。
次に、p-シリコンウェハ21の第2主面26を研削ライン28まで研削し、p-シリコンウェハ21の厚さを耐圧で決まる所定の厚さにまで薄くする(薄ウェハ化:図2−2)。薄ウェハ化後の状態を図2−3に示す。次に、p-シリコンウェハ21の研削された第2主面16に、例えばリン(P)などのn型不純物のイオン注入と熱処理によりn+コレクタ層3を形成する。次に、p-シリコンウェハ21の第2主面16全面にコレクタ電極9を形成する。最後に、ダイシング等によりスクライブライン27に沿って個々のチップ(p-シリコン半導体基板1)に切断する。これにより、図1に示すpチャネル型の逆阻止型IGBTチップが完成する。
以上、説明したように、実施の形態1によれば、中性子線照射によってp-シリコンウェハにリンをドーピングすることによって、不純物熱拡散法では形成することができない程度に深いn+分離層を形成することができる。これにより、高温で長時間の拡散処理や、長時間の酸化処理を行わずにn+分離層を形成することができる。したがって、不純物拡散法によって分離層を形成した高耐圧素子において問題となっている熱処理の増大や、長時間の熱処理に伴う良品率低下、深堀トレンチエッチングに伴う問題を解消することができる。高耐圧素子を製造する場合、不純物濃度が低い高比抵抗のp-シリコンウェハを用いるため、低耐圧素子の製造に用いる低比抵抗のp++シリコンウェハに本発明を適用する場合よりも、中性子線照射によるリンのドーピングを短時間で終了させることができ、有効性が高い。
(実施の形態2)
次に、実施の形態2にかかる半導体装置の製造方法について説明する。実施の形態2にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、p+シリコンウェハに中性子線を照射することにより中性子線照射領域からなるn-ドリフト領域を形成する点である。すなわち、実施の形態1では第1導電型をp型とし、第2導電型をn型としたが、実施の形態2のように第1導電型をn型とし、第2導電型をp型としたnチャネル型の逆阻止型IGBTにおいても本発明は同様に成り立つ。
次に、実施の形態2にかかる半導体装置の製造方法について説明する。実施の形態2にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、p+シリコンウェハに中性子線を照射することにより中性子線照射領域からなるn-ドリフト領域を形成する点である。すなわち、実施の形態1では第1導電型をp型とし、第2導電型をn型としたが、実施の形態2のように第1導電型をn型とし、第2導電型をp型としたnチャネル型の逆阻止型IGBTにおいても本発明は同様に成り立つ。
実施の形態2にかかる半導体装置の製造方法により製造される半導体装置について説明する。図3は、実施の形態2にかかる半導体装置の製造方法により製造される逆阻止型IGBTの構造を示す断面図である。図3に示すように、活性領域44において、高比抵抗のp+シリコン半導体基板31に、第1主面45から第2主面46に達するn-ドリフト領域49が形成されている。n-ドリフト領域49の外側には、耐圧構造43においてp+シリコン半導体基板31からなるp+分離層47が形成されている。
活性領域44において、n-ドリフト領域49には、第1主面45側にpベース領域32、n+エミッタ領域34、ゲート絶縁膜35およびゲート電極36からなるMOSゲート構造40が形成されている。n+エミッタ領域34の表面は、エミッタ電極38により被覆されている。エミッタ電極38とゲート電極36とは、層間絶縁膜37によって電気的に絶縁されている。n-ドリフト領域49の第2主面46側の表面層には、p+分離層47に連結されるようにp+コレクタ層33が形成されている。
したがって、実施の形態1と同様に、p+分離層47によって、逆バイアス時にpn接合の前後に広がる空乏層が切断面48およびその周辺のダメージ領域に広がるのを防ぐことができるので、十分な逆耐圧を得ることができる。p+コレクタ層33の表面は、コレクタ電極39により被覆されている。耐圧構造43は、p+半導体領域のガードリング(不図示)、ガードリング間のn-ドリフト領域49を覆うフィールド絶縁膜41、および金属膜のフィールドプレート(不図示)等を複数段組み合わせて作られている。符号42はパッシベーション膜である。
次に、図3に示す構成のnチャネル型の逆阻止型IGBTの製造プロセスについて、図4(図4−1〜図4−3)を参照しながら説明する。図4−1〜図4−3は、図3に示す逆阻止型IGBTの製造途中の状態を示す断面図である。まず、アブソーバー(不図示)を介してp+シリコンウェハ51に中性子線(白抜き矢印で示す)54を照射する。実施の形態2においては、実施の形態1とは反対に、アブソーバーによって、例えば格子状のスクライブラインに囲まれた領域の外周の領域への中性子線54を遮蔽する(図4−1)。
すなわち、活性領域44となる領域から耐圧構造43となる領域の一部にわたって中性子線照射領域53を形成する。アブソーバーによって中性子線54を遮断した領域52がp+分離層47となり、中性子線照射領域53がn-ドリフト領域49となる。中性子線54の照射方法は、p+シリコンウェハ51(またはインゴット)に対する中性子線54の照射位置と、n-ドリフト領域49を形成するための所定のリン濃度とが異なる以外は実施の形態1における中性子線照射方法と同様である。
次に、中性子線照射領域53のリン濃度が所定の不純物濃度になったところでp+シリコンウェハ51への中性子線54照射を終了し、実施の形態1と同様に中性子線54照射後の処理を行う。これにより、中性子線照射領域23からなるn-ドリフト領域49が選択的に形成されたp+シリコンウェハ51が完成する。
次に、中性子線照射領域53(n-ドリフト領域49)が形成されたp+シリコンウェハ51の第1主面45に、周知のプロセスにしたがって活性領域44における素子のおもて面表面構造および耐圧構造43を作製する(図4−2)。具体的には、p+分離層47にスクライブライン57が重なるように、中性子線照射領域23(n-ドリフト領域49)の第1主面55側に、pベース領域32、n+エミッタ領域34、ゲート絶縁膜35およびゲート電極36からなるMOSゲート構造40を形成する。
次に、第1主面55側に層間絶縁膜37を形成し、層間絶縁膜37にpベース領域32およびn+エミッタ領域34が露出するコンタクトホールを形成する。次に、pベース領域32およびn+エミッタ領域34に接するエミッタ電極38を形成する。また、活性領域44における素子のおもて面表面構造の形成とともに所要のプロセスによって、耐圧構造43に、ガードリング(不図示)、フィールド絶縁膜41、フィールドプレート(不図示)およびパッシベーション膜42などを形成する。p+シリコンウェハ51におもて面素子構造を形成する前に中性子線54照射を行う理由は、実施の形態1と同様である。
次に、p+シリコンウェハ51の第2主面56を研削ライン58まで研削して薄ウェハ化する(図4−2)。薄ウェハ化後の状態を図4−3に示す。次に、p+シリコンウェハ51の研削された第2主面46に、例えばボロンなどのp型不純物のイオン注入と熱処理によりp+コレクタ層33を形成する。次に、p+シリコンウェハ51の研削された第2主面46全面にコレクタ電極39を形成する。最後に、ダイシング等によりスクライブライン57に沿って個々のチップ(p+シリコン半導体基板31)に切断して、図3に示すnチャネル型の逆阻止型IGBTチップが完成する。
以上、説明したように、実施の形態2によれば、中性子線照射によってp+シリコンウェハにリンをドーピングし、不純物熱拡散法では形成することができない程度に深いn-ドリフト領域を形成することによって、中性子線を照射しない領域を深いp+分離層とすることができる。これにより、高温で長時間の拡散処理や、長時間の酸化処理を行わずにp+分離層を形成することができ、実施の形態1と同様の効果を奏する。
(実施の形態3)
次に、実施の形態3にかかる半導体装置の製造方法について説明する。実施の形態3にかかる半導体装置の製造方法が実施の形態2にかかる半導体装置の製造方法と異なる点は、n-シリコンウェハにγ線(ガンマ線)を照射することによりγ線照射領域からなるp+分離層47を形成する点である。このため、実施の形態3にかかる半導体装置の製造方法によって、例えば、図3に示す構成のnチャネル型の逆阻止型IGBTが製造される。
次に、実施の形態3にかかる半導体装置の製造方法について説明する。実施の形態3にかかる半導体装置の製造方法が実施の形態2にかかる半導体装置の製造方法と異なる点は、n-シリコンウェハにγ線(ガンマ線)を照射することによりγ線照射領域からなるp+分離層47を形成する点である。このため、実施の形態3にかかる半導体装置の製造方法によって、例えば、図3に示す構成のnチャネル型の逆阻止型IGBTが製造される。
実施の形態3にかかる半導体装置の製造方法によって図3に示す構成のnチャネル型の逆阻止型IGBTを製造するプロセスについて、図5(図5−1〜図5−3)を参照しながら説明する。図5−1〜図5−3は、実施の形態3にかかる半導体装置の製造途中の状態を示す断面図である。図5−1〜図5−3には、図3に示す逆阻止型IGBTの製造途中の状態の別の一例を示す。
まず、コリメートされたγ線64(白抜き矢印で示す)を、アブソーバー(不図示)を介してn-シリコンウェハ61の第1主面65に照射する(図5−1)。実施の形態3においては、実施の形態1と同様に、例えば格子状のスクライブラインに囲まれた領域の外周の領域にのみγ線64が照射されるように、アブソーバーによってγ線64を遮蔽する。すなわち、アブソーバーによってγ線64を遮断した領域62がn-ドリフト領域49となり、第1主面65から第2主面66(深さ方向)へ向かってγ線64が通過することにより形成されたγ線照射領域63がp+分離層47となる。
γ線64が通過することによって、γ線照射領域63ではn-シリコンウェハ61の深さ方向にほぼ均一な不純物濃度でシリコン原子同位体(質量数28)はアルミニウム(Al)原子同位体(質量数27)に核種変換される。このため、γ線照射領域63には、p型不純物であるアルミニウム原子が深さ方向にほぼ均一にドーピングされる。そして、γ線照射領域63のアルミニウム濃度が所定の不純物濃度になったところで、n-シリコンウェハ61へのγ線64照射を終了する。次に、例えば1000℃程度の熱処理によってγ線64照射に伴う結晶欠陥を回復させる。これにより、γ線照射領域63からなるp+分離層47が形成されたn-シリコンウェハ61が完成する。アブソーバーは、アルミニウムからなる10cm程度の厚さの金属板であるのが好ましい。
γ線64照射は、実施の形態1の中性子線照射と同様に、インゴットに対して行ってもよいし、n-シリコンウェハ61の第2主面66側から行ってもよい。また、n-シリコンウェハ61の第2主面66側からγ線64照射を行う場合、γ線照射領域63が第1主面65から完成後の逆阻止型IGBTの半導体チップ厚さまでの範囲で、回折の影響で広がり過ぎないようにアブソーバーのパターンを設計して行えばよい。
次に、γ線照射領域63(n-ドリフト領域49)が形成されたn-シリコンウェハ61の第1主面65に、周知のプロセスにしたがって活性領域44における素子のおもて面表面構造および耐圧構造43を作製する(図5−2)。具体的には、γ線照射領域63(p+分離層47)にスクライブライン67が重なるように、n-ドリフト領域49の第1主面65側に、pベース領域32、n+エミッタ領域34、ゲート絶縁膜35およびゲート電極36からなるMOSゲート構造40を形成する。
次に、第1主面65側に層間絶縁膜37を形成し、層間絶縁膜37にpベース領域32およびn+エミッタ領域34が露出するコンタクトホールを形成する。次に、pベース領域32およびn+エミッタ領域34に接するエミッタ電極38を形成する。また、活性領域44における素子のおもて面表面構造の形成とともに所要のプロセスによって、実施の形態2と同様に耐圧構造43を形成する。n-シリコンウェハ61におもて面素子構造を形成する前にγ線64照射を行う理由は、実施の形態1においてp-シリコンウェハにおもて面素子構造を形成する前に中性子線照射を行う理由と同様である。
次に、n-シリコンウェハ61の第2主面66を研削ライン68まで研削して薄ウェハ化する(図5−2)。薄ウェハ化後の状態を図5−3に示す。次に、n-シリコンウェハ61の研削された第2主面69に、例えばボロンなどのp型不純物のイオン注入と熱処理によりp+コレクタ層33を形成する。次に、n-シリコンウェハ61の第2主面69全面にコレクタ電極39を形成する。最後に、ダイシング等によりスクライブライン67に沿って個々のチップ(n-シリコン半導体基板)に切断して、図3に示すnチャネル型の逆阻止型IGBTチップが完成する。
以上、説明したように、実施の形態3によれば、γ線照射によってn-シリコンウェハにボロンをドーピングすることによって、不純物熱拡散法では形成することができない程度に深いp+分離層を形成することができる。これにより、高温で長時間の拡散処理や、長時間の酸化処理を行わずにp+分離層を形成することができ、実施の形態1と同様の効果を奏する。
(実施の形態4)
次に、実施の形態4にかかる半導体装置の製造方法について説明する。実施の形態4にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、n+シリコンウェハにγ線(ガンマ線)を照射することによりγ線照射領域からなるp-ドリフト領域19を形成する点である。このため、実施の形態4にかかる半導体装置の製造方法によって、例えば、図1に示す構成のpチャネル型の逆阻止型IGBTが製造される。
次に、実施の形態4にかかる半導体装置の製造方法について説明する。実施の形態4にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、n+シリコンウェハにγ線(ガンマ線)を照射することによりγ線照射領域からなるp-ドリフト領域19を形成する点である。このため、実施の形態4にかかる半導体装置の製造方法によって、例えば、図1に示す構成のpチャネル型の逆阻止型IGBTが製造される。
実施の形態4にかかる半導体装置の製造方法によって図1に示す構成のpチャネル型の逆阻止型IGBTを製造するプロセスについて、図6(図6−1〜図6−3)を参照しながら説明する。図6−1〜図6−3は、実施の形態4にかかる半導体装置の製造途中の状態を示す断面図である。図6−1〜図6−3には、図1に示す逆阻止型IGBTの製造途中の状態の別の一例を示す。なお、実施の形態1と同様の構成については、実施の形態1と同じ符号を付して説明を省略する。
まず、コリメートされたγ線74(白抜き矢印で示す)を、アブソーバー(不図示)を介してn+シリコンウェハ71の第1主面75に照射する(図6−1)。実施の形態4においては、実施の形態2と同様に、アブソーバーによって例えば格子状のスクライブラインに囲まれた領域の外周の領域へのγ線74を遮蔽し、活性領域14となる領域から耐圧構造13となる領域の一部にわたってγ線照射領域73を形成する。すなわち、アブソーバーによってγ線74を遮断した領域72がn+分離層17となり、γ線照射領域73がp-ドリフト領域19となる。
γ線74の照射方法は、n+シリコンウェハ71(またはインゴット)に対するγ線74の照射位置と、p-ドリフト領域19を形成するための所定のアルミニウム濃度とが異なる以外は実施の形態3におけるγ線照射方法と同様である。次に、γ線照射領域73のアルミニウム濃度が所定の不純物濃度になったところでn+シリコンウェハ71へのγ線74照射を終了し、実施の形態3と同様にγ線74照射後の処理を行う。これにより、γ線照射領域73からなるp-ドリフト領域19が選択的に形成されたn+シリコンウェハ71が完成する。
次に、γ線照射領域73(p-ドリフト領域19)が形成されたn+シリコンウェハ71の第1主面75に、周知のプロセスにしたがって活性領域14における素子のおもて面表面構造および耐圧構造13を作製する(図6−2)。具体的には、n+分離層17にスクライブライン77が重なるように、γ線照射領域73(p-ドリフト領域19)の第1主面75側に、nベース領域2、p+エミッタ領域4、ゲート絶縁膜5およびゲート電極6からなるMOSゲート構造10を形成する。
次に、第1主面75側に層間絶縁膜7を形成し、層間絶縁膜7にnベース領域2およびp+エミッタ領域4が露出するコンタクトホールを形成する。次に、nベース領域2およびp+エミッタ領域4に接するエミッタ電極8を形成する。また、活性領域14における素子のおもて面表面構造の形成とともに所要のプロセスによって、実施の形態1と同様に耐圧構造13を形成する。n+シリコンウェハ71におもて面素子構造を形成する前にγ線74照射を行う理由は、実施の形態3と同様である。
次に、n+シリコンウェハ71の第2主面76を研削ライン78まで研削して薄ウェハ化する(図6−2)。薄ウェハ化後の状態を図6−3に示す。次に、n+シリコンウェハ71の研削された第2主面79に、例えばリンなどのn型不純物のイオン注入と熱処理によりn+コレクタ層3を形成する。次に、n+シリコンウェハ71の第2主面79全面にコレクタ電極9を形成する。最後に、ダイシング等によりスクライブライン77に沿って個々のチップ(n+シリコン半導体基板)に切断する。これにより、図1に示すpチャネル型の逆阻止型IGBTチップが完成する。
以上、説明したように、実施の形態4によれば、γ線照射によってn+シリコンウェハにボロンをドーピングし、不純物熱拡散法では形成することができない程度に深いp-ドリフト領域を形成することによって、γ線を照射しない領域を深いn+分離層とすることができる。これにより、高温で長時間の拡散処理や、長時間の酸化処理を行わずにn+分離層を形成することができ、実施の形態1と同様の効果を奏する。
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。本発明は、逆阻止型IGBTに限らず、その他の逆阻止型デバイスや双方向型デバイス、または分離層形成を伴うMOSFETやバイポーラトランジスタ、MOSサイリスタ、ダイオードなどの半導体デバイスにも適用でき、有効性がある。
また、本発明は、分離層形成に限らず、不純物熱拡散法では形成することができない程度に深い不純物層を形成する場合に適用可能である。また、不純物が熱拡散しにくい炭化珪素ウェハを用いた場合においても本発明を適用可能である。このため、炭化珪素ウェハを用いた場合においても、シリコンウェハを用いた場合と同様に、不純物熱拡散法では形成することができない程度に深い不純物層を形成することができる。
以上のように、本発明にかかる半導体装置の製造方法は、電力変換装置などに使用されるパワー半導体装置に有用であり、特に、双方向型デバイスまたは逆阻止型デバイスに適している。
1 p-シリコン半導体基板
2 nベース領域
3 n+コレクタ層
4 p+エミッタ領域
5 ゲート絶縁膜
6 ゲート電極
7 層間絶縁膜
8 エミッタ電極
9 コレクタ電極
10 MOSゲート構造
11 フィールド絶縁膜
12 パッシベーション膜
13 耐圧構造
14 活性領域
15,25 第1主面
16,26 第2主面
17 n+分離層
18 切断面
19 p-ドリフト領域
21 p-シリコンウェハ
22 アブソーバーによって中性子線を遮断した領域
23 中性子線照射領域
24 中性子線
27 スクライブライン
28 研削ライン
2 nベース領域
3 n+コレクタ層
4 p+エミッタ領域
5 ゲート絶縁膜
6 ゲート電極
7 層間絶縁膜
8 エミッタ電極
9 コレクタ電極
10 MOSゲート構造
11 フィールド絶縁膜
12 パッシベーション膜
13 耐圧構造
14 活性領域
15,25 第1主面
16,26 第2主面
17 n+分離層
18 切断面
19 p-ドリフト領域
21 p-シリコンウェハ
22 アブソーバーによって中性子線を遮断した領域
23 中性子線照射領域
24 中性子線
27 スクライブライン
28 研削ライン
Claims (10)
- 第1導電型半導体ウェハの第1主面または第2主面に放射線を照射し、前記第1導電型半導体ウェハを構成する第1原子の核種が変換されてなる第2原子によって前記第1導電型半導体ウェハをドーピングすることにより、前記第1導電型半導体ウェハの第1主面から第2主面に達する第2導電型半導体層を選択的に形成する第1工程と、
前記第1工程後、前記第1導電型半導体ウェハの第1主面側に金属−酸化膜−半導体からなる絶縁ゲート構造を形成する第2工程と、
前記第1導電型半導体ウェハの第2主面側に、前記第2導電型半導体層に接する第2導電型拡散層と前記第2導電型拡散層に接する第2主電極とを形成する第3工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1工程では、スクライブラインに沿って前記第2導電型半導体層を形成し、
前記第2工程では、前記第1導電型半導体ウェハの、前記第2導電型半導体層以外の領域に前記絶縁ゲート構造を形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 第1導電型半導体ウェハの第1主面または第2主面に放射線を照射し、前記第1導電型半導体ウェハを構成する第1原子の核種が変換されてなる第2原子によって前記第1導電型半導体ウェハをドーピングすることにより、前記第1導電型半導体ウェハの第1主面から第2主面に達する第2導電型半導体層を選択的に形成する第1工程と、
前記第1工程後、前記第1導電型半導体ウェハの第1主面側に金属−酸化膜−半導体からなる絶縁ゲート構造を形成する第2工程と、
前記第1導電型半導体ウェハの第2主面側に、前記第1導電型半導体ウェハの、前記第2導電型半導体層以外の領域に接する第1導電型拡散層と前記第1導電型拡散層に接する第2主電極とを形成する第3工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1工程では、前記第1導電型半導体ウェハの、前記第2導電型半導体層以外の領域がスクライブラインに沿って残るように前記第2導電型半導体層を形成し、
前記第2工程では、前記第2導電型半導体層に前記絶縁ゲート構造を形成することを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記放射線は中性子線であり、
前記第1原子はシリコン原子であり、
前記第1工程では、前記第2原子として生成されたリン原子によって前記第1導電型半導体ウェハをドーピングすることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置の製造方法。 - 前記放射線はγ線であり、
前記第1原子はシリコン原子であり、
前記第1工程では、前記第2原子として生成されたアルミニウム原子によって前記第1導電型半導体ウェハをドーピングすることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置の製造方法。 - 前記第1工程では、第1導電型半導体インゴットの第1主面または第2主面から前記放射線を照射して前記第2導電型半導体層を形成した後、前記第1導電型半導体インゴットを切断して前記第1導電型半導体ウェハを製造することを特徴とする請求項1〜6のいずれか一つに記載の半導体装置の製造方法。
- 前記第2導電型半導体層を分離層とし、前記第2導電型拡散層をコレクタ層とする逆阻止型の絶縁ゲート型バイポーラトランジスタを製造することを特徴とする請求項1、2、5、6、7のいずれか一つに記載の半導体装置の製造方法。
- 前記第1導電型半導体ウェハの、前記第2導電型半導体層以外の領域を分離層とし、前記第1導電型拡散層をコレクタ層とする逆阻止型の絶縁ゲート型バイポーラトランジスタを製造することを特徴とする請求項3〜7のいずれか一つに記載の半導体装置の製造方法。
- 前記第1導電型半導体ウェハは、シリコンウェハまたは炭化珪素ウェハであることを特徴とする請求項1〜9のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012231240A JP2014082428A (ja) | 2012-10-18 | 2012-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012231240A JP2014082428A (ja) | 2012-10-18 | 2012-10-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014082428A true JP2014082428A (ja) | 2014-05-08 |
Family
ID=50786332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012231240A Pending JP2014082428A (ja) | 2012-10-18 | 2012-10-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014082428A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111341838A (zh) * | 2020-03-09 | 2020-06-26 | 华东师范大学 | 硅同位素Si-30在抗中高能中子辐射半导体材料或半导体器件的应用 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139048A (ja) * | 1994-11-08 | 1996-05-31 | Agency Of Ind Science & Technol | 炭化ケイ素への不純物ドーピング方法 |
JP2006222444A (ja) * | 2006-03-27 | 2006-08-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2010045203A (ja) * | 2008-08-13 | 2010-02-25 | Toshiba Corp | 半導体チップ及びその製造方法 |
JP2011018764A (ja) * | 2009-07-08 | 2011-01-27 | Toshiba Corp | 半導体装置 |
-
2012
- 2012-10-18 JP JP2012231240A patent/JP2014082428A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139048A (ja) * | 1994-11-08 | 1996-05-31 | Agency Of Ind Science & Technol | 炭化ケイ素への不純物ドーピング方法 |
JP2006222444A (ja) * | 2006-03-27 | 2006-08-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2010045203A (ja) * | 2008-08-13 | 2010-02-25 | Toshiba Corp | 半導体チップ及びその製造方法 |
JP2011018764A (ja) * | 2009-07-08 | 2011-01-27 | Toshiba Corp | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111341838A (zh) * | 2020-03-09 | 2020-06-26 | 华东师范大学 | 硅同位素Si-30在抗中高能中子辐射半导体材料或半导体器件的应用 |
CN111341838B (zh) * | 2020-03-09 | 2021-05-07 | 华东师范大学 | 硅同位素Si-30在抗中高能中子辐射半导体材料或半导体器件的应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107251205B (zh) | 半导体装置和半导体装置的制造方法 | |
JP2022062217A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2017047285A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5614451B2 (ja) | 半導体装置の製造方法 | |
EP2919273B1 (en) | Method for manufacturing semiconductor device | |
WO2015087507A1 (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
JP2003505860A (ja) | 中性子変質を使用する電荷補償半導体素子の製造方法 | |
JP2021182614A (ja) | 半導体装置および半導体装置の製造方法 | |
US20220149159A1 (en) | Semiconductor device | |
JP2024024105A (ja) | 半導体装置 | |
US11935945B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6976493B1 (ja) | 半導体装置およびその製造方法 | |
JP2022135787A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2014082428A (ja) | 半導体装置の製造方法 | |
US20230197772A1 (en) | Semiconductor device | |
US9385210B2 (en) | Method for manufacturing semiconductor device using a gettering layer | |
JP5648379B2 (ja) | 半導体装置の製造方法 | |
JP6135666B2 (ja) | 半導体装置の製造方法 | |
US11107887B2 (en) | Semiconductor device | |
US8993372B2 (en) | Method for producing a semiconductor component | |
JP6780335B2 (ja) | 逆阻止mos型半導体装置および逆阻止mos型半導体装置の製造方法 | |
JP2012004174A (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 | |
US20240128320A1 (en) | Semiconductor device and manufacturing method | |
US20240162285A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4792689B2 (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170314 |