JP2022135787A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2022135787A
JP2022135787A JP2021035840A JP2021035840A JP2022135787A JP 2022135787 A JP2022135787 A JP 2022135787A JP 2021035840 A JP2021035840 A JP 2021035840A JP 2021035840 A JP2021035840 A JP 2021035840A JP 2022135787 A JP2022135787 A JP 2022135787A
Authority
JP
Japan
Prior art keywords
conductivity type
epitaxial layer
type
region
type epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021035840A
Other languages
English (en)
Inventor
義人 市川
Yoshito Ichikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021035840A priority Critical patent/JP2022135787A/ja
Priority to US17/587,802 priority patent/US20220285501A1/en
Publication of JP2022135787A publication Critical patent/JP2022135787A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】所定オン抵抗および所定耐圧を安定して得ることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】ｎ-型エピタキシャル層で構成されたｎ-型ドリフト領域のｎ型不純物濃度がｎ-型ドリフト領域の狙いの多数キャリア濃度（設計値）よりも高い半導体ウエハに対して、ゲート電極の形成後のいずれかのタイミングで粒子線照射を行う。この粒子線照射により、粒子線の照射量に応じた欠陥密度で点欠陥をｎ-型ドリフト領域の内部に発生させることで、ｎ-型ドリフト領域のｎ型不純物濃度に対してｎ-型ドリフト領域の実効的な多数キャリア濃度を低く調整して狙いの多数キャリア濃度に近づける。ｎ-型ドリフト領域となるｎ-型エピタキシャル層の形成後にｎ-型ドリフト領域のｎ型不純物濃度を測定してもよいし、ｎ-型ドリフト領域となるｎ-型エピタキシャル層を設計値よりも高いｎ型不純物濃度で形成してもよい。【選択図】図３

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
従来、炭化珪素（ＳｉＣ）を半導体材料とする炭化珪素半導体装置では、ドリフト領域を所定導電型の不純物（ドーパント）をドープしてエピタキシャル成長させることで形成する。従来の炭化珪素半導体装置の製造方法について、ｎチャネル型の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）を製造する場合を例に説明する。
図８は、従来の炭化珪素半導体装置の製造方法の概要を示すフローチャートである。まず、ｎ+型ドレイン領域となるｎ+型出発ウエハを用意する。次に、ｎ+型出発ウエハ上に、ｎ-型ドリフト領域およびｐ型ベース領域となる各エピタキシャル層を順にエピタキシャル成長させる（ステップＳ１０１）。ここまでの工程により、ｐ型ベース領域となるｐ型エピタキシャル層側の主面をおもて面とし、ｎ+型出発ウエハ側の主面を裏面とする半導体ウエハが完成する。
次に、イオン注入により、半導体ウエハの個々のチップ領域において活性領域に、ｎ+型ソース領域およびｐ++型コンタクト領域等の所定の拡散領域を形成する（ステップＳ１０２）。次に、半導体ウエハの個々のチップ領域において活性領域の周囲を囲むエッジ終端領域に、所定の耐圧構造を形成する（ステップＳ１０３）。次に、ＭＯＳゲート（金属－酸化膜－半導体の３層構造からなる絶縁ゲート）を形成する（ステップＳ１０４）。次に、半導体ウエハのおもて面に層間絶縁膜を形成する（ステップＳ１０５）。
次に、層間絶縁膜を選択的に除去して、ｎ+型ソース領域およびｐ++型コンタクト領域を露出するコンタクトホールを形成する。次に、層間絶縁膜のコンタクトホールにおいて半導体ウエハにオーミック接触するオーミック電極を形成する（ステップＳ１０６）。次に、半導体ウエハの両主面にそれぞれおもて面電極および裏面電極を形成する（ステップＳ１０７，Ｓ１０８）。その後、半導体ウエハを切断（ダイシング）して個々の半導体チップに個片化することで、従来の炭化珪素半導体装置が完成する。
ステップＳ１０１の処理において、エピタキシャル層のエピタキシャル成長温度が１６００℃程度と高温度である。このため、ｎ-型ドリフト領域の多数キャリア（ドナー）濃度のばらつきが大きくなる。例えば、窒素（Ｎ）をドープしてエピタキシャル成長させることで形成したｎ-型ドリフト領域の多数キャリア濃度は、狙いの多数キャリア濃度（設計値）から、半導体チップ（炭化珪素半導体装置を構成する半導体基板）の面内で±５％程度ばらつき、半導体ウエハの面内で±１０％程度ばらつく。
したがって、ｎ-型ドリフト領域の多数キャリア濃度は、同一の半導体ウエハから個片化された半導体チップ間で狙いの多数キャリア濃度から±１５％程度ばらつく。一方、シリコン（Ｓｉ）を半導体材料とした場合、炭化珪素を半導体材料とした場合と比べてエピタキシャル成長温度が低い。このため、窒素をドープしてエピタキシャル成長させることで形成したｎ-型ドリフト領域の多数キャリア濃度のばらつきは、同一の半導体ウエハから個片化された半導体チップ間で狙いの多数キャリア濃度から±７％程度と小さい。
従来の炭化珪素半導体装置として、ｎ-型ドリフト領域を、少数キャリアとなる正孔のライフタイムを１μｓｅｃ以下としたｎ-型エピタキシャル層で構成したＭＯＳＦＥＴが提案されている（例えば、下記特許文献１，２参照。）。下記特許文献１，２では、イオン注入による拡散領域の形成後、ゲートトレンチの形成前に、１７００℃以上の温度でのアニールもしくは電子線や陽電子線の照射、またはヘリウムイオン（Ｈｅ+）照射およびアニールを行って、ｎ-型ドリフト領域の少数キャリアのライフタイムを短くしている。
シリコンを半導体材料とした従来の半導体装置として、ｎ-ドリフト領域の内部に、プロトン（Ｈ+）照射およびアニールによりブロードバッファ構造を形成した装置が提案されている（例えば、下記特許文献３参照。）。下記特許文献３では、ｎ-ドリフト領域の内部にネットドーピング濃度が最大となる深さ位置から半導体基板の両主面にそれぞれ向かうにしたがって減少するネットドーピング濃度分布を有するブロードバッファ領域を配置することで、ｎ-ドリフト領域の比抵抗のばらつきを低減している。
シリコンを半導体材料とした従来の別の半導体装置として、ｎ-ドリフト領域に、プロトン照射によりｎ-ドリフト領域の深さ方向の全域にわたって水素を導入した装置が提案されている（例えば、下記特許文献４参照。）。下記特許文献４では、ドリフト領域に深さ方向の全域にわたって水素を導入して、ドリフト領域の水素濃度をｎ-ドリフト領域のドナー濃度よりも高くすることで、ｎ-ドリフト領域の多数キャリア濃度を高くしてｎ-ドリフト領域の比抵抗を調整し、高耐圧を実現している。
特開２０１９－１４０２４２号公報 特開２０１９－０８００３５号公報 特許第５５６９５３２号公報 特開２００７－２６６２３３号公報
しかしながら、上述した従来の炭化珪素半導体装置の製造方法（図８参照）では、エピタキシャル成長温度等でｎ-ドリフト領域となるエピタキシャル層の多数キャリア濃度のばらつきを小さくすることができるが、エピタキシャル成長温度の制御には限界がある。上記特許文献１～４には、炭化珪素を半導体材料とした場合において、粒子線照射によって変化するｎ-ドリフト領域の実効的な多数キャリア濃度について言及されていない。
ｎ-ドリフト領域の多数キャリア濃度のばらつきは、炭化珪素半導体装置のオン抵抗のばらつきや耐圧のばらつきにつながる。特に、高温環境下で使用する炭化珪素半導体装置のオン抵抗に対して、ｎ-ドリフト領域の多数キャリア濃度のばらつきによる悪影響が大きくなる。また、ｎ-ドリフト領域の厚さが厚くなるほど、ｎ-ドリフト領域の多数キャリア濃度のばらつきによる悪影響が大きくなる。
この発明は、上述した従来技術による課題を解消するため、所定オン抵抗および所定耐圧を安定して得ることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、第２導電型エピタキシャル層と第１導電型エピタキシャル層とのｐｎ接合を通る主電流が流れる炭化珪素半導体装置であって、次の特徴を有する。前記第１導電型エピタキシャル層は、炭化珪素からなる出発基板のおもて面に設けられている。前記第１導電型エピタキシャル層は、粒子線の照射量に応じた欠陥密度で点欠陥を含み、第１導電型不純物濃度に対して実効的な多数キャリア濃度が低くなっている。前記第２導電型エピタキシャル層は、前記第１導電型エピタキシャル層の上に設けられている。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１導電型エピタキシャル層の実効的な多数キャリア濃度は、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して７０％以上１００％未満であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１導電型エピタキシャル層の実効的な多数キャリア濃度は、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して１０％以内で低くなっていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記粒子線は、ヘリウム、プロトンまたは電子線であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１導電型エピタキシャル層および前記出発基板の全体に前記点欠陥を含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、第１導電型領域、第２導電型領域、ゲート絶縁膜、ゲート電極、第１電極および第２電極を備える。前記第１導電型領域は、前記第２導電型エピタキシャル層の内部に設けられている。前記第２導電型領域は、前記第２導電型エピタキシャル層の、前記第１導電型領域を除く部分である。前記ゲート絶縁膜は、前記第２導電型領域の、前記第１導電型領域と前記第１導電型エピタキシャル層との間の領域に接して設けられている。前記ゲート電極は、前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側に設けられている。前記第１電極は、前記第１導電型領域および前記第２導電型領域に電気的に接続されている。前記第２電極は、前記出発基板の裏面に設けられていることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素からなる出発基板のおもて面に、第１導電型エピタキシャル層をエピタキシャル成長させる第１工程を行う。前記第１導電型エピタキシャル層の上に、第２導電型エピタキシャル層をエピタキシャル成長させる第２工程を行う。前記第２導電型エピタキシャル層の内部に第１導電型領域を形成して、前記第２導電型エピタキシャル層の、前記第１導電型領域を除く部分を第２導電型領域とする第３工程を行う。前記第２導電型領域の、前記第１導電型領域と前記第１導電型エピタキシャル層との間の領域に接するゲート絶縁膜を形成する第４工程を行う。
前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側にゲート電極を形成する第５工程を行う。前記第１導電型領域および前記第２導電型領域に電気的に接続された第１電極を形成する第６工程を行う。前記出発基板の裏面に第２電極を形成する第７工程を行う。前記第１工程の後、前記第２工程の前に、前記第１導電型エピタキシャル層の第１導電型不純物濃度を測定する測定工程を行う。前記測定工程で測定した前記第１導電型エピタキシャル層の第１導電型不純物濃度が所定の設計値よりも高い場合、前記第５工程以降に、前記第１導電型エピタキシャル層に粒子線を照射して、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して前記第１導電型エピタキシャル層の実効的な多数キャリア濃度を低くして前記設計値に近づける調整工程を行う。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素からなる出発基板のおもて面に、第１導電型エピタキシャル層をエピタキシャル成長させる第１工程を行う。前記第１導電型エピタキシャル層の上に、第２導電型エピタキシャル層をエピタキシャル成長させる第２工程を行う。前記第２導電型エピタキシャル層の内部に第１導電型領域を形成して、前記第２導電型エピタキシャル層の、前記第１導電型領域を除く部分を第２導電型領域とする第３工程を行う。前記第２導電型領域の、前記第１導電型領域と前記第１導電型エピタキシャル層との間の領域に接するゲート絶縁膜を形成する第４工程を行う。
前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側にゲート電極を形成する第５工程を行う。前記第１導電型領域および前記第２導電型領域に電気的に接続された第１電極を形成する第６工程を行う。前記出発基板の裏面に第２電極を形成する第７工程を行う。前記第１工程では、所定の設計値よりも高い第１導電型不純物濃度で前記第１導電型エピタキシャル層をエピタキシャル成長させる。前記第５工程以降に、前記第１導電型エピタキシャル層に粒子線を照射して、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して前記第１導電型エピタキシャル層の実効的な多数キャリア濃度を低くして前記設計値に近づける調整工程を行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記調整工程では、前記第１導電型エピタキシャル層の実効的な多数キャリア濃度を、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して７０％以上１００％未満にすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記調整工程では、前記第１導電型エピタキシャル層の実効的な多数キャリア濃度を、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して１０％以内で低くすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記調整工程では、前記粒子線としてヘリウム、プロトンまたは電子線を用いることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記調整工程では、前記粒子線の照射後に、３５０℃以上４００℃以下の温度の熱処理を行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記調整工程では、前記熱処理を３０分間以上６０分間以下で行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記調整工程の前記熱処理の後、４００℃以上の温度での加熱工程を含まないことを特徴とする。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、ｎ-型ドリフト領域の実効的な多数キャリア濃度のばらつきを低減させることができるため、所定オン抵抗および所定耐圧を安定して得ることができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置が製造された半導体ウエハをおもて面側から見た状態を示す平面図である。 実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図２の活性領域の断面構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実験例のｎ-型ドリフト領域の実効的な多数キャリア濃度と粒子線照射との関係を示す特性図である。 実験例のｎ-型ドリフト領域の実効的な多数キャリア濃度と粒子線照射との関係を示す特性図である。 実験例のｎ-型ドリフト領域の実効的な多数キャリア濃度と粒子線照射との関係を示す特性図である。 従来の炭化珪素半導体装置の製造方法の概要を示すフローチャートである。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の構造について、トレンチゲート構造のｎチャネル型の縦型ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置が製造された半導体ウエハをおもて面側から見た状態を示す平面図である。図２は、実施の形態にかかる炭化珪素半導体装置を半導体基板（半導体チップ）のおもて面側から見たレイアウトを示す平面図である。図２には、図１の１つのチップ領域５１の切断後の状態を示している。図３は、図２の活性領域の断面構造を示す断面図である。
図２，３に示す実施の形態にかかる炭化珪素半導体装置１０は、後述する実施の形態にかかる炭化珪素半導体装置１０の製造方法（図４参照）により、炭化珪素（ＳｉＣ）を半導体材料として用いた半導体ウエハ５０の略中央部の各チップ領域５１（図１参照）にそれぞれ作製（製造）され、半導体基板（半導体チップ）３０に個片化されてなる。チップ領域５１とは、半導体ウエハ５０のダイシング（切断）により個片化されて半導体基板３０となる部分であり、半導体ウエハ５０に複数配置されている。
半導体ウエハ５０の複数のチップ領域５１は、例えば、略矩形状の平面形状を有し、マトリクス状に配置されて、チップ領域５１の周囲を格子状に囲むダイシングライン５２に沿って半導体ウエハ５０が切断されることで個片化される。同一の半導体ウエハ５０から個片化されたすべての半導体基板３０は、同一工程でエピタキシャル成長されて積層されたエピタキシャル層３２～３４（図３参照）を有し、同一工程で形成された同一の素子構造（ここではトレンチゲート構造：図３参照）を有する。
具体的には、図２，３に示す実施の形態にかかる炭化珪素半導体装置１０は、活性領域４１において、炭化珪素からなる半導体基板３０のおもて面側に、トレンチゲート構造を備えたｎチャネル型の縦型ＭＯＳＦＥＴである。活性領域４１は、ＭＯＳＦＥＴがオン状態のときに主電流（ドリフト電流）が流れる領域であり、ＭＯＳＦＥＴの同一構造の複数の単位セル（素子の機能単位）が隣接して配置される。活性領域４１は、例えば半導体基板３０の略中央に配置され、エッジ終端領域４２に周囲を囲まれている。
エッジ終端領域４２は、活性領域４１と半導体基板３０の端部との間の領域である。エッジ終端領域４２は、半導体基板３０のおもて面側の電界を緩和して耐圧を保持する機能を有する。エッジ終端領域４２には、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）、接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造又はガードリング等の耐圧構造（不図示）が配置される。耐圧とは、炭化珪素半導体装置１０が誤動作や破壊を起こさない限界の電圧である。
半導体基板３０は、炭化珪素からなるｎ+型出発基板３１のおもて面上にｎ型バッファ領域２ａ、ｎ-型ドリフト領域２ｂおよびｐ型ベース領域（第２導電型領域）４となる各エピタキシャル層３２～３４を順にエピタキシャル成長させてなる。半導体基板３０の、ｐ型エピタキシャル層（第２導電型エピタキシャル層）３４側の主面をおもて面とし、ｎ+型出発基板３１側の主面（ｎ+型出発基板３１の裏面）を裏面とする。ｎ+型出発基板３１は、ｎ+型ドレイン領域１である。エピタキシャル層３２～３４は、一般的なエピタキシャル装置を用いてエピタキシャル成長される。
ｎ型バッファ領域２ａは、ｐ型ベース領域４とｎ-型ドリフト領域２ｂとのｐｎ接合界面で発生したホール（正孔）がｎ型バッファ領域２ａ内で再結合してｎ+型出発基板３１に到達することを防止する機能を有する。また、ｎ型バッファ領域２ａは、ｎ+型出発基板３１からエピタキシャル層３２～３４での積層欠陥の成長を抑制する機能を有する。ｎ型バッファ領域２ａを設けない場合、ｎ+型出発基板３１のおもて面上にｎ-型ドリフト領域２ｂとなるｎ-型エピタキシャル層（第１導電型エピタキシャル層）３３がエピタキシャル成長される。
ｎ-型ドリフト領域２ｂは、ヘリウム（Ｈｅ）、プロトン（Ｈ+）または電子線等の粒子線が照射（後述するステップＳ６参照）されることで発生する点欠陥を含む。この粒子線照射によりｎ-型ドリフト領域２ｂの実効的な多数キャリア（ドナー）濃度は調整され、ｎ-型ドリフト領域２ｂのｎ型不純物濃度よりも低くなっている。ｎ-型ドリフト領域２ｂのｎ型不純物濃度とは、ｎ-型エピタキシャル層３３にエピタキシャル成長時にドープされたｎ型不純物（ｎ型ドーパント）の濃度である。
ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度とは、ｎ-型エピタキシャル層３３にエピタキシャル成長時にドープされたｎ型不純物（ｎ型ドーパント）のうち電気的に活性化した状態にあるｎ型不純物（ドナー）の濃度である。仮に粒子線照射を行わない場合、ｎ-型エピタキシャル層３３にエピタキシャル成長時にドープされたｎ型不純物のほぼすべてが電気的に活性化した状態にあるため、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度はｎ-型ドリフト領域２ｂのｎ型不純物濃度とほぼ等しい。
したがって、粒子線照射を行わない場合、従来方法（図８参照）と同様に、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度は、狙いの多数キャリア濃度（設計値）から、半導体チップ（半導体基板３０）の面内で±５％程度ばらついた状態であり、半導体ウエハ５０の面内で±１０％程度ばらついた状態である。したがって、従来方法と同様に、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度は、同一の半導体ウエハ５０から個片化された半導体チップ間で狙いの多数キャリア濃度から±１５％程度ばらつく。
そこで、本実施の形態においては、ｎ-型ドリフト領域２ｂ（ｎ-型エピタキシャル層３３）のｎ型不純物濃度がｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度よりも高い半導体ウエハ５０に対して粒子線照射を行うことで、ｎ-型ドリフト領域２ｂの実効的なキャリア濃度が低くなるように調整する。ｎ-型ドリフト領域２ｂは、この粒子線照射により発生した点欠陥を粒子線の照射量に応じた欠陥密度で含む。この粒子線照射によりｎ-型ドリフト領域２ｂのｎ型不純物濃度は変化しないが、ｎ-型ドリフト領域２ｂの実効的なキャリア濃度は、粒子線の照射量が増えるほど減少する。
例えば、粒子線照射により、半導体ウエハ５０の面内でのｎ-型ドリフト領域２ｂの実効的なキャリア濃度のばらつき（狙いの多数キャリア濃度から＋１０％程度）がなくなるように、ｎ-型ドリフト領域２ｂの実効的なキャリア濃度を低く調整することができる。この場合、ｎ-型ドリフト領域２ｂは、ｎ型不純物濃度に対して実効的なキャリア濃度が１０％以内程度で低くなる。このため、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度のばらつきを、半導体チップの面内でのばらつき（狙いの多数キャリア濃度から＋５％程度）のみにすることができる。
具体的には、例えば、ｎ-型ドリフト領域２ｂに２×１０11／ｃｍ2程度のドーズ量でヘリウムを照射した場合、ヘリウム照射によるｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度の減少量は半導体ウエハ５０の面内で７％程度である（後述する図５参照）。このため、従来方法（＋１５％程度のばらつき）と比べて、同一の半導体ウエハ５０から個片化された半導体チップ間でのｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度のばらつきを狙いの多数キャリア濃度から＋８％（＝１５％－７％）程度にすることができる。
例えば、ｎ-型ドリフト領域２ｂに１×１０12／ｃｍ2程度のドーズ量でプロトンを照射した場合、プロトン照射によるｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度の減少量は半導体ウエハ５０の面内で６％程度である（後述する図６参照）。このため、従来方法（＋１５％程度のばらつき）と比べて、同一の半導体ウエハ５０から個片化された半導体チップ間でのｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度のばらつきを狙いの多数キャリア濃度から＋９％（＝１５％－６％）程度にすることができる。
例えば、ｎ-型ドリフト領域２ｂに３００ｋＧｙ程度の吸収線量で電子線を照射した場合、電子線照射によるｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度の減少量は半導体ウエハ５０の面内で５％程度である（後述する図７参照）。このため、従来方法（＋１５％程度のばらつき）と比べて、同一の半導体ウエハ５０から個片化された半導体チップ間でのｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度のばらつきを狙いの多数キャリア濃度から＋１０％（＝１５％－５％）程度にすることができる。
粒子線の照射量（ヘリウム照射のドーズ量、プロトン照射のドーズ量、電子線照射の吸収線量）を多くするほど、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度を低くすることができるが、ｎ-型ドリフト領域２ｂの内部の点欠陥が多くなる。これによって、ｎ-型ドリフト領域２ｂの電気抵抗が高くなるため、炭化珪素半導体装置１０のオン抵抗が高くなってしまう。このため、粒子線の照射量を適宜設定して、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度が減少しすぎないことがよい。
具体的には、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度は、ｎ-型ドリフト領域２ｂのｎ型不純物濃度に対して例えば７０％以上１００％未満程度であることがよい。これにより、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度のばらつきを、狙いの多数キャリア濃度からの増加分が従来方法よりも小さい＋１５％未満で、かつ狙いの多数キャリア濃度からの減少分が従来方法と同じ－１５％以内程度に抑えることができるとともに、粒子線照射による効果とオン抵抗の増加抑制とのバランスをとることができる。
ｎ-型ドリフト領域２ｂは、ｐ型ベース領域４とｎ型バッファ領域２ａとの間に、これらの領域に接して設けられている。ｎ-型エピタキシャル層３３の内部に後述するｎ型電流拡散領域３および第１，２ｐ+型領域２１，２２が設けられている場合、ｎ-型ドリフト領域２ｂは、ｎ-型エピタキシャル層３３の、ｎ型電流拡散領域３および第１，２ｐ+型領域２１，２２を除く部分であり、ｎ型電流拡散領域３および第１，２ｐ+型領域２１，２２とｎ型バッファ領域２ａとの間に、これらの領域に接して設けられている。
ｐ型ベース領域４は、ｐ型エピタキシャル層３４の、後述するｎ++型ソース領域（第１導電型領域）５および後述するｐ++型コンタクト領域６を除く部分である。ｐ型ベース領域４は、半導体基板３０のおもて面とｎ-型ドリフト領域２ｂとの間に設けられている。ｎ-型ドリフト領域２ｂとｐ型ベース領域４との間に、これらの領域に接して、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ）であるｎ型電流拡散領域３が設けられてもよい。
ｎ型電流拡散領域３は、後述するトレンチ７の底面よりもｎ+型ドレイン領域１側に深い位置に達する。ｎ型電流拡散領域３は、ｎ-型エピタキシャル層３３の内部にイオン注入により形成された拡散領域である。ｎ型電流拡散領域３がｎ-型エピタキシャル層３３とｐ型エピタキシャル層３４との間に堆積されるｎ型エピタキシャル層である場合、ｎ-型ドリフト領域２ｂと同様に粒子線照射によりｎ型電流拡散領域３の実効的な多数キャリア濃度を低くして、ｎ型電流拡散領域３のｎ型不純物濃度よりも低くしてもよい。
トレンチゲート構造は、ｐ型ベース領域４、ｎ++型ソース領域５およびｐ++型コンタクト領域６と、後述するトレンチ（ゲートトレンチ）７、ゲート絶縁膜８およびゲート電極９からなるＭＯＳゲートと、で構成される。ｎ++型ソース領域５およびｐ++型コンタクト領域６は、ｐ型エピタキシャル層３４の内部にイオン注入により形成された拡散領域である。ｎ++型ソース領域５およびｐ++型コンタクト領域６は、半導体基板３０のおもて面とｐ型ベース領域４との間にそれぞれ選択的に設けられている。
ｎ++型ソース領域５およびｐ++型コンタクト領域６は、ｐ型ベース領域４に接し、かつ後述する層間絶縁膜１１のコンタクトホールにおいて半導体基板３０のおもて面に露出されている。半導体基板３０のおもて面に露出とは、層間絶縁膜１１のコンタクトホールで後述するオーミック電極（第１電極）１３に接することである。ｐ++型コンタクト領域６は設けられていなくてもよい。ｐ++型コンタクト領域６が設けられていない場合、ｐ++型コンタクト領域６に代えて、ｐ型ベース領域４が半導体基板３０のおもて面に露出される。
ｐ型ベース領域４とｎ-型ドリフト領域２ｂとの間において、トレンチ７の底面よりもｎ+型ドレイン領域１側に深い位置に、第１，２ｐ+型領域２１，２２が設けられていてもよい。第１，２ｐ+型領域２１，２２は、ｎ-型エピタキシャル層３３の内部（またはｎ型電流拡散領域３を構成するｎ型エピタキシャル層の内部）にイオン注入により形成された拡散領域である。第１，２ｐ+型領域２１，２２は、トレンチ７の底面にかかる電界を緩和させる機能を有する。
第１ｐ+型領域２１は、ｐ型ベース領域４と離れて設けられ、深さ方向にトレンチ７の底面に対向する。第１ｐ+型領域２１は、図示省略する部分でオーミック電極１３に電気的に接続されてもよい。第１ｐ+型領域２１は、トレンチ７の底面を囲み、トレンチ７の底面に露出されてもよい。トレンチ７の底面に露出とは、トレンチ７の底面でゲート絶縁膜８に接することである。第２ｐ+型領域２２は、互いに隣り合うトレンチ７間に、第１ｐ+型領域２１およびトレンチ７と離れて設けられ、かつｐ型ベース領域４に接する。
トレンチ７は、ｎ++型ソース領域５およびｐ型ベース領域４を貫通してｎ型電流拡散領域３（ｎ型電流拡散領域３が設けられていない場合はｎ-型ドリフト領域２ｂ）に達する。トレンチ７の内部には、ゲート絶縁膜８を介してゲート電極９が設けられている。層間絶縁膜１１は、半導体基板３０のおもて面に設けられ、ゲート電極９を覆う。層間絶縁膜１１と後述するおもて面電極（第１電極）１４との間の全面に、例えばおもて面電極１４側からゲート電極９側への金属原子の拡散を防止するバリアメタル（第１電極）１２が設けられてもよい。
オーミック電極１３は、層間絶縁膜１１のコンタクトホールにおいて半導体基板３０のおもて面に設けられ、ｎ++型ソース領域５およびｐ++型コンタクト領域６（ｐ++型コンタクト領域６を設けない場合は、ｐ++型コンタクト領域６に代えてｐ型ベース領域４）にオーミック接触するシリサイド膜である。オーミック電極１３は、ｐ型ベース領域４、ｎ++型ソース領域５およびｐ++型コンタクト領域６に電気的に接続されている。バリアメタル１２、オーミック電極１３およびおもて面電極１４は、ソース電極として機能する。
おもて面電極１４は、層間絶縁膜１１のコンタクトホールを埋め込むように、活性領域４１において半導体基板３０のおもて面の略全面に設けられている。おもて面電極１４は、オーミック電極１３を介してｐ型ベース領域４、ｎ++型ソース領域５およびｐ++型コンタクト領域６に電気的に接続されている。裏面電極（第２電極）１５は、半導体基板３０の裏面（ｎ+型出発基板３１の裏面）全面に設けられ、ｎ+型ドレイン領域１に電気的に接続されている。裏面電極１５は、ドレイン電極として機能する。
次に、実施の形態にかかる炭化珪素半導体装置１０の製造方法について説明する。図４は、実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。まず、炭化珪素からなるｎ+型出発ウエハ（半導体ウエハ）を用意する。このｎ+型出発ウエハは、半導体ウエハ５０のダイシング後にｎ+型出発基板３１（ｎ+型ドレイン領域１）となる部分である（図１～３参照）。次に、ｎ+型出発ウエハのおもて面に、ｎ型バッファ領域２ａとなるｎ型エピタキシャル層３２をエピタキシャル成長させる。
次に、ｎ型エピタキシャル層３２の上に、ｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度となるように窒素（Ｎ）等のｎ型不純物をドープしたｎ-型エピタキシャル層３３をエピタキシャル成長させる（ステップＳ１：第１工程）。このステップＳ１の処理の段階においては、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度はｎ-型ドリフト領域２ｂのｎ型不純物濃度と等しい。このため、ｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度と同じｎ型不純物濃度となるようにｎ-型エピタキシャル層３３を形成すればよい。
次に、ｎ-型ドリフト領域２ｂのｎ型不純物濃度（すなわちｎ-型エピタキシャル層３３のｎ型不純物濃度）を測定する（ステップＳ２：測定工程）。ステップＳ２の処理時、ｎ-型エピタキシャル層３３の表面が露出されているため、ｎ-型エピタキシャル層３３のｎ型不純物濃度を正確に測定することができる。ｎ-型エピタキシャル層３３のｎ型不純物濃度は、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）でイオンを照射して該イオンと固体表面の分子・原子レベルでの衝突によって発生するイオンを質量分析計で検出する表面計測、赤外分光法で低周波領域のスペクトル形状を解析することでキャリア濃度を測定、または水銀ＣＶ（容量―電圧）測定で容量と電圧からキャリア濃度を測定等の一般的な表面分析法を用いて測定すればよい。
ステップＳ２の処理においては、例えば、ｎ-型エピタキシャル層３３の無効領域５３（図１参照）の部分でｎ型不純物濃度を測定してもよいし、複数のチップ領域５１のうちのいずれかを不純物濃度測定用の領域としてもよい。無効領域５３とは、半導体ウエハ５０の最も外側のチップ領域５１と半導体ウエハ５０の端部との間の、半導体基板３０（図２参照）として用いない部分である。または、ステップＳ１の処理と同じ条件でｎ-型エピタキシャル層３３をエピタキシャル成長させた不純物測定用の試料を用意してもよい。
ｎ型電流拡散領域３および第１，２ｐ+型領域２１，２２を形成する場合、ステップＳ１の処理後、後述するステップＳ３の処理前に、これらの領域を形成するための各イオン注入をそれぞれ任意の順番でｎ-型エピタキシャル層３３に行えばよい。ｎ-型エピタキシャル層３３を複数回に分けてエピタキシャル成長させるごとにイオン注入を行って、ｎ-型エピタキシャル層３３とｐ型エピタキシャル層３４との界面から深い位置に達するｎ型電流拡散領域３および第１，２ｐ+型領域２１，２２を形成してもよい。
次に、ｎ-型エピタキシャル層３３の上に、アルミニウム（Ａｌ）等のｐ型不純物をドープしたｐ型エピタキシャル層３４をエピタキシャル成長させる。ここまでの工程により、ｎ+型出発ウエハ（ｎ+型出発基板３１となる部分）のおもて面にｎ型エピタキシャル層３２、ｎ-型エピタキシャル層３３およびｐ型エピタキシャル層３４を順に積層した半導体ウエハ５０が完成する。半導体ウエハ５０の、ｐ型エピタキシャル層３４側の主面がおもて面であり、ｎ+型出発ウエハ側の主面が裏面である。
次に、半導体ウエハ５０の各チップ領域５１においてｐ型エピタキシャル層３４のエッジ終端領域４２の部分を除去して、エッジ終端領域４２において半導体ウエハ５０のおもて面にｎ-型エピタキシャル層３３を露出させ、活性領域４１にのみｐ型エピタキシャル層３４を残す。次に、イオン注入により、半導体ウエハ５０の各チップ領域５１の活性領域４１においてｐ型エピタキシャル層３４の表面領域にｎ+型ソース領域５およびｐ++型コンタクト領域６をそれぞれ選択的に形成する。
ｐ型エピタキシャル層３４のエッジ終端領域４２の部分を除去する工程と、ｎ+型ソース領域５およびｐ++型コンタクト領域６を形成する工程と、の順序を入れ替えてもよい。ｐ型エピタキシャル層３４の、ｎ+型ソース領域５およびｐ++型コンタクト領域６を除く部分がｐ型ベース領域４となる（ステップＳ３：第２，３工程）。次に、各チップ領域５１のエッジ終端領域４２において半導体ウエハ５０のおもて面に露出するｎ-型エピタキシャル層３３の表面領域に、所定の耐圧構造を形成する（ステップＳ４）。
次に、一般的な方法により、トレンチ７、ゲート絶縁膜８およびゲート電極９からなるＭＯＳゲートを形成する（ステップＳ５：第４，５工程）。次に、ステップＳ２の処理において測定したｎ-型ドリフト領域２ｂのｎ型不純物濃度がｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度よりも高い半導体ウエハ５０に対して、半導体ウエハ５０のおもて面または裏面から粒子線（ヘリウム、プロトンまたは電子線）を所定の照射量で照射する（ステップＳ６：調整工程）。
ステップＳ６の粒子線照射によりｎ-型ドリフト領域２ｂの内部に粒子線の照射量に応じた欠陥密度で点欠陥を発生させて、ｎ-型ドリフト領域２ｂのｎ型不純物濃度に対してｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度を低く調整する。粒子線の照射量は、ステップＳ２の処理で測定したｎ-型ドリフト領域２ｂのｎ型不純物濃度の測定値に基づいて、粒子線照射後のｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度の閾値がｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度（設計値）に近づくように設定する。
ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度の閾値とは、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度のばらつきの範囲の中間値であり、ｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度に相当する。ステップＳ６において、粒子線照射後に、例えば３５０℃以上４００℃以下程度の温度で３０分間以上６０分間以下程度のアニール（熱処理）により半導体ウエハ５０を加熱して、ｎ-型ドリフト領域２ｂの点欠陥を一部回復させ、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度の閾値を調整してもよい。
ステップＳ６の粒子線照射により、ｎ-型エピタキシャル層３３の全体およびｎ+型出発ウエハ（ｎ+型出発基板３１）の全体に粒子線が照射されることがよい。また、半導体ウエハ５０の内部のｎ-型ドリフト領域２ｂ以外の各部に粒子線が照射されてもよい。例えばステップＳ６で電子線を照射する場合、半導体ウエハ５０のおもて面から裏面（または裏面からおもて面）へ向かって半導体ウエハ５０の全体を電子線が通過するため、半導体ウエハ５０の全体に電子線が照射される。
上述したように、ステップＳ６の粒子線照射により、ｎ-型ドリフト領域２ｂのｎ型不純物濃度は変化しないが、ｎ-型ドリフト領域２ｂの実効的なキャリア濃度が粒子線の照射量に応じて減少する。これによって、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度のばらつきを小さくすることができる。ステップＳ６の粒子線照射における粒子線の好ましい照射量の範囲と、粒子線照射によるｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度の下限値と、は次の通りである。
ｎ-型ドリフト領域２ｂへのヘリウム照射のドーズ量は、例えば１×１０12／ｃｍ2以下程度であることがよい。ｎ-型ドリフト領域２ｂへのプロトン照射のドーズ量は、例えば４×１０12／ｃｍ2以下程度であることがよい。ｎ-型ドリフト領域２ｂへの電子線照射の吸収線量は、例えば７００ｋＧｙ以下程度であることがよい。これらの粒子線の照射量により、炭化珪素半導体装置１０のオン抵抗を維持しつつ、ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度を例えば６×１０15／ｃｍ2程度まで低減可能である。
次に、半導体ウエハ５０のおもて面上に、層間絶縁膜１１を形成する（ステップＳ７）。ステップＳ５の処理の後、ステップＳ７の処理の前に、各チップ領域５１のエッジ終端領域４２において半導体ウエハ５０のおもて面にフィールド酸化膜を形成してもよい。次に、層間絶縁膜１１を選択的に除去してコンタクトホールを開口し、当該コンタクトホールにｎ+型ソース領域５およびｐ++型コンタクト領域６を露出させる。次に、一般的な方法により、層間絶縁膜１１の表面全面を覆うバリアメタル１２を形成する。
次に、層間絶縁膜１１のコンタクトホールにおいてｎ+型ソース領域５およびｐ++型コンタクト領域６にオーミック接触するオーミック電極１３を形成する（ステップＳ８：第６工程）。次に、半導体ウエハ５０の両主面にそれぞれおもて面電極１４および裏面電極１５を形成する（ステップＳ９，Ｓ１０：第６，７工程）。その後、半導体ウエハ５０を切断（ダイシング）して個々の半導体チップ（半導体基板３０）に個片化することで、図１～３の炭化珪素半導体装置１０が完成する。
上述した実施の形態にかかる炭化珪素半導体装置１０の製造方法において、ステップＳ６の処理（粒子線照射およびアニール）の後、半導体ウエハ５０を４００℃以上の温度で加熱する加熱工程を行わないことがよい。その理由は、ステップＳ６の処理後に半導体ウエハ５０が４００℃以上の温度で加熱されると、ステップＳ６の処理によって調整したｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度の閾値がｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度からずれてしまうからである。
具体的には、ステップＳ５の処理（ＭＯＳゲートの形成）は１１００℃程度の温度での加熱を伴う。このため、ステップＳ６の処理は、ステップＳ５の処理以降のいずれかのタイミングで行えばよい。ステップＳ６の処理は、半導体ウエハ５０から個片化された半導体チップ（半導体基板３０）に対して行ってもよい。また、ステップＳ１の処理において、ｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度よりも高いｎ型不純物濃度のｎ-型エピタキシャル層３３を形成してもよい。
ステップＳ１の処理においてｎ-型ドリフト領域２ｂの狙いの多数キャリア濃度よりも高いｎ型不純物濃度のｎ-型エピタキシャル層３３を形成することで、すべての半導体ウエハ５０がステップＳ６の処理対象となる。これによって、同一の半導体ウエハ５０から個片化された半導体チップ間だけでなく、同じ製造条件で製造されたすべての半導体チップ間において、従来方法（図８参照）よりもｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度のばらつきを低減することができる。
以上、説明したように、実施の形態によれば、ｎ-型ドリフト領域のｎ型不純物濃度がｎ-型ドリフト領域の狙いの多数キャリア濃度（設計値）よりも高い半導体ウエハに対して、ゲート電極の形成後のいずれかのタイミングで粒子線照射を行う。この粒子線照射により、粒子線の照射量に応じた欠陥密度で点欠陥をｎ-型ドリフト領域の内部に発生させることで、ｎ-型ドリフト領域のｎ型不純物濃度に対してｎ-型ドリフト領域の実効的な多数キャリア濃度を低く調整して狙いの多数キャリア濃度に近づける。
これによって、ｎ-型ドリフト領域の実効的な多数キャリア濃度が狙いの多数キャリア濃度から増加する方向にばらついた半導体ウエハについて、ｎ-型ドリフト領域の実効的な多数キャリア濃度のばらつきを例えば従来方法（図８参照）の＋１５％程度から＋５％程度に低減させることができる。また、ｎ-型ドリフト領域への粒子線の照射量を調整することで、ｎ-型ドリフト領域の実効的な多数キャリア濃度を容易に調整することができ、所定オン抵抗および所定耐圧を安定して得ることができる。
（実験例）
粒子線照射後のｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度について検証した。図５～７は、実験例のｎ-型ドリフト領域の実効的な多数キャリア濃度と粒子線照射との関係を示す特性図である。上述した実施の形態にかかる炭化珪素半導体装置１０の製造方法（図４参照）にしたがって作製したＭＯＳＦＥＴ（以下、実験例とする、図３参照）について、ステップＳ６の処理でヘリウム（Ｈｅ）、プロトンおよび電子線を照射した場合のｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度をそれぞれ図５～７に示す。
図５～７には、ｎ-型ドリフト領域２ｂを構成するｎ-型エピタキシャル層３３のｎ型不純物濃度（ステップＳ２の処理の測定値に相当）を破線（基準線：窒素濃度８×１０15／ｃｍ3）で示し、ステップＳ６の処理後のｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度を実線で示す。図５～７の縦軸は、ｎ-型エピタキシャル層３３のｎ型不純物濃度（窒素（Ｎ）ｅｐｉ濃度）である。図５～７の横軸は、それぞれヘリウムのドーズ量、プロトンのドーズ量および電子線の吸収線量である。
ｎ-型ドリフト領域２ｂの実効的な多数キャリア濃度は、ＣＶ（容量－電圧）測定により測定したｐ型ベース領域４とｎ-型ドリフト領域２ｂとのｐｎ接合から広がる空乏層の接合容量（１／Ｃ2）の当該ｐｎ接合への逆方向印加電圧（Ｖ）に対する負の相関に基づいて、当該空乏層がｎ+型ドレイン領域１に達したときの接合容量を用いて算出した、ｎ-型ドリフト領域２ｂの実際の多数キャリア濃度である。図５～７の各実施例ともに、ｎ型電流拡散領域３および第１，２ｐ+型領域２１，２２は設けられていない。
図５～７の実施例のいずれにおいても、粒子線の照射量が増えるほどｎ-型ドリフト領域２ｂの実際の多数キャリア濃度が低下していることから、粒子線照射によりｎ-型ドリフト領域２ｂの実際の多数キャリア濃度を調整可能であることが確認された。また、ｎ-型ドリフト領域２ｂのｎ型不純物濃度は粒子線照射後も変化しないため、粒子線の照射量が増えるほど、ｎ-型ドリフト領域２ｂのｎ型不純物濃度に対するｎ-型ドリフト領域２ｂの実際の多数キャリア濃度の比率が小さくなることが確認された。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ＭＯＳＦＥＴを例に説明しているが、エピタキシャル層で構成されたｎ-型ドリフト領域を備えたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やｐｉｎ（ｐ－ｉｎｔｒｉｎｓｉｃ－ｎ）ダイオード等の炭化珪素半導体装置に本発明を適用可能である。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用であり、特にＭＯＳＦＥＴに適している。
１ ｎ+型ドレイン領域
２ａ ｎ型バッファ領域
２ｂ ｎ-型ドリフト領域
３ ｎ型電流拡散領域
４ ｐ型ベース領域
５ ｎ+型ソース領域
６ ｐ++型コンタクト領域
７ トレンチ
８ ゲート絶縁膜
９ ゲート電極
１０ 炭化珪素半導体装置
１１ 層間絶縁膜
１２ バリアメタル
１３ オーミック電極
１４ おもて面電極
１５ 裏面電極
２１，２２ ｐ+型領域
３０ 半導体基板
３１ ｎ+型出発基板
３２ ｎ型エピタキシャル層
３３ ｎ-型エピタキシャル層
３４ ｐ型エピタキシャル層
４１ 活性領域
４２ エッジ終端領域
５０ 半導体ウエハ
５１ 半導体ウエハのチップ領域
５２ 半導体ウエハのダイシングライン
５３ 半導体ウエハの無効領域

Claims (14)

  1. 炭化珪素からなる出発基板と、
    前記出発基板のおもて面に設けられた第１導電型エピタキシャル層と、
    前記第１導電型エピタキシャル層の上に設けられた第２導電型エピタキシャル層と、を備え、前記第２導電型エピタキシャル層と前記第１導電型エピタキシャル層とのｐｎ接合を通る主電流が流れる炭化珪素半導体装置であって、
    前記第１導電型エピタキシャル層は、粒子線の照射量に応じた欠陥密度で点欠陥を含み、第１導電型不純物濃度に対して実効的な多数キャリア濃度が低くなっていることを特徴とする炭化珪素半導体装置。
  2. 前記第１導電型エピタキシャル層の実効的な多数キャリア濃度は、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して７０％以上１００％未満であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記第１導電型エピタキシャル層の実効的な多数キャリア濃度は、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して１０％以内で低くなっていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記粒子線は、ヘリウム、プロトンまたは電子線であることを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体装置。
  5. 前記第１導電型エピタキシャル層および前記出発基板の全体に前記点欠陥を含むことを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
  6. 前記第２導電型エピタキシャル層の内部に設けられた第１導電型領域と、
    前記第２導電型エピタキシャル層の、前記第１導電型領域を除く部分である第２導電型領域と、
    前記第２導電型領域の、前記第１導電型領域と前記第１導電型エピタキシャル層との間の領域に接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側に設けられたゲート電極と、
    前記第１導電型領域および前記第２導電型領域に電気的に接続された第１電極と、
    前記出発基板の裏面に設けられた第２電極と、
    を備えることを特徴とする請求項１～５のいずれか一つに記載の炭化珪素半導体装置。
  7. 炭化珪素からなる出発基板のおもて面に、第１導電型エピタキシャル層をエピタキシャル成長させる第１工程と、
    前記第１導電型エピタキシャル層の上に、第２導電型エピタキシャル層をエピタキシャル成長させる第２工程と、
    前記第２導電型エピタキシャル層の内部に第１導電型領域を形成して、前記第２導電型エピタキシャル層の、前記第１導電型領域を除く部分を第２導電型領域とする第３工程と、
    前記第２導電型領域の、前記第１導電型領域と前記第１導電型エピタキシャル層との間の領域に接するゲート絶縁膜を形成する第４工程と、
    前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側にゲート電極を形成する第５工程と、
    前記第１導電型領域および前記第２導電型領域に電気的に接続された第１電極を形成する第６工程と、
    前記出発基板の裏面に第２電極を形成する第７工程と、
    を含み、
    前記第１工程の後、前記第２工程の前に、前記第１導電型エピタキシャル層の第１導電型不純物濃度を測定する測定工程を行い、
    前記測定工程で測定した前記第１導電型エピタキシャル層の第１導電型不純物濃度が所定の設計値よりも高い場合、前記第５工程以降に、前記第１導電型エピタキシャル層に粒子線を照射して、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して前記第１導電型エピタキシャル層の実効的な多数キャリア濃度を低くして前記設計値に近づける調整工程を行うことを特徴とする炭化珪素半導体装置の製造方法。
  8. 炭化珪素からなる出発基板のおもて面に、第１導電型エピタキシャル層をエピタキシャル成長させる第１工程と、
    前記第１導電型エピタキシャル層の上に、第２導電型エピタキシャル層をエピタキシャル成長させる第２工程と、
    前記第２導電型エピタキシャル層の内部に第１導電型領域を形成して、前記第２導電型エピタキシャル層の、前記第１導電型領域を除く部分を第２導電型領域とする第３工程と、
    前記第２導電型領域の、前記第１導電型領域と前記第１導電型エピタキシャル層との間の領域に接するゲート絶縁膜を形成する第４工程と、
    前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側にゲート電極を形成する第５工程と、
    前記第１導電型領域および前記第２導電型領域に電気的に接続された第１電極を形成する第６工程と、
    前記出発基板の裏面に第２電極を形成する第７工程と、
    を含み、
    前記第１工程では、所定の設計値よりも高い第１導電型不純物濃度で前記第１導電型エピタキシャル層をエピタキシャル成長させ、
    前記第５工程以降に、前記第１導電型エピタキシャル層に粒子線を照射して、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して前記第１導電型エピタキシャル層の実効的な多数キャリア濃度を低くして前記設計値に近づける調整工程を行うことを特徴とする炭化珪素半導体装置の製造方法。
  9. 前記調整工程では、前記第１導電型エピタキシャル層の実効的な多数キャリア濃度を、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して７０％以上１００％未満にすることを特徴とする請求項７または８に記載の炭化珪素半導体装置の製造方法。
  10. 前記調整工程では、前記第１導電型エピタキシャル層の実効的な多数キャリア濃度を、前記第１導電型エピタキシャル層の第１導電型不純物濃度に対して１０％以内で低くすることを特徴とする請求項７～９のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  11. 前記調整工程では、前記粒子線としてヘリウム、プロトンまたは電子線を用いることを特徴とする請求項７～１０のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  12. 前記調整工程では、前記粒子線の照射後に、３５０℃以上４００℃以下の温度の熱処理を行うことを特徴とする請求項７～１１のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  13. 前記調整工程では、前記熱処理を３０分間以上６０分間以下で行うことを特徴とする請求項１２に記載の炭化珪素半導体装置の製造方法。
  14. 前記調整工程の前記熱処理の後、４００℃以上の温度での加熱工程を含まないことを特徴とする請求項１２または１３に記載の炭化珪素半導体装置の製造方法。
JP2021035840A 2021-03-05 2021-03-05 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Pending JP2022135787A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021035840A JP2022135787A (ja) 2021-03-05 2021-03-05 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US17/587,802 US20220285501A1 (en) 2021-03-05 2022-01-28 Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021035840A JP2022135787A (ja) 2021-03-05 2021-03-05 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022135787A true JP2022135787A (ja) 2022-09-15

Family

ID=83116468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021035840A Pending JP2022135787A (ja) 2021-03-05 2021-03-05 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20220285501A1 (ja)
JP (1) JP2022135787A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075432A1 (ja) * 2022-10-06 2024-04-11 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2024100926A1 (ja) * 2022-11-08 2024-05-16 富士電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075432A1 (ja) * 2022-10-06 2024-04-11 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2024100926A1 (ja) * 2022-11-08 2024-05-16 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20220285501A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
JP7001364B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US20190115211A1 (en) Semiconductor device and method for manufacturing the same
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
KR101939894B1 (ko) 반도체 장치 형성 방법
JP5628462B1 (ja) 半導体装置およびその製造方法
JP7243744B2 (ja) 半導体装置および半導体装置の製造方法
CN108604600B (zh) 碳化硅半导体装置及其制造方法
US20150287817A1 (en) Silicon carbide semiconductor device and method for manufacturing same
KR20160012879A (ko) 반도체 장치
US20220285501A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20160197140A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20200161445A1 (en) Semiconductor device and method of manufacturing the same
US20210384330A1 (en) Semiconductor device and manufacturing method
US11742392B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7443735B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20220285489A1 (en) Super junction silicon carbide semiconductor device and manufacturing method thereof
JP7466790B1 (ja) 半導体装置の製造方法
WO2024166494A1 (ja) 半導体装置
US20240222462A1 (en) Method for forming an ohmic contact on a wide-bandgap semiconductor device and wide-bandgap semiconductor device
EP4231358B1 (en) Transistor, power electronic switching device and method for manufacturing a transistor
US20240282845A1 (en) Method of manufacturing semiconductor device
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
JP2024085861A (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240214