JP2014075746A - 充放電型msm−pd回路 - Google Patents
充放電型msm−pd回路 Download PDFInfo
- Publication number
- JP2014075746A JP2014075746A JP2012223267A JP2012223267A JP2014075746A JP 2014075746 A JP2014075746 A JP 2014075746A JP 2012223267 A JP2012223267 A JP 2012223267A JP 2012223267 A JP2012223267 A JP 2012223267A JP 2014075746 A JP2014075746 A JP 2014075746A
- Authority
- JP
- Japan
- Prior art keywords
- msm
- charge
- circuit
- hemt
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000003287 optical effect Effects 0.000 abstract description 33
- 230000006870 function Effects 0.000 abstract description 5
- 230000003252 repetitive effect Effects 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
【課題】高速に繰り返し電気パルスを発生することが可能な充放電型MSM−PD回路を提供すること。
【解決手段】MSM−PD1110は、バイアス電圧(Vin)が印加された入力抵抗120、充電用キャパシタ130、可変電流源150と並列接続され、他端に並列抵抗140が接続されている。可変電流源150は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMT151、HEMT151のソース端子と充電用キャパシタ130との間に配置されたMSM−PD2152からなる。HEMT151は、ゲート端子とドレイン端子にチャージ電圧(Vcharge)が印加されており、定電流源として機能する。MSM−PD2152は、照射される光トリガパルスに従って、正確なタイミングでHEMT151から出力される電流のオン/オフを行うバルブとして機能する。
【選択図】図1
【解決手段】MSM−PD1110は、バイアス電圧(Vin)が印加された入力抵抗120、充電用キャパシタ130、可変電流源150と並列接続され、他端に並列抵抗140が接続されている。可変電流源150は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMT151、HEMT151のソース端子と充電用キャパシタ130との間に配置されたMSM−PD2152からなる。HEMT151は、ゲート端子とドレイン端子にチャージ電圧(Vcharge)が印加されており、定電流源として機能する。MSM−PD2152は、照射される光トリガパルスに従って、正確なタイミングでHEMT151から出力される電流のオン/オフを行うバルブとして機能する。
【選択図】図1
Description
本発明は、光トリガパルスで制御する充放電型MSM−PD回路に関する。
近年、インターネットに代表されるデータ通信の爆発的増加に伴い、光通信の高速化と大容量化の要求が高まっている。さらに、今後の光通信ネットワークは、様々なネットワークサービスに対応可能な柔軟性、及びサービスの種類とユーザーの増大に対応可能な拡張性が必要となってくる。
上記の課題に対して、光パケットを用いた通信は、細かなデータ粒度により、最も帯域利用効率、柔軟性、拡張性が高いネットワークを実現することができる。光パケット通信の実現には幾つかの機能が必要であるが、まず、もとの信号である非同期バースト光パケットの生成が必要である。
このパケット生成動作においては、もとのパケットデータが保持されているメモリー媒体は、シリコン系Random Access Memory(RAM)が主流であるが、シリコンRAM自身のインターフェイス速度は1Gbpsあたりの制限があるので、メモリー媒体から直接パケット信号を出力するのは困難である。
そこで、パケット信号の生成には、データを複数の低速なパラレル電気信号としてメモリー媒体から出力し、高速電子回路技術を用いた電気クロック信号発生器と電気パラレル−シリアル変換器により、パラレル電気信号を高速なシリアル電気信号に変換することが考えられている。そして、その後の電光変換により、光パケット信号が生成される。
しかし、このように複数の低速な信号を高速の信号に変換する場合、低速な電気信号を順次倍の速度に逓倍する(すなわち、数100MHz→・・・→20GHz→40GHzとする)必要があるため、かなりの段数が必要となり、また、それぞれの段におけるクロック生成が必要となる。さらに、それぞれの段に対する入力パラレル信号の位相ずれの問題がある。
これに対して、位相制御を行うSerdes−Framer Interface(SFI)の規格などあるが、この制御を実行する電子回路技術は非常に複雑であり、デバイス数(Flip−Flop)も多くなることから、デバイス全体の消費電力が大きくなってしまう。さらに、本制御方式はそれぞれのパラレル信号に対してクロック再生を行っているが、非同期バースト的に入力する信号に対しては、瞬時にクロックを抽出することができない。
これらの問題を解決する方法として、光クロック型トランジスタアレイ(OCTA)光電子回路が開発され、電光パラレル−シリアル変換器を実現されている(非特許文献1参照)。
図3に、従来の光クロック型トランジスタアレイ(OCTA)の構成を示した模式図を示す。尚、図3において、301−1〜301−NはMSM−PD(Metal−Semiconductor−Metal Photo Detector)、(VM)はMSM−PDバイアス電圧、302−1〜302−Nは入力抵抗、303−1〜303−Nは充電用キャパシタ、304−1〜304−Nは高電子移動度トランジスタ(HEMT)、(P)は光パルス、(Vb)はバイアス電圧、305−1〜305−Nは並列抵抗、(SON)はON信号、(SP)は入力パラレル電気信号、(SS)は出力シリアル電気信号を示す。
図3に示すように、従来のOCTAは、N個の光トリガ型トランジスタ回路300−1〜300−Nが一つの伝送線路310に並列に取り付けられており、それぞれの光トリガ型トランジスタ回路300−1〜300−Nは、主にHEMT304−1〜304−NとHEMT304−1〜304−Nのゲート端子に取り付けられたMSM−PD301−1〜301−Nから構成されている。
パケットデータは、CMOSメモリーから入力パラレル電気信号(SP1〜SPN)として出力され、それぞれがHEMT304−1〜304−Nのドレイン端子に供給される。HEMT304−1〜304−Nのゲート端子には、バイアス電圧(Vb)を与えることでノーマリオフの状態に設定されており、入力パラレル電気信号(SP1〜SPN)は、伝送線路310に流れ込まないようになっている。
次に、MSM−PD301−1〜301−Nに光トリガパルス(P1〜PN)を照射すると、そこで発生した電気パルスがゲート電圧の閾値を超えるまで上昇し、HEMT304−1〜304−NをONとするため、電気パルスが消滅する間(すなわち、HEMT304−1〜304−NがONである間)は、入力パラレル電気信号(SP1〜SPN)が伝送線路310上に出力される。この時、入力された入力パラレル電気信号(SP1〜SPN)が“1”の場合は電気パルスが伝送線路310上を伝播し、“0”の場合は出力されないこととなる。
したがって、N個のMSM−PD301−1〜301−Nに、一定の時間差τを与えて光トリガパルス(P1〜PN)を順次照射することにより、CMOSメモリーから出力されたN個の入力パラレル電気信号(SP1〜SPN)と同じデータを有する出力シリアル電気信号(SS)へ変換されることとなる。
出力された出力シリアル電気信号(SS)は、光変調器等を用いて電気−光変換することにより、シリアル光信号に変換される。さらに、各光トリガ型トランジスタ回路300−1〜300−Nにおける光トリガパルス(P1〜PN)の照射、及び入力パラレル電気信号(SP1〜SPN)のビット入力を一定の周期(T=Nxτ)で繰り返すことにより、任意長のバースト光パケットを生成することができる。
Ryohei Urata、外4名、"An Optically Clocked Transistor Array FOR High-Speed Asynchronous Label Swapping: 40 Gb/s AND Beyond"、IEEE、JOURNAL OF LIGHTWAVE TECH NOLOGY、VOL.26、NO.6、2008年3月15日、p.692−703
しかしながら、低速充電/高速放電(Slow-charge/Fest-discharge)型のMSM−PDを用いる従来のパラレル−シリアル変換器では、一度放電すると再び充電されるまでに時間を要するため、高速繰り返し動作ができないという課題があった。このため、従来のパラレル−シリアル変換器の適用対象は、短いデータ信号、例えば光パケットのラベル信号に限定されていた。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、高速に繰り返し電気パルスを発生することが可能な充放電型MSM−PD回路を提供することにある。
上記の課題を解決するために、本発明は、充放電型MSM−PD回路であって、バイアス電圧が印加された第1のMSM−PDと、前記バイアス電圧で充電され、前記第1のMSM−PDに放電可能なように接続されたキャパシタと、定電流源と前記定電流源のオン/オフを行う第2のMSM−PDとを含み、前記キャパシタに充電可能なように接続された可変電流源と、を備え、前記第1のMSM−PDに照射する光トリガパルスは、前記第2のMSM−PDに光トリガパルスが照射されて生じた電荷が無くなった後に照射されることを特徴する。
請求項2に記載の発明は、請求項1に記載の充放電型MSM−PD回路において、前記定電流源は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMTであることを特徴とする。
請求項3に記載の発明は、光トリガ型トランジスタ回路であって、請求項1又は2に記載の充放電型MSM−PD回路と、前記充放電型MSM−PD回路の出力端がゲート端に接続されたHEMTとを備えたことを特徴とする。
本発明は、充放電型MSM−PD回路において、高速に繰り返し電気パルスを発生することが可能になる。また、本発明は、充放電型MSM−PD回路を用いた光トリガ型トランジスタ回路における高速な再充電を可能にし、光トリガ型トランジスタ回路の高速繰り返し動作を可能にする。
以下、本発明の実施の形態について、詳細に説明する。
図1に、本発明の一実施形態に係る充放電型MSM−PD回路の構成を示す。MSM−PD1110は、バイアス電圧(Vin)が印加された入力抵抗120、充電用キャパシタ130、可変電流源150と並列接続され、他端に並列抵抗140が接続されている。
可変電流源150は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMT151、HEMT151のソース端子と充電用キャパシタ130との間に配置されたMSM−PD2152からなる。HEMT151は、ゲート端子とドレイン端子にチャージ電圧(Vcharge)が印加されており、定電流源として機能する。MSM−PD2152は、照射される光トリガパルスに従って、正確なタイミングでHEMT151から出力される電流のオン/オフを行うバルブとして機能する。
MSM−PD1110、MSM−PD2152に照射される光トリガパルスP1、P2は、以下で説明するように、光トリガパルスP1が光トリガパルスP2に対して所定の時間だけ遅延するよう制御されている。そのような光トリガパルスP1は、例えばPLC(平面光波回路)上で光トリガパルスP2を2つの信号に分岐し、片方はそのまま光トリガパルスP2として出力し、もう片方は以下で説明する動作に必要な遅延量に相当する遅延線を通して光トリガパルスP1として出力する事で得られる。他にも、光ファイバカプラ(分岐回路)と必要な遅延量に相当する長さを持った光ファイバ(遅延回路)の組み合わせなど、でも実現可能である。
尚、充放電型MSM−PD回路100の出力端をHEMT200のゲート端に接続することで、光トリガ型トランジスタ回路を構成することができる。
図2に、本発明の充放電型MSM−PD回路における充電用キャパシタの電圧とMSM−PD1、MSM−PD2を光トリガパルスで照射するタイミングとMSM−PD1、MSM−PD2内の電荷量を示す。
先ず、MSM−PD2152に光トリガパルスP2が照射され、MSM−PD2152内に光励起キャリア、すなわち電子およびホールからなる電荷が生じる。すると、充電用キャパシタ130が電圧(VR)に達するまで、MSM−PD2152から充電用キャパシタ130へ電流が印加される。この過程は、入力抵抗120の抵抗値に依存しないため、従来例よりも急速に電荷が充電用キャパシタ130に充電される。
充電用キャパシタ130の電圧が(VR)に達すると、MSM−PD2152の両端の電位差が小さくなることからMSM−PD2152から出力される電流は止まる(図2、(b))。一方で、充電用キャパシタ130は、入力抵抗120から印加される電流によりさらに充電される。
MSM−PD2152内の電荷は、MSM−PD2152からの電流が止まっている間も、電子とホールの再結合により減少を続け、MSM−PD2152の抵抗は大きくなっていく(図2、(a))。
充電用キャパシタ130の電圧が(VR+Δ)に達すると、MSM−PD2152内の電荷がHEMT151側に動くことで生じる漏れ電流が発生する(図2、(c))。この漏れ電流は非常に小さいため、充電用キャパシタ130の充電量に対する影響は小さく、MSM−PD2152内の電荷が無くなるとともにゼロになる。
MSM−PD2152内の電荷が無くなったところで、光トリガパルスP1がMSM−PD1110に照射される(図2、(d))。MSM−PD2152内には電荷が無いので、MSM−PD1110内の全電荷は所望の並列抵抗140の側に流れる。つまり、MSM−PD2152がMSM−PD1110の出力パルスに影響を与えることは無い。
このように、本発明では、充電用キャパシタ130の電圧(VR)に達するまでの時間は大幅に短縮する一方、出力パルスは従来と同じものを生成することができる。
本発明は、従来の光トリガ型トランジスタ回路の充放電型MSM−PD回路に可変電流源を付与することによって、光トリガ型トランジスタ回路の高速なパルス応答特性(放電特性)を変えることなく、動作に必要な電荷を高速に再充電することができる。
100 充放電型MSM−PD回路
110、152 MSM−PD
120 入力抵抗
130 充電用キャパシタ
140 並列抵抗
150 可変電流源
151 HEMT
110、152 MSM−PD
120 入力抵抗
130 充電用キャパシタ
140 並列抵抗
150 可変電流源
151 HEMT
Claims (3)
- バイアス電圧が印加された第1のMSM−PDと、
前記バイアス電圧で充電され、前記第1のMSM−PDに放電可能なように接続されたキャパシタと、
定電流源と前記定電流源のオン/オフを行う第2のMSM−PDとを含み、前記キャパシタに充電可能なように接続された可変電流源と、
を備え、前記第1のMSM−PDに照射する光トリガパルスは、前記第2のMSM−PDに光トリガパルスが照射されて生じた電荷が無くなった後に照射されることを特徴する充放電型MSM−PD回路。 - 前記定電流源は、ゲート端子とドレイン端子を接続した、飽和モードで動作するHEMTであることを特徴とする請求項1に記載の充放電型MSM−PD回路。
- 請求項1又は2に記載の充放電型MSM−PD回路と、
前記充放電型MSM−PD回路の出力端がゲート端に接続されたHEMTと
を備えたことを特徴とする光トリガ型トランジスタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012223267A JP5475850B1 (ja) | 2012-10-05 | 2012-10-05 | 充放電型msm−pd回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012223267A JP5475850B1 (ja) | 2012-10-05 | 2012-10-05 | 充放電型msm−pd回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5475850B1 JP5475850B1 (ja) | 2014-04-16 |
JP2014075746A true JP2014075746A (ja) | 2014-04-24 |
Family
ID=50749607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012223267A Expired - Fee Related JP5475850B1 (ja) | 2012-10-05 | 2012-10-05 | 充放電型msm−pd回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5475850B1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005064870A (ja) * | 2003-08-12 | 2005-03-10 | Nippon Telegr & Teleph Corp <Ntt> | 光信号処理装置および光信号処理方法 |
JP2006325137A (ja) * | 2005-05-20 | 2006-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 光信号処理回路 |
JP2012191371A (ja) * | 2011-03-10 | 2012-10-04 | Nippon Telegr & Teleph Corp <Ntt> | 光トリガ型サンプリング回路及び光トリガ型パラレルシリアル変換回路 |
JP2013031093A (ja) * | 2011-07-29 | 2013-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 電気遅延型光クロック型トランジスタアレイ |
-
2012
- 2012-10-05 JP JP2012223267A patent/JP5475850B1/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005064870A (ja) * | 2003-08-12 | 2005-03-10 | Nippon Telegr & Teleph Corp <Ntt> | 光信号処理装置および光信号処理方法 |
JP2006325137A (ja) * | 2005-05-20 | 2006-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 光信号処理回路 |
JP2012191371A (ja) * | 2011-03-10 | 2012-10-04 | Nippon Telegr & Teleph Corp <Ntt> | 光トリガ型サンプリング回路及び光トリガ型パラレルシリアル変換回路 |
JP2013031093A (ja) * | 2011-07-29 | 2013-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 電気遅延型光クロック型トランジスタアレイ |
Also Published As
Publication number | Publication date |
---|---|
JP5475850B1 (ja) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5466584B2 (ja) | 光トリガ型パラレル−シリアル変換回路 | |
CN102594272B (zh) | 一种用于降低d类音频功率放大器电磁干扰的电路 | |
CN111600583A (zh) | 基于扩散忆阻器和电流传输器的随机频率三角波发生器 | |
JP4625368B2 (ja) | 光信号処理回路 | |
JP5475850B1 (ja) | 充放電型msm−pd回路 | |
JP5512575B2 (ja) | 光トリガ型パラレルシリアル変換回路 | |
JP5425997B1 (ja) | 光トリガ型パラレルシリアル変換回路 | |
Veerabathini et al. | Low‐power pulse width modulation (PWM) for high‐frequency DC–DC converters | |
JP5855553B2 (ja) | 光トリガ型シリアル−パラレル変換回路 | |
JP5519838B1 (ja) | 光トリガ型パラレルシリアル変換回路 | |
JP2015039096A (ja) | 高速パラレル−シリアル変換器 | |
Ibrahim et al. | A novel optoelectronic serial-to-parallel converter for 25-Gbps 32-bit optical label processing | |
JP6077613B1 (ja) | 光トリガパルス発生器 | |
JP2013031093A (ja) | 電気遅延型光クロック型トランジスタアレイ | |
JP5462384B1 (ja) | 光トリガ型パラレルシリアル変換回路 | |
Nakahara et al. | Self-routing of 100-Gb/s optical packets using self serial-to-parallel conversion-based label recognition | |
Ishikawa et al. | A Novel Optoelectronic Parallel-to-Serial Converter for 100-Gbps Optical Packets | |
JP2009130799A (ja) | 信号処理回路およびそれを備えた撮像装置 | |
CN111245406B (zh) | 脉冲产生器及脉冲产生方法 | |
CN210270868U (zh) | 一种量子随机数发生器 | |
JP2004088660A (ja) | 光電変換回路、およびパラレル−シリアル変換装置、並びに光信号処理装置 | |
Takahashi et al. | A 40-Gb/s self-clocked bidirectional serial/parallel converter for asynchronous label swapping | |
JP6034439B1 (ja) | 光電子集積回路用の光学系 | |
JP6194049B1 (ja) | 光電子集積回路用の光学系 | |
Urata et al. | A compact low-power label swapper for asynchronous burst optical packets based on an optically clocked transistor array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5475850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |