JP6194049B1

JP6194049B1 - 光電子集積回路用の光学系

Info

Publication number: JP6194049B1
Application number: JP2016084929A
Authority: JP
Inventors: 裕士石川; イブラヒムサラ
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2016-04-21
Filing date: 2016-04-21
Publication date: 2017-09-06
Anticipated expiration: 2036-04-21
Also published as: JP2017194580A

Abstract

【課題】機械的な可動部を使用することなく、光トリガパルスの遅延量を調整する。【解決手段】光学系は、１：Ｎ光スプリッタ１０２と、Ｎ個の光トリガパルスの強度を個別に調整可能な光強度変調部１０３と、Ｎ個の光トリガパルスの周波数をそれぞれの強度に応じたシフト量だけ個別にシフトさせる周波数シフト部１０４と、Ｎ個の光トリガパルスにそれぞれの周波数に応じた量だけ個別に光遅延を与える分散媒質部１０５と、ユニットインターバルずつ順次増大する光遅延量を有し、分散媒質部１０５のＮ個の出力端に１本ずつ接続されるＮ本の固定光遅延線１０６−１〜１０６−Ｎと、Ｎ本の光ファイバ芯線１０９−１〜１０９−Ｎを束ねて配置し、光電子集積回路１０８上の対応する光トリガ型トランジスタ回路に光トリガパルスを照射するＮチャンネル光ファイバ結合系１０７とを備える。【選択図】図１

Description

本発明は、光トリガパルスによって動作する光トリガ型の光電子集積回路、より詳しくは動作時のユニットインターバルが光トリガパルスの時間間隔に依存する光電子集積回路に対して、光電子集積回路上の各光トリガ型トランジスタ回路に時間をずらして光トリガパルスを照射する光学系に関するものである。

近年、インターネットを中心とするパケットベースのネットワークの隆盛により、光通信の大容量化と柔軟性・拡張性の向上が求められている。また、グローバルなＩＰネットワークとは別にデータセンター内ネットワークに関しても、低消費電力で大容量なパケットスイッチネットワークの実現が求められている。このため、帯域利用効率、柔軟性および拡張性の面に優れる、光パケットを用いたネットワーク（光パケットスイッチネットワーク）の実現が必要とされている。

このような光パケットスイッチネットワークの実現のためには、非同期任意長のバースト光パケット信号の生成が不可欠である。そのためには、光パケットスイッチネットワークのノードである光パケットルータ内のランダムアクセスメモリ（ＲＡＭ）から出力される低速な（＜１Ｇｂｐｓ）パラレル信号を光ファイバで用いられる高速な（＞１０Ｇｂｐｓ）シリアル信号に変換するという動作をバースト信号に対して行わなければならない。一般的なパラレルシリアル変換回路では、内部で用いられるクロック再生のためにこのようなバースト信号に対応することが困難であるとともに、多くの場合、パラレルシリアル変換回路自体が大規模なものとなるため大きな消費電力が必要になるという問題がある。

これらの問題を解決するため、充放電型ＭＳＭ−ＰＤ（Metal-Semiconductor-Metal Photo Detector）（例えば、非特許文献１参照）を利用した光トリガ型サンプリング回路が提案されている（例えば、特許文献１、非特許文献２参照）。さらに、この光トリガ型サンプリング回路を発展させ、差動トリガを用いて光パワー変動耐性を高めることを実現した光トリガ型サンプリングを応用したＯＣＴＡ（Optically Clocked Transistor Array：光クロックトランジスタアレイ）技術をベースとしたパラレルシリアル変換回路（例えば、特許文献２、非特許文献３参照）も提案されている。この差動トリガ方式パラレルシリアル変換回路の回路図を図３に示す。

図３に示した差動トリガ方式パラレルシリアル変換回路では、光電変換器としてＭＳＭ−ＰＤ４０１−１，４０２−１を用い、またトランジスタとしてＨＥＭＴ（High Electron Mobility Transistor）４０１−３，４０１−４，４０２−３，４０２−４を用いている。

基本的な原理としては、第１チャンネルブロック４０１では、ＭＳＭ−ＰＤ４０１−１で生成されるパルスが有する急峻な立ち上がりを利用して、第１チャンネル信号入力端子４０１−５から入力されるパラレル信号を矩形に切り出し、１ビット分のシリアル信号を生成した上で、このシリアル信号を信号出力ライン４１１に出力することで、第１チャンネル分のパラレルシリアル変換を実現している。

このような動作が１ユニットインターバル（ただし、シリアル信号出力のユニットインターバル。以降「ユニットインターバル」という表現は全てシリアル信号出力のデータレートを基準とする）ずつ時間的にずれて第２チャンネルブロック４０２、第３チャンネルブロック４０３と続いていき、第Ｎチャンネルブロック４０Ｎまで同様の動作が行われ、最終的にまた第１チャンネルブロック４０１に動作が続いていくというループの動作で、連続的なパラレルシリアル変換動作が実現する。

以下、パラレルシリアル変換のより具体的な過程について第１チャンネルブロック４０１を中心に述べる。まず、差動トリガ方式パラレルシリアル変換回路では、電位Ｖ_NH，Ｖ_MSMが正にバイアスされ、電位Ｖ_NLが負にバイアスされている。したがって、ＭＳＭ−ＰＤ４０１−１の一方の電極Ａには抵抗４０１−８を介して正の電位が印加され、ＭＳＭ−ＰＤ４０１−１の他方の電極ＢおよびＨＥＭＴ４０１−３のゲートには抵抗４０１−９，４０１−１０により負の電位が印加され、ＨＥＭＴ４０１−４のゲートには抵抗４０２−７により正の電位が印加されるので、光トリガパルスがない状態ではＨＥＭＴ４０１−３はオフ状態、ＨＥＭＴ４０１−４はオン状態となっている。

ここで、ＭＳＭ−ＰＤ４０１−１に光トリガパルス４０１−６が照射されると、ＭＳＭ−ＰＤ４０１−１の一方の電極Ａには負のパルスが発生し、他方の電極Ｂには正のパルスが発生する。ＨＥＭＴ４０１−３はオフ状態にあるが、このＭＳＭ−ＰＤ４０１−１の電極Ｂで生成される正のパルスによりＨＥＭＴ４０１−３はオンとなる。ＨＥＭＴ４０１−４はオン状態のままである。したがって、ＨＥＭＴ４０１−３とＨＥＭＴ４０１−４の両方がオンとなるため、第１チャンネル信号入力端子４０１−５の信号が信号出力ライン４１１に流れ始める。

光トリガパルス４０１−６の１ユニットインターバル後に、光トリガパルス４０２−６を第２チャンネルブロック４０２のＭＳＭ−ＰＤ４０２−１に照射する。これにより、ＭＳＭ−ＰＤ４０１−１と同様、ＭＳＭ−ＰＤ４０２−１の一方の電極Ａには負のパルスが発生し、他方の電極Ｂには正のパルスが発生する。ＭＳＭ−ＰＤ４０２−１の電極Ａから生成された負のパルスはキャパシタ４０２−２を通ってレベル変換されるとともに、ＨＥＭＴ４０１−４をオフにする。このように１ユニットインターバルだけずれた光トリガパルス４０２−６の照射により、光トリガパルス４０１−６の照射から光トリガパルス４０２−６の照射までの１ユニットインターバルの間だけ、第１チャンネル信号入力端子４０１−５の信号を信号出力ライン４１１に切り出して出力することができる。

この光トリガパルス照射は次の第３チャンネルブロック４０３で１ユニットインターバルの時間分ずれて同じように起こり、１ユニットインターバルの間だけ、第２チャンネル信号入力端子４０２−５の信号が信号出力ライン４１１に出力される。このような動作が繰り返されて、各チャンネル信号入力端子の信号が１ユニットインターバルごとに切り出され、パラレルシリアル変換が実現される。

図３に示した差動トリガ方式パラレルシリアル変換回路を差動入力型にした構成を図４に示す。第１チャンネルブロック５０１は、ＭＳＭ−ＰＤ５０１−１と、キャパシタ５０１−２と、ＨＥＭＴ５０１−３，５０１−４，５０１−１１と、抵抗５０１−７〜５０１−１０，５０１−１２〜５０１−１４とを備えている。第２チャンネルブロック５０２は、ＭＳＭ−ＰＤ５０２−１と、キャパシタ５０２−２と、ＨＥＭＴ５０２−３，５０２−４，５０２−１１と、抵抗５０２−７〜５０２−１０，５０２−１２〜５０２−１４とを備えている。他のチャンネルブロックについても同様である。

図４に示した構成では、ＨＥＭＴ５０１−１１と抵抗５０１−１２〜５０１−１４とからなる回路が第１チャンネル差動信号入力端子５０１−５に入力される信号を単相信号に変換してＨＥＭＴ５０１−４に入力する。同様に、ＨＥＭＴ５０２−１１と抵抗５０２−１２〜５０２−１４とからなる回路が第２チャンネル差動信号入力端子５０２−５に入力される信号を単相信号に変換してＨＥＭＴ５０２−４に入力する。その他の構成の動作は図３に示した差動トリガ方式パラレルシリアル変換回路と同様である。

図３、図４に示した差動トリガ方式パラレルシリアル変換回路では、上記のとおり１ユニットインターバルだけずれた光トリガパルスの照射を第１チャンネルブロック、第２チャンネルブロック、第３チャンネルブロック、・・・・、第Ｎチャンネルブロックに対して順番に行い、第Ｎチャンネルブロックに光トリガパルスが与えられた後、１ユニットインターバル後に光トリガパルスが再び第１チャンネルブロックに与えられる、というループの動作が行われる。

第１チャンネルブロックから第Ｎチャンネルブロックまで順々に時間をずらして光トリガパルスを照射するためには、図５で図示されるような光学系が必要であった。図５では、ＯＥＩＣ（Opto-Electronic Ｉntegrated Circuit：光電子集積回路）３０６上に１６個のチャンネルブロック４０１，４０２，４０３，・・・・，４０１６（Ｎ＝１６）が集積されている例を示している。光学系は、光トリガパルス３０１を１６分岐させる１：１６光スプリッタ３０２と、微調整用の可変光遅延線３０３−１〜３０３−１６と、０ユニットインターバルから１５ユニットインターバルまでの１ユニットインターバルずつずれた光遅延量を有する固定光遅延線３０４−１〜３０４−１６と、各固定光遅延線３０４−１〜３０４−１６を伝搬する光トリガパルスをＯＥＩＣ３０６上の各チャンネルブロック４０１〜４０１６のＭＳＭ−ＰＤに照射する１６チャンネルファイバアレイ３０５とから構成される。図５の３０７−１〜３０７−１６は光ファイバ芯線である。

特開２００４−８８６６０号公報特開２０１２−００４６１７号公報

高畑清人、他４名、「スリー・ポイント・スリー・ピコセカンズ・エレクトリカル・パルス・ジェネレイション・フロム・ア・ディスチャージ・ベイスド・メタル・セミコンダクター・メタル・フォトディテクター（3.3 ps electrical pulse generation from a discharge-based metal-semiconductor-metal photodetector）」、エレクトロニクス・レターズ（Electronics Letters）、アイトリプルイー（IEEE）、２００５年１月、第４１巻、第１号、ｐｐ．３８−４０リョウヘイ・ウラタ（R.Urata）、他４名、「アン・オプティカリィ・クロックト・トランジスター・アレイ・フォー・ハイスピード・アシンクロニャス・ラベル・スワッピング・フォーティギガビットパーセンコンズ・アンド・ビヨンド（An Optically Clocked Transistor Array for High-Speed Asynchronous Label Swapping: 40 Gb/s and Beyond）」、ジャーナル・オブ・ライトウェーブ・テクノロジー（JOURNAL OF LIGHTWAVE TECHNOLOGY）、アイトリプルイー（IEEE）、２００８年３月、第２６巻、第６号、ｐｐ．６９２−７０３石川裕士、他５名、「ア・ノーベル・オプティカリィ・クロックト・トランジスター・アレイ・ユージング・ディファレンシャル・オペレイション・フォー・パラレル・トゥ・シリアル・コンバージョン（A novel optically clocked transistor array using differential operation, for parallel-to-serial conversion）」、イーシーオーシー２０１０（ＥＣＯＣ２０１０）

光トリガ型のＯＥＩＣは、動作時のユニットインターバルが光トリガパルスの時間間隔に依存している。そのため、他の機器から信号を受け取る動作をするＯＥＩＣなどの場合には、受信信号のビットレートに合わせて光トリガパルスの時間間隔を微調整する必要が生じる場合がある。そのような場合、図５で図示したように、光トリガパルスにユニットインターバルごとの遅延を与える固定光遅延線３０４−１〜３０４−１６とは別に、微調整用の可変光遅延線３０３−１〜３０３−１６を使用することがあった。しかしながら、可変光遅延線は一般的に機械的な可動部を必要とし、信頼性の面で問題があった。

本発明は、上記課題を解決するためになされたもので、機械的な可動部を使用することなく、光トリガパルスの遅延量を調整することが可能な光電子集積回路用の光学系を提供することを目的とする。

本発明は、Ｎチャンネル（Ｎは２以上の整数）の光トリガ型トランジスタ回路が配置された光電子集積回路に対して、各光トリガ型トランジスタ回路の受光素子に光トリガパルスを所定のユニットインターバルずつ時間をずらして照射する光電子集積回路用の光学系であって、光トリガパルスをＮ分岐させる１：Ｎ光スプリッタと、前記１：Ｎ光スプリッタによってＮ分岐された光トリガパルスの各々の強度を、これら光トリガパルスの各々に任意の遅延量を与えるために個別に調整可能な光強度変調部と、前記光強度変調部によって強度が調整されたＮ個の光トリガパルスの各々の周波数を、それぞれの強度に応じたシフト量だけ個別にシフトさせる周波数シフト部と、前記周波数シフト部によって周波数シフトされたＮ個の光トリガパルスの各々に、それぞれの周波数に応じた量だけ個別に光遅延を与える分散媒質部と、前記ユニットインターバルずつ順次増大する光遅延量を有し、前記分散媒質部のＮ個の出力端に１本ずつ接続されるＮ本の固定光遅延線と、前記Ｎ本の固定光遅延線の出力端に１本ずつ接続されるＮ本の光ファイバ芯線を束ねて配置し、これら光ファイバ芯線の出力端から前記光電子集積回路上の対応する光トリガ型トランジスタ回路に光トリガパルスを照射するＮチャンネル光ファイバ結合系とを備えることを特徴とするものである。

また、本発明の光電子集積回路用の光学系の１構成例において、前記分散媒質部は、前記ユニットインターバルよりも小さい量の光遅延をＮ個の光トリガパルスの各々に与えることを特徴とするものである。
また、本発明の光電子集積回路用の光学系の１構成例は、前記Ｎ本の固定光遅延線と前記Ｎチャンネル光ファイバ結合系とを石英系導波路で一体的に形成することを特徴とするものである。
また、本発明の光電子集積回路用の光学系の１構成例において、前記周波数シフト部は、チャンネル毎に設けられたＮ本の非線形効果光ファイバからなることを特徴とするものである。
また、本発明の光電子集積回路用の光学系の１構成例において、前記分散媒質部は、前記周波数シフト部によって周波数シフトされたＮ個の光トリガパルスの各々を、その周波数に応じて分波するＮ個の第１のアレイ導波路型回折格子と、各第１のアレイ導波路型回折格子の分波先の出力端に接続され、分波先毎に異なる光遅延量を有する複数個の固定光遅延線と、この固定光遅延線の出力光をチャンネル毎に合波するＮ個の第２のアレイ導波路型回折格子とから構成されることを特徴とするものである。

本発明によれば、光電子集積回路用の光学系に、光強度変調部と周波数シフト部と分散媒質部とを設けることにより、任意の遅延量をＮ個の光トリガパルスに個別に与えることが可能となる。そして、本発明では、光学系から機械的な可動部を排することで、信頼性を向上させることができる。

また、本発明では、分散媒質部において、ユニットインターバルよりも小さい量の光遅延をＮ個の光トリガパルスの各々に与えるようにすることにより、光学系のサイズを縮小することが可能となる。

また、本発明では、Ｎ本の固定光遅延線とＮチャンネル光ファイバ結合系とを石英系導波路で一体的に形成することにより、光学系のサイズを縮小することが可能となる。

本発明の光学系の構成を示す模式図である。本発明の実施の形態に係る光学系の構成を示す模式図である。従来の差動トリガ方式パラレルシリアル変換回路の構成を示す回路図である。従来の差動入力型の差動トリガ方式パラレルシリアル変換回路の構成を示す回路図である。従来の光学系の構成を示す模式図である。

［発明の原理］
図１は本発明の光学系の構成を示す模式図である。本発明の光学系は、光トリガパルス１０１をＮ分岐（Ｎは２以上の整数）させる１：Ｎ光スプリッタ１０２と、光強度変調部１０３と、周波数シフト部１０４と、分散媒質部１０５と、Ｎ本の固定光遅延線１０６−１〜１０６−Ｎと、Ｎチャンネル光ファイバ結合系１０７とから構成される。

光トリガパルス１０１は、１：Ｎ光スプリッタ１０２の一個の入力端に入力され、１：Ｎ光スプリッタ１０２でＮ分岐される。Ｎ分岐された光トリガパルスは、それぞれ１：Ｎ光スプリッタ１０２のＮ個の出力端から出力される。１：Ｎ光スプリッタ１０２のＮ個の出力端には、光強度変調部１０３が接続されている。

光強度変調部１０３は、１：Ｎ光スプリッタ１０２によってＮ分岐された光トリガパルスの各々の強度を個別に調整することが可能である。
周波数シフト部１０４は、光強度変調部１０３によって強度が調整されたＮ個の光トリガパルスの各々の周波数（波長）を、それぞれの光強度に応じたシフト量だけ個別にシフトさせる。

分散媒質部１０５は、周波数シフト部１０４によって周波数シフトされたＮ個の光トリガパルスの各々に、それぞれの周波数に応じた量だけ個別に光遅延を与える。分散媒質部１０５のＮ個の出力端には、固定光遅延線１０６−１〜１０６−Ｎが接続されている。

固定光遅延線１０６−１〜１０６−Ｎは、固定光遅延線１０６−１の光遅延量を基準（０ユニットインターバル）としたとき、固定光遅延線１０６−２の光遅延量が固定光遅延線１０６−１から見て１ユニットインターバル増大し、固定光遅延線１０６−３の光遅延量が固定光遅延線１０６−１から見て２ユニットインターバル増大し、最後の固定光遅延線１０６−Ｎの光遅延量が固定光遅延線１０６−１から見て（Ｎ−１）ユニットインターバル増大するというように、１ユニットインターバルずつ順次増大する光遅延量を有している。

Ｎチャンネル光ファイバ結合系１０７は、Ｎ本の光ファイバ芯線１０９−１〜１０９−Ｎを束ねて１列に配置したものである。このＮチャンネル光ファイバ結合系１０７のＮ本の光ファイバ芯線１０９−１〜１０９−Ｎの入力端に固定光遅延線１０６−１〜１０６−Ｎの出力端が接続される。

本発明の光学系が光トリガパルスを照射する相手となるＯＥＩＣ１０８上には、Ｎチャンネルの光トリガ型トランジスタ回路が集積されている。光トリガ型トランジスタ回路の例としては、図３、図４で説明したチャンネルブロック４０１〜４０Ｎ，５０１〜５０Ｎがある。これらチャンネルブロックは、全体として差動トリガ方式パラレルシリアル変換回路を構成する。
Ｎチャンネル光ファイバ結合系１０７から出射したＮ個の光トリガパルスは、それぞれ対応するチャンネルブロックの受光素子（図３、図４の例ではＭＳＭ−ＰＤ）に照射される。

本発明では、周波数シフト部１０４におけるＮ個の光トリガパルスの周波数シフト量が、それぞれの光トリガパルスの強度によって決まり、分散媒質部１０５においてそれぞれの周波数に応じた遅延量がＮ個の光トリガパルスに与えられるので、光強度変調部１０３によってＮ個の光トリガパルスの強度を個別に調整することにより、任意の遅延量をＮ個の光トリガパルスに個別に与えることが可能となる。そして、本発明では、ＯＥＩＣ用の光学系から機械的な可動部を排することで、信頼性を向上させることができる。

［実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図２は本発明の実施の形態に係る光学系の構成を示す模式図である。本実施の形態の光学系は、１：１６光スプリッタ２０２と、光強度変調部２０３と、周波数シフト部２０４と、分散媒質部２０５と、１６本の固定光遅延線２０６−１〜２０６−１６と、１６チャンネル光ファイバ結合系２０７とから構成される。本実施の形態は、図１に示したＯＥＩＣと光学系の構成においてＮ＝１６の場合を示している。

図１と同様に、ＯＥＩＣ２０８上には、１６チャンネルの光トリガ型トランジスタ回路が集積されている。光トリガ型トランジスタ回路の例としては、図３、図４で説明したチャンネルブロック４０１〜４０Ｎ，５０１〜５０Ｎがある。ＯＥＩＣ２０８に搭載された各チャンネルブロック４０１〜４０１６（または５０１〜５０１６）には、光トリガパルス２０１を１ユニットインターバルずつ時間的にずらして照射する必要があり、個々のチャンネルブロックに対しては１６ユニットインターバル周期で光トリガパルス２０１を照射する必要がある。したがって、第１６チャンネルブロックに光トリガパルス２０１が照射されてから１ユニットインターバル後には第１チャンネルブロックに光トリガパルス２０１が照射される構成となっている。

このように第１チャンネルブロックから第１６チャンネルブロックまで順々に時間をずらして光トリガパルス２０１を照射するためには、図１の固定光遅延線１０６−１〜１０６−Ｎと同様に、１ユニットインターバルずつ順次増大する光遅延量を有する１６本の固定光遅延線２０６−１〜２０６−１６を設けるようにすればよい。固定光遅延線２０６−１〜２０６−１６は、それぞれの光遅延量に応じて光路長が設定されている。

本実施の形態では、１０分の１ユニットインターバルオーダー程度の遅延量の調整を、この固定光遅延線２０６−１〜２０６−１６の前段階の部分にて、物理的な可動部位を必要とすることなく実現する。
図１と同様に、光トリガパルス２０１は、１：１６光スプリッタ２０２により１６分岐される。１：１６光スプリッタ２０２の１６個の出力端には、光強度変調部２０３が接続されている。

光強度変調部２０３は、１：１６光スプリッタ２０２によって１６分岐された光トリガパルスを入力とする１６個のエルビウムドープファイバ光増幅器（Erbium-Doped Fiber Amplifier：ＥＤＦＡ）２０９−１〜２０９−１６と、ＥＤＦＡ２０９−１〜２０９−１６の出力光を入力とする波長フィルタ２１０−１〜２１０−１６とから構成される。

ＥＤＦＡ２０９−１〜２０９−１６は、例えば各ＥＤＦＡ２０９−１〜２０９−１６に入力される励起光の強度を個別に調整することにより信号光（光トリガパルス）の利得の制御が可能であり、１：１６光スプリッタ２０２から入力される１６個の光トリガパルスの各々の強度を個別に調整することが可能である。

ＥＤＦＡ２０９−１〜２０９−１６の出力光には、広いスペクトル幅を持つ自然放出増幅光が含まれる。そこで、このようなノイズ光を排除するため、ＥＤＦＡ２０９−１〜２０９−１６の各出力に狭帯域の波長フィルタ２１０−１〜２１０−１６を設け、所定の周波数の光トリガパルスのみが波長フィルタ２１０−１〜２１０−１６を透過するようにしている。

次に、周波数シフト部２０４は、光強度変調部２０３によって強度が調整された１６個の光トリガパルスの各々の周波数を個別にシフトさせる１６本の非線形効果光ファイバ（Highly NonLinear Fiber：ＨＮＬＦ）２１１−１〜２１１−１６によって構成される。各ＨＮＬＦ２１１−１〜２１１−１６に入力される光トリガパルスは、ソリトン自己周波数シフト（Soliton Self-Frequency Shift：ＳＳＦＳ）と呼ばれる現象により周波数が変化する。このときの周波数シフト量は、それぞれの光トリガパルスの強度によって決まる。

分散媒質部２０５は、周波数シフト部２０４によって周波数シフトされた１６個の光トリガパルスの各々を、その周波数に応じて分波する１６個のアレイ導波路型回折格子（Arrayed-Waveguide Grating：ＡＷＧ）２１２−１〜２１２−１６と、各ＡＷＧ２１２−１〜２１２−１６の分波先の出力端に接続され、分波先毎に異なる光遅延量を有する複数個（本実施の形態では１チャンネルあたり４個）の固定光遅延線２１３−１−１〜２１３−１６−４と、固定光遅延線２１３−１−１〜２１３−１６−４の出力光をチャンネル毎に合波する１６個のＡＷＧ２１４−１〜２１４−１６とから構成される。

固定光遅延線２１３−１−１〜２１３−１６−４は、ユニットインターバルよりも小さい量（例えば１０分の１ユニットインターバルオーダー程度）ずつ順次増大または順次減少する光遅延量をチャンネル毎に有する。各チャンネルの固定光遅延線２１３−１−１〜２１３−１６−４は、それぞれの光遅延量に応じて光路長が設定されている。本実施の形態では、１チャンネルあたり４個の固定光遅延線２１３−１−１〜２１３−１６−４が設けられているので、ＡＷＧ２１２−１〜２１２−１６によって分波された各チャンネルの光トリガパルスには、それぞれ４段階の光遅延量のうちいずれかの遅延量が付与されることになる。これら光遅延量の最大値は、１ユニットインターバル未満になるように設定されている。

固定光遅延線２１３−１−１〜２１３−１６−４の出力光をＡＷＧ２１４−１〜２１４−１６によってチャンネル毎にまとめて合波することにより、所望の遅延量を有する光トリガパルスを得ることができる。
こうして、分散媒質部２０５は、全体として離散的な分散特性を持つ媒質としてふるまう役割を担っている。

ＡＷＧ２１４−１〜２１４−１６の出力端には、それぞれ固定光遅延線２０６−１〜２０６−１６が接続されている。
図１と同様に、１６チャンネル光ファイバ結合系２０７は、１６本の光ファイバ芯線２１５−１〜２１５−１６を束ねて１列に配置したものである。この光ファイバ芯線２１５−１〜２１５−１６の入力端に固定光遅延線２０６−１〜２０６−１６の出力端が接続される。

１６チャンネル光ファイバ結合系２０７から出射した１６個の光トリガパルスは、ＯＥＩＣ２０８上の対応するチャンネルブロックの受光素子（図３、図４の例ではＭＳＭ−ＰＤ）に照射される。

本実施の形態では、分散媒質部２０５における光遅延量の調整幅を１ユニットインターバル未満とすることにより、光トリガパルスの時間間隔を微調整することが可能となり、また光トリガパルスの時間間隔の調整に必要な光強度変調部２０３の強度変調範囲の狭域化と、周波数シフト部２０４に用いる非線形効果光ファイバの短縮と、分散媒質部２０５の規模の縮小とを実現することができるので、光学系のサイズを縮小することが可能となる。

なお、本実施の形態では、ＯＥＩＣ２０８に集積された光トリガ型トランジスタ回路が１６チャンネル（１６個）の例で説明したが、他のチャンネル数の構成でも本実施の形態と同じ効果が得られることは言うまでもない。

本実施の形態では、光強度変調部２０３の主たる強度変調素子としてＥＤＦＡを採用したが、ＥＤＦＡの代わりに、ＳＯＡ（Semiconductor Optical Amplifier）などの増幅素子や、ＶＯＡ（Variable Optical Attenuator）などの減衰素子を用いてもよい。

本実施の形態では、周波数シフト部２０４のＨＮＬＦによる光トリガパルスの形状の変化について問題としなかったが、光トリガパルスの形状の変化が後段のＯＥＩＣ２０８の動作に悪影響を与える場合は、周波数シフト部２０４の後に波形整形手段を設けることで補償可能である。

本実施の形態では、周波数シフト部２０４の非線形効果光ファイバとしてＨＮＬＦを採用したが、実用的な非線形効果を持つ光ファイバであればＨＮＬＦである必要はなく、ＨＮＬＦの代わりに、ＤＳＦ（Dispersion Shifted Fiber：分散シフトファイバ）などを用いてもよい。

本実施の形態では、分散媒質部２０５をＡＷＧと固定光遅延線により構成したが、グレーティング等を用いた空間工学系や、単なる光ファイバを用いても同様の効果を得ることができる。

本実施の形態では、光強度変調部２０３で各チャンネルの光トリガパルスの強度を個別に調整することにより、各チャンネルの光トリガパルスの強度にばらつきが出ることになるが、ＯＥＩＣ２０８に集積された光トリガ型トランジスタ回路が図３や図４に示したような回路である場合、回路が光パワー変動耐性を持つので、特に問題なく効果を得ることができる。

本実施の形態では、固定光遅延線２０６−１〜２０６−１６と１６チャンネル光ファイバ結合系２０７とを別個に設けているが、固定光遅延線２０６−１〜２０６−１６と１６チャンネル光ファイバ結合系２０７とを石英系導波路で一体的に形成するようにしてもよい。これにより、光学系のサイズを縮小することが可能となる。

また、図１、図２では、ＯＥＩＣ上に光トリガ型トランジスタ回路が１列（１次元）に配置された例を示したが、光トリガ型トランジスタ回路の配置に応じて光ファイバ結合系の構成を変えるようにすればよく、例えばＯＥＩＣ上に光トリガ型トランジスタ回路が２次元状に配置された構成に対しても本発明を適用可能である。

本発明は、光電子集積回路に光トリガパルスを照射する光学系の技術に適用することができる。

１０１，２０１…光トリガパルス、１０２…１：Ｎ光スプリッタ、１０３，２０３…光強度変調部、１０４，２０４…周波数シフト部、１０５，２０５…分散媒質部、１０６−１〜１０６−Ｎ，２０６−１〜２０６−１６，２１３−１−１〜２１３−１６−４…固定光遅延線、１０７…Ｎチャンネル光ファイバ結合系、１０８，２０８…光電子集積回路、１０９−１〜１０９−Ｎ，２１５−１〜２１５−１６…光ファイバ芯線、２０２…１：１６光スプリッタ、２０７…１６チャンネル光ファイバ結合系、２０９−１〜２０９−１６…エルビウムドープファイバ光増幅器、２１０−１〜２１０−１６…波長フィルタ、２１１−１〜２１１−１６…非線形効果光ファイバ、２１２−１〜２１２−１６，２１４−１〜２１４−１６…アレイ導波路型回折格子、４０１〜４０Ｎ，５０１〜５０Ｎ…チャンネルブロック、４０１−１，４０２−１，５０１−１，５０２−１…ＭＳＭ−ＰＤ。

Claims

Ｎチャンネル（Ｎは２以上の整数）の光トリガ型トランジスタ回路が配置された光電子集積回路に対して、各光トリガ型トランジスタ回路の受光素子に光トリガパルスを所定のユニットインターバルずつ時間をずらして照射する光電子集積回路用の光学系であって、
光トリガパルスをＮ分岐させる１：Ｎ光スプリッタと、
前記１：Ｎ光スプリッタによってＮ分岐された光トリガパルスの各々の強度を、これら光トリガパルスの各々に任意の遅延量を与えるために個別に調整可能な光強度変調部と、
前記光強度変調部によって強度が調整されたＮ個の光トリガパルスの各々の周波数を、それぞれの強度に応じたシフト量だけ個別にシフトさせる周波数シフト部と、
前記周波数シフト部によって周波数シフトされたＮ個の光トリガパルスの各々に、それぞれの周波数に応じた量だけ個別に光遅延を与える分散媒質部と、
前記ユニットインターバルずつ順次増大する光遅延量を有し、前記分散媒質部のＮ個の出力端に１本ずつ接続されるＮ本の固定光遅延線と、
前記Ｎ本の固定光遅延線の出力端に１本ずつ接続されるＮ本の光ファイバ芯線を束ねて配置し、これら光ファイバ芯線の出力端から前記光電子集積回路上の対応する光トリガ型トランジスタ回路に光トリガパルスを照射するＮチャンネル光ファイバ結合系とを備えることを特徴とする光電子集積回路用の光学系。
請求項１記載の光電子集積回路用の光学系において、
前記分散媒質部は、前記ユニットインターバルよりも小さい量の光遅延をＮ個の光トリガパルスの各々に与えることを特徴とする光電子集積回路用の光学系。
請求項１または２記載の光電子集積回路用の光学系において、
前記Ｎ本の固定光遅延線と前記Ｎチャンネル光ファイバ結合系とを石英系導波路で一体的に形成することを特徴とする光電子集積回路用の光学系。
請求項１乃至３のいずれか１項に記載の光電子集積回路用の光学系において、
前記周波数シフト部は、チャンネル毎に設けられたＮ本の非線形効果光ファイバからなることを特徴とする光電子集積回路用の光学系。
請求項１乃至４のいずれか１項に記載の光電子集積回路用の光学系において、
前記分散媒質部は、前記周波数シフト部によって周波数シフトされたＮ個の光トリガパルスの各々を、その周波数に応じて分波するＮ個の第１のアレイ導波路型回折格子と、各第１のアレイ導波路型回折格子の分波先の出力端に接続され、分波先毎に異なる光遅延量を有する複数個の固定光遅延線と、この固定光遅延線の出力光をチャンネル毎に合波するＮ個の第２のアレイ導波路型回折格子とから構成されることを特徴とする光電子集積回路用の光学系。