JP2014075402A - 半導体装置及び半導体装置の形成方法 - Google Patents
半導体装置及び半導体装置の形成方法 Download PDFInfo
- Publication number
- JP2014075402A JP2014075402A JP2012220919A JP2012220919A JP2014075402A JP 2014075402 A JP2014075402 A JP 2014075402A JP 2012220919 A JP2012220919 A JP 2012220919A JP 2012220919 A JP2012220919 A JP 2012220919A JP 2014075402 A JP2014075402 A JP 2014075402A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- semiconductor device
- oxide film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】従来のSOIウエハを用いる半導体装置の製造方法においては、BOX層まで到達する深いトレンチを形成後、トレンチ内部を酸化膜またはポリシリコン膜で埋め込む。次に、ウエハ表面の余剰となった酸化膜またはポリシリコン膜を除去するが、このとき前記トレンチ内部を酸化膜またはポリシリコン膜で埋め込む際に発生するボイドが表面に露出してしまい種々の問題が発生する。
【解決手段】一つの実施形態によれば、深いトレンチ内部にポリシリコン膜またはシリコン酸化膜を埋め込み、この埋め込みにより前記トレンチ開口部が閉塞する前に前記埋め込みを止める工程と、該工程の後、窒化膜で残りを埋め込む工程と、前記ウエハ表面のポリシリコン膜またはシリコン酸化膜を選択的に除去し、さらに窒化膜を選択的に除去する工程を有することにより、前記トレンチ内にボイドを埋め込む半導体装置の製造方法とするものである。
【選択図】図5
【解決手段】一つの実施形態によれば、深いトレンチ内部にポリシリコン膜またはシリコン酸化膜を埋め込み、この埋め込みにより前記トレンチ開口部が閉塞する前に前記埋め込みを止める工程と、該工程の後、窒化膜で残りを埋め込む工程と、前記ウエハ表面のポリシリコン膜またはシリコン酸化膜を選択的に除去し、さらに窒化膜を選択的に除去する工程を有することにより、前記トレンチ内にボイドを埋め込む半導体装置の製造方法とするものである。
【選択図】図5
Description
本発明は、半導体装置及び半導体装置の形成方法に関し、特にSOIウエハを用いる半導体装置及び半導体装置の形成方法に利用できるものである。
SOIウエハを用いてBOX層と呼ばれる埋め込み酸化膜まで達する深いトレンチを形成する半導体装置及びその製造方法として特開平2000−164890号公報(特許文献1)に記載される技術が知られている。
特許文献1に示される半導体装置(半導体センサー)の製造方法は、シリコン酸化層(BOX層)まで到達する深いトレンチを形成後、トレンチ内部を絶縁膜またはポリシリコン膜で埋め込む。次に、ウエハ表面の余剰となった絶縁膜またはポリシリコン膜を除去するが、このとき前記トレンチ内部を絶縁膜またはポリシリコン膜で埋め込む際に発生するボイドが表面に露出してしまい種々の問題が発生する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
一実施の形態によれば、深いトレンチ内部にエッチングの選択比が大きく異なる二種類の膜を埋め込み、埋め込み時ウエハ上に形成された前記二種類の膜を除去して前記トレンチ内に埋め込まれた膜によりトレンチ内のボイドがトレンチから露出しないようにトレンチ内に埋め込むようにする。
一実施の形態によれば、ボイドが表面に露出しないため、洗浄液または薬液がボイド内部に残留して異物の原因となる等の種々の問題の発生を防ぐことができる。
1.先ず本願発明者の本願に先立った従来技術に関する検討及び新たに判明した問題点を下記する。
SOIウエハを用いる半導体装置において、高い耐圧を確保するために、BOX層まで到達する深いトレンチが必要となるが、図7に示すように、BOX層32まで到達する深いトレンチ内部を埋め込むために、例えば酸化膜34をCVD法等により成膜すると、トレンチ内部が完全に埋め込まれる前に開口部付近で閉塞してしまうためにボイド35が発生する。その後余剰となった酸化膜34をエッチバックあるいは機械的研磨等により除去するが、前記酸化膜34が残るのを防ぐために、オーバーエッチあるいはオーバー研磨を行なう。その際図8に示すように、トレンチ上部の酸化膜34も除去されボイド35上部が表面に露出してしまう。このようにボイド35が表面に露出してしまうと、後の工程で洗浄液や薬液がボイド35内部に残留してしまい、異物の発生原因となったり、後のパターンニングを阻害するという問題が生ずる。
SOIウエハを用いる半導体装置において、高い耐圧を確保するために、BOX層まで到達する深いトレンチが必要となるが、図7に示すように、BOX層32まで到達する深いトレンチ内部を埋め込むために、例えば酸化膜34をCVD法等により成膜すると、トレンチ内部が完全に埋め込まれる前に開口部付近で閉塞してしまうためにボイド35が発生する。その後余剰となった酸化膜34をエッチバックあるいは機械的研磨等により除去するが、前記酸化膜34が残るのを防ぐために、オーバーエッチあるいはオーバー研磨を行なう。その際図8に示すように、トレンチ上部の酸化膜34も除去されボイド35上部が表面に露出してしまう。このようにボイド35が表面に露出してしまうと、後の工程で洗浄液や薬液がボイド35内部に残留してしまい、異物の発生原因となったり、後のパターンニングを阻害するという問題が生ずる。
2.実施の形態の詳細
以下図面を参照しながら、実施の形態について詳細に説明する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。しかし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。ただし、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除く。
以下図面を参照しながら、実施の形態について詳細に説明する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。しかし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。ただし、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除く。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、実質的にその形状等に近似または類似するもの等を含むものとする。ただし、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除く。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は原則省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
<実施の形態>
図1は実施の形態に係り、半導体素子が形成されるSOIウエハの一部概略断面図である。図2は、図1のSOIウエハに形成される半導体素子の一つであるトランジスタ素子の概略平面図である。図1に示すように、SOIウエハは、支持基板25上にBOX層(埋め込み酸化層)6を介してN?活性層と成るシリコン層8を有し、このシリコン層8の表面にN?領域1やフィールドSiO2膜3、ゲートSiO2膜4及びゲート層2を有している。また、シリコン層8とBOX層(埋め込み酸化層)6との間にはN+型の埋め込み領域7が形成されている。さらに、前記BOX層(埋め込み酸化層)6まで達する深いトレンチ10を有する。前記深いトレンチ10は、前記のゲート層2やN?領域1を有する半導体素子形成領域を囲んで形成されている。これにより、半導体素子の高い耐圧を確保できる。さらに、この深いトレンチ10はシリコン酸化膜34とトレンチ内にボイトを閉じ込める窒化膜36を有している。
図1は実施の形態に係り、半導体素子が形成されるSOIウエハの一部概略断面図である。図2は、図1のSOIウエハに形成される半導体素子の一つであるトランジスタ素子の概略平面図である。図1に示すように、SOIウエハは、支持基板25上にBOX層(埋め込み酸化層)6を介してN?活性層と成るシリコン層8を有し、このシリコン層8の表面にN?領域1やフィールドSiO2膜3、ゲートSiO2膜4及びゲート層2を有している。また、シリコン層8とBOX層(埋め込み酸化層)6との間にはN+型の埋め込み領域7が形成されている。さらに、前記BOX層(埋め込み酸化層)6まで達する深いトレンチ10を有する。前記深いトレンチ10は、前記のゲート層2やN?領域1を有する半導体素子形成領域を囲んで形成されている。これにより、半導体素子の高い耐圧を確保できる。さらに、この深いトレンチ10はシリコン酸化膜34とトレンチ内にボイトを閉じ込める窒化膜36を有している。
次に図2に示すのは、前記深いトレンチ10により囲まれる半導体素子形成領域に形成されるトランジスタ素子の概略平面図で有る。このトランジスタ素子は、深いトレンチ10により囲まれ、該トランジスタ素子は、ゲート層24、拡散領域23、拡散領域のコンタクト22を有する。なお、トレンチ10により囲まれる他の素子や領域は省略している。
つぎに図3乃至図5をもとに製造方法について述べる。
(1)最初に、図3に示すように、支持基板31上にBOX層32を介してシリコン層33が形成されたSOIウエハに前記BOX層32まで達する深いトレンチ10を形成する。このトレンチ10の幅は1.55μm、深さは12μmである。
(2)次に前記形成されたトレンチ10内部をシリコン酸化膜34で埋め込む。その時、開口部が閉塞する前に埋め込みを一旦やめる。
このときのシリコン酸化膜34の膜厚は500nmである。
このときのシリコン酸化膜34の膜厚は500nmである。
(3)その後、窒化膜36で残りを埋め込む。このトレンチ10を埋め込む窒化膜36の膜厚は300nmである。このときトレンチ10内部にボイド35が形成される。
(4)次に図4に示すように、SOIウエハ表面の余剰となった窒化膜36をエッチバックにより除去する。このときのエッチバック量(エッチング量)は、窒化膜の厚さ+オーバー分とする。このときのエッチバック量(エッチング量)は、前記図7、図8に示すような酸化膜34のエッチバック量(エッチング量)よりも少ない。
(5)そして図5に示すように、露出したSOIウエハ表面のシリコン酸化膜34もエッチバックにより除去する。このとき、前記窒化膜36とシリコン酸化膜34とはエッチングの選択比が異なり、シリコン酸化膜34の方が窒化膜36よりも大きい。従って、シリコン酸化膜34はエッチングされるが窒化膜36はほとんどエッチングされずに残る。前記エッチバック時の選択比は、酸化膜/窒化膜で10:1程度である。
また、図6に示すように、トレンチ10が交差する箇所41の中央A点においても、トレンチ10上部を塞ぎボイド35の露出を防ぐ為には、トレンチ10を埋め込む窒化膜36の膜厚を600nmと厚くすれば良い。
前記した実施の形態では窒化膜36がエッチングされることは無いため、トレンチ10内部を埋め込んだ際の余剰となる膜をエッチバックあるいは機械的研磨で除去してもトレンチ10内のボイド35は露出しない。従って、後の工程で洗浄液や薬液がボイド35内部に残留してしまい、異物の発生原因となったり、後のパターンニングを阻害するという問題の発生を防ぐことができる。
上記したような半導体装置の製造方法によれば、トレンチ埋め込み後の工程で洗浄液や薬液がボイド内部に残留して異物の発生原因となったりすることを防ぐことができる。また、トレンチ埋め込み後のパターンニングを阻害するという問題の発生も防ぐことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えばシリコン酸化膜34は、ポリシリコン膜でもよい、この場合エッチバック時の選択比はポリシリコン膜/窒化膜で26:1程度であり、前記シリコン酸化膜/窒化膜の10:1程度よりもより大きな選択比となる。
例えばシリコン酸化膜34は、ポリシリコン膜でもよい、この場合エッチバック時の選択比はポリシリコン膜/窒化膜で26:1程度であり、前記シリコン酸化膜/窒化膜の10:1程度よりもより大きな選択比となる。
1:N−型領域
2、24:ゲート層
3:フィールドSiO2
4:ゲートSiO2膜
6、32:BOX層
7:N+型埋め込み領域
8、33:シリコン層
10:トレンチ
22:コンタクト
23:拡散層
25、31:支持基板
34:シリコン酸化膜
35:ボイド
36:窒化膜
41:トレンチ交差部
2、24:ゲート層
3:フィールドSiO2
4:ゲートSiO2膜
6、32:BOX層
7:N+型埋め込み領域
8、33:シリコン層
10:トレンチ
22:コンタクト
23:拡散層
25、31:支持基板
34:シリコン酸化膜
35:ボイド
36:窒化膜
41:トレンチ交差部
Claims (8)
- 支持基板上に埋め込み酸化層を介してシリコン層を有するSOI構造で、前記シリコン層内に半導体素子が形成される半導体装置であって、前記シリコン層を介して前記埋め込み酸化層まで達するトレンチを有し、このトレンチは、
窒化膜及び窒化膜以外の他の膜とで埋め込まれ、前記窒化膜と他の膜とのエッチング選択比は前記窒化膜に対して前記他の膜の方が大きい関係となっており、さらに、前記窒化膜は、前記トレンチ内部のボイドを露出しないように前記ボイドを埋め込んだ構造である半導体装置。 - 前記他の膜は、ポリシリコン膜である請求項1記載の半導体装置。
- 前記他の膜は、シリコン酸化膜である請求項1記載の半導体装置。
- 前記トレンチは、前記半導体素子を取り囲むように形成されている請求項1記載の半導体装置。
- 前記半導体素子は、トランジスタ素子である請求項4記載の半導体装置。
半導体装置。 - 支持基板上に埋め込み酸化層を介してシリコン層を有するSOIウエハの前記埋め込み酸化層に達するトレンチを形成する工程と、前記形成されたトレンチ内部にポリシリコン膜またはシリコン酸化膜を埋め込む工程と、前記埋め込みにより前記トレンチ開口部が閉塞する前に前記埋め込みを止める工程と、前記工程の後、窒化膜で残りを埋め込む工程と、前記ウエハ表面の窒化膜を選択的に除去し、引き続きポリシリコン膜またはシリコン酸化膜を選択的に除去する工程とを有する半導体装置の形成方法。
- 前記埋め込み酸化層に達するトレンチは、半導体素子形成領域を囲むように形成される請求項6記載の半導体装置の形成方法。
- 前記半導体素子形成領域にはトランジスタ素子が形成される請求項7記載の半導体装置の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012220919A JP2014075402A (ja) | 2012-10-03 | 2012-10-03 | 半導体装置及び半導体装置の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012220919A JP2014075402A (ja) | 2012-10-03 | 2012-10-03 | 半導体装置及び半導体装置の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014075402A true JP2014075402A (ja) | 2014-04-24 |
Family
ID=50749368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012220919A Pending JP2014075402A (ja) | 2012-10-03 | 2012-10-03 | 半導体装置及び半導体装置の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014075402A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9536997B1 (en) | 2015-09-10 | 2017-01-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2012
- 2012-10-03 JP JP2012220919A patent/JP2014075402A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9536997B1 (en) | 2015-09-10 | 2017-01-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5669251B2 (ja) | 半導体装置の製造方法 | |
US20150340288A1 (en) | Finfet with dielectric isolation by silicon-on-nothing and method of fabrication | |
JP2016502756A (ja) | 半導体構造および半導体構造を形成する方法 | |
JP2008041901A (ja) | 半導体装置及びその製造方法 | |
JP5779739B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JPWO2015125205A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5568856B2 (ja) | 半導体装置の製造方法 | |
JP5838530B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
WO2015132913A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2011216651A (ja) | 半導体装置の製造方法 | |
CN105914178B (zh) | 浅沟槽隔离结构的制作方法 | |
US20110121391A1 (en) | Method for manufacturing a suspended membrane and dual-gate mos transistor | |
JP2014075402A (ja) | 半導体装置及び半導体装置の形成方法 | |
JP5397402B2 (ja) | 半導体素子の製造方法 | |
JP6097269B2 (ja) | 半導体装置およびその製造方法 | |
JP2014135353A (ja) | 半導体装置の製造方法 | |
JP6382288B2 (ja) | 半導体装置およびその製造方法 | |
CN106128994B (zh) | 沟槽刻蚀工艺方法 | |
US11316026B2 (en) | Recessed channel structure in FDSOI | |
JP2011159917A (ja) | 半導体基板の製造方法 | |
TWI416660B (zh) | 半導體元件及其製造方法 | |
KR101780124B1 (ko) | 더미 게이트 구조체를 갖는 반도체 디바이스 | |
JP6154051B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6033938B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5989197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 |