JP2014072972A - インバータ装置 - Google Patents

Abstract

【課題】交流モータの低回転領域において出力電圧を維持し、交流モータを駆動することができるインバータ装置を提供すること。
【解決手段】本発明の一態様によるインバータ装置（１００）は、ブートストラップ方式のハイサイド回路（１２１Ｈ，１２２Ｈ，１２３Ｈ）とローサイド回路（１２１Ｌ，１２２Ｌ，１２３Ｌ）とを多相交流電力の相ごとに備え、前記ハイサイド回路と前記ローサイド回路とがスイッチング動作を行うことにより前記多相交流電力を発生させて負荷を駆動するインバータ装置であって、前記多相交流電力の各相に対して備えられたハイサイド回路が前記負荷を駆動する期間において、前記多相交流電力の各相の相電流が極大となるタイミング以後に、前記ハイサイド回路を一定期間にわたってオフ状態に制御する制御部（１１０）を備える。
【選択図】図１

Description

本発明は、インバータ装置に関する。

従来、３相交流モータを駆動するためのインバータ装置として、ブートストラップ(bootstrap)方式のインバータ装置が知られている（特許文献１）。
この種のインバータ装置について、後述する図１を援用して説明する。図１に例示するインバータ装置１００は、ブートストラップ用コンデンサＣを有するハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈと、ローサイド回路１２１Ｌ，１２２Ｌ，１２３Ｌとを備える。このうち、ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈは、高電圧電源ＶＢの電圧（例えば６９Ｖ）を出力電圧Ｖｕ，Ｖｖ，Ｖｗとして出力するための駆動用トランジスタＱＨと、低電圧電源ＶＤの電圧（例えば１５Ｖ）で上記駆動用トランジスタＱＨを駆動するための駆動回路ＤＲＨとを備える。

このインバータ装置１００によれば、ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈとローサイド回路１２１Ｌ，１２２Ｌ，１２３Ｌとがスイッチング動作することにより３相交流の出力電圧Ｖｕ，Ｖｖ，Ｖｗを発生させて３相交流モータＭに供給する。このスイッチング動作において駆動用トランジスタＱＨをオン状態にする場合、駆動回路ＤＲＨは、低電圧電源ＶＤの電圧に相当する信号レベルであって駆動用トランジスタＱＨのゲート閾値電圧ＶＴＨ以上の信号レベルを駆動用トランジスタＱＨのゲートに出力する。これにより、駆動用トランジスタＱＨがオン状態になり、そのソース電圧である出力電圧Ｖｕ，Ｖｖ，Ｖｗが上昇する。

出力電圧Ｖｕ，Ｖｖ，Ｖｗが上昇する際、ブートストラップ用コンデンサＣにより駆動回路ＤＲＨの電源ノード端子の電圧が出力電圧Ｖｕ，Ｖｖ，Ｖｗの上昇分だけ昇圧され、この駆動回路ＤＲＨが出力する信号レベルも出力電圧Ｖｕ，Ｖｖ，Ｖｗの上昇分だけ上昇する。このため、出力電圧Ｖｕ，Ｖｖ，Ｖｗが上昇する過程で駆動用トランジスタＱＨのゲート・ソース間電圧がゲート閾値電圧ＶＴＨ以上に維持され、駆動用トランジスタＱＨがオン状態に維持される。この結果、出力電圧Ｖｕ，Ｖｖ，Ｖｗが、高電圧電源ＶＢの電圧に到達する。従って、負荷である３相交流モータＭには、ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈから高電圧の正極性の３相交流電力が供給される。

なお、仮にブートストラップ用コンデンサＣがないとすれば、駆動回路ＤＲＨが出力する信号レベルは低電圧電源ＶＤの電圧に相当する信号レベルに留まる。この場合、駆動用トランジスタＱＨのソース電圧である出力電圧Ｖｕ，Ｖｖ，Ｖｗは、駆動回路ＤＲＨが出力する信号レベルである低電圧電源ＶＤ（例えば１５Ｖ）の電圧からゲート閾値電圧ＶＴＨを減算した電圧となり、高電圧電源ＶＢの電圧に到達しない。従ってこの場合、３相交流モータＭに高電圧の３相交流電力を供給することはできない。

特開２０１０−１５８１１７号公報

上述の従来技術によるブートストラップ方式のインバータ回路によれば、３相交流モータの回転数が低い場合、ハイサイド回路の駆動用トランジスタＱＨをオン状態に維持することが困難になり、出力電圧Ｖｕ，Ｖｖ，Ｖｗを維持することが困難になるという問題がある。

この問題について、図９を参照して説明する。
図９は、従来技術によるインバータ装置の問題を説明するための図であり、Ｕ相、Ｖ相、Ｗ相の各相のハイサイド回路およびローサイド回路の各駆動用トランジスタのゲートに印加される信号の電圧波形を模式的に示す波形図である。図９において、ＶＧＳＨは、各相のハイサイド回路を構成する駆動用トランジスタＱＨのゲート・ソース間電圧を表し、ＶＧＳＬは、各相のローサイド回路を構成する駆動用トランジスタＱＬのゲート・ソース間電圧を表している。

ここでは説明の簡略化のため、Ｕ相のゲート・ソース間電圧ＶＧＳＨ，ＶＨＳＬの波形に着目して説明する。図９の例では、前述のスイッチング動作により、時刻ｔ１０以前に、ハイサイド回路の駆動用トランジスタＱＨがオフ状態に制御され、ローサイド回路の駆動用トランジスタＱＬがオン状態に制御されている。これによりブートストラップ用コンデンサＣが低電圧電源ＶＤの電圧で充電された状態となっている。

時刻ｔ１０で、駆動回路ＤＲＨがハイレベルの信号を駆動用トランジスタＱＨのゲートに供給すると、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨは、駆動回路ＤＲＨから供給される信号のハイレベル、即ち駆動回路ＤＲＨに供給される低電圧電源ＶＤの電圧まで上昇し、駆動用トランジスタＱＨがオン状態になる。この後、前述したように、出力電圧Ｖｕ，Ｖｖ，Ｖｗの上昇に伴って、ブートストラップ用コンデンサＣにより駆動回路ＤＲＨの電源ノード端子の電圧が昇圧され、駆動用トランジスタＱＨのゲート・ソース間電圧がゲート閾値電圧ＶＴＨ以上に維持される。この出力電圧Ｖｕ，Ｖｖ，Ｖｗの上昇の初期段階では、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨは、ブートストラップ用コンデンサＣの充電電圧である低電圧電源ＶＤの電圧に概ね等しくなる。

しかしながら、出力電圧Ｖｕ，Ｖｖ，Ｖｗが上昇して駆動回路ＤＲＨの電源ノード端子の電圧が昇圧されると、ダイオードＤが逆バイアス状態になり、駆動回路ＤＲＨは低電圧電源ＶＤから電気的に切り離される。このため、ブートストラップ用コンデンサＣのリーク電流または放電電流（以下、「放電電流」と総称する。）が顕在化し、時間の経過に伴ってブートストラップ用コンデンサＣの端子間電圧が低電圧電源ＶＤの電圧から徐々に低下する。この結果、駆動回路ＤＲＨの電源ノード端子の電圧が低下し、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨが低下する。そして、時刻ｔ２０で、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨがゲート閾値電圧ＶＴＨを下回ると、駆動用トランジスタＱＨがオフ状態になる。従って、時刻ｔ２０以降、出力電圧Ｖｕ，Ｖｖ，Ｖｗを維持することができなくなる。

このような現象は、３相交流モータＭの回転数が低い程、顕著になる。すなわち、３相交流モータＭの回転数が低い場合、図９に示す各相の電圧波形の周期が長くなり、駆動用トランジスタＱＨがオン状態を維持すべき時刻ｔ１０から時刻ｔ３０までの期間が長くなる。通常、ブートストラップ用コンデンサＣの放電電流は略一定であるから、ゲート・ソース間電圧ＶＧＳＨが低電圧電源ＶＤの電圧からゲート閾値電圧ＶＨに低下するのに要する時間（ｔ２０−ｔ１０）も略一定である。従って、３相交流モータＭの回転数が低い程、駆動用トランジスタＱＨがオフ状態となる時間（ｔ３０−ｔ２０）が長くなり、３相交流モータＭを駆動することが困難になる。

本発明は、上記事情に鑑みてなされたものであり、交流モータの低回転領域において出力電圧を維持することができるインバータ装置を提供することを目的とする。

本発明の一態様に係るインバータ装置は、ブートストラップ方式のハイサイド回路とローサイド回路とを多相交流電力の相ごとに備え、前記ハイサイド回路と前記ローサイド回路とがスイッチング動作を行うことにより前記多相交流電力を発生させて負荷を駆動するインバータ装置であって、前記多相交流電力の各相に対して備えられたハイサイド回路が前記負荷を駆動する期間において、前記多相交流電力の各相の相電流が極大となるタイミング以後に、前記ハイサイド回路を一定期間にわたってオフ状態に制御する制御部を備えたことを特徴とするインバータ装置の構成を有する。

前記インバータ装置において、例えば、前記制御部は、前記交流電力の第１相に続く第２相に対して備えられたローサイド回路がオン状態からオフ状態に移行するタイミングに同期して、前記多相交流電力の第１相に対して備えられたハイサイド回路を一定期間にわたってオフ状態に制御する。
前記インバータ装置において、例えば、前記制御部は、前記多相交流電力の各相に対して備えられたハイサイド回路およびローサイド回路の制御状態を切り替える際のデッドタイム期間において、前記多相交流電力の第１相に対して備えられたハイサイド回路を一定期間にわたってオフ状態に制御する。
前記インバータ装置において、例えば、前記制御部は、前記交流電力の第１相の相電流が減少する期間において、前記多相交流電力の第１相に対して備えられたハイサイド回路を一定期間にわたってオフ状態に制御する。

前記インバータ装置において、例えば、前記多相交流電力の各相の相電流を検出する電流検出部を更に備え、前記制御部は、前記電流検出部により検出された各相の相電流の変化量を取得し、該変化量に基づいて前記多相交流電力の各相の相電流が極大となるタイミングを取得する。
前記インバータ装置において、例えば、前記多相交流電力の各相に対して備えられたハイサイド回路を構成するブートストラップ用コンデンサの端子間電圧を検出する電圧検出部を更に備え、前記制御部は、更に、前記電圧検出部により検出された前記ブートストラップ用コンデンサの端子間電圧が、前記多相交流電力の各相に対して備えられたハイサイド回路をオン状態に保つために必要とされる電圧の下限値を下回った場合、前記ハイサイド回路を一定期間にわたってオフ状態に制御する。

本発明の一態様によれば、多相交流電力の低い周波数領域においてハイサイド回路の駆動用トランジスタをオン状態に維持することができる。従って交流モータの低回転領域において出力電圧を維持し、交流モータを駆動することが可能になる。

本発明の第１実施形態によるインバータ装置の構成の一例を概略的に示す回路図である。 本発明の第１実施形態によるインバータ装置の動作を概略的に説明するための波形図である。 本発明の第１実施形態によるインバータ装置の動作（昇圧動作）を説明するための説明図である。 本発明の第１実施形態によるインバータ装置の動作（昇圧動作）を説明するための波形図である。 本発明の第１実施形態によるインバータ装置の動作（再充電動作）を説明するための説明図である。 本発明の第１実施形態によるインバータ装置の動作（再充電動作）を説明するための波形図である。 本発明の第３実施形態によるインバータ装置の構成の一例を概略的に示す回路図である。 本発明の第４実施形態によるインバータ装置の構成の一例を概略的に示す回路図である。 従来技術によるインバータ装置の問題を説明するための図であり、各相のハイサイド回路およびローサイド回路の各駆動用トランジスタを駆動する信号の電圧波形を模式的に示す波形図である。

以下、図面を参照しながら本発明の実施形態を説明する。
（第１実施形態）
図１は、本発明の第１実施形態によるインバータ装置１００の構成の一例を概略的に示す回路図である。インバータ装置１００は、ブートストラップ方式のハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈと、ローサイド回路１２１Ｌ，１２２Ｌ，１２３Ｌとを３相交流電力（多相交流電力）の相ごとに備え、これらハイサイド回路とローサイド回路とがスイッチング動作を行うことにより上記３相交流電力を発生させて３相交流モータＭ（負荷）を駆動するものである。

[構成の説明]
インバータ装置１００の構成を詳細に説明する。
インバータ装置１００は、制御部１１０と、ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈと、ローサイド回路１２１Ｌ，１２２Ｌ，１２３Ｌとを備える。
本実施形態では、ハイサイド回路１２１Ｈとローサイド回路１２１Ｌは、３相交流モータＭに供給される３相交流電力のＵ相に対して備えられ、これらハイサイド回路１２１Ｈとローサイド回路１２１Ｌとがスイッチング動作を行うことによりＵ相の出力電圧Ｖｕを発生させる。同様に、ハイサイド回路１２２Ｈとローサイド回路１２２Ｌは、Ｖ相の出力電圧Ｖｖを発生させ、ハイサイド回路１２３Ｈとローサイド回路１２３Ｌは、Ｗ相の出力電圧Ｖｗを発生させる。

制御部１１０は、ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈおよびローサイド回路１２１Ｌ，１２２Ｌ，１２３Ｌの上述のスイッチング動作を制御するものである。本実施形態の特徴として、制御部１１０は、上記３相交流電力のＵ相、Ｖ相、Ｗ相の各相に対して備えられたハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈが３相交流モータＭを駆動する期間において、各相の相電流が極大となるタイミング以後に、上記ハイサイド回路を一定期間にわたってオフ状態に制御する。これにより、ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈが３相交流モータを駆動する期間において、これらハイサイド回路を構成する後述のブートストラップ用コンデンサＣが再充電される。その詳細は後述する。

ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈのそれぞれは、ダイオードＤと、ブートストラップ用コンデンサＣと、駆動回路ＤＲＨ、ボディダイオードＤＢＨを有する駆動用トランジスタＱＨとを備える。ダイオードＤのアノードは低電圧電源ＶＤ（１５Ｖ）の正電極に接続される。ダイオードＤのカソードには、ブートストラップ用コンデンサＣの一方の第１電極と共に駆動回路ＤＲＨの電源ノード端子が接続される。

駆動回路ＤＲＨの入力部には、制御部１１０からＵ相スイッチング制御信号が供給され、駆動回路ＤＲＨの出力部には、電界効果型トランジスタである駆動用トランジスタＱＨのゲートが接続される。駆動用トランジスタＱＨのドレインには、高電圧電源ＶＢ（６９Ｖ）の正電極が接続され、そのソースには、ブートストラップ用コンデンサＣの他方の第２電極と共に駆動回路ＤＲＨのグランドノード端子が接続される。

Ｕ相のハイサイド回路１２１Ｈを構成する駆動用トランジスタＱＨのソースは、このハイサイド回路１２１Ｈの出力部をなし、そのソース電圧はＵ相の正極性の出力電圧Ｖｕとして３相交流モータＭのＵ相の巻線Ｌｕ（インダクタ）に供給される。同様に、Ｖ相のハイサイド回路１２２Ｈを構成する駆動用トランジスタＱＨのソース電圧は、Ｖ相の出力電圧Ｖｖとして３相交流モータＭのＶ相の巻線Ｌｖ（インダクタ）に供給され、Ｗ相のハイサイド回路１２３Ｈを構成する駆動用トランジスタＱＨのソース電圧は、Ｗ相の出力電圧Ｖｗとして３相交流モータＭのＷ相の巻線Ｌｗ（インダクタ）に供給される。

一方、ローサイド回路１２１Ｌ，１２２Ｌ，１２３Ｌのそれぞれは、駆動回路ＤＲＬと、ボディダイオードＤＢＬを有する駆動用トランジスタＱＬとを備える。ここで、駆動回路ＤＲＬの電源ノード端子には低電圧電源ＶＤの正電極が接続される。また、駆動回路ＤＲＬの入力部には、制御部１１０からＵ相スイッチング制御信号が供給され、駆動回路ＤＲＬの出力部には、電界効果型トランジスタである駆動用トランジスタＱＬのゲートが接続される。駆動用トランジスタＱＬのソースには、駆動回路ＤＲＬのグランドノード端子と共に高電圧電源ＶＢおよび低電圧電源ＶＤの各負電極が接続される。

Ｕ相のローサイド回路１２１Ｌを構成する駆動用トランジスタＱＬのドレインは、このローサイド回路１２１Ｌの出力部をなし、そのドレイン電圧は、Ｕ相の負極性の出力電圧Ｖｕとして３相交流モータＭのＵ相の巻線Ｌｕに供給される。同様に、Ｖ相のローサイド回路１２２Ｌを構成する駆動用トランジスタＱＬのドレイン電圧は、Ｖ相の負極性の出力電圧Ｖｖとして３相交流モータＭのＶ相の巻線Ｌｗに供給され、Ｗ相のローサイド回路１２３Ｌを構成する駆動用トランジスタＱＬのドレイン電圧は、Ｗ相の負極性の出力電圧Ｖｗとして３相交流モータＭのＷ相の巻線Ｌｗに供給される。

なお、本実施形態では、低電圧電源ＶＤの電圧を１５Ｖとし、高電圧電源ＶＢの電圧を６９Ｖとするが、これら各電源の電圧はこの例に限定されない。また、駆動回路ＤＲＨの「グランドノード端子」なる用語の「グランド」は、駆動回路ＤＲＨの電源ノード端子の電位に対する低電位を意味し、必ずしも０Ｖの電位を与える接地を意味しない。

[動作の説明]
次に、本実施形態によるインバータ装置１００の動作を説明する。
図２を参照して、インバータ装置１００の動作を概略的に説明する。
図２は、インバータ装置１００の動作を概略的に説明するための波形図であり、各相のハイサイド回路およびローサイド回路が備える駆動用トランジスタのゲート・ソース間電圧ＶＧＳＨ，ＶＧＳＬと、Ｕ相の相電流Ｉｕと、ブートストラップ用コンデンサＣの端子間電圧ＶＢＣの各波形を示す。

なお、図２において、各相のローサイド回路の駆動用トランジスタのゲート・ソース間電圧ＶＧＳＬの波形は、パルス幅変調された波形となっている。このパルス幅変調により相電流の大きさを調整し、これにより３相交流モータＭの所望の回転トルクを得ている。

図２に示すように、インバータ装置１００のハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈと、ローサイド回路１２１Ｌ，１２２Ｌ，１２３Ｌのスイッチング動作は、６０度の位相角に相当する期間を１つのステージとして、ステージＳＴ１〜ＳＴ６の各波形で示される６つの動作から組み立てられている。

図２において、時刻ｔ１から時刻ｔ２のステージＳＴ１では、Ｕ相のハイサイド回路１２１ＨとＶ相のローサイド回路１２２ＬとＷ相のハイサイド回路１２３Ｈがオン状態であり、その他のハイサイド回路およびローサイド回路はオフ状態である。時刻ｔ２から時刻ｔ３のステージＳＴ２では、Ｕ相のハイサイド回路１２１ＨとＶ相のローサイド回路１２２ＬとＷ相のローサイド回路１２３Ｌがオン状態であり、その他のハイサイド回路およびローサイド回路はオフ状態である。

時刻ｔ３から時刻ｔ４のステージＳＴ３では、Ｖ相のハイサイド回路１２２ＨとＷ相のローサイド回路１２３ＬとＵ相のハイサイド回路１２１Ｈがオン状態であり、その他のハイサイド回路およびローサイド回路はオフ状態である。時刻ｔ４から時刻ｔ５のステージＳＴ４では、Ｖ相のハイサイド回路１２２ＨとＷ相のローサイド回路１２３ＬとＵ相のローサイド回路１２１Ｌがオン状態であり、その他のハイサイド回路およびローサイド回路はオフ状態である。

時刻ｔ５から時刻ｔ６のステージＳＴ５では、Ｗ相のハイサイド回路１２３ＨとＵ相のローサイド回路１２１ＬとＶ相のハイサイド回路１２２Ｈがオン状態であり、その他のハイサイド回路およびローサイド回路はオフ状態である。時刻ｔ６から時刻ｔ７のステージＳＴ６では、Ｗ相のハイサイド回路１２３ＨとＵ相のローサイド回路１２１ＬとＶ相のローサイド回路１２２Ｌがオン状態であり、その他のハイサイド回路およびローサイド回路はオフ状態である。

インバータ装置１００は、上述のステージＳＴ１〜ＳＴ６の各動作を繰り返すことにより３相交流電力を発生させて３相交流モータＭに供給する。この３相交流電力により、３相交流モータＭの各相の巻線Ｌｕ，Ｌｖ，Ｌｗに流れる電流の方向が各ステージごとに切り替えられて巻線Ｌｕ，Ｌｖ，Ｌｗに回転磁界を発生させ、この回転磁界により３相交流モータＭが回転する。

本実施形態では、ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈがオン状態となって３相交流モータＭを駆動する期間において、Ｕ相、Ｖ相、Ｗ相の各相の相電流が極大となるタイミング以後に、上記ハイサイド回路を一定期間にわたってオフ状態に制御する。図２の例では、Ｕ相に対して備えられたハイサイド回路１２１Ｈが３相交流モータＭを駆動するステージＳＴ１〜ＳＴ３の期間において、Ｕ相の相電流Ｉｕが極大となる時刻ｔ２１から時刻ｔ３にかけて、ハイサイド回路１２１Ｈをオフ状態に制御する。これにより、各ハイサイド回路を構成するブートストラップ用コンデンサＣを再充電するが、その詳細は後述する。

なお、本実施形態では、時刻ｔ２１および時刻ｔ３は、前述の図９に示す時刻ｔ２０よりも前の時刻に設定されている。即ち、時刻ｔ２１および時刻ｔ３は、ブートストラップ用コンデンサＣの放電電流により駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨがゲート閾値電圧ＶＴＨを下回る時刻の前の時刻である。従って、時刻ｔ２１および時刻ｔ３では、ブートストラップ用コンデンサＣの放電電流によって駆動用トランジスタＱＨはオフ状態になっていない。

次に、図３および図４を参照して、ブートストラップ方式のハイサイド回路１２１Ｈの基本的動作について、ブートストラップ用コンデンサＣの充電動作と、ブートストラップ用コンデンサＣによる昇圧動作を説明する。ここで、図３は、インバータ装置１００の動作を説明するための説明図であり、Ｕ相のハイサイド回路１２１Ｈが備えるブートストラップ用コンデンサＣの充電動作と昇圧動作を説明するための回路図である。また、図４は、インバータ装置１００の上記動作を説明するための波形図である。

図４の時刻ｔ０以前では、図３（ａ）に示すように、ハイサイド回路１２１Ｈおよびローサイド回路１２１Ｌは共にオフ状態であり、出力電圧Ｖｕは０Ｖである。この場合、ハイサイド回路１２１Ｈを構成する駆動回路ＤＲＨは、ローレベルの信号を出力し、これにより駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨは０Ｖとされ、この駆動用トランジスタＱＨはオフ状態になる。一方、ローサイド回路１２１Ｌの駆動回路ＤＲＬもローレベルの信号を出力し、これにより駆動用トランジスタＱＬがオフ状態になる。

続いて、図４の時刻ｔ０では、図３（ｂ）に示すように、ローサイド回路１２１Ｌがオン状態になる。即ち、ローサイド回路１２１Ｌの駆動回路ＤＲＬはハイレベルの信号を出力し、これにより駆動用トランジスタＱＬがオン状態になり、そのドレイン・ソース間電圧ＶＤＳＬが０Ｖになる。この結果、出力電圧Ｖｕとして０Ｖが出力される。ここで、ローサイド回路１２１Ｌの駆動用トランジスタＱＨのドレイン・ソース間電圧ＶＤＳＬが０Ｖになることは、ハイサイド回路１２１Ｈの駆動用トランジスタＱＨのソース電圧が０Ｖになることを意味する。このため、時刻ｔ０で、ハイサイド回路１２１Ｈのブートストラップ用コンデンサＣにダイオードＤを介して低電圧電源ＶＤの電圧（１５Ｖ）が印加され、このブートストラップ用コンデンサＣが充電される。この充電に伴ってブートストラップ用コンデンサＣの端子間電圧ＶＢＣが上昇する。

続いて、図４の時刻ｔ１では、図３（ｃ）に示すように、ローサイド回路１２１Ｌがオフ状態になり、ハイサイド回路１２１Ｈがオフ状態になる。即ち、時刻ｔ１の直前に、ローサイド回路１２１Ｌの駆動回路ＤＲＬがローレベルの信号を出力し、これにより駆動用トランジスタＱＬがオフ状態になる。また、ハイサイド回路１２１Ｈの駆動回路ＤＲＨは、時刻ｔ１で駆動用トランジスタＱＨのゲート閾値電圧ＶＴＨ以上のハイレベル（１５Ｖ）の信号を出力し、これにより駆動用トランジスタＱＨがオン状態になる。この結果、Ｕ相の出力電圧Ｖｕが上昇する。

Ｕ相の出力電圧Ｖｕが上昇すると、その上昇分だけ、ブートストラップ用コンデンサＣを介して駆動回路ＤＲＨの電源ノード端子の電圧が上昇し、この駆動回路ＤＲＨが出力する信号レベルが上昇する。これにより駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨが出力電圧Ｖｕの上昇分だけ昇圧される。

仮にブートストラップ用コンデンサＣに放電電流が存在しないとすれば、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨが昇圧されることにより、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨがゲート閾値電圧ＶＴＨ以上の低電圧電源ＶＤの電圧（１５Ｖ）に維持され、この駆動用トランジスタＱＨがオン状態に維持される。実際には、ブートストラップ用コンデンサＣの放電電流の存在により、このブートストラップ用コンデンサＣの端子間電圧ＶＢＣは、時刻ｔ１以降、定電圧電源ＶＤの電圧（１５Ｖ）から徐々に低下する。

次に、図５および図６を参照して、ブートストラップ用コンデンサＣの再充電について説明する。ここで、図５は、インバータ装置１００の動作を説明するための説明図であり、Ｕ相のハイサイド回路１２１Ｈが備えるブートストラップ用コンデンサＣの再充電動作を説明するための回路図である。また、図６は、インバータ装置１００の上記再充電動作を説明するための波形図である。なお、図６の時刻ｔ１，ｔ２，ｔ２１，ｔ３，ｔ４は、図２の時刻ｔ１，ｔ２，ｔ２１，ｔ３，ｔ４に対応し、図６の時刻ｔ１は、図４の時刻ｔ１に対応している。

前述したように、図６の時刻ｔ１に対応する図４の時刻ｔ１では、駆動用トランジスタＱＨがオン状態になり、Ｕ相の出力電圧Ｖｕが上昇する。この後、ブートストラップ用コンデンサＣの放電電流により、図６の時刻ｔ１以降に示すように、ブートストラップ用コンデンサＣの端子間電圧ＶＢＣが、ブートストラップ用コンデンサＣの放電電流により時間の経過に伴って低電圧電源ＶＤの電圧（１５Ｖ）から徐々に低下する。

続いて、時刻ｔ２１から時刻ｔ３の期間において、図５（ａ）に示すように、ハイサイド回路１２１Ｈが一時的にオフ状態になる。即ち、制御部１１０の制御の下、ハイサイド回路１２１Ｈの駆動回路ＤＲＨがローレベルの信号を駆動用トランジスタＱＨのゲートに出力する。ここで、駆動回路ＤＲＨが出力するローレベルは、駆動回路ＤＲＨのグランドノード端子の電圧により供給され、この駆動回路ＤＲＨのグランドノード端子の電圧は、駆動用トランジスタＱＨのソース電圧に等しい。従って、駆動用トランジスタＱＨのソース電圧とゲート電圧が等しくなり、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨが０Ｖになる。この結果、時刻ｔ２１から時刻ｔ３の期間において、駆動用トランジスタＱＨがオフ状態になる。

時刻ｔ２１で駆動用トランジスタＱＨがオフ状態になると、ハイサイド回路１２１Ｈの駆動用トランジスタＱＨを介して３相交流モータＭの巻線Ｌｕに供給される相電流Ｉｕが消失するが、この相電流Ｉｕの消失により巻線Ｌｕに誘導される電圧により、低電圧電源ＶＤからダイオードＤおよびブートストラップ用コンデンサＣを介して巻線Ｌｕに流れ込む電流ＩＢ’が発生する。この電流ＩＢ’によりブートストラップ用コンデンサＣが再充電され、ブートストラップ用コンデンサＣの端子間電圧ＶＢＣが低電圧電源ＶＤの電圧（１５Ｖ）にまで回復される。これにより、ブートストラップ用コンデンサＣの放電電流による端子間電圧ＶＢＣの低下分が補われる。

また、時刻ｔ２１で駆動用トランジスタＱＨがオフ状態になると、このときに巻線Ｌｕに誘導される電圧により、上述の電流ＩＢ’に加え、ローサイド回路１２１Ｌの駆動用トランジスタＱＬのボディダイオードＢＤＬを介して高電圧電源ＶＢの負電極から巻線Ｌｕに流れ込む電流ＩＤＢＬが発生する。これにより、時刻ｔ２１から時刻ｔ３において駆動用トランジスタＱＨがオフ状態になっても、見かけ上、巻線Ｌｕの相電流Ｉｕが維持される。従って、時刻ｔ１から時刻ｔ４の期間において３相交流モータＭが継続的に駆動される。

本実施形態では、制御部１１０は、３相交流電力のＵ相（第１相）に続くＶ相（第２相）に対して備えられたローサイド回路１２２Ｌがオン状態からオフ状態に移行するタイミング、即ちステージが切り替わるタイミングに同期して、上記３相交流電力のＵ相（第１相）に対して備えられたハイサイド回路１２１Ｈを時刻ｔ２１から時刻ｔ３の一定期間にわたってオフ状態に制御する。本実施形態では、時刻ｔ２１から時刻ｔ３の期間として、上記３相交流電力の各相に対して備えられたハイサイド回路およびローサイド回路の制御状態を切り替える際の相間の貫通電流を防止するために設定されたデッドタイム期間が利用される。制御部１１０は、上述のデッドタイム期間において、上記３相交流電力のＵ相（第１相）に対して備えられたハイサイド回路１２１Ｈを一定期間にわたってオフ状態に制御する。

上述のデッドタイム期間は、６０度の位相角ごとに前述のステージＳＴ１からステップＳＴ６を切り替えるための既定の信号の基づいて設定される期間である。従って、上述の時刻ｔ２１から時刻ｔ３の期間でハイサイド回路１２１Ｈをオフ状態に制御するための信号を別途生成する必要はない。このデッドタイム期間では、全相のハイサイド回路およびローサイド回路がオフ状態となる。

通常、相電流は、ステージが切り替わるときに極大値を示す。従って、ステージが切り替わる際のデッドタイムの期間においてハイサイド回路をオフ状態とすれば、このハイサイド回路のブートストラップ用コンデンサＣを再充電するときの電流ＩＢ’が大きくなるため、短時間でブートストラップ用コンデンサＣを再充電することができる。ただし、上述の例に限定されず、ブートストラップ用コンデンサＣを再充電するためにハイサイド回路を一時的にオフ状態とする期間は任意に設定できる。

続いて、時刻ｔ３において、制御部１１０の制御の下、ハイサイド回路１２１Ｈがオン状態に復帰すると、出力電圧Ｖｕが再び上昇し、この上昇分だけ駆動回路ＤＲＨの電源モード端子の電位が昇圧され、この駆動回路ＤＲＨが出力する信号レベルも昇圧される。この結果、ハイサイド回路１２１Ｈの駆動用トランジスタＱＨを介して供給される出力電圧Ｖｕが低電圧電源ＶＤの電圧（１５Ｖ）に回復する。

この後、ブートストラップ用コンデンサＣの放電電流により、前述と同様に、ブートストラップ用コンデンサＣの端子間電圧ＶＢＣが徐々に低下するが、上述の再充電により、時刻ｔ３からデッドタイム期間の直前の時刻ｔ３１までの期間において、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨはゲート閾値電圧ＶＴＨ以上に維持される。このため、時刻ｔ３から時刻ｔ３１の期間において駆動用トランジスタＱＨがオン状態に維持され、この駆動用トランジスタＱＨを介して、高電圧電源ＶＢの正電極の電圧（６９Ｖ）が出力電圧Ｖｕとして３相交流モータＭに出力される。

上述の動作の説明において、時刻ｔ２１および時刻ｔ３は、ブートストラップ用コンデンサＣの放電電流により駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨがゲート閾値電圧ＶＴＨを下回る時刻（図９の時刻ｔ２０）の前の時刻であるものとしているので、ブートストラップ用コンデンサＣの放電電流により駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨがゲート閾値電圧ＶＴＨを下回る前にブートストラップ用コンデンサＣが再充電される。これにより、ハイサイド回路が３相交流モータＭを駆動すべき全期間において、駆動用トランジスタＱＨをオン状態に維持することができる。

ここで、時刻ｔ２１および時刻ｔ３の設定手法として、例えば、ブートストラップ用コンデンサＣの容量と駆動回路ＤＲＨの消費電流からブートストラップ用コンデンサＣの放電電流を算出し、この放電電流に基づいて、３相交流モータＭの回転に応じてブートストラップ用コンデンサＣの端子間電圧が低下する前に再充電が実施されるように、ブートストラップ用コンデンサＣの容量値を調整する。これにより、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨがゲート閾値電圧ＶＴＨを下回る時刻の前に時刻ｔ２１および時刻ｔ３を設定することができる。

以上、本実施形態によれば、ハイサイド回路が３相交流モータＭを駆動する期間において、駆動用トランジスタＱＨのゲート・ソース間電圧ＶＧＳＨがゲート閾値電圧ＶＴＨを下回る前にブートストラップ用コンデンサＣを再充電することにより、駆動用トランジスタＱＨをオン状態に維持することができる。また、ブートストラップ用コンデンサＣの再充電の期間において、見かけ上、相電流（３相交流モータＭの励磁電流）を維持することもできる。従って、３相交流モータＭの回転が低回転になり、３相交流電力の周波数が低下しても、３相交流モータＭを駆動する期間においてハイサイド回路の駆動用トランジスタＱＨをオン状態に維持することができ、この３相交流モータＭをスムーズに加速・減速させることが可能になる。

また、本実施形態によれば、ローサイド回路１２１Ｌ，１２２Ｌ，１２３Ｌをオン状態とすることなく、ブートストラップ用コンデンサＣを再充電することができる。従って、３相交流モータＭの回転を維持しつつ、ハイサイド回路の出力電圧の低下を抑制することが可能になる。

更に、本実施形態によれば、相電流が極大となるデッドタイム期間においてハイサイド回路の駆動用トランジスタＱＨを一定期間にわたってオフ状態にするので、ブートストラップ用コンデンサＣの充電時間を短縮することができ、短時間で駆動用トランジスタＱＨをオン状態に復帰させることが可能になる。
更にまた、本実施形態によれば、ブートストラップ用コンデンサＣを再充電することによりゲート・ソース間電圧ＶＧＳＨの低下を抑制するので、ブートストラップ用コンデンサＣの容量を小さくすることができる。
更にまた、本実施形態によれば、図２の時刻ｔ２１〜ｔ３の区間ＴにおいてＵ相のローサイド回路をオンしないため、この区間Ｔにおいて、Ｕ相の電圧ＶＧＳＨと電圧ＶＧＳＬとの間のデッドタイムを確保する必要がない。Ｖ相、Ｗ相についても同様である。

（第２実施形態）
次に、本発明の第２実施形態を説明する。
上述の第１実施形態では、相電流が極大になるデッドタイム期間でハイサイド回路をオフ状態に制御してブートストラップ用コンデンサＣを再充電するものとしたが、本実施形態では、相電流が減少する期間において、ハイサイド回路を一時的にオフ状態に制御してブートストラップ用コンデンサＣを再充電する。

即ち、本実施形態では、前述の第１実施形態による図１の制御部１１０が、３相交流電力の第１相（例えばＵ相）の相電流（例えばＩｕ）が減少する期間において、この第１相に対して備えられたハイサイド回路（例えばハイサイド回路１２１Ｈ）を一定期間にわたってオフ状態にする。例えば、前述の図２のＵ相の相電流Ｉｕの波形において、相電流Ｉｕが極大となる時刻ｔ２１から次のデッドタイム期間の開始時点である時刻ｔ３１までの間の任意の一定期間において、ハイサイド回路１２１Ｈをオフ状態に制御する。その他については、上述の第２実施形態と同様である。

なお、ハイサイド回路をオフ状態にする期間の設定は、相電流の波形を設計段階で予め推定することにより行うことができる。即ち、設計段階で各相の相電流の波形を算出または実測し、その波形の減少区間を特定する。そして、ブートストラップ用コンデンサＣの充電に必要な相電流と時間を考慮して上で、その減少区間の任意の区間を、ハイサイド回路がオフ状態となる期間として設定する。ただし、この例に限定されず、どのような手法を用いて相電流の減少区間を把握してもよい。

本実施形態によれば、３相交流モータＭの駆動中にハイサイド回路がオフ状態になっても３相交流モータＭの回転が阻害されない。即ち、相電流が減少する期間では３相交流モータＭの回転子が慣性運動により回転するため、３相交流モータＭの回転数は略一定となる。このため、相電流が減少する期間でハイサイド回路が一時的にオフ状態になっても、３相交流モータＭの回転数は殆ど変化しない。従って、相電流が減少する期間でハイサイド回路を一定期間にわたってオフ状態に制御すれば、３相交流モータＭの回転に影響を与えることなく、ブートストラップ用コンデンサＣを再充電することが可能になる。

（第３実施形態）
次に、本発明の第３実施形態を説明する。
図７は、本実施形態によるインバータ装置３００の構成の一例を概略的に示す図である。インバータ装置３００は、前述の第１実施形態または第２実施形態によるインバータ装置の構成において、更に、各相の出力電圧Ｖｕ，Ｖｖ，Ｖｗに対応する相電流Ｉｕ，Ｉｖ，Ｉｗをそれぞれ検出する電流検出部ＩＳＥＮｕ，ＩＳＥＮｖ，ＩＳＥＮｗを備える。

また、本実施形態において、制御部３１０は、第１実施形態または第２実施形態の制御部１１０の機能に加え、電流検出部ＩＳＥＮｕ，ＩＳＥＮｖ，ＩＳＥＮｗの検出信号Ｓｉｓｅｎから各相の相電流Ｉｕ，Ｉｖ，Ｉｗの変化量を取得し、この変化量に基づいて各相の相電流Ｉｕ，Ｉｖ，Ｉｗが極大となるタイミングを取得する機能を有する。その他については、上述の第１実施形態または第２実施形態と同様である。

本実施形態によれば、３相交流モータＭの回転数の変化に応じて、相電流Ｉｕ，Ｉｖ，Ｉｗが極大となるタイミングを的確に把握することができる。従って、ブートストラップ用コンデンサＣの再充電を安定的に行うことが可能になる。

なお、第３実施形態では、上述の第１実施形態または第２実施形態の構成を前提としたが、必ずしも上述の実施形態の構成を前提とする必要はなく、デッドタイム期間とは無関係に、制御部３１０において、電流検出部ＩＳＥＮｕ，ＩＳＥＮｖ、ＩＳＥＮｗの検出結果にのみ基づいてブートストラップ用コンデンサＣの再充電のタイミングを決定してもよい。

（第４実施形態）
次に、本発明の第４実施形態を説明する。
図８は、本実施形態によるインバータ装置４００の構成例を概略的に示す図である。インバータ装置４００は、前述の第１実施形態から第３実施形態によるインバータ装置の構成において、更に、３相交流電力の各相に対して備えられたハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈを構成するブートストラップ用コンデンサＣの端子間電圧を検出する電圧検出部ＶＳＥＮｕ，ＶＳＥＮｖ、ＶＳＥＮｗを備える。

また、本実施形態において、制御部４１０は、前述の第１実施形態から第３実施形態における制御部の機能に加えて、更に、電圧検出部ＶＳＥＮｕ，ＶＳＥＮｖ、ＶＳＥＮｗの検出信号Ｓｖｓｅｎに基づいてハイサイド回路を一定期間にわたってオフ状態に制御する機能を有する。即ち、本実施形態では、制御部４１０は、ブートストラップ用コンデンサＣの端子間電圧が、３相交流電力の各相に対して備えられたハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈをオン状態に保つために必要とされるゲート・ソース間電圧の所定の下限値（ゲート閾値電圧ＶＴＨ以上の所定電圧）を下回った場合、ハイサイド回路１２１Ｈ，１２２Ｈ，１２３Ｈをそれぞれ一定期間にわたってオフ状態に制御する。その他については、上述の第１実施形態から第３実施形態と同様である。

本実施形態によれば、例えば、ブートストラップ用コンデンサＣの放電電流が増加し、ブートストラップ用コンデンサＣの端子間電圧の低下が顕著になった場合に、ブートストラップ用コンデンサＣの再充電を適宜実施することができる。従って、ブートストラップ用コンデンサＣの放電電流が増加しても、駆動用トランジスタＱＨを安定的にオン状態に維持することが可能になる。

なお、第４実施形態では、上述の第１実施形態から第３実施形態の構成を前提としたが、必ずしも上述の実施形態の構成を前提とする必要はなく、デッドタイム期間とは無関係に、電圧検出部ＶＳＥＮｕ，ＶＳＥＮｖ、ＶＳＥＮｗの検出結果にのみ基づいてブートストラップ用コンデンサＣの再充電のタイミングを決定してもよい。

以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変形が可能である。
例えば、上述の実施形態では、ハイサイド回路およびローサイド回路のスイッチング動作を制御する制御部１１０の制御の下にハイサイド回路を一定期間にわたってオフ状態に制御するものとしたが、ハイサイド回路が備える駆動用トランジスタＱＨを一定期間にわたってオフ状態に制御することができれば、どうような手段を用いて駆動用トランジスタＱＨをを制御してもよい。
また、上述の実施形態では、３相交流電力（多相交流電力）を発生させる場合を例として説明したが、任意の交流電力を発生させるインバータ装置に本発明を適用することができる。

１００，３００，４００…インバータ装置
１１０…制御部
１２１Ｈ，１２２Ｈ，１２３Ｈ…ハイサイド回路
１２１Ｌ，１２２Ｌ，１２３Ｌ…ローサイド回路
ＶＢ…高電圧電源
ＶＤ…低電圧電源
Ｄ…ダイオード
Ｃ…ブートストラップ用コンデンサ
ＤＲＨ，ＤＲＬ…駆動回路
ＱＨ，ＱＬ…駆動用トランジスタ
ＤＢＨ，ＤＢＬ…ボディダイオード
ＶＳＥＮｕ，ＶＳＥＮｖ，ＶＳＥＮｗ…電圧検出部
ＩＳＥＮｕ，ＩＳＥＮｖ，ＩＳＥＮｗ…電流検出部

Claims (6)

1. ブートストラップ方式のハイサイド回路とローサイド回路とを多相交流電力の相ごとに備え、前記ハイサイド回路と前記ローサイド回路とがスイッチング動作を行うことにより前記多相交流電力を発生させて負荷を駆動するインバータ装置であって、
   前記多相交流電力の各相に対して備えられたハイサイド回路が前記負荷を駆動する期間において、前記多相交流電力の各相の相電流が極大となるタイミング以後に、前記ハイサイド回路を一定期間にわたってオフ状態に制御する制御部を備えたことを特徴とするインバータ装置。
2. 前記制御部は、
   前記多相交流電力の第１相に続く第２相に対して備えられたローサイド回路がオン状態からオフ状態に移行するタイミングに同期して、前記多相交流電力の第１相に対して備えられたハイサイド回路を一定期間にわたってオフ状態に制御することを特徴とする請求項１に記載のインバータ装置。
3. 前記制御部は、
   前記交流電力の各相に対して備えられたハイサイド回路およびローサイド回路の制御状態を切り替える際のデッドタイム期間において、前記多相交流電力の第１相に対して備えられたハイサイド回路を一定期間にわたってオフ状態に制御することを特徴とする請求項２に記載のインバータ装置。
4. 前記制御部は、
   前記交流電力の第１相の相電流が減少する期間において、前記多相交流電力の第１相に対して備えられたハイサイド回路を一定期間にわたってオフ状態に制御することを特徴とする請求項１から３の何れか１項に記載のインバータ装置。
5. 前記多相交流電力の各相の相電流を検出する電流検出部を更に備え、
   前記制御部は、
   前記電流検出部により検出された各相の相電流の変化量を取得し、該変化量に基づいて前記多相交流電力の各相の相電流が極大となるタイミングを取得することを特徴とする請求項１から４の何れか１項に記載のインバータ装置。
6. 前記多相交流電力の各相に対して備えられたハイサイド回路を構成するブートストラップ用コンデンサの端子間電圧を検出する電圧検出部を更に備え、
   前記制御部は、更に、
   前記電圧検出部により検出された前記ブートストラップ用コンデンサの端子間電圧が、前記多相交流電力の各相に対して備えられたハイサイド回路をオン状態に保つために必要とされる電圧の下限値を下回った場合、前記ハイサイド回路を一定期間にわたってオフ状態に制御することを特徴とする請求項１から５の何れか１項に記載のインバータ装置。

Images