JP2014061354A5 - - Google Patents

Download PDF

Info

Publication number
JP2014061354A5
JP2014061354A5 JP2013187773A JP2013187773A JP2014061354A5 JP 2014061354 A5 JP2014061354 A5 JP 2014061354A5 JP 2013187773 A JP2013187773 A JP 2013187773A JP 2013187773 A JP2013187773 A JP 2013187773A JP 2014061354 A5 JP2014061354 A5 JP 2014061354A5
Authority
JP
Japan
Prior art keywords
random number
numerical data
value
predetermined
control microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013187773A
Other languages
Japanese (ja)
Other versions
JP5843826B2 (en
JP2014061354A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2013187773A priority Critical patent/JP5843826B2/en
Priority claimed from JP2013187773A external-priority patent/JP5843826B2/en
Publication of JP2014061354A publication Critical patent/JP2014061354A/en
Publication of JP2014061354A5 publication Critical patent/JP2014061354A5/ja
Application granted granted Critical
Publication of JP5843826B2 publication Critical patent/JP5843826B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、遊技が可能な遊技機に関する。 The present invention relates to a gaming machine such as a pachinko gaming machine, and more particularly to a gaming machine capable of playing a game.

上記目的を達成するため、本願の請求項に係る遊技機は、遊技が可能な遊技機(例えばパチンコ遊技機1やスロットマシン700など)であって、所定期間が経過した後、不揮発性メモリ(例えばROM506など)の記憶内容に基づき遊技機における遊技制御を実行する制御用CPU(例えばCPU505など)が内蔵された遊技制御用マイクロコンピュータ(例えば遊技制御用マイクロコンピュータ100や遊技制御用マイクロコンピュータ810など)と、前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路(例えば乱数回路509など)とを備え、前記乱数回路は、数値データを予め定められた手順により更新して出力する数値更新手段(例えば乱数生成回路553や乱数列変更回路555など)と、前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段(例えば乱数値レジスタ559A(R1D)や乱数値レジスタ559B(R2D)など)とを含み、前記遊技制御用マイクロコンピュータは、前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段(例えばCPU505がステップS231、S232の処理を実行する部分など)と、所定信号(例えば第1始動入賞信号SS1や第2始動入賞信号SS2に基づく乱数ラッチ信号LL1、LL2など)の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグ(例えば乱数ラッチフラグRDFM1、RDFM2など)と、前記所定期間において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段(例えばCPU505がステップS9〜ステップS14の処理を実行する部分など)と、前記所定期間を可変設定可能な所定期間設定手段(例えばセキュリティ時間設定KSESのビット番号[2−0]に基づきCPU505がステップS1〜ステップS4の処理を実行する部分や、セキュリティ時間設定KSESのビット番号[4−3]に基づきCPU505がステップS5〜ステップS8の処理を実行する部分など)とを含み、記数値更新手段による数値データの更新周期を規定するためのクロック信号と、前記制御用CPUの動作周期を規定するためのクロック信号とがあり、前記不揮発性メモリは、前記遊技制御用マイクロコンピュータに内蔵され、前記遊技制御用マイクロコンピュータは、前記制御用CPU以外による前記不揮発性メモリの外部読出を制限する読出制限回路(例えば内部リソースアクセス制御回路501Aなど)を含むTo achieve the above object, a game machine according to claim of the present application is a game capable gaming machine (e.g., a pachinko game machine 1 and the slot machine 700), after a predetermined period of time has elapsed, the non-volatile memory ( For example, a game control microcomputer (for example, the game control microcomputer 100, the game control microcomputer 810, etc.) having a built-in control CPU (for example, the CPU 505) for executing game control in the gaming machine based on the stored contents of the ROM 506, etc. ) And a random number circuit (for example, a random number circuit 509 or the like) that is built in or externally attached to the game control microcomputer and generates numerical data that becomes a random value, the random number circuit has predetermined numerical data. Numeric value updating means that updates and outputs according to the procedure (for example, random number generation circuit 553 or random number sequence variable) Circuit 555 and the like, and random number storage means (for example, a random value register 559A (R1D) and a random value register 559B (R2D)) that capture and store the numerical data output from the numerical value updating means as random numbers. The game control microcomputer is a control determination means for making a predetermined determination by the control CPU based on the random number value generated by the random number circuit (for example, a portion where the CPU 505 executes the processing of steps S231 and S232, etc. ) And a predetermined signal (for example, random number latch signals LL1, LL2, etc. based on the first start winning signal SS1 and the second starting winning signal SS2), the numerical data output from the numerical value updating means is stored in the random number value. It is turned on when stored in the means to limit the storage of new numerical data, while the previous A predetermined flag (e.g., a random number latch flag) that is turned off when the numerical data stored in the random value storage means is read by the control CPU at the read timing of the random value and allows new numerical data to be stored. RDFM1, and RDFM2 etc.), the security check means (e.g. CPU505 to perform security checks executes step S9~ step S14 to check whether the storage contents of the nonvolatile memory is changed in the previous SL predetermined period a portion or the like), the predetermined period between a variable settable predetermined period setting means (e.g. CPU505 based on the bit number of the security time setting KSES [2-0] is or portions for performing the processing of step S1~ step S4, CP based on bit number [4-3] of security time setting KSES U505 includes a portion, etc.) and for executing the processing of step S5~ step S8, and clock signals for defining the update period of the numerical data by the previous SL numerical updating means, the operation cycle of the control CPU specified There a clock signal for the said non-volatile memory, the built in game control microcomputer, the game control microcomputer, limits the external read of said non-volatile memory other than by the control CPU Read restriction circuit (for example, internal resource access control circuit 501A) .

このような構成によれば、所定信号の入力に基づいて数値データが乱数値格納手段に格納されたときに所定のフラグがオン状態にされて新たな数値データの格納が制限される一方、乱数値の読出タイミングにて乱数値格納手段から数値データが読み出されたときに所定のフラグがオフ状態にされて新たな数値データの格納が許可される。これにより、所定信号の入力に基づいて乱数値格納手段に格納された数値データを、正確な乱数値として取得することができる According to such a configuration, when the numerical data is stored in the random value storage means based on the input of the predetermined signal, the predetermined flag is turned on and storage of new numerical data is restricted. When numerical data is read from the random number storage means at the numerical value reading timing, a predetermined flag is turned off, and storage of new numerical data is permitted. Thereby, the numerical data stored in the random number storage means based on the input of the predetermined signal can be acquired as an accurate random value .

ステップS2にて読出値が“000”と判定された場合には(ステップS2;Yes)、定常設定時間を既定の固定時間に設定する(ステップS3)。ここで、定常設定時間は、セキュリティ時間のうち、パチンコ遊技機1におけるシステムリセットの発生等に基づくセキュリティチェック処理の実行回数(遊技制御用マイクロコンピュータ100がセキュリティモードとなる回数)に関わりなく、一定となる時間成分である。また、固定時間は、セキュリティ時間のうち、遊技制御用マイクロコンピュータ100の仕様などに基づいて予め定められた不変時間成分であり、例えばセキュリティ時間として設定可能な最小値となるものであればよい。 If it is determined in step S2 that the read value is “000” (step S2; Yes), the steady set time is set to a predetermined fixed time (step S3). Here, the constant setting time of the security time, regardless of the number of times the execution of the security check process based on the system reset occurrence in the pachinko game machine 1 (the number of times the player control microcomputer 100 becomes security mode) The time component is constant. The fixed time is an invariant time component that is predetermined based on the specifications of the game control microcomputer 100 in the security time, and may be any minimum value that can be set as the security time, for example.

Claims (1)

遊技が可能な遊技機であって、
所定期間が経過した後、不揮発性メモリの記憶内容に基づき遊技機における遊技制御を実行する制御用CPUが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
前記所定期間において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段と、
前記所定期間を可変設定可能な所定期間設定手段とを含み、
記数値更新手段による数値データの更新周期を規定するためのクロック信号と、前記制御用CPUの動作周期を規定するためのクロック信号とがあり、
前記不揮発性メモリは、前記遊技制御用マイクロコンピュータに内蔵され、
前記遊技制御用マイクロコンピュータは、前記制御用CPU以外による前記不揮発性メモリの外部読出を制限する読出制限回路を含む
ことを特徴とする遊技機。
A gaming machine capable of playing games,
A gaming control microcomputer having a built-in control CPU for executing gaming control in the gaming machine based on the content stored in the nonvolatile memory after a predetermined period of time ;
A random number circuit that is built in or externally attached to the game control microcomputer and generates numerical data to be random values;
The random number circuit includes:
Numeric value updating means for updating and outputting numerical data according to a predetermined procedure;
Random number value storage means for capturing and storing numerical data output from the numerical value updating means as a random number value,
The game control microcomputer is:
Control determining means for making a predetermined determination by the control CPU based on a random number value generated by the random number circuit;
While the numerical data output from the numerical value updating means based on the input of a predetermined signal is stored in the random number storage means, the random number storage means is turned on to restrict the storage of new numerical data, while the random value storage means A predetermined flag that is turned off when the numerical value data stored in is read by the control CPU at the read timing of the random number value and permits storage of new numerical data;
Security check means for executing a security check for checking whether or not the storage content of the nonvolatile memory has been changed in the predetermined period ;
And a setting means between the variable can be set a predetermined period between the predetermined period,
There is a clock signal for defining the update period of the numerical data, and clock signals for defining an operation cycle of the control CPU by prior Symbol numerical updating means,
The nonvolatile memory is built in the game control microcomputer,
The game control microcomputer includes a read restriction circuit for restricting external reading of the nonvolatile memory other than by the control CPU .
A gaming machine characterized by that.
JP2013187773A 2013-09-10 2013-09-10 Game machine Active JP5843826B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013187773A JP5843826B2 (en) 2013-09-10 2013-09-10 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013187773A JP5843826B2 (en) 2013-09-10 2013-09-10 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012270674A Division JP5616951B2 (en) 2012-12-11 2012-12-11 Game machine

Publications (3)

Publication Number Publication Date
JP2014061354A JP2014061354A (en) 2014-04-10
JP2014061354A5 true JP2014061354A5 (en) 2014-05-29
JP5843826B2 JP5843826B2 (en) 2016-01-13

Family

ID=50617193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013187773A Active JP5843826B2 (en) 2013-09-10 2013-09-10 Game machine

Country Status (1)

Country Link
JP (1) JP5843826B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178886B2 (en) * 2016-02-18 2017-08-09 株式会社三共 Game machine

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3888221B2 (en) * 1997-06-24 2007-02-28 株式会社三洋物産 CONTROL DEVICE AND GAME MACHINE HAVING THE CONTROL DEVICE
JP4216458B2 (en) * 2000-12-07 2009-01-28 株式会社ソフィア Game machine
JP2004008502A (en) * 2002-06-07 2004-01-15 Sanyo Product Co Ltd Game machine
JP2004033639A (en) * 2002-07-05 2004-02-05 Sankyo Kk Game machine
JP2005192715A (en) * 2004-01-05 2005-07-21 Sankyo Kk Game machine
JP5204997B2 (en) * 2007-06-22 2013-06-05 株式会社エルイーテック Gaming machine chips
JP4907608B2 (en) * 2008-07-10 2012-04-04 株式会社藤商事 Game machine

Similar Documents

Publication Publication Date Title
JP2014208097A5 (en) Game machine
JP2014061354A5 (en)
JP2014061355A5 (en)
JP2014061356A5 (en)
JP2014061352A5 (en)
TWI715826B (en) Computer-implemented method and apparatus for improving security of a silicon-based system
JP2014208098A5 (en) Game machine
JP2014087600A5 (en)
JP2011172761A5 (en)
JP2014208099A5 (en) Game machine
JP2010194201A5 (en)
JP2014061353A5 (en)
JP2013048957A5 (en)
JP2014028256A5 (en)
JP4482316B2 (en) Microcomputer for game machine control
JP2013048956A5 (en)
JP2013048959A5 (en)
JP2011172760A5 (en)
JP2014028253A5 (en)
JP2015134216A5 (en)
JP2011160990A5 (en)
JP2016005683A5 (en)
JP2014028257A5 (en)
JP4507020B2 (en) Bullet ball machine
JP2014028254A5 (en)