JP2013048956A5 - - Google Patents

Download PDF

Info

Publication number
JP2013048956A5
JP2013048956A5 JP2012270673A JP2012270673A JP2013048956A5 JP 2013048956 A5 JP2013048956 A5 JP 2013048956A5 JP 2012270673 A JP2012270673 A JP 2012270673A JP 2012270673 A JP2012270673 A JP 2012270673A JP 2013048956 A5 JP2013048956 A5 JP 2013048956A5
Authority
JP
Japan
Prior art keywords
random number
numerical data
control cpu
game
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012270673A
Other languages
Japanese (ja)
Other versions
JP2013048956A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2012270673A priority Critical patent/JP2013048956A/en
Priority claimed from JP2012270673A external-priority patent/JP2013048956A/en
Publication of JP2013048956A publication Critical patent/JP2013048956A/en
Publication of JP2013048956A5 publication Critical patent/JP2013048956A5/ja
Pending legal-status Critical Current

Links

Description

上記目的を達成するため、本願の請求項に係る遊技機は、所定の遊技を行い、遊技の結果が特定結果(例えば大当り図柄など)となったら特定遊技状態(例えば大当り遊技状態など)に制御する遊技機(例えばパチンコ遊技機1など)であって、遊技制御処理プログラムに基づき遊技機における遊技制御を実行する制御用CPU(例えばCPU505など)が内蔵された遊技制御用マイクロコンピュータ(例えば遊技制御用マイクロコンピュータ100など)と、前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路(例えば乱数回路509など)とを備え、前記乱数回路は、数値データを予め定められた手順により更新して出力する数値更新手段(例えば乱数生成回路553や乱数列変更回路555など)と、前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段(例えば乱数値レジスタ559A(R1D)や乱数値レジスタ559B(R2D)など)とを含み、前記遊技制御用マイクロコンピュータは、前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段と、所定信号(例えば第1始動入賞信号SS1や第2始動入賞信号SS2に基づく乱数ラッチ信号LL1、LL2など)の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグ(例えば乱数ラッチフラグRDFM1、RDFM2など)とを含み、前記乱数回路へ入力される前記数値更新手段による数値データの更新周期を規定するための乱数用クロック信号の発振周波数と、前記制御用CPUに入力される該制御用CPUの動作周期を規定するための制御用クロック信号の発振周波数とは、互いに異なる周波数となっており、前記制御用CPUは、前記乱数回路により生成される数値データとは別個に、乱数値となる数値データを生成し、前記制御決定手段は、前記所定の決定として、前記乱数回路によって生成された乱数値に基づいて、遊技の結果を特定結果とするか否かを決定するとともに、前記特定結果とする旨が決定されたときに、前記制御用CPUによって生成された乱数値に基づいて、制御される前記特定遊技状態の種類を決定する。 In order to achieve the above object, the gaming machine according to the claims of the present application performs a predetermined game, and when the result of the game becomes a specific result (for example, a big hit symbol) , it is controlled to a specific game state (for example, a big hit game state) A game control microcomputer (for example, game control) that includes a control CPU (for example, CPU 505) for executing game control in the game machine based on the game control processing program. And a random number circuit (for example, a random number circuit 509) that is built in or externally attached to the game control microcomputer and generates a random number value, such as a random number circuit 509. Numerical value updating means (for example, random number generation circuit 553 or random number sequence variable) Circuit 555 and the like, and random number storage means (for example, random value register 559A (R1D) and random value register 559B (R2D)) that capture and store the numerical data output from the numerical value updating means as random number values. The game control microcomputer includes control determination means for making a predetermined determination by the control CPU based on the random number value generated by the random number circuit, and a predetermined signal (for example, the first start winning signal SS1 or the second New numerical data that is turned on when the numerical data output from the numerical value updating means based on the input of the random number latch signals LL1, LL2, etc. based on the start winning signal SS2 is stored in the random value storage means. The numerical data stored in the random value storage means is controlled at the read timing of the random value. By the numerical updating means and a predetermined flag to allow the storage of new numerical data are in the OFF state (e.g., a random number latch flag RDFM1, RDFM2), which is input to the random number circuit when read by the CPU The oscillation frequency of the random number clock signal for defining the update cycle of the numerical data and the oscillation frequency of the control clock signal for defining the operation cycle of the control CPU input to the control CPU are mutually The control CPU generates numerical data that becomes a random value separately from the numerical data generated by the random number circuit, and the control determination means includes the predetermined determination as the predetermined determination, Based on the random value generated by the random number circuit, it is determined whether or not the game result is the specific result, and the specific result is used. When the effect is determined, the type of the specific gaming state to be controlled is determined based on the random number value generated by the control CPU.

Claims (1)

所定の遊技を行い、遊技の結果が特定結果となったら特定遊技状態に制御する遊技機であって、
遊技制御処理プログラムに基づき遊技機における遊技制御を実行する制御用CPUが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグとを含み、
前記乱数回路へ入力される前記数値更新手段による数値データの更新周期を規定するための乱数用クロック信号の発振周波数と、前記制御用CPUに入力される該制御用CPUの動作周期を規定するための制御用クロック信号の発振周波数とは、互いに異なる周波数となっており、
前記制御用CPUは、前記乱数回路により生成される数値データとは別個に、乱数値となる数値データを生成し、
前記制御決定手段は、前記所定の決定として、前記乱数回路によって生成された乱数値に基づいて、遊技の結果を特定結果とするか否かを決定するとともに、前記特定結果とする旨が決定されたときに、前記制御用CPUによって生成された乱数値に基づいて、制御される前記特定遊技状態の種類を決定する、
ことを特徴とする遊技機。
A gaming machine that performs a predetermined game and controls to a specific gaming state when the result of the game becomes a specific result ,
A game control microcomputer incorporating a control CPU for executing game control in the gaming machine based on the game control processing program;
A random number circuit that is built in or externally attached to the game control microcomputer and generates numerical data to be random values;
The random number circuit includes:
Numeric value updating means for updating and outputting numerical data according to a predetermined procedure;
Random number value storage means for capturing and storing numerical data output from the numerical value updating means as a random number value,
The game control microcomputer is:
Control determining means for making a predetermined determination by the control CPU based on a random number value generated by the random number circuit;
While the numerical data output from the numerical value updating means based on the input of a predetermined signal is stored in the random number storage means, the random number storage means is turned on to restrict the storage of new numerical data, while the random value storage means And a predetermined flag that is turned off when the numerical data stored in is read by the control CPU at the read timing of the random number value and permits storage of new numerical data ,
In order to define the oscillation frequency of the random number clock signal for defining the update cycle of the numerical data by the numerical value updating means input to the random number circuit and the operation cycle of the control CPU input to the control CPU The oscillation frequency of the control clock signal is different from each other,
The control CPU generates numerical data that becomes a random value separately from the numerical data generated by the random number circuit,
The control deciding means decides whether or not to make the result of the game a specific result based on the random number value generated by the random number circuit, and decides to make the specific result as the predetermined decision. The type of the specific gaming state to be controlled is determined based on the random number value generated by the control CPU.
A gaming machine characterized by that.
JP2012270673A 2012-12-11 2012-12-11 Game machine Pending JP2013048956A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012270673A JP2013048956A (en) 2012-12-11 2012-12-11 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012270673A JP2013048956A (en) 2012-12-11 2012-12-11 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009044891A Division JP5160475B2 (en) 2009-02-26 2009-02-26 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013187772A Division JP5890813B2 (en) 2013-09-10 2013-09-10 Game machine

Publications (2)

Publication Number Publication Date
JP2013048956A JP2013048956A (en) 2013-03-14
JP2013048956A5 true JP2013048956A5 (en) 2013-10-24

Family

ID=48011499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270673A Pending JP2013048956A (en) 2012-12-11 2012-12-11 Game machine

Country Status (1)

Country Link
JP (1) JP2013048956A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5678366B2 (en) * 2013-08-23 2015-03-04 山佐株式会社 Game machine

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004033639A (en) * 2002-07-05 2004-02-05 Sankyo Kk Game machine
JP4734084B2 (en) * 2005-10-24 2011-07-27 株式会社三共 Game machine

Similar Documents

Publication Publication Date Title
JP2010194198A5 (en)
JP2011083335A5 (en)
JP2011172654A5 (en)
JP2014208170A5 (en)
JP2014223305A5 (en)
JP2014239879A5 (en)
JP2014208097A5 (en) Game machine
JP2019134753A5 (en)
JP2016073696A5 (en)
JP2014208096A5 (en) Game machine
JP2014210088A5 (en)
JP2014223303A5 (en)
JP2014208100A5 (en)
JP2014208099A5 (en) Game machine
JP2014208098A5 (en) Game machine
JP2013048956A5 (en)
JP2011172761A5 (en)
JP2010194199A5 (en)
JP2010194201A5 (en)
JP2011160987A5 (en)
JP2013048955A5 (en)
JP2013066750A5 (en)
JP2014061352A5 (en)
JP2013048959A5 (en)
JP2014087600A5 (en)