JP2013048957A5 - - Google Patents

Download PDF

Info

Publication number
JP2013048957A5
JP2013048957A5 JP2012270674A JP2012270674A JP2013048957A5 JP 2013048957 A5 JP2013048957 A5 JP 2013048957A5 JP 2012270674 A JP2012270674 A JP 2012270674A JP 2012270674 A JP2012270674 A JP 2012270674A JP 2013048957 A5 JP2013048957 A5 JP 2013048957A5
Authority
JP
Japan
Prior art keywords
random number
numerical data
predetermined
value
control cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012270674A
Other languages
Japanese (ja)
Other versions
JP2013048957A (en
JP5616951B2 (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2012270674A priority Critical patent/JP5616951B2/en
Priority claimed from JP2012270674A external-priority patent/JP5616951B2/en
Publication of JP2013048957A publication Critical patent/JP2013048957A/en
Publication of JP2013048957A5 publication Critical patent/JP2013048957A5/ja
Application granted granted Critical
Publication of JP5616951B2 publication Critical patent/JP5616951B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上記目的を達成するため、本願の請求項に係る遊技機は、所定の遊技を行い、遊技の結果が特定結果となったら特定遊技状態(例えば大当り遊技状態や確変状態、あるいは、ビッグボーナスやレギュラーボーナスなど)に制御する遊技機(例えばパチンコ遊技機1やスロットマシン700など)であって、所定の初期設定(例えばステップS1〜S14からなるセキュリティチェック処理など)を実行した後、不揮発性メモリ(例えばROM506など)の記憶内容に基づき遊技機における遊技制御を実行する制御用CPU(例えばCPU505など)が内蔵された遊技制御用マイクロコンピュータ(例えば遊技制御用マイクロコンピュータ100や遊技制御用マイクロコンピュータ810など)と、前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路(例えば乱数回路509など)とを備え、前記乱数回路は、数値データを予め定められた手順により更新して出力する数値更新手段(例えば乱数生成回路553や乱数列変更回路555など)と、前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段(例えば乱数値レジスタ559A(R1D)や乱数値レジスタ559B(R2D)など)とを含み、前記遊技制御用マイクロコンピュータは、前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段(例えばCPU505がステップS231、S232の処理を実行する部分など)と、所定信号(例えば第1始動入賞信号SS1や第2始動入賞信号SS2に基づく乱数ラッチ信号LL1、LL2など)の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグ(例えば乱数ラッチフラグRDFM1、RDFM2など)と、前記制御用CPUによる遊技制御が開始されるときに、前記所定のフラグをオフ状態にする制御開始時処理手段(例えばCPU505がステップS56、S121、S123の処理を実行する部分など)と、前記所定の初期設定において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段(例えばCPU505がステップS9〜ステップS14の処理を実行する部分など)と、前記セキュリティチェック手段によるセキュリティチェックの実行時間を可変設定可能なセキュリティ時間設定手段(例えばセキュリティ時間設定KSESのビット番号[2−0]に基づきCPU505がステップS1〜ステップS4の処理を実行する部分や、セキュリティ時間設定KSESのビット番号[4−3]に基づきCPU505がステップS5〜ステップS8の処理を実行する部分など)とを含み、前記乱数回路へ入力される前記数値更新手段による数値データの更新周期を規定するための乱数用クロック信号の発振周波数と、前記制御用CPUに入力される該制御用CPUの動作周期を規定するための制御用クロック信号の発振周波数とは、互いに異なる周波数となっている。 In order to achieve the above object, the gaming machine according to the claims of the present application performs a predetermined game, and when a game result becomes a specific result, a specific game state (for example, a big hit game state or a probability change state, or a big bonus or regular A gaming machine (such as a pachinko gaming machine 1 or a slot machine 700) that is controlled to a bonus, etc., and after executing a predetermined initial setting (such as a security check process including steps S1 to S14), a nonvolatile memory ( For example, a game control microcomputer (for example, the game control microcomputer 100, the game control microcomputer 810, etc.) having a built-in control CPU (for example, the CPU 505) for executing game control in the gaming machine based on the stored contents of the ROM 506, etc. ) And the game control microcomputer A random number circuit (for example, a random number circuit 509) that generates numerical data that is stored or externally attached and generates a random number value, and the random number circuit updates and outputs the numerical data according to a predetermined procedure. (For example, a random number generation circuit 553, a random number sequence change circuit 555, etc.) and a random value storage means (for example, a random value register 559A (R1D) or a random value) that captures and stores numerical data output from the numerical value updating means as a random value The game control microcomputer includes a register 559B (R2D) and the like, and the game control microcomputer performs a predetermined determination by the control CPU based on the random number value generated by the random number circuit (for example, the CPU 505 performs steps). A portion for executing the processing of S231 and S232) and a predetermined signal (for example, the first start winning signal SS1 or 2) When the numerical data output from the numerical value updating means based on the input of the random number latch signals LL1, LL2, etc. based on the start winning signal SS2 is stored in the random value storage means, it is turned on and a new numerical value is obtained. While restricting the storage of data, when the numerical data stored in the random value storage means is read by the control CPU at the read timing of the random value, it is turned off to store new numerical data. A predetermined flag to be permitted (for example, random number latch flags RDFM1, RDFM2, etc.) and a control start time processing means (for example, the CPU 505) that turns off the predetermined flag when game control by the control CPU is started. , S121, S123, etc.) and the non-volatile memory in the predetermined initial setting. Security check means for executing a security check for inspecting whether or not the stored contents have been changed (for example, a portion where the CPU 505 executes steps S9 to S14), and the execution time of the security check by the security check means is variable. Settable security time setting means (for example, the part where the CPU 505 executes the processing of steps S1 to S4 based on the bit number [2-0] of the security time setting KSES, or the bit number [4-3] of the security time setting KSES CPU505 and portions for performing the processing of step S5~ step S8) and viewed including the basis of the oscillation of the random number clock signal which defines the update cycle of the numerical data by the numerical updating means is input to the random number circuit Frequency and control C The oscillation frequency of the control clock signal for defining an operation cycle of該制patronage CPU inputted to U, has a different frequency from one another.

Claims (1)

所定の遊技を行い、遊技の結果が特定結果となったら特定遊技状態に制御する遊技機であって、
所定の初期設定を実行した後、不揮発性メモリの記憶内容に基づき遊技機における遊技制御を実行する制御用CPUが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
前記所定の初期設定において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段と、
前記セキュリティチェック手段によるセキュリティチェックの実行時間を可変設定可能なセキュリティ時間設定手段とを含み、
前記乱数回路へ入力される前記数値更新手段による数値データの更新周期を規定するための乱数用クロック信号の発振周波数と、前記制御用CPUに入力される該制御用CPUの動作周期を規定するための制御用クロック信号の発振周波数とは、互いに異なる周波数となっている、
ことを特徴とする遊技機。
A gaming machine that performs a predetermined game and controls to a specific gaming state when the result of the game becomes a specific result ,
A game control microcomputer having a built-in control CPU for executing game control in the gaming machine based on the stored contents of the non-volatile memory after executing predetermined initial settings;
A random number circuit that is built in or externally attached to the game control microcomputer and generates numerical data to be random values;
The random number circuit includes:
Numeric value updating means for updating and outputting numerical data according to a predetermined procedure;
Random number value storage means for capturing and storing numerical data output from the numerical value updating means as a random number value,
The game control microcomputer is:
Control determining means for making a predetermined determination by the control CPU based on a random number value generated by the random number circuit;
While the numerical data output from the numerical value updating means based on the input of a predetermined signal is stored in the random number storage means, the random number storage means is turned on to restrict the storage of new numerical data, while the random value storage means A predetermined flag that is turned off when the numerical value data stored in is read by the control CPU at the read timing of the random number value and permits storage of new numerical data;
Security check means for executing a security check for checking whether or not the storage content of the nonvolatile memory has been changed in the predetermined initial setting;
Only contains a variable that can be set security time setting means the execution time of a security check by the security check means,
In order to define the oscillation frequency of the random number clock signal for defining the update cycle of the numerical data by the numerical value updating means input to the random number circuit and the operation cycle of the control CPU input to the control CPU The oscillation frequency of the control clock signal is different from each other.
A gaming machine characterized by that.
JP2012270674A 2012-12-11 2012-12-11 Game machine Expired - Fee Related JP5616951B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012270674A JP5616951B2 (en) 2012-12-11 2012-12-11 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012270674A JP5616951B2 (en) 2012-12-11 2012-12-11 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009044892A Division JP5160476B2 (en) 2009-02-26 2009-02-26 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013187773A Division JP5843826B2 (en) 2013-09-10 2013-09-10 Game machine

Publications (3)

Publication Number Publication Date
JP2013048957A JP2013048957A (en) 2013-03-14
JP2013048957A5 true JP2013048957A5 (en) 2013-10-24
JP5616951B2 JP5616951B2 (en) 2014-10-29

Family

ID=48011500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270674A Expired - Fee Related JP5616951B2 (en) 2012-12-11 2012-12-11 Game machine

Country Status (1)

Country Link
JP (1) JP5616951B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317962B2 (en) * 2001-05-10 2009-08-19 株式会社大一商会 Game machine
JP2004033639A (en) * 2002-07-05 2004-02-05 Sankyo Kk Game machine
JP4448905B2 (en) * 2004-08-06 2010-04-14 株式会社高尾 Game machine
JP4734084B2 (en) * 2005-10-24 2011-07-27 株式会社三共 Game machine
JP2008043378A (en) * 2006-08-11 2008-02-28 Daiichi Shokai Co Ltd Game machine
JP4540683B2 (en) * 2007-02-28 2010-09-08 株式会社サンセイアールアンドディ Bullet ball machine

Similar Documents

Publication Publication Date Title
JP2010194198A5 (en)
JP2014223305A5 (en)
JP2014239879A5 (en)
JP2014208097A5 (en) Game machine
JP2014208096A5 (en) Game machine
JP2014223303A5 (en)
JP2014208100A5 (en)
JP2009273905A5 (en)
JP2014208099A5 (en) Game machine
JP2014208098A5 (en) Game machine
JP2011172761A5 (en)
JP2010194201A5 (en)
JP2013048957A5 (en)
JP2010194199A5 (en)
JP2014061354A5 (en)
JP2014061355A5 (en)
JP2014061356A5 (en)
JP2013048956A5 (en)
JP2014061352A5 (en)
JP2013048959A5 (en)
JP2014087600A5 (en)
JP2011160987A5 (en)
JP2013048958A5 (en)
JP2013066750A5 (en)
JP2011172760A5 (en)