JP2014060420A - 半導体装置および半導体装置の制御方法 - Google Patents
半導体装置および半導体装置の制御方法 Download PDFInfo
- Publication number
- JP2014060420A JP2014060420A JP2013230125A JP2013230125A JP2014060420A JP 2014060420 A JP2014060420 A JP 2014060420A JP 2013230125 A JP2013230125 A JP 2013230125A JP 2013230125 A JP2013230125 A JP 2013230125A JP 2014060420 A JP2014060420 A JP 2014060420A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- impurity region
- region
- conductivity type
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 191
- 238000000034 method Methods 0.000 title claims description 53
- 239000012535 impurity Substances 0.000 claims abstract description 199
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 230000005669 field effect Effects 0.000 claims abstract description 65
- 230000015572 biosynthetic process Effects 0.000 claims description 81
- 230000002441 reversible effect Effects 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 11
- 239000010408 film Substances 0.000 abstract description 92
- 239000010409 thin film Substances 0.000 abstract description 19
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 65
- 230000008569 process Effects 0.000 description 36
- 238000005468 ion implantation Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000004088 simulation Methods 0.000 description 15
- 230000002829 reductive effect Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 125000001475 halogen functional group Chemical group 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000000348 solid-phase epitaxy Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】第一のゲート電極20下方において、半導体支持基板1には、第2導電型の第1不純物領域6Wが配置され、第1不純物領域内に第1導電型の第2不純物領域6Zaが配置され、第一のゲート電極の直下で第2不純物領域と絶縁膜4の間に第1導電型の第3不純物領域25が配置される。また、第二のゲート電極20下方において、半導体支持基板には、第2導電型の第4不純物領域6Zbが配置され、第4不純物領域内に第1導電型の第5不純物領域が配置され、第二のゲート電極の直下で第5不純物領域と絶縁膜の間に第1導電型の第6不純物領域が配置されておりる。また、第一の電界効果型トランジスタは、ロジック回路を構成し、第二の電界効果型トランジスタは、メモリ回路を構成する。
【選択図】図5
Description
半導体装置のフロアプラン例を図2に示す。高い素子性能が要求されるロジック回路および、高速/大容量メモリ回路をSOI型MISFET(Metal Insulaton Semiconductor Field Effect Transistor)100で作製する。他方、高耐圧系の素子が必要となる電源遮断用スイッチや周辺回路にバルク型MIFSET200を作製する。これにより、図2に示す、高性能なシステムLSI(Large Scale Integration)の作製が可能になる。
本実施の形態に係る半導体装置は、実施の形態1に係る半導体装置において、ゲート電極に対するソース・ドレイン領域の形成位置を限定したものである。したがって、ゲート電極とソース・ドレイン領域との位置関係以外の構成は、実施の形態1と同じである。よって、以下では、当該同じ構成の説明は省略し、異なる構成部分(つまり、ゲート電極とソース・ドレイン領域との位置関係)のみについて説明する。
Claims (8)
- 半導体支持基板と、
前記半導体支持基板上に形成される、厚さ10nm以下の絶縁膜と、
前記絶縁膜上に形成される半導体層と、
前記半導体層の上面内に配置され、第2導電型の第一のソース・ドレイン領域と第一のゲート電極を有する第一の電界効果型トランジスタと、
前記半導体層の上面内に配置され、前記半導体層の表面内に配置された素子分離膜により前記第一の電界効果型トランジスタと電気的に絶縁されており、第2導電型の第二のソース・ドレイン領域と第二のゲート電極を有する第二の電界効果型トランジスタとを、備えており、
前記第一のゲート電極下方において、前記半導体支持基板には、
第1導電型の前記半導体支持基板に第2導電型の第1不純物領域が配置され、前記第1不純物領域内に第1導電型の第2不純物領域が配置され、
前記第一のゲート電極の直下で前記第2不純物領域と前記絶縁膜の間に第1導電型の第3不純物領域が配置され、
前記第二のゲート電極下方において、前記半導体支持基板には、
第1導電型の前記半導体支持基板に第2導電型の第4不純物領域が配置され、前記第4不純物領域内に第1導電型の第5不純物領域が配置され、
前記第二のゲート電極の直下で前記第5不純物領域と前記絶縁膜の間に第1導電型の第6不純物領域が配置されており、
前記第一の電界効果型トランジスタは、
ロジック回路を構成し、
前記第二の電界効果型トランジスタは、
メモリ回路を構成する、
ことを特徴とする半導体装置。 - 前記第6不純物領域の不純物濃度は、前記第3不純物領域の不純物濃度よりも、低い、
ことを特徴とする請求項1に記載の半導体装置。 - 前記第一のゲート電極の両脇における前記半導体層の表面内に前記第一のソース・ドレイン領域は配置されており、
平面視において、前記第一のソース・ドレイン領域の前記第一のゲート電極形成側の端部は、
前記第一のゲート電極の端部と一致しているか、または前記第一のゲート電極の前記端部と前記第一のゲート電極非形成側に所定の距離だけ隔てて配置されている、
ことを特徴とする請求項1に記載の半導体装置。 - 前記第一のソース・ドレイン領域の前記第一のゲート電極形成側の前記端部と、前記第一のゲート電極の前記端部との平面視における間隔は、
0以上、2nm以下である、
ことを特徴とする請求項3に記載の半導体装置。 - 前記第二のゲート電極の両脇における前記半導体層の表面内に前記第二のソース・ドレイン領域は配置されており、
平面視において、前記第二のソース・ドレイン領域の前記第二のゲート電極形成側の端部は、
前記第二のゲート電極の端部と一致しているか、または前記第二のゲート電極の前記端部と前記第二のゲート電極非形成側に所定の距離だけ隔てて配置されている、
ことを特徴とする請求項1に記載の半導体装置。 - 前記第二のソース・ドレイン領域の前記第二のゲート電極形成側の端部と、前記第二のゲート電極の前記端部との平面視における間隔は、
0以上、2nm以下である、
ことを特徴とする請求項5に記載の半導体装置。 - 半導体支持基板と、前記半導体支持基板上に配置される、厚さ10nm以下の絶縁膜と、前記絶縁膜上に形成される半導体層と、前記半導体層の上面内に配置され、第2導電型の第一のソース・ドレイン領域と第一のゲート電極を有し、ロジック回路を構成する第一の電界効果型トランジスタと、前記半導体層の上面内に配置され、前記半導体層の表面内に形成された素子分離膜により前記第一の電界効果型トランジスタと電気的に絶縁されており、第2導電型の第二のソース・ドレイン領域と第二のゲート電極を有し、メモリ回路を構成する第二の電界効果型トランジスタとを、備えており、前記第一のゲート電極下方において、前記半導体支持基板には、第1導電型の前記半導体支持基板に第2導電型の第1不純物領域が配置され、前記第1不純物領域内に第1導電型の第2不純物領域が配置され、前記第一のゲート電極の直下で前記第2不純物領域と前記絶縁膜の間に第1導電型の第3不純物領域が配置され、前記第二のゲート電極下方において、前記半導体支持基板には、第1導電型の前記半導体支持基板に第2導電型の第4不純物領域が配置され、前記第4不純物領域内に第1導電型の第5不純物領域が配置され、前記第二のゲート電極の直下で前記第5不純物領域と前記絶縁膜の間に第1導電型の第6不純物領域が配置されている、半導体装置の制御方法であって、
前記第一のゲート電極の下方の前記第2不純物領域に、前記第一の電界効果型トランジスタの順方向バイアスを印加し、
前記第二のゲート電極の下方の前記第5不純物領域に、前記第二の電界効果型トランジスタの逆方向のバイアスを印加する、
ことを特徴とする半導体装置の制御方法。 - 前記第6不純物領域の不純物濃度は、前記第3不純物領域の不純物濃度よりも、低い、
ことを特徴とする請求項7に記載の半導体装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013230125A JP5745006B2 (ja) | 2013-11-06 | 2013-11-06 | 半導体装置および半導体装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013230125A JP5745006B2 (ja) | 2013-11-06 | 2013-11-06 | 半導体装置および半導体装置の制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007307760A Division JP5528667B2 (ja) | 2007-11-28 | 2007-11-28 | 半導体装置および半導体装置の制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015092703A Division JP2015164214A (ja) | 2015-04-30 | 2015-04-30 | 半導体装置および半導体装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014060420A true JP2014060420A (ja) | 2014-04-03 |
JP5745006B2 JP5745006B2 (ja) | 2015-07-08 |
Family
ID=50616573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013230125A Active JP5745006B2 (ja) | 2013-11-06 | 2013-11-06 | 半導体装置および半導体装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5745006B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10090312B2 (en) | 2015-12-29 | 2018-10-02 | Toshiba Memory Corporation | Semiconductor memory device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04352467A (ja) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | Mos型半導体集積回路装置 |
JPH10242460A (ja) * | 1997-02-25 | 1998-09-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001168338A (ja) * | 1999-09-14 | 2001-06-22 | Sharp Corp | 半導体装置及びその製造方法 |
JP2004006985A (ja) * | 2003-08-18 | 2004-01-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2005019799A (ja) * | 2003-06-27 | 2005-01-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US20060027877A1 (en) * | 2004-08-05 | 2006-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device with triple-well region |
US20070210418A1 (en) * | 2006-03-09 | 2007-09-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP5528667B2 (ja) * | 2007-11-28 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
-
2013
- 2013-11-06 JP JP2013230125A patent/JP5745006B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04352467A (ja) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | Mos型半導体集積回路装置 |
JPH10242460A (ja) * | 1997-02-25 | 1998-09-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001168338A (ja) * | 1999-09-14 | 2001-06-22 | Sharp Corp | 半導体装置及びその製造方法 |
US20050253197A1 (en) * | 1999-09-14 | 2005-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
JP2005019799A (ja) * | 2003-06-27 | 2005-01-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004006985A (ja) * | 2003-08-18 | 2004-01-08 | Toshiba Corp | 半導体装置の製造方法 |
US20060027877A1 (en) * | 2004-08-05 | 2006-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device with triple-well region |
US20070210418A1 (en) * | 2006-03-09 | 2007-09-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2007242950A (ja) * | 2006-03-09 | 2007-09-20 | Toshiba Corp | 半導体記憶装置 |
JP5528667B2 (ja) * | 2007-11-28 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10090312B2 (en) | 2015-12-29 | 2018-10-02 | Toshiba Memory Corporation | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JP5745006B2 (ja) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5528667B2 (ja) | 半導体装置および半導体装置の制御方法 | |
US20240145480A1 (en) | Integrated circuit devices and fabrication techniques | |
JP2012169640A (ja) | 半導体装置 | |
US20080111190A1 (en) | Integration of a floating body memory on SOI with logic transistors on bulk substrate | |
JP5364108B2 (ja) | 半導体装置の製造方法 | |
JP2009038201A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009212413A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013191760A (ja) | 半導体装置 | |
JP6174370B2 (ja) | 半導体装置 | |
JP6467472B2 (ja) | 半導体装置 | |
US8637938B2 (en) | Semiconductor device with pocket regions and method of manufacturing the same | |
JP5745006B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP6203915B2 (ja) | 半導体装置 | |
US20090189198A1 (en) | Structures of sram bit cells | |
JP2015164214A (ja) | 半導体装置および半導体装置の制御方法 | |
JP2012212755A (ja) | 半導体記憶装置 | |
JP2015103531A (ja) | 半導体装置 | |
JP6125802B2 (ja) | 半導体装置 | |
JP2018107230A (ja) | 半導体装置及びその製造方法 | |
JP4093072B2 (ja) | 半導体装置およびその製造方法 | |
CN109545785B (zh) | 一种半导体器件结构和制备方法 | |
JP6273406B2 (ja) | 半導体装置及びその製造方法 | |
JP2023073971A (ja) | 半導体構造、方法(代替用埋め込みパワーレール) | |
JP2001007338A (ja) | 電界効果トランジスタ及び半導体装置並びにそれらの製造方法 | |
Shin et al. | Quasi-Planar Trigate (QPT) Bulk MOSFET |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5745006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |