JP2014038455A - 画像形成装置および情報処理装置 - Google Patents

Abstract

【課題】複数の構成要素の中で優先して起動させたい構成要素を、より短い時間で起動する。
【解決手段】画像形成装置の起動処理において、ＣＰＵ５１１は、ＣＰＵ−ＭＲＡＭ５１２１に格納される未圧縮の第１展開プログラムを読み出して実行することにより、制御部５０およびＵＩ３０を初期化して使用可能な状態にする。続いて、ＣＰＵ５１１は、ＳＤＭＣ５１５に格納される圧縮済の圧縮プログラムを読み出し、この圧縮プログラムを展開して得られた第２展開プログラムをＣＰＵ−ＤＲＡＭ５１２２に格納し、ＣＰＵ−ＤＲＡＭ５１２２に格納される展開済（未圧縮）の第２展開プログラムを読み出して実行することにより、さらに、画像読取部１０、画像形成部２０および送受信部４０を初期化して使用可能な状態にする。
【選択図】図２

Description

本発明は、画像形成装置および情報処理装置に関する。

公報記載の従来技術として、ＲＯＭ（Read Only Memory）に基本プログラム、コピープログラム、フォントプログラムおよびプリンタプログラムを格納しておき、基本プログラムおよびコピープログラムを起動プログラムによって先に起動させ、コピー機能が利用可能となった後に、起動プログラムの動作開始から一定の時間が経過した場合に、未起動のフォントプログラムおよびプリンタプログラムを起動させるようにした画像形成装置が存在する（特許文献１参照）。

特開２００６−２５９８７３号公報

本発明は、複数の構成要素の中で優先して起動させたい構成要素を、より短い時間で起動することを目的とする。

請求項１記載の発明は、画像を読み取る画像読取部と、画像を形成する画像形成部と、ユーザの操作を受け付ける操作受付部と、前記画像読取部、前記画像形成部および前記操作受付部を制御する制御部と、読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって情報を保持するために電源の供給を受ける揮発性メモリとを有し、当該不揮発性メモリには、少なくとも前記制御部を起動するプログラムおよび前記操作受付部を起動するプログラムを含む第１プログラムを格納するとともに、当該揮発性メモリおよび当該不揮発性メモリが共通の第１速度にて動作する第１記憶手段と、電源を供給しなくても記憶している情報を保持することが可能な記憶部を有し、少なくとも前記画像読取部を起動するプログラムまたは前記画像形成部を起動するプログラムを含む第２プログラムを格納するとともに、前記第１速度よりも低速な第２速度で動作する第２記憶手段と、前記不揮発性メモリから前記第１プログラムを読み出して実行し、前記記憶部から読み出した前記第２プログラムを前記揮発性メモリに書き込み、当該揮発性メモリから当該第２プログラムを読み出して実行する実行手段とを有する画像形成装置である。

請求項２記載の発明は、外部に設けられた機器との間でデータを送受信する送受信部をさらに有し、前記第２記憶手段は、さらに、前記送受信部を起動するプログラムを、前記第２プログラムとして格納することを特徴とする請求項１記載の画像形成装置である。
請求項３記載の発明は、前記第１記憶手段において、前記揮発性メモリの容量が前記不揮発性メモリの容量よりも大きいことを特徴とする請求項１または２記載の情報処理装置である。
請求項４記載の発明は、前記第１記憶手段に設けられた前記不揮発性メモリは、さらに、前記画像読取部を起動するプログラムまたは画像形成部を起動するプログラムを、前記第１プログラムとして格納し、前記第２記憶手段は、前記不揮発性メモリには格納されていない前記画像読取部を起動するプログラムまたは画像形成部を起動するプログラムを、前記第２プログラムとして格納することを特徴とする請求項１記載の画像形成装置である。
請求項５記載の発明は、前記第１記憶手段に設けられた前記不揮発性メモリは、前記第１プログラムを未圧縮の状態で格納し、前記第２記憶手段に設けられた前記記憶部は、前記第２プログラムを圧縮された状態で格納し、前記第１記憶手段に設けられた前記揮発性メモリは、前記第２プログラムを展開された状態で格納することを特徴とする請求項１乃至４のいずれか１項記載の画像形成装置である。

請求項６記載の発明は、読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって情報を保持するために電源の供給を受ける揮発性メモリとを有し、当該不揮発性メモリには第１プログラムを格納するとともに、当該揮発性メモリおよび当該不揮発性メモリが共通の第１速度にて動作する第１記憶手段と、電源を供給しなくても記憶している情報を保持することが可能な記憶部を有し、前記第１プログラムよりも優先度が低い第２プログラムを格納するとともに、前記第１速度よりも低速な第２速度で動作する第２記憶手段と、前記不揮発性メモリから前記第１プログラムを読み出して実行し、前記記憶部から読み出した前記第２プログラムを前記揮発性メモリに書き込み、当該揮発性メモリから当該第２プログラムを読み出して実行する実行手段とを含む情報処理装置である。
請求項７記載の発明は、前記揮発性メモリがＤＲＡＭ（Dynamic RAM）であり、前記不揮発性メモリがＭＲＡＭ（Magnetoresistive RAM）、ＦｅＲＡＭ（Ferroelectric RAM）、ＰＲＡＭ（Phase change RAM）、ＲｅＲＡＭ（Resistance RAM）のいずれかであることを特徴とする請求項６記載の情報処理装置である。
請求項８記載の発明は、前記不揮発性メモリは、ＩＰＬ（Initial Program Loader）をさらに格納し、前記実行手段は、前記第１プログラムの実行に先立って、前記不揮発性メモリから前記ＩＰＬを読み出して実行することを特徴とする請求項６または７記載の情報処理装置である。

請求項１記載の発明によれば、本構成を有していない場合と比較して、複数の構成要素の中で優先して起動させたい構成要素を、より短い時間で起動することができる。
請求項２記載の発明によれば、本構成を有していない場合と比較して、画像を含むデータの送受信が可能になるとともに、優先して起動させたい構成要素の起動にかかる時間の長期化を抑制することができる。
請求項３記載の発明によれば、本構成を有していない場合と比較して、同じメモリ容量を確保するためにかかるコストを低減することができる。
請求項４記載の発明によれば、本構成を有していない場合と比較して、画像読取動作または画像形成動作を、より短い待ち時間にて開始することが可能になる。
請求項５記載の発明によれば、本構成を有していない場合と比較して、複数の構成要素の中で優先して起動させたい構成要素を、より短い時間で起動することができるのに加えて、他の構成要素についても、より短い時間で起動することが可能になる。
請求項６記載の発明によれば、本構成を有していない場合と比較して、複数の構成要素の中で優先して起動させたい構成要素を、より短い時間で起動することができる。
請求項７記載の発明によれば、本構成を有していない場合と比較して、不揮発性メモリとの間でのデータの授受を、より高速に行うことができる。
請求項８記載の発明によれば、本構成を有していない場合と比較して、起動処理にかかる時間を読み短くすることができる。

画像形成システムの構成の一例を示す図である。 画像形成装置に設けられた制御部の内部構成の一例を示すブロック図である。 画像形成装置における制御対象と制御対象の起動に用いるプログラムとの関係を説明するための図である。 実施の形態１における、ＣＰＵメインメモリおよびＳＤＭＣそれぞれの記憶内容を説明するための図である。 実施の形態１の画像形成装置における起動処理の手順を説明するためのフローチャートである。 実施の形態１の起動手順における、各プログラムの格納場所・格納状態と展開場所との関係を説明するための図である。 実施の形態２における、ＣＰＵメインメモリおよびＳＤＭＣそれぞれの記憶内容を説明するための図である。 実施の形態２の画像形成装置における起動処理の手順を説明するためのフローチャートである。 実施の形態２における、各プログラムの格納場所・格納状態と展開場所との関係を説明するための図である。 実施の形態３における、ＣＰＵメインメモリおよびＳＤＭＣそれぞれの記憶内容を説明するための図である。 実施の形態３の画像形成装置における起動処理の手順を説明するためのフローチャートである。 実施の形態３における、各プログラムの格納場所・格納状態と展開場所との関係を説明するための図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜実施の形態１＞
図１は、本実施の形態が適用される画像形成システムの構成の一例を示す図である。
この画像形成システムは、スキャン機能、プリント機能、コピー機能およびファクシミリ機能を備えた所謂複合機として動作する画像形成装置１と、画像形成装置１に接続されるネットワーク２と、ネットワーク２に接続される端末装置３と、ネットワーク２に接続されるファクシミリ装置４と、ネットワーク２に接続されるサーバ装置５とを有している。

ここで、ネットワーク２は、インターネット回線や電話回線等によって構成されている。また、端末装置３は、ネットワーク２を介して、画像形成装置１に画像の形成等を指示するものであり、例えばＰＣ（Personal Computer）で構成される。さらに、ファクシミリ装置４は、ネットワーク２を介して、画像形成装置１との間でファクシミリを送受信する。さらにまた、サーバ装置５は、ネットワーク２を介して、画像形成装置１との間でデータ（プログラムを含む）を送受信する。

また、画像形成装置１は、紙等の記録媒体に記録された画像を読み取る画像読取部１０と、紙等の記録媒体に画像を形成する画像形成部２０と、ユーザから電源のオン／オフ、スキャン機能、プリント機能、コピー機能およびファクシミリ機能を用いた動作に関連する指示を受け付けるとともに、ユーザに対してメッセージを表示する操作受付部の一例としてのユーザインタフェース（ＵＩ）３０と、ネットワーク２を介して端末装置３、ファクシミリ装置４およびサーバ装置５との間でデータの送受信を行う送受信部４０と、これら画像読取部１０、画像形成部２０、ＵＩ３０および送受信部４０の動作を制御する制御部５０とを備えている。そして、この画像形成装置１では、画像読取部１０によってスキャン機能が実現され、画像形成部２０によってプリント機能が実現され、画像読取部１０および画像形成部２０によってコピー機能が実現され、画像読取部１０、画像形成部２０および送受信部４０によってファクシミリ機能が実現される。なお、送受信部４０は、例えばインターネット回線用のものと電話回線用のものとを、別々に設けるようにしてもかまわない。

図２は、図１に示す画像形成装置１に設けられた制御部５０の内部構成の一例を示すブロック図である。
本実施の形態の制御部５０は、画像形成装置１の各部の動作を制御する動作制御部５１と、画像読取部１０および画像形成部２０に関連する画像処理を実行する画像処理部５２と、動作制御部５１および画像処理部５２を接続するＰＣＩｅ（PCI Express）バス５３とを備えている。

これらのうち、動作制御部５１は、種々のプログラムを実行することによって画像形成装置１の各部を制御する実行手段の一例としてのＣＰＵ（Central Processing Unit：中央処理装置）５１１と、第１内部バス５１３を介してＣＰＵ５１１に接続されるＣＰＵ−ＭＲＡＭ５１２１と、第２内部バス５１４を介してＣＰＵ５１１に接続されるＣＰＵ−ＤＲＡＭ５１２２と、第３内部バス５１６を介してＣＰＵ５１１に接続されるＳＤ（商標）メモリカード（以下ではＳＤＭＣと呼ぶ）５１５とを備えている。なお、以下の説明においては、ＣＰＵ−ＭＲＡＭ５１２１およびＣＰＵ−ＤＲＡＭ５１２２を、まとめてＣＰＵメインメモリ５１２と称することがある。そして、動作制御部５１では、ＣＰＵ５１１が、第１記憶手段の一例としてのＣＰＵメインメモリ５１２に対し、直接にデータを読み書きするように構成されている。

ここで、ＣＰＵ−ＭＲＡＭ５１２１は、メモリデバイスとしてＭＲＡＭ（Magnetoresistive RAM）を備えており、電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリとして機能している。一方、ＣＰＵ−ＤＲＡＭ５１２２は、メモリデバイスとしてＤＲＡＭ（Dynamic RAM）を備えており、電源を供給しないと、記憶している情報を保持することができない揮発性メモリとして機能している。そして、本実施の形態では、ＣＰＵメインメモリ５１２を構成するＣＰＵ−ＭＲＡＭ５１２１およびＣＰＵ−ＤＲＡＭ５１２２が、共通のクロック周波数（メモリクロック）にてデータの読み書きを行う。したがって、ＣＰＵ−ＭＲＡＭ５１２１は、ＣＰＵ−ＤＲＡＭ５１２２と同等の読み書き性能を有していることになる。したがって、ＣＰＵ−ＭＲＡＭ５１２１は、ＵＶ−ＥＰＲＯＭ（Ultra-Violet Erasable Programmable ROM）、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）、あるいはフラッシュメモリなどの不揮発性メモリに比べて、より高速にデータの読み書きを行う。なお、本実施の形態のＣＰＵ−ＤＲＡＭ５１２２は、例えばＤＤＲ２−ＳＤＲＡＭ（Double-Data-Rate2 Synchronous Dynamic Random Access Memory）で構成されている。また、本実施の形態のＣＰＵメインメモリ５１２では、ＣＰＵ−ＭＲＡＭ５１２１のメモリ容量に比べて、ＣＰＵ−ＤＲＡＭ５１２２のメモリ容量がより大きくなっている。

これに対し、第２記憶手段の一例としてのＳＤＭＣ５１５は、メモリデバイスとしてフラッシュメモリ（記憶部の一例）を備えており、読み書きが可能であるとともに、電源を供給しなくても、記憶している情報を保持することが可能となっている。ＳＤＭＣ５１５は、ＳＤカードアソシエーション（SD Card Association）によって策定された規格に準拠しており、この例においては、ＳＰＩ（Serial Peripheral Interface）バスからなる第３内部バス５１６を用いてＣＰＵ５１１に接続される。したがって、第３内部バス５１６が動作するクロック周波数は、第１内部バス５１３および第２内部バス５１４の両者が動作するクロック周波数（メモリクロック）よりも低い値に設定されている。したがって、本実施の形態では、ＣＰＵメインメモリ５１２が第１速度で動作するのに対し、ＳＤＭＣ５１５は第１速度よりも低速な第２速度で動作する。

また、画像処理部５２は、種々の演算を実行することによって、画像読取部１０から入力される画像データおよび画像形成部２０に出力する画像データに処理を施すＡＳＩＣ（Application Specific Integrated Circuit）５２１と、内部バス５２３を介してＡＳＩＣ５２１に接続されるＡＳＩＣメインメモリ５２２とを備えている。ここで、画像処理部５２に設けられるＡＳＩＣメインメモリ５２２は、上述したＣＰＵ−ＤＲＡＭ５１２２と共通の構成を有するＡＳＩＣ−ＤＲＡＭ５２２０を備えている。

さらに、動作制御部５１と画像処理部５２とを接続するＰＣＩｅバス５３は、ＰＣＩ ＥＸｐｒｅｓｓ規格に準拠した送受信を行うことで、制御部５０において、動作制御部５１に設けられたＣＰＵ５１１と、画像処理部５２に設けられたＡＳＩＣ５２１とを接続している。この例において、ＡＳＩＣ５２１は、ＣＰＵ５１１からＰＣＩｅバス５３を介して受けた指示に基づいて、各種画像処理を実行するようになっている。

図３は、本実施の形態の画像形成装置１における制御対象と制御対象の起動に用いるプログラムとの関係を説明するための図である。なお、図３に示す各プログラムは、制御部５０の動作制御部５１に設けられたＣＰＵ５１１によって実行される。

画像読取部１０は、画像読取部起動プログラムＰｒｓを用いて起動される。また、画像形成部２０は、画像形成部起動プログラムＰｒｐを用いて起動される。さらに、ＵＩ３０は、ＵＩ起動プログラムＰｒｕを用いて起動される。さらにまた、送受信部４０は、送受信部起動プログラムＰｒｔを用いて起動される。そして、制御部５０は、制御部起動プログラムＰｒｃを用いて起動される。なお、これら以外のオプション機器が画像形成装置１に装着されている場合において、図示しないオプション機器は、オプション起動プログラムＰｒｏを用いて起動される。

図４は、本実施の形態における、ＣＰＵメインメモリ５１２およびＳＤＭＣ５１５それぞれの記憶内容を説明するための図である。ここで、図４（ａ）は、ＣＰＵメインメモリ５１２における記憶内容（メモリマップ）を示しており、図４（ｂ）は、ＳＤＭＣ５１５における記憶内容（メモリマップ）を示している。動作制御部５１に設けられたＣＰＵ５１１は、図４（ａ）に示すメモリマップに基づいて、ＣＰＵメインメモリ５１２に対するデータの読み書きを行う。

まず、図４（ａ）に示すメモリマップにおいて、ＣＰＵメインメモリ５１２全体としての記憶領域であるＭＭ記憶領域Ａ０は、基本的にＲＯＭ（Read Only Memory）として用いられるＲＯＭ領域Ａ１と、基本的にＲＡＭ（Random Access Memory）として用いられるＲＡＭ領域Ａ２とを含んでいる。本実施の形態では、ＣＰＵ−ＭＲＡＭ５１２１にＲＯＭ領域Ａ１が配置され、ＣＰＵ−ＭＲＡＭ５１２１とＣＰＵ−ＤＲＡＭ５１２２とに跨ってＲＡＭ領域Ａ２が配置されている。

これらのうち、ＲＯＭ領域Ａ１は、ＩＰＬ格納領域Ａ１１と第１展開プログラム格納領域Ａ１２とを有している。これらのうち、ＩＰＬ格納領域Ａ１１は、画像形成装置１を起動するにあたり、動作制御部５１においてＣＰＵ５１１が最初に実行するプログラムであるＩＰＬ（Initial Program Loader）を格納する。また、第１展開プログラム格納領域Ａ１２は、ＩＰＬを実行した後にＣＰＵ５１１が実行する各種プログラムを、展開された状態（未圧縮の状態）で格納している。なお、第１展開プログラム格納領域Ａ１２に格納される各種プログラムの詳細については後述する。

一方、ＲＡＭ領域Ａ２は、ＣＰＵ−ＭＲＡＭ５１２１側に配置される第１作業領域Ａ２１と、ＣＰＵ−ＤＲＡＭ５１２２側に配置される第２作業領域Ａ２２とを有している。ＲＡＭ領域Ａ２を構成する第１作業領域Ａ２１および第２作業領域Ａ２２は、ＣＰＵ５１１によるプログラムの実行に伴って発生するデータや、ＣＰＵ５１１による処理に伴って、画像形成装置１の各構成要素に対して出力される指示に関するデータなどを、一時的に格納する領域として用いられる。また、ＲＡＭ領域Ａ２における第２作業領域Ａ２２は、後述するように、第１展開プログラムを実行した後にＣＰＵ５１１が実行する各種プログラムを、展開された状態で格納する第２展開プログラム格納領域としても用いられるようになっている。このように、本実施の形態では、記憶方式が異なる２つのメモリ（ＣＰＵ−ＭＲＡＭ５１２１の一部の領域およびＣＰＵ−ＤＲＡＭ５１２２のすべての領域）によってＲＡＭ領域Ａ２が構成されている。そして、ＣＰＵ５１１は、ＣＰＵ−ＭＲＡＭ５１２１側に配置される第１作業領域Ａ２１およびＣＰＵ−ＤＲＡＭ５１２２側に配置される第２作業領域Ａ２２を、一まとまりのＲＡＭ領域Ａ２として扱う。

次に、図４（ｂ）に示すメモリマップにおいて、ＳＤＭＣ５１５全体としての記憶領域であるＳＤ記憶領域Ｂ０は、第１展開プログラムを実行した後にＣＰＵ５１１が実行する各種プログラムを、公知の手法にて圧縮した圧縮プログラムとして格納する圧縮プログラム格納領域Ｂ１と、プログラムやデータの格納に使用されていない空き領域Ｂ２とを含んでいる。

本実施の形態において、ＣＰＵメインメモリ５１２（より具体的にはＣＰＵ−ＭＲＡＭ５１２１）に設けられた第１展開プログラム格納領域Ａ１２には、図３に示す各種プログラムのうち、制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕが、それぞれ展開された状態（未圧縮の状態）で格納されている。一方、ＳＤＭＣ５１５に設けられた圧縮プログラム格納領域Ｂ１には、図３に示す各種プログラムのうち、画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏが、それぞれ圧縮された状態で格納されている。なお、以下の説明においては、ＣＰＵメインメモリ５１２の第１展開プログラム格納領域Ａ１２に、展開された状態で格納される各種プログラム（この例では制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕ）を、まとめて「第１展開プログラム」と呼ぶ。また、ＳＤＭＣ５１５の圧縮プログラム格納領域Ｂ１に、圧縮された状態で格納される各種プログラム（この例では画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を、まとめて「圧縮プログラム」と呼ぶ。本実施の形態では、上記第１展開プログラムが第１プログラムに対応し、上記圧縮プログラムが第２プログラムに対応する。

図５は、本実施の形態の画像形成装置１における起動処理の手順を説明するためのフローチャートである。なお、この起動処理は、例えばＵＩ３０を介して画像形成装置１の電源が投入されることに伴って制御部５０（より具体的には、動作制御部５１におけるＣＰＵ５１１）にＨＷ（ハードウェア）リセット指示が入力されたとき、また、画像形成装置１の電源が投入された後に、何らかの理由により制御部５０にＨＷリセット指示が入力されたとき、などに実行される。ここで、画像形成装置１の電源が投入された後に、制御部５０にＨＷリセット指示が入力される理由としては、例えば制御部５０内でエラーが発生した場合等が挙げられる。

制御部５０の動作制御部５１に設けられたＣＰＵ５１１に対し、起動処理の開始に伴うＨＷリセットが実行された後に、このＨＷリセットが解除される（ステップ１０１）。

ＨＷリセットが解除されることに伴い、ＣＰＵ５１１は、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＭＲＡＭ５１２１に配置されたＲＯＭ領域Ａ１のＩＰＬ格納領域Ａ１１からＩＰＬを読み出し（ステップ１１１）、読み出したＩＰＬを実行する。ＩＰＬを実行することに伴い、割込ベクタの設定が実行され（ステップ１１２）、ＣＰＵメインメモリ５１２に対する、図４（ａ）に示すメモリマップの設定が実行される（ステップ１１３）。

続いて、ＣＰＵ５１１は、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）コントローラおよびＩ^２Ｃ（Inter-Integrated Circuit）コントローラ（ともに図示せず）を初期化する（ステップ１１４）。そして、ＣＰＵ５１１は、初期化されたＩ^２Ｃコントローラ（図示せず）を介して、ＣＰＵ−ＭＲＡＭ５１２１およびＣＰＵ−ＤＲＡＭ５１２２から、それぞれのＳＰＤ（Serial Presence Detect）値を取得する（ステップ１１５）。

次いで、ＣＰＵ５１１は、ＣＰＵ−ＭＲＡＭ５１２１を制御するＣＰＵ−ＭＲＡＭコントローラ（図示せず）を初期化し（ステップ１１６）、さらに、ＣＰＵ−ＤＲＡＭ５１２２を制御するＣＰＵ−ＤＲＡＭコントローラ（図示せず）を初期化する（ステップ１１７）。ここで、ステップ１１６では、ステップ１１５で取得したＣＰＵ−ＭＲＡＭ５１２１のＳＰＤ値に基づくトレーニングシーケンスを実行することにより、ＣＰＵ５１１とＣＰＵ−ＭＲＡＭ５１２１との間の通信条件の最適化を図る。また、ステップ１１７では、ステップ１１５で取得したＣＰＵ−ＤＲＡＭ５１２２のＳＰＤ値に基づくトレーニングシーケンスを実行することにより、ＣＰＵ５１１とＣＰＵ−ＤＲＡＭ５１２２との間の通信条件の最適化を図る。

それから、ＣＰＵ５１１は、ＣＰＵ５１１の内部に設けられた内部レジスタ（図示せず）の初期化を実行する（ステップ１１８）。以上により、制御部５０における動作制御部５１の初期化が完了する。なお、以下では、上記ステップ１１１〜ステップ１１８を、「動作制御部初期化手順（ステップ１）」と呼ぶ。

ステップ１の動作制御部初期化手順が完了すると、ＣＰＵ５１１は、次に、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＭＲＡＭ５１２１に配置されたＲＯＭ領域Ａ１の第１展開プログラム格納領域Ａ１２から第１展開プログラム（この例では制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕ）を読み出す（ステップ１２１）。そして、ＣＰＵ５１１は、制御部起動プログラムＰｒｃを実行することに伴い、ＣＰＵ−ＭＲＡＭ５１２１およびＣＰＵ−ＤＲＡＭ５１２２に対してメモリ診断を実行し（ステップ１２２）、さらに、ＣＰＵ５１１の内部に設けられたＰＣＩｅコントローラ（図示せず）の初期化を実行する（ステップ１２３）ことで、ＰＣＩｅバス５３を介したＣＰＵ５１１（動作制御部５１）とＡＳＩＣ５２１（画像処理部５２）との通信を可能にする。続いて、ＣＰＵ５１１は、制御部起動プログラムＰｒｃを実行することに伴い、ＰＣＩｅバス５３を介してＡＳＩＣ５２１の初期化を実行し（ステップ１２４）、さらに、ＣＰＵ５１１の内部に設けられた各種Ｉ／Ｏの初期化を実行する（ステップ１２５）。なお、ステップ１２４におけるＡＳＩＣ５２１の初期化では、ＡＳＩＣ５２１と内部バス５２３を介したＡＳＩＣメインメモリ５２２との通信や、ＡＳＩＣ５２１と画像読取部１０および画像形成部２０との通信なども初期化される。

そして、ＣＰＵ５１１は、ＵＩ起動プログラムＰｒｕを実行することに伴い、ＵＩ３０の初期化および設定を実行する（ステップ１２６）。以上により、画像形成装置１では、制御部５０およびＵＩ３０の両者が動作可能な状態へと移行する。なお、以下では、上記ステップ１２１〜ステップ１２６を、「高優先度機器初期化手順（ステップ２）」と呼ぶ。ここで、本実施の形態では、制御部５０およびＵＩ３０の両者が、高優先度機器となっている。ステップ２の高優先度機器初期化手順が完了することに伴い、画像形成装置１は、ＵＩ３０を介した各種ジョブ（スキャン機能、プリント機能、コピー機能およびファクシミリ機能）の受け付けが可能な状態となる。

ステップ２の高優先度機器初期化手順が完了すると、ＣＰＵ５１１は、次に、ＳＤＭＣ５１５に配置された圧縮プログラム格納領域Ｂ１から圧縮プログラムを読み出す（ステップ１３１）。次いで、ＣＰＵ５１１は、読み出した圧縮プログラムを公知の手法にて展開（解凍）し、得られた展開済のプログラム（この例では画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＤＲＡＭ５１２２に配置されたＲＡＭ領域Ａ２の第２作業領域Ａ２２に格納させる（ステップ１３２）。なお、以下の説明においては、圧縮プログラムを展開して得られた各種プログラム（画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を、まとめて「第２展開プログラム」と呼ぶ。また、第２作業領域Ａ２２のうち、第２展開プログラムが格納される領域を、「第２展開プログラム格納領域」と呼ぶ。

そして、ＣＰＵ５１１は、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＤＲＡＭ５１２２に配置されたＲＡＭ領域Ａ２の第２作業領域Ａ２２（第２展開プログラム格納領域）から第２展開プログラム（この例では画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を読み出す（ステップ１３３）。次いで、ＣＰＵ５１１は、画像形成部起動プログラムＰｒｐを実行することにより画像形成部２０を初期化し（ステップ１３４）、画像読取部起動プログラムＰｒｓを実行することにより画像読取部１０を初期化し（ステップ１３５）、送受信部起動プログラムＰｒｔを実行することにより送受信部４０を初期化し（ステップ１３６）、オプション起動プログラムＰｒｏを実行することによりオプション機器（図示せず）を初期化し（ステップ１３７）、一連の起動処理が完了する。

以上により、画像形成装置１では、制御部５０およびＵＩ３０に加えて、画像形成部２０、画像読取部１０および送受信部４０（オプション機器が存在する場合はオプション機器も）が、動作可能な状態へと移行する。なお、以下では、上記ステップ１３１〜ステップ１３７を、「低優先度機器初期化手順（ステップ３）」と呼ぶ。ここで、本実施の形態では、画像形成部２０、画像読取部１０、送受信部４０およびオプション機器が、低優先度機器となっている。ステップ３の低優先度機器初期化手順が完了することに伴い、画像形成装置１は、すべての機能（スキャン機能、プリント機能、コピー機能およびファクシミリ機能）が実行可能な状態へと移行する。

図６は、本実施の形態の起動手順（図５参照）における、各プログラムの格納場所・格納状態と展開場所との関係を説明するための図である。

上述したように、本実施の形態における高優先度機器である制御部５０およびＵＩ３０を起動するために用いられる制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕは、起動前の初期状態において、ＣＰＵ−ＭＲＡＭ５１２１の第１展開プログラム格納領域Ａ１２に未圧縮の状態で格納されている。そして、ＣＰＵ５１１は、起動処理において、これら制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕを含む第１展開プログラムを、第１展開プログラム格納領域Ａ１２から読み出して実行する。

これに対し、本実施の形態における低優先度機器である画像形成部２０、画像読取部１０、送受信部４０およびオプション機器（図示せず）を起動するために用いられる画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏは、起動前の初期状態において、ＳＤＭＣ５１５の圧縮プログラム格納領域Ｂ１に圧縮された状態で格納されている。そして、ＣＰＵ５１１は、起動処理において、これら画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏを含む圧縮プログラムを、展開してＣＰＵ−ＤＲＡＭ５１２２の第２作業領域Ａ２２に第２展開プログラムとして格納した後、これら画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏを含む第２展開プログラムを、第２作業領域Ａ２２の第２展開プログラム格納領域から読み出して実行する。

以上説明したように、本実施の形態では、ＣＰＵ−ＭＲＡＭ５１２１に第１展開プログラムを格納しておくことにより、起動処理において、制御部５０およびＵＩ３０を、画像読取部１０、画像形成部２０、送受信部４０およびオプション機器（図示せず）よりも先に立ち上げることができる。そして、本実施の形態では、ＣＰＵ−ＭＲＡＭ５１２１から第１展開プログラムを読み出して実行しているため、例えばＣＰＵ−ＭＲＡＭ５１２１よりも低速なＳＤＭＣ５１５に第１展開プログラムを格納しておき、この第１展開プログラムをＣＰＵメインメモリ５１２（ＣＰＵ−ＭＲＡＭ５１２１あるいはＣＰＵ−ＤＲＡＭ５１２２）にコピーしてから第１展開プログラムを実行する場合と比較して、第１展開プログラムを実行するまでに要する時間を短くすること、すなわち、高優先度機器の起動に要する時間を短くすることができる。また、本実施の形態では、ＳＤＭＣ５１５に圧縮プログラムを格納しておくことにより、画像読取部１０、画像形成部２０、送受信部４０およびオプション機器（図示せず）を、制御部５０およびＵＩ３０に続いて立ち上げることができる。

ここで、本実施の形態では、制御部５０およびＵＩ３０が立ち上がる時刻と、画像読取部１０、画像形成部２０、送受信部４０およびオプション機器（図示せず）が立ち上がる時刻との間に差が生じるが、ＵＩ３０が先に立ち上がることによりユーザによる操作入力を受け付けることが可能となっているため、起動処理におけるユーザの待ち時間を、感覚的に低減させることが可能になる。

また、本実施の形態では、優先度の高い機器用のプログラム（第１展開プログラム）を、単位容量あたりのコストが高価なＣＰＵ−ＭＲＡＭ５１２１に格納させる一方、優先度の低い機器用のプログラム（圧縮プログラム）を、単位容量あたりのコストが安価なＳＤＭＣ５１５に格納させるようにした。これにより、すべてのプログラムをＣＰＵ−ＭＲＡＭ５１２１に格納させるようにした場合と比較して、メモリにかかるコストを低減することができる。

さらに、本実施の形態では、優先度の高い機器用のプログラム（第１展開プログラム）については、未圧縮の状態でＣＰＵ−ＭＲＡＭ５１２１に格納させるようにした。これにより、優先度の高い機器用のプログラムを圧縮してＣＰＵ−ＭＲＡＭ５１２１に格納させる場合と比較して、プログラムの展開に要する時間が減らせる分、優先度の高い機器の起動処理にかかる時間を短くすることができる。

一方、本実施の形態では、優先度の低い機器用のプログラム（圧縮プログラム）については、圧縮した状態でＳＤＭＣ５１５に格納させるようにした。これにより、ＳＤＭＣ５１５の容量を低減できるとともに、ＣＰＵ５１１がＳＤＭＣ５１５からプログラムを読み出す際に要する時間を短くすることができる。

さらにまた、本実施の形態では、第１展開プログラムの実行に先立ってＣＰＵ５１１が実行するＩＰＬについても、ＣＰＵ−ＭＲＡＭ５１２１に格納しておくようにした。これにより、例えばＩＰＬをＳＤＭＣ５１５に格納しておく場合と比較して、ＩＰＬを読み出すために要する時間を短くすることができ、結果として、画像形成装置１の起動処理にかかる時間を短くすることができる。

＜実施の形態２＞
本実施の形態における画像形成装置１の基本構成は実施の形態１と同様であるが、高優先度機器および低優先度機器の振り分けが実施の形態１とは異なることに伴い、各種プログラムの格納場所の振り分けを実施の形態１とは異ならせたものである。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

図７は、本実施の形態における、ＣＰＵメインメモリ５１２およびＳＤＭＣ５１５それぞれの記憶内容を説明するための図である。ここで、図７（ａ）は、ＣＰＵメインメモリ５１２における記憶内容（メモリマップ）を示しており、図７（ｂ）は、ＳＤＭＣ５１５における記憶内容（メモリマップ）を示している。動作制御部５１に設けられたＣＰＵ５１１は、図７（ａ）に示すメモリマップに基づいて、ＣＰＵメインメモリ５１２に対するデータの読み書きを行う。

本実施の形態において、ＣＰＵメインメモリ５１２（より具体的にはＣＰＵ−ＭＲＡＭ５１２１）に設けられた第１展開プログラム格納領域Ａ１２には、図３に示す各種プログラムのうち、制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕに加えて、画像形成部起動プログラムＰｒｐが、それぞれ展開された状態（未圧縮の状態）で格納されている。一方、ＳＤＭＣ５１５に設けられた圧縮プログラム格納領域Ｂ１には、図３に示す各種プログラムのうち、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏが、それぞれ圧縮された状態で格納されている。すなわち、本実施の形態では、第１展開プログラムが画像形成部起動プログラムＰｒｐをさらに含む一方、圧縮プログラムが画像形成部起動プログラムＰｒｐを含まなくなっている点が、実施の形態１とは異なる。

図８は、本実施の形態の画像形成装置１における起動処理の手順を説明するためのフローチャートである。なお、本実施の形態における起動処理は、動作制御部初期化手順（ステップ１）、高優先度機器初期化手順（ステップ２）および低優先度機器初期化手順（ステップ３）を含んでいる点で、実施の形態１と共通する。

制御部５０の動作制御部５１に設けられたＣＰＵ５１１に対し、起動処理の開始に伴うＨＷリセットが実行された後に、このＨＷリセットが解除される（ステップ２０１）。

ＨＷリセットが解除されることに伴い、ＣＰＵ５１１は、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＭＲＡＭ５１２１に配置されたＲＯＭ領域Ａ１のＩＰＬ格納領域Ａ１１からＩＰＬを読み出し（ステップ２１１）、読み出したＩＰＬを実行する。ＩＰＬを実行することに伴い、割込ベクタの設定が実行され（ステップ２１２）、ＣＰＵメインメモリ５１２に対する、図７（ａ）に示すメモリマップの設定が実行される（ステップ２１３）。

続いて、ＣＰＵ５１１は、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）コントローラおよびＩ^２Ｃ（Inter-Integrated Circuit）コントローラ（ともに図示せず）を初期化する（ステップ２１４）。そして、ＣＰＵ５１１は、初期化されたＩ^２Ｃコントローラ（図示せず）を介して、ＣＰＵ−ＭＲＡＭ５１２１およびＣＰＵ−ＤＲＡＭ５１２２から、それぞれのＳＰＤ（Serial Presence Detect）値を取得する（ステップ２１５）。

次いで、ＣＰＵ５１１は、ＣＰＵ−ＭＲＡＭ５１２１を制御するＣＰＵ−ＭＲＡＭコントローラ（図示せず）を初期化し（ステップ２１６）、さらに、ＣＰＵ−ＤＲＡＭ５１２２を制御するＣＰＵ−ＤＲＡＭコントローラ（図示せず）を初期化する（ステップ２１７）。ここで、ステップ２１６では、ステップ２１５で取得したＣＰＵ−ＭＲＡＭ５１２１のＳＰＤ値に基づくトレーニングシーケンスを実行することにより、ＣＰＵ５１１とＣＰＵ−ＭＲＡＭ５１２１との間の通信条件の最適化を図る。また、ステップ２１７では、ステップ２１５で取得したＣＰＵ−ＤＲＡＭ５１２２のＳＰＤ値に基づくトレーニングシーケンスを実行することにより、ＣＰＵ５１１とＣＰＵ−ＤＲＡＭ５１２２との間の通信条件の最適化を図る。

それから、ＣＰＵ５１１は、ＣＰＵ５１１の内部に設けられた内部レジスタ（図示せず）の初期化を実行する（ステップ２１８）。以上により、制御部５０における動作制御部５１の初期化が完了する。なお、本実施の形態では、上記ステップ２１１〜ステップ２１８が、「動作制御部初期化手順（ステップ１）」となる。

ステップ１の動作制御部初期化手順が完了すると、ＣＰＵ５１１は、次に、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＭＲＡＭ５１２１に配置されたＲＯＭ領域Ａ１の第１展開プログラム格納領域Ａ１２から第１展開プログラム（この例では制御部起動プログラムＰｒｃ、ＵＩ起動プログラムＰｒｕおよび画像形成部起動プログラムＰｒｐ）を読み出す（ステップ２２１）。そして、ＣＰＵ５１１は、制御部起動プログラムＰｒｃを実行することに伴い、ＣＰＵ−ＭＲＡＭ５１２１およびＣＰＵ−ＤＲＡＭ５１２２に対してメモリ診断を実行し（ステップ２２２）、さらに、ＣＰＵ５１１の内部に設けられたＰＣＩｅコントローラ（図示せず）の初期化を実行する（ステップ２２３）ことで、ＰＣＩｅバス５３を介したＣＰＵ５１１（動作制御部５１）とＡＳＩＣ５２１（画像処理部５２）との通信を可能にする。続いて、ＣＰＵ５１１は、制御部起動プログラムＰｒｃを実行することに伴い、ＰＣＩｅバス５３を介してＡＳＩＣ５２１の初期化を実行し（ステップ２２４）、さらに、ＣＰＵ５１１の内部に設けられた各種Ｉ／Ｏの初期化を実行する（ステップ２２５）。なお、ステップ２２４におけるＡＳＩＣ５２１の初期化では、ＡＳＩＣ５２１と内部バス５２３を介したＡＳＩＣメインメモリ５２２との通信や、ＡＳＩＣ５２１と画像読取部１０および画像形成部２０との通信なども初期化される。

そして、ＣＰＵ５１１は、ＵＩ起動プログラムＰｒｕを実行することに伴い、ＵＩ３０の初期化および設定を実行し（ステップ２２６）、さらに、画像形成部起動プログラムＰｒｐを実行することに伴い、画像形成部２０の初期化を実行する（ステップ２２７）。以上により、画像形成装置１では、制御部５０、ＵＩ３０および画像形成部２０の三者が動作可能な状態へと移行する。なお、本実施の形態では、上記ステップ２２１〜ステップ２２７が、「高優先度機器初期化手順（ステップ２）」となる。ここで、本実施の形態では、制御部５０、ＵＩ３０および画像形成部２０の三者が、高優先度機器となっている。ステップ２の高優先度機器初期化手順が完了することに伴い、画像形成装置１は、ＵＩ３０を介した各種ジョブ（スキャン機能、プリント機能、コピー機能およびファクシミリ機能）の受け付け、および、画像形成部２０によるプリント機能の実行が可能な状態となる。

ステップ２の高優先度機器初期化手順が完了すると、ＣＰＵ５１１は、次に、ＳＤＭＣ５１５に配置された圧縮プログラム格納領域Ｂ１から圧縮プログラムを読み出す（ステップ２３１）。次いで、ＣＰＵ５１１は、読み出した圧縮プログラムを公知の手法にて展開（解凍）し、得られた展開済のプログラム（この例では画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＤＲＡＭ５１２２に配置されたＲＡＭ領域Ａ２の第２作業領域Ａ２２に格納させる（ステップ２３２）。なお、本実施の形態では、圧縮プログラムを展開して得られた各種プログラム（この例では画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）が、「第２展開プログラム」となる。

そして、ＣＰＵ５１１は、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＤＲＡＭ５１２２に配置されたＲＡＭ領域Ａ２の第２作業領域Ａ２２（第２展開プログラム格納領域）から第２展開プログラム（この例では画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を読み出す（ステップ２３３）。次いで、ＣＰＵ５１１は、画像読取部起動プログラムＰｒｓを実行することにより画像読取部１０を初期化し（ステップ２３４）、送受信部起動プログラムＰｒｔを実行することにより送受信部４０を初期化し（ステップ２３５）、オプション起動プログラムＰｒｏを実行することによりオプション機器（図示せず）を初期化し（ステップ２３６）、一連の起動処理が完了する。

以上により、画像形成装置１では、制御部５０、ＵＩ３０および画像形成部２０に加えて、画像読取部１０および送受信部４０（オプション機器が存在する場合はオプション機器も）が、動作可能な状態へと移行する。なお、本実施の形態では、上記ステップ２３１〜ステップ２３６が、「低優先度機器初期化手順（ステップ３）」となる。ここで、本実施の形態では、画像読取部１０、送受信部４０およびオプション機器が、低優先度機器となっている。ステップ３の低優先度機器初期化手順が完了することに伴い、画像形成装置１は、すべての機能（スキャン機能、プリント機能、コピー機能およびファクシミリ機能）が実行可能な状態へと移行する。

図９は、本実施の形態の起動手順（図８参照）における、各プログラムの格納場所・格納状態と展開場所との関係を説明するための図である。

上述したように、本実施の形態における高優先度機器である制御部５０、ＵＩ３０および画像形成部２０を起動するために用いられる制御部起動プログラムＰｒｃ、ＵＩ起動プログラムＰｒｕおよび画像形成部起動プログラムＰｒｐは、起動前の初期状態において、ＣＰＵ−ＭＲＡＭ５１２１の第１展開プログラム格納領域Ａ１２に未圧縮の状態で格納されている。そして、ＣＰＵ５１１は、起動処理において、これら制御部起動プログラムＰｒｃ、ＵＩ起動プログラムＰｒｕおよび画像形成部起動プログラムＰｒｐを含む第１展開プログラムを、第１展開プログラム格納領域Ａ１２から読み出して実行する。

これに対し、本実施の形態における低優先度機器である画像読取部１０、送受信部４０およびオプション機器（図示せず）を起動するために用いられる画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏは、起動前の初期状態において、ＳＤＭＣ５１５の圧縮プログラム格納領域Ｂ１に圧縮された状態で格納されている。そして、ＣＰＵ５１１は、起動処理において、これら画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏを含む圧縮プログラムを、展開してＣＰＵ−ＤＲＡＭ５１２２の第２作業領域Ａ２２に第２展開プログラムとして格納した後、これら画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏを含む第２展開プログラムを、第２作業領域Ａ２２の第２展開プログラム格納領域から読み出して実行する。

以上説明したように、本実施の形態では、制御部５０およびＵＩ３０とともに、画像形成部２０を立ち上げることができる。すなわち、制御部５０およびＵＩ３０が立ち上がることに伴い、画像形成部２０によるプリント動作を開始させることが可能になる。また、これに伴い、ＳＤＭＣ５１５のメモリ容量を低減すること（よりメモリ容量の小さいＳＤＭＣ５１５を使用すること）が可能になる。

なお、本実施の形態では、実施の形態１における低優先度機器である画像形成部２０、画像読取部１０、送受信部４０およびオプション機器（図示せず）のうち、画像形成部２０を高優先度機器に組み入れるようにしていたが、これに限られない。例えば画像形成部２０に代えて画像読取部１０を高優先度機器に組み入れることもできる。この場合には、第１展開プログラム格納領域Ａ１２に、画像形成部起動プログラムＰｒｐに代えて画像読取部起動プログラムＰｒｓを未圧縮の状態で格納する一方、圧縮プログラム格納領域Ｂ１に、画像読取部起動プログラムＰｒｓに代えて画像形成部起動プログラムＰｒｐを圧縮された状態で格納しておけばよい。また、各プログラムの格納場所および格納状態を変更することにより、２以上の機器（例えば画像形成部２０および画像読取部１０）を高優先度機器に組み入れることも可能である。

＜実施の形態３＞
本実施の形態における画像形成装置１の基本構成は実施の形態１と同様であるが、圧縮プログラムを格納する領域を、ＳＤＭＣ５１５だけでなくＣＰＵメインメモリ５１２（より具体的にはＣＰＵ−ＭＲＡＭ５１２１）にも設けている点が実施の形態１とは異なる。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

図１０は、本実施の形態における、ＣＰＵメインメモリ５１２およびＳＤＭＣ５１５それぞれの記憶内容を説明するための図である。ここで、図１０（ａ）は、ＣＰＵメインメモリ５１２における記憶内容（メモリマップ）を示しており、図１０（ｂ）は、ＳＤＭＣ５１５における記憶内容（メモリマップ）を示している。動作制御部５１に設けられたＣＰＵ５１１は、図１０（ａ）に示すメモリマップに基づいて、ＣＰＵメインメモリ５１２に対するデータの読み書きを行う。

まず、図１０（ａ）に示すメモリマップにおいて、ＲＯＭ領域Ａ１は、ＩＰＬ格納領域Ａ１１および第１展開プログラム格納領域Ａ１２に加えて、圧縮コード格納領域Ａ１３をさらに有している。そして、圧縮コード格納領域Ａ１３は、第１展開プログラムを実行した後にＣＰＵ５１１が実行する各種プログラムのうちの一部のプログラムを、公知の手法にて圧縮した圧縮プログラムとして格納する。

次に、図１０（ｂ）に示すメモリマップにおいて、圧縮プログラム格納領域Ｂ１は、第１展開プログラムを実行した後にＣＰＵ５１１が実行する各種プログラムのうち、上記圧縮コード格納領域Ａ１３には格納されていない残りのプログラムを、公知の手法にて圧縮した圧縮プログラムとして格納する。

本実施の形態において、ＣＰＵメインメモリ５１２（より具体的にはＣＰＵ−ＭＲＡＭ５１２１）に設けられた第１展開プログラム格納領域Ａ１２には、図３に示す各種プログラムのうち、制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕが、それぞれ展開された状態（未圧縮の状態）で格納されている。また、ＣＰＵメインメモリ５１２（より具体的にはＣＰＵ−ＭＲＡＭ５１２１）に設けられた圧縮コード格納領域Ａ１３には、図３に示す各種プログラムのうち、画像形成部起動プログラムＰｒｐが、圧縮された状態で格納されている。さらに、ＳＤＭＣ５１５に設けられた圧縮プログラム格納領域Ｂ１には、図３に示す各種プログラムのうち、上記画像形成部起動プログラムＰｒｐを除く画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏが、それぞれ圧縮された状態で格納されている。すなわち、本実施の形態では、圧縮プログラム格納領域Ｂ１に格納される圧縮プログラムが画像形成部起動プログラムＰｒｐを含まなくなっている一方、圧縮コード格納領域Ａ１３に圧縮された画像形成部起動プログラムＰｒｐが格納されている点が、実施の形態１とは異なる。

図１１は、本実施の形態の画像形成装置１における起動処理の手順を説明するためのフローチャートである。なお、本実施の形態における起動処理は、動作制御部初期化手順（ステップ１）、高優先度機器初期化手順（ステップ２）および低優先度機器初期化手順（ステップ３）を含んでいる点で、実施の形態１および実施の形態２と共通する。

制御部５０の動作制御部５１に設けられたＣＰＵ５１１に対し、起動処理の開始に伴うＨＷリセットが実行された後に、このＨＷリセットが解除される（ステップ３０１）。

ＨＷリセットが解除されることに伴い、ＣＰＵ５１１は、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＭＲＡＭ５１２１に配置されたＲＯＭ領域Ａ１のＩＰＬ格納領域Ａ１１からＩＰＬを読み出し（ステップ３１１）、読み出したＩＰＬを実行する。ＩＰＬを実行することに伴い、割込ベクタの設定が実行され（ステップ３１２）、ＣＰＵメインメモリ５１２に対する、図１０（ａ）に示すメモリマップの設定が実行される（ステップ３１３）。

続いて、ＣＰＵ５１１は、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）コントローラおよびＩ^２Ｃ（Inter-Integrated Circuit）コントローラ（ともに図示せず）を初期化する（ステップ３１４）。そして、ＣＰＵ５１１は、初期化されたＩ^２Ｃコントローラ（図示せず）を介して、ＣＰＵ−ＭＲＡＭ５１２１およびＣＰＵ−ＤＲＡＭ５１２２から、それぞれのＳＰＤ（Serial Presence Detect）値を取得する（ステップ３１５）。

次いで、ＣＰＵ５１１は、ＣＰＵ−ＭＲＡＭ５１２１を制御するＣＰＵ−ＭＲＡＭコントローラ（図示せず）を初期化し（ステップ３１６）、さらに、ＣＰＵ−ＤＲＡＭ５１２２を制御するＣＰＵ−ＤＲＡＭコントローラ（図示せず）を初期化する（ステップ３１７）。ここで、ステップ３１６では、ステップ３１５で取得したＣＰＵ−ＭＲＡＭ５１２１のＳＰＤ値に基づくトレーニングシーケンスを実行することにより、ＣＰＵ５１１とＣＰＵ−ＭＲＡＭ５１２１との間の通信条件の最適化を図る。また、ステップ３１７では、ステップ３１５で取得したＣＰＵ−ＤＲＡＭ５１２２のＳＰＤ値に基づくトレーニングシーケンスを実行することにより、ＣＰＵ５１１とＣＰＵ−ＤＲＡＭ５１２２との間の通信条件の最適化を図る。

それから、ＣＰＵ５１１は、ＣＰＵ５１１の内部に設けられた内部レジスタ（図示せず）の初期化を実行する（ステップ３１８）。以上により、制御部５０における動作制御部５１の初期化が完了する。なお、本実施の形態では、上記ステップ３１１〜ステップ３１８が、「動作制御部初期化手順（ステップ１）」となる。

ステップ１の動作制御部初期化手順が完了すると、ＣＰＵ５１１は、次に、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＭＲＡＭ５１２１に配置されたＲＯＭ領域Ａ１の第１展開プログラム格納領域Ａ１２から第１展開プログラム（この例では制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕ）を読み出す（ステップ３２１）。そして、ＣＰＵ５１１は、制御部起動プログラムＰｒｃを実行することに伴い、ＣＰＵ−ＭＲＡＭ５１２１およびＣＰＵ−ＤＲＡＭ５１２２に対してメモリ診断を実行し（ステップ３２２）、さらに、ＣＰＵ５１１の内部に設けられたＰＣＩｅコントローラ（図示せず）の初期化を実行する（ステップ３２３）ことで、ＰＣＩｅバス５３を介したＣＰＵ５１１（動作制御部５１）とＡＳＩＣ５２１（画像処理部５２）との通信を可能にする。続いて、ＣＰＵ５１１は、制御部起動プログラムＰｒｃを実行することに伴い、ＰＣＩｅバス５３を介してＡＳＩＣ５２１の初期化を実行し（ステップ３２４）、さらに、ＣＰＵ５１１の内部に設けられた各種Ｉ／Ｏの初期化を実行する（ステップ３２５）。なお、ステップ３２４におけるＡＳＩＣ５２１の初期化では、ＡＳＩＣ５２１と内部バス５２３を介したＡＳＩＣメインメモリ５２２との通信や、ＡＳＩＣ５２１と画像読取部１０および画像形成部２０との通信なども初期化される。

そして、ＣＰＵ５１１は、ＵＩ起動プログラムＰｒｕを実行することに伴い、ＵＩ３０の初期化および設定を実行する（ステップ３２６）。以上により、画像形成装置１では、制御部５０およびＵＩ３０の両者が動作可能な状態へと移行する。なお、本実施の形態では、上記ステップ３２１〜ステップ３２６が、「高優先度機器初期化手順（ステップ２）」となる。ここで、本実施の形態では、制御部５０およびＵＩ３０の両者が、高優先度機器となっている。ステップ２の高優先度機器初期化手順が完了することに伴い、画像形成装置１は、ＵＩ３０を介した各種ジョブ（スキャン機能、プリント機能、コピー機能およびファクシミリ機能）の受け付けが可能な状態となる。

ステップ２の高優先度機器初期化手順が完了すると、ＣＰＵ５１１は、次に、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＭＲＡＭ５１２１に配置されたＲＯＭ領域Ａ１の圧縮コード格納領域Ａ１３から、圧縮プログラム（この例では画像形成部起動プログラムＰｒｐ）を読み出す（ステップ３３１）。次いで、ＣＰＵ５１１は、読み出した圧縮プログラムを公知の手法にて展開（解凍）し、得られた展開済のプログラム（この例では画像形成部起動プログラムＰｒｐ）を、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＤＲＡＭ５１２２に配置されたＲＡＭ領域Ａ２の第２作業領域Ａ２２に格納させる（ステップ３３２）。

さらに、ＣＰＵ５１１は、ＳＤＭＣ５１５に配置された圧縮プログラム格納領域Ｂ１から圧縮プログラム（この例では画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を読み出す（ステップ３３３）。次いで、ＣＰＵ５１１は、読み出した圧縮プログラムを公知の手法にて展開（解凍）し、得られた展開済のプログラム（この例では画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＤＲＡＭ５１２２に配置されたＲＡＭ領域Ａ２の第２作業領域Ａ２２に格納させる（ステップ３３４）。このとき、画像形成部起動プログラムＰｒｐと、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏとは、第２作業領域Ａ２２内において異なる領域に格納される。

なお、本実施の形態では、２つの圧縮プログラムを展開して得られた各種プログラム（この例では画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）が、「第２展開プログラム」となる。

そして、ＣＰＵ５１１は、ＣＰＵメインメモリ５１２におけるＣＰＵ−ＤＲＡＭ５１２２に配置されたＲＡＭ領域Ａ２の第２作業領域Ａ２２（第２展開プログラム格納領域）から第２展開プログラム（この例では画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）を読み出す（ステップ３３５）。次いで、ＣＰＵ５１１は、画像形成部起動プログラムＰｒｐを実行することにより画像形成部２０を初期化し（ステップ３３６）、画像読取部起動プログラムＰｒｓを実行することにより画像読取部１０を初期化し（ステップ３３７）、送受信部起動プログラムＰｒｔを実行することにより送受信部４０を初期化し（ステップ３３８）、オプション起動プログラムＰｒｏを実行することによりオプション機器（図示せず）を初期化し（ステップ３３９）、一連の起動処理を完了する。

以上により、画像形成装置１では、制御部５０およびＵＩ３０に加えて、画像形成部２０、画像読取部１０および送受信部４０（オプション機器が存在する場合はオプション機器も）が、動作可能な状態へと移行する。なお、本実施の形態では、上記ステップ３３１〜ステップ３３９が、「低優先度機器初期化手順（ステップ３）」となる。ここで、本実施の形態では、画像形成部２０、画像読取部１０、送受信部４０およびオプション機器が、低優先度機器となっている。ステップ３の低優先度機器初期化手順が完了することに伴い、画像形成装置１は、すべての機能（スキャン機能、プリント機能、コピー機能およびファクシミリ機能）が実行可能な状態へと移行する。

図１２は、本実施の形態の起動手順（図１１参照）における、各プログラムの格納場所・格納状態と展開場所との関係を説明するための図である。

上述したように、本実施の形態における高優先度機器である制御部５０およびＵＩ３０を起動するために用いられる制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕは、起動前の初期状態において、ＣＰＵ−ＭＲＡＭ５１２１の第１展開プログラム格納領域Ａ１２に未圧縮の状態で格納されている。そして、ＣＰＵ５１１は、起動処理において、これら制御部起動プログラムＰｒｃおよびＵＩ起動プログラムＰｒｕを含む第１展開プログラムを、第１展開プログラム格納領域Ａ１２から読み出して実行する。

これに対し、本実施の形態における低優先度機器である画像形成部２０、画像読取部１０、送受信部４０およびオプション機器（図示せず）を起動するために用いられる画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏは、起動前の初期状態において、ＣＰＵ−ＭＲＡＭ５１２１の圧縮コード格納領域Ａ１３（画像形成部起動プログラムＰｒｐ）あるいはＳＤＭＣ５１５の圧縮プログラム格納領域Ｂ１（画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏ）に、それぞれ圧縮された状態で格納されている。そして、ＣＰＵ５１１は、起動処理において、これら画像形成部起動プログラムＰｒｐを含む圧縮プログラムと、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏを含む圧縮プログラムとを、順番に展開してＣＰＵ−ＤＲＡＭ５１２２の第２作業領域Ａ２２に第２展開プログラムとして格納した後、これら画像形成部起動プログラムＰｒｐ、画像読取部起動プログラムＰｒｓ、送受信部起動プログラムＰｒｔおよびオプション起動プログラムＰｒｏを含む第２展開プログラムを、第２作業領域Ａ２２の第２展開プログラム格納領域から読み出して実行する。

以上説明したように、本実施の形態では、ＣＰＵ−ＭＲＡＭ５１２１に圧縮プログラムの一部を格納しておくことにより、ＣＰＵ−ＭＲＡＭ５１２１のメモリ容量を有効に活用することができる。また、これに伴い、ＳＤＭＣ５１５のメモリ容量を低減すること（よりメモリ容量の小さいＳＤＭＣ５１５を使用すること）が可能になる。

なお、実施の形態１〜３では、ＣＰＵメインメモリ５１２を構成する不揮発性メモリとして、ＭＲＡＭを用いていたが、これに限られるものではない。例えば、ＣＰＵメインメモリ５１２で使用する不揮発性メモリとして、ＦｅＲＡＭ（Ferroelectric RAM）、ＰＲＡＭ（Phase change RAM）、ＲｅＲＡＭ（Resistance RAM）などを用いてもかまわない。

また、実施の形態１〜３では、圧縮プログラムを格納する記憶部として、フラッシュメモリを有するＳＤＭＣ５１５を用いていたが、これに限られるものではない。ＳＤＭＣ５１５に代えて、例えば、所謂マスクＲＯＭ、各種ＰＲＯＭ（Programmable ROM：例えばＯＴＰ ＲＯＭ (One Time Programmable ROM)、ＵＶ−ＥＰＲＯＭ（Ultra-Violet Erasable Programmable ROM）、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM））、他のインタフェースを有するフラッシュメモリ、あるいは、ＨＤＤ（Hard Disk Drive）などを用いてもかまわない。

さらに、実施の形態１〜３では、ＳＤＭＣ５１５に、各種プログラムを圧縮した状態で格納していたが、これに限られるものではなく、未圧縮の状態で格納するものであってもよい。

１…画像形成装置、２…ネットワーク、３…端末装置、４…ファクシミリ装置、５…サーバ装置、１０…画像読取部、２０…画像形成部、３０…ＵＩ、４０…送受信部、５０…制御部、５１…動作制御部、５２…画像処理部、５３…ＰＣＩｅバス、５１１…ＣＰＵ、５１２…ＣＰＵメインメモリ、５１２１…ＣＰＵ−ＭＲＡＭ、５１２２…ＣＰＵ−ＤＲＡＭ、５１３…第１内部バス、５１４…第２内部バス、５１５…ＳＤＭＣ、５１６…第３内部バス、５２１…ＡＳＩＣ、５２２…ＡＳＩＣメインメモリ、５２２０…ＡＳＩＣ−ＤＲＡＭ、５２３…内部バス

Claims (8)

1. 画像を読み取る画像読取部と、
   画像を形成する画像形成部と、
   ユーザの操作を受け付ける操作受付部と、
   前記画像読取部、前記画像形成部および前記操作受付部を制御する制御部と、
   読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって情報を保持するために電源の供給を受ける揮発性メモリとを有し、当該不揮発性メモリには、少なくとも前記制御部を起動するプログラムおよび前記操作受付部を起動するプログラムを含む第１プログラムを格納するとともに、当該揮発性メモリおよび当該不揮発性メモリが共通の第１速度にて動作する第１記憶手段と、
   電源を供給しなくても記憶している情報を保持することが可能な記憶部を有し、少なくとも前記画像読取部を起動するプログラムまたは前記画像形成部を起動するプログラムを含む第２プログラムを格納するとともに、前記第１速度よりも低速な第２速度で動作する第２記憶手段と、
   前記不揮発性メモリから前記第１プログラムを読み出して実行し、前記記憶部から読み出した前記第２プログラムを前記揮発性メモリに書き込み、当該揮発性メモリから当該第２プログラムを読み出して実行する実行手段と
   を有する画像形成装置。
2. 外部に設けられた機器との間でデータを送受信する送受信部をさらに有し、
   前記第２記憶手段は、さらに、前記送受信部を起動するプログラムを、前記第２プログラムとして格納すること
   を特徴とする請求項１記載の画像形成装置。
3. 前記第１記憶手段において、前記揮発性メモリの容量が前記不揮発性メモリの容量よりも大きいことを特徴とする請求項１または２記載の情報処理装置。
4. 前記第１記憶手段に設けられた前記不揮発性メモリは、さらに、前記画像読取部を起動するプログラムまたは画像形成部を起動するプログラムを、前記第１プログラムとして格納し、
   前記第２記憶手段は、前記不揮発性メモリには格納されていない前記画像読取部を起動するプログラムまたは画像形成部を起動するプログラムを、前記第２プログラムとして格納すること
   を特徴とする請求項１記載の画像形成装置。
5. 前記第１記憶手段に設けられた前記不揮発性メモリは、前記第１プログラムを未圧縮の状態で格納し、
   前記第２記憶手段に設けられた前記記憶部は、前記第２プログラムを圧縮された状態で格納し、
   前記第１記憶手段に設けられた前記揮発性メモリは、前記第２プログラムを展開された状態で格納すること
   を特徴とする請求項１乃至４のいずれか１項記載の画像形成装置。
6. 読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって情報を保持するために電源の供給を受ける揮発性メモリとを有し、当該不揮発性メモリには第１プログラムを格納するとともに、当該揮発性メモリおよび当該不揮発性メモリが共通の第１速度にて動作する第１記憶手段と、
   電源を供給しなくても記憶している情報を保持することが可能な記憶部を有し、前記第１プログラムよりも優先度が低い第２プログラムを格納するとともに、前記第１速度よりも低速な第２速度で動作する第２記憶手段と、
   前記不揮発性メモリから前記第１プログラムを読み出して実行し、前記記憶部から読み出した前記第２プログラムを前記揮発性メモリに書き込み、当該揮発性メモリから当該第２プログラムを読み出して実行する実行手段と
   を含む情報処理装置。
7. 前記揮発性メモリがＤＲＡＭ（Dynamic RAM）であり、前記不揮発性メモリがＭＲＡＭ（MagnetoresistiveRAM）、ＦｅＲＡＭ（Ferroelectric RAM）、ＰＲＡＭ（Phase change RAM）、ＲｅＲＡＭ（Resistance RAM）のいずれかであることを特徴とする請求項６記載の情報処理装置。
8. 前記不揮発性メモリは、ＩＰＬ（Initial Program Loader）をさらに格納し、
   前記実行手段は、前記第１プログラムの実行に先立って、前記不揮発性メモリから前記ＩＰＬを読み出して実行することを特徴とする請求項６または７記載の情報処理装置。

Images