JP2014030149A - イメージセンサ駆動装置および方法、放射線画像撮像装置 - Google Patents

Abstract

【課題】１／ｆノイズによるアーチファクトを低減することが可能なイメージセンサ駆動装置を提供する。
【解決手段】イメージセンサ駆動装置は、複数の光電変換素子が２次元に配列されたイメージセンサから画像信号を取り出し、画像信号にオフセット補正を施してデジタルデータへ変換する変換部を有する。イメージセンサ駆動装置は、撮影のフレームレートを決定する同期信号に応じて、基準電圧信号を変換部に処理させて第１のサンプリング数のデジタルデータを取得し、複数の光電変換素子を分割した光電変換素子群からの画像信号の取り出し毎に、基準電圧信号を変換部に処理させて第２のサンプリング数のデジタルデータを取得する。イメージセンサ駆動装置は、得られた第１および第２のサンプリング数のデジタルデータに基づいて、オフセット補正で用いられる補正値を生成する。
【選択図】 図６

Description

本発明は、イメージセンサ駆動装置およびその方法、該イメージセンサ駆動装置を用いた放射線画像撮像装置に関する。

近年デジタルＸ線撮像装置の分野では、イメージインテンシファイアに代わり、解像度の向上や撮像装置の体積の小型化、画像の歪みを押さえることを目的に光電変換素子を用いた等倍光学系の大面積フラットパネル式の放射線撮像装置が普及している。放射線撮像装置に用いられる等倍光学系のフラットパネルセンサの一つとして、シリコン半導体ウエハ上にＣＭＯＳ半導体製造プロセスにより生成された光電変換素子を二次元につなぎ合わせて構成した大面積フラットパネルセンサがある。

光電変換素子がシリコン半導体ウエハに形成されるため、フラットパネルセンサのサイズは、シリコン半導体ウエハの大きさに制限される。シリコン半導体ウエハサイズ以上の大面積フラットパネルセンサの撮像領域を実現するための提案として、特許文献１がある。特許文献１によれば、シリコン半導体ウエハから光電変換素子を短冊状に切り出した矩形撮像素子である矩形半導体基板を複数枚タイリングすることにより、大面積フラットパネルセンサを形成するための製造方法が記載されている。

また、光電変換素子を短冊状に切り出した矩形半導体基板の回路構成が、特許文献２に開示されている。短冊状に切り出した矩形半導体基板上には、二次元に整列した光電変換素子と共に読み出し制御回路として垂直シフトレジスタと水平シフトレジスタが構成されており、水平シフトレジスタの近傍には外部端子（電極パット）が設けられている。この構成によれば、外部端子から入力される制御信号、クロック信号により矩形半導体基板上の垂直シフトレジスタと水平シフトレジスタが制御され、クロック信号に同期して各シフトレジスタから順次各画素列が出力される。

特開２００２−０２６３０２号公報 特開２００２−３４４８０９号公報

しかしながら、前記矩形半導体基板、差動増幅器およびＡ／Ｄ変換器などの半導体は一般的にショットノイズ、熱ノイズおよび１／ｆ（フリッカ）ノイズを発生することが知られている。特に、ＭＯＳプロセスで製造される半導体は低周波数領域において１／ｆノイズが支配的である。矩形半導体基板を複数枚タイリングした構成の放射線撮像装置の場合、複数のＡ／Ｄ変換器でＡ／Ｄ変換されたブロックごとのデジタル画像データ上に、この１／ｆノイズが重畳されてしまうため、ブロック状のアーチファクトが発生してしまう。

たとえば、ＦＰＮ補正を施した放射線を曝射していない時のダーク画像では、１／ｆノイズが発生しなければ、図２４の（ａ）のような非常にフラットな画像が得られる。ところが、矩形半導体基板、差動増幅器およびＡ／Ｄ変換器それぞれに低周波の１／ｆノイズが発生すると、図２４の（ｂ）に見られるような、Ａ／Ｄ変換器単位でブロック状のアーチファクトが見られるようになる。特に放射線撮像装置は広いダイナミックレンジが必要なため、放射線撮像装置に用いられる読み出し回路には低ノイズ性が求められる。

そこで本発明では、１／ｆノイズによるアーチファクトを低減する撮像装置及びその駆動方法を提供することを目的とする。

上記の目的を達成するための本発明の一態様によるイメージセンサ駆動装置は以下の構成を備える。すなわち、
複数の光電変換素子が２次元に配列されたイメージセンサから画像信号を取り出す走査手段と、
前記画像信号にオフセット補正を施してデジタルデータへ変換する変換手段と、
前記走査手段による前記複数の光電変換素子からの画像信号の読出しの開始に先立って、基準電圧信号を前記変換手段に処理させて第１のサンプリング数のデジタルデータを取得する第１取得手段と、
前記複数の光電変換素子を分割した光電変換素子群からの画像信号の取り出し毎に、前記基準電圧信号を前記変換手段に処理させて第２のサンプリング数のデジタルデータを取得する第２取得手段と、
前記第１取得手段と前記第２取得手段により取得されたデジタルデータに基づいて、前記オフセット補正で用いられる補正値を生成する生成手段と、を備える。

本発明によれば、１フレームの読み出し中にも変動する、各種半導体で発生する１／ｆノイズによるオフセットをリアルタイムに補正でき、アーチファクトを低減した画像を生成することが可能である。

第１実施形態の放射線動画撮像装置システムを示すブロック図。 矩形半導体基板における画素回路を示す図。 図２の画素回路の動画撮影時の駆動制御の一例を示すタイムチャート。 実施形態による矩形半導体基板の内部構造の一例を示す図。 矩形半導体基板の制御信号のタイムチャート。 第１実施形態の放射線撮像装置を表すブロック図。 第１実施形態による矩形半導体基板制御のフローチャート。 第１実施形態による矩形半導体基板の制御信号のタイムチャート。 第１実施形態による矩形半導体基板の制御信号のタイムチャート。 第３実施形態による矩形半導体基板の制御信号のタイムチャート。 画像の各ラインでのオフセットを示した図。 第４実施形態の放射線動画撮像装置システムを示すブロック図。 第４実施形態の撮影動作を示すタイムチャートである。 第４実施形態の放射線撮像装置を表すブロック図。 第４実施形態のオフセット補正の目標値の取得手順を示すフローチャート。 第４実施形態の撮影時の処理を示すフローチャート。 オフセット補正動作時にサンプリングされたデータの分布を示すヒストグラム。 第５実施形態の撮像装置の撮影動作を示すタイムチャート。 第５実施形態の矩形半導体基板制御を示すフローチャート。 第５実施形態のオフセット補正動作を示すフローチャート。 第６実施形態のセンサ信号処理回路を表すブロック図。 第６実施形態の矩形半導体基板制御時のフローチャート。 第６実施形態の動画像撮影時のサンプリング動作を表すタイミングチャート。 （ａ）は、１／ｆノイズが発生しない場合の画像を模式的に示す図、（ｂ）は、１／ｆノイズが発生した場合の画像を模式的に示す図。

以下、添付の図面を参照して、本発明の好適な実施形態について説明する。なお、以下では、本発明のイメージセンサ駆動装置を放射線画像（動画）撮像システムに適用した構成を説明するが、これに限られるものではない。

＜第１実施形態＞
図１は、第１実施形態による放射線画像撮像装置を含む撮像システムの構成例を示すブロック図である。図１では、大面積フラットパネル式の放射線動画撮像システムの全体構成を模式的に示している。図１において、１００は放射線撮像装置、１０１は画像処理部を含むシステム制御装置、１０２は画像表示装置、１０３は放射線発生装置、１０４は放射線源である。図１に示す撮像システムにおいて、撮影時にはシステム制御装置１０１により、放射線撮像装置１００及び放射線発生装置１０３が同期制御される。

放射線源１０４より放射され、被写体を透過した放射線は不図示のシンチレータにより可視光に変換された後に光電変換され、光電変換後の光量に応じた電気信号がアナログ／デジタル変換（Ａ／Ｄ変換）される。そして、Ａ／Ｄ変換された信号が、放射線照射に対応したフレーム画像データとして放射線撮像装置１００からシステム制御装置１０１内の画像処理部に転送される。システム制御装置１０１は、フレーム画像データに画像処理を行った後、画像表示装置１０２に放射線画像をリアルタイムに表示させる。なお本実施形態では、放射線撮像装置１００をＸ線検出器として説明する。

放射線撮像装置１００は、フラットパネルセンサ１０５を有する。フラットパネルセンサ１０５には、光電変換素子と、光電変換素子からの信号をサンプルホールドするサンプルホールド回路とを有する画素回路が、２次元状に複数配置されている。フラットパネルセンサ１０５は、シリコン半導体ウエハから矩形状に切り出した、光電変換素子であるＣＭＯＳ型撮像素子が形成された矩形半導体基板１０６が、不図示の平面基台上にマトリクス状にタイリングされた構成を有する。

矩形半導体基板１０６の各々は、つなぎ用エリアセンサとして利用可能なものであり、複数のＣＭＯＳ型撮像素子を有し、それらが等ピッチで２次元状に配置されている。フラットパネルセンサ１０５と上述のシンチレータ（不図示）により、Ｘ線を検出して画像を得るＸ線画像センサが構成される。また、平面基台上で隣接する矩形半導体基板１０６は、矩形半導体基板間の境界を挟んで並ぶ光電変換素子のピッチが矩形半導体基板１０６上でのピッチと同じになるようにタイリングされている。図１には、矩形半導体基板１０６が１４列×２行のマトリクス状にタイリングされた例を示しているが、これに限定されるものではなく、タイリングする矩形半導体基板１０６の行方向の数、及び列方向の数は任意である。

フラットパネルセンサ１０５の上辺部及び下辺部には、マトリクス状に並んだ矩形半導体基板１０６の不図示の外部端子（電極パッド）が配されている。矩形半導体基板１０６の電極パッドは不図示のフライングリード式プリント配線板で外部の回路と接続される。１３１〜１３８はアナログマルチプレクサで、撮影制御部１０９の制御信号により、接続されている複数の矩形半導体基板１０６のいずれかの画素出力を選択し、それぞれに接続される差動増幅器１４１〜１４８に出力する。１５１〜１５８はＡ／Ｄ変換器で、撮影制御部１０９から出力される同期クロックに従い、それぞれ接続される差動増幅器１４１〜１４８のアナログ信号をデジタル化し、撮影制御部１０９に出力する。撮影制御部１０９はＡ／Ｄ変換器１５１〜１５８によりＡ／Ｄ変換されたブロックごとのデジタル画像データをフレームデータに合成し、システム制御装置１０１の画像処理部に転送する。

撮影制御部１０９は、システム制御装置１０１と制御コマンドの通信、同期信号の通信、システム制御装置１０１内の画像処理部への画像データの送信を行う。撮影制御部１０９は、フラットパネルセンサ１０５の制御機能も有しており、フラットパネルセンサ１０５の駆動制御や撮影モード制御を行う。すなわち、撮影制御部１０９、アナログマルチプレクサ１３１〜１３８、差動増幅器１４１〜１４８、Ａ／Ｄ変換器１５１〜１５８は、フラットパネルセンサ１０５を構成する複数の矩形半導体基板１０６のイメージセンサ駆動装置を構成する。

１１０はコマンド制御用インターフェースであり、システム制御装置１０１からは撮影制御部１０９への撮影モードの設定、各種パラメータの設定、撮影開始設定、撮影終了設定などが通信される。また、コマンド制御用インターフェース１１０を介して、撮影制御部１０９からシステム制御装置１０１へ放射線撮像装置１００の状態等が通信される。１１１は画像データインターフェースで、撮影により得られた画像データが、撮影制御部１０９からシステム制御装置１０１へ送られる。１１２はＲＥＡＤＹ信号であり、放射線撮像装置１００が撮影可能状態になったことを撮影制御部１０９からシステム制御装置１０１へ伝える信号である。１１３は外部同期信号であり、システム制御装置１０１が撮影制御部１０９からＲＥＡＤＹ信号１１２を受け、撮影制御部１０９に放射線曝射のタイミングを知らせる信号である。１１４は曝射許可信号であり、曝射許可信号１１４がイネーブルの間にシステム制御装置１０１から放射線発生装置１０３に曝射信号が送信される。フラットパネルセンサ１０５では、放射線源１０４から曝射された放射線が有効な放射線として蓄積され、Ｘ線画像が形成される。

図２に、タイリングに用いられるＣＭＯＳ型の矩形半導体基板１０６に二次元に構成される画素回路の、１画素分の画素回路の一例を示す。

図２において、ＰＤは光電変換を行うフォトダイオードである。Ｍ２はフローティングディフュージョンに蓄積された電荷を放電させるためのリセットＭＯＳトランジスタ（リセットスイッチ）、Ｃｆｄは電荷を蓄積するフローティングディフュージョン（浮遊拡散領域）の容量である。Ｍ１は高ダイナミックレンジモードと高感度モードを切り換えるための感度切り換え用ＭＯＳトランジスタ（感度切り換えスイッチ）である。Ｃ１はダイナミックレンジ拡大用の容量であり、感度切り換えスイッチ（Ｍ１）をオンすると電荷の蓄積が可能となる。感度切り換えスイッチ（Ｍ１）をオンするとフローティングノード部の容量が実質的に増え、感度は低くなるがダイナミックレンジを拡大することができる。よって例えば高感度が必要な透視撮影時には感度切り換えスイッチ（Ｍ１）をオフし、高ダイナミックレンジが必要なＤＳＡ（Digital Subtraction Angiography）撮影時などには感度切り換えスイッチ（Ｍ１）をオンする。Ｍ４はソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ１）である。Ｍ３は画素アンプ１（Ｍ４）を動作状態とさせるための選択ＭＯＳトランジスタ（選択スイッチ１）である。

画素アンプ（Ｍ４）の後段は光電変換部で発生するｋＴＣノイズを除去するクランプ回路が設けられている。Ｃｃｌはクランプ容量で、Ｍ５はクランプ用ＭＯＳトランジスタ（クランプスイッチ）である。Ｍ７はソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ２）である。Ｍ６は画素アンプ２（Ｍ７）を動作状態とするための選択ＭＯＳトランジスタ（選択スイッチ２）である。

画素アンプ２（Ｍ７）の後段には２つのサンプルホールド回路が設けられている。Ｍ８は光信号蓄積用のサンプルホールド回路を構成する、サンプルホールド用ＭＯＳトランジスタ（サンプルホールドスイッチＳ）である。ＣＳは光信号用ホールド容量である。Ｍ１１はノイズ信号蓄積用のサンプルホールド回路を構成する、サンプルホールドＭＯＳトランジスタ（サンプルホールドスイッチＮ）である。ＣＮはノイズ信号用ホールド容量である。Ｍ１０はソースフォロアとして動作する、光信号の増幅ＭＯＳトランジスタ（画素アンプＳ）である。Ｍ９は画素アンプＳ（Ｍ１０）で増幅された光信号をＳ信号出力線へ出力するためのアナログスイッチ（転送スイッチＳ）である。Ｍ１３はソースフォロアとして動作する、ノイズ信号の増幅ＭＯＳトランジスタ（画素アンプＮ）である。Ｍ１２は画素アンプＮ（Ｍ１３）で増幅されたノイズ信号をＮ信号出力線へ出力するためのアナログスイッチ（転送スイッチＮ）である。

ＥＮ信号は、選択スイッチ１（Ｍ３）、選択スイッチ２（Ｍ６）のゲートに接続され、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を動作状態とさせるための制御信号である。ＥＮ信号がハイレベルの時、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）は同時に動作状態となる。ＷＩＤＥ信号は、感度切り換えスイッチ（Ｍ１）のゲートに接続され、感度の切換を制御する。ＷＩＤＥ信号がローレベルの時は、感度切り換えスイッチがオフし高感度モードとなる。ＰＲＥＳ信号は、リセットスイッチ（Ｍ２）をオンしてフォトダイオードＰＤに基準電圧ＶＲＥＳを印加し、蓄積された電荷を放電させるリセット信号である。ＰＣＬ信号はクランプスイッチ（Ｍ５）を制御する信号で、ＰＣＬ信号がハイレベルのときクランプスイッチ（Ｍ５）がオンし、クランプ容量（Ｃｃｌ）を基準電圧ＶＣＬ（クランプ電圧）にセットする。

ＴＳ信号は光信号サンプルホールド制御信号で、ＴＳ信号をハイレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンすることで光信号が画素アンプ２（Ｍ７）を通して容量ＣＳに一括転送される。次いで、全画一括で信号ＴＳをローレベルとし、サンプルスイッチＳ（Ｍ８）をオフすることで、サンプルホールド回路への光信号電荷の保持が完了する。ＴＮ信号はノイズ信号サンプルホールド制御信号で、ＴＮ信号をハイレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンすることでノイズ信号が画素アンプ２（Ｍ７）を通して容量ＣＮに一括転送される。次いで、全画一括で信号ＴＮをローレベルとし、サンプルスイッチＮ（Ｍ１１）をオフすることで、サンプルホールド回路へのノイズ信号電荷の保持が完了する。容量ＣＳ、容量ＣＮのサンプルホールド後は、サンプルホールドスイッチＳ（Ｍ８）、サンプルホールドスイッチＮ（Ｍ１１）がオフとなり、容量ＣＳ、容量ＣＮは前段の蓄積回路と切り離される。そのため、再度サンプルホールドされるまで蓄積した光信号を非破壊で読み出すことが可能である。

図３は図２の画素回路における、固定フレームレートでＸ線ウィンドウ制限のある動画撮影時の駆動タイミングを示すタイミングチャートである。以下、動画像撮影において、光信号用ホールド容量ＣＳおよびノイズ信号用ホールド容量ＣＮに電荷がサンプルホールドされるまでの制御信号のタイミングについて図３を用いて説明する。

図３のタイムチャートにおいて、ｔ５０で撮影モードが設定され、ｔ５１で撮影のための駆動が開始される。ｔ５１で始まるリセット駆動Ｒ１について説明する。リセット駆動Ｒ１は、リセットとクランプを行う駆動であり、撮影制御部１０９の制御下で実行される。まず、ｔ５１で撮影制御部１０９は、信号ＥＮをハイレベルにし、スイッチＭ３およびＭ６をＯＮの状態にし、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を動作状態にする。次にｔ５２で、撮影制御部１０９は、信号ＰＲＥＳをハイレベルにし、リセットスイッチ（Ｍ２）をＯＮとし、フォトダイオードＰＤとフローティングディフュージョン容量Ｃｆｄに基準電圧ＶＲＥＳを印加する。これにより、センサがリセットされる。次にｔ５３で、撮影制御部１０９は、信号ＰＣＬをハイレベルにすることによりクランプスイッチ（Ｍ５）をオンする。これにより、クランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬが印加される。ｔ５４で、撮影制御部１０９は、信号ＰＲＥＳをローレベルにしてリセットスイッチ（Ｍ２）をＯＦＦし、リセットを終了する。これにより、クランプ容量（Ｃｃｌ）の画素アンプ１（Ｍ４）側にリセット電圧がセットされる。ｔ５５で、撮影制御部１０９は、信号ＰＣＬをローレベルにセットする。これにより、クランプスイッチ（Ｍ５）がオフし、基準電圧ＶＣＬと基準電圧ＶＲＥＳの差分の電圧に応じた電荷がクランプ容量（Ｃｃｌ）に蓄積され、クランプが終了する。

リセット駆動Ｒ１が終了すると、ｔ５５からフォトダイオードＰＤ、フローティングディフュージョン容量（Ｃｆｄ）の光電変換部の蓄積が開始される。ｔ５６で信号ＥＮをローレベルとし、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を非動作状態にする。以上の動作によりフラットパネルセンサ１０５が蓄積状態になるので、ｔ５６において、さらに曝射許可信号をイネーブルにしＸ線の曝射を要求する。後に続くリセット駆動もこのタイミングで制御される。

タイリングされた矩形半導体基板１０６では、タイリングされた各撮像素子の全ての画素について、一括して同一のタイミング、同一の期間でリセット駆動が行われる。これは、動画撮影時において、撮像素子間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するためである。その後一括露光による蓄積が行われ各画素回路のフォトダイオードＰＤで発生した光電荷が容量（Ｃｆｄ）に蓄積される。なお、リセット駆動のｔ５２からｔ５４のフォトダイオードＰＤへの基準電圧ＶＲＥＳの印加において光電変換部でリセットノイズ（ｋＴＣノイズ）が発生する。しかしながら、クランプ回路のクランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬをセットすることにより、このリセットノイズが除去される。

次に、ｔ６０で始まるサンプリング駆動Ｓ１について説明する。ｔ６０で、撮影制御部１０９は、信号ＥＮをハイレベルにし、選択スイッチ１（Ｍ３）、選択スイッチ２（Ｍ６）をオンする。これにより、容量（Ｃｆｄ）に蓄積されている電荷は電荷／電圧変換されソースフォロアとして動作する画素アンプ１（Ｍ４）により電圧としてクランプ容量（Ｃｃｌ）に出力される。画素アンプ１（Ｍ４）の出力はリセットノイズを含むが、クランプ回路によりリセット時に画素アンプ２（Ｍ７）側を基準電圧ＶＣＬにセットしているので、リセットノイズが除去された光信号となって画素アンプ２（Ｍ７）に出力される。次にｔ６１で、撮影制御部１０９は、サンプルホールド制御信号ＴＳをハイレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンすることで、光信号は画素アンプ２（Ｍ７）を通して光信号用ホールド容量（ＣＳ）に一括転送される。サンプルホールドを開始したので、ｔ６２で曝射許可信号をディセーブルとしＸ線曝射を禁止する。

次に、ｔ６３で、撮影制御部１０９は、信号ＴＳをローレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオフすることで、光信号用ホールド容量（ＣＳ）に光電荷信号がサンプルホールドされる。次にｔ６４で、撮影制御部１０９は、リセット信号ＰＲＥＳをハイレベルとし、リセットスイッチ（Ｍ２）をオンし、容量（Ｃｆｄ）を基準電圧ＶＲＥＳにリセット、すなわちセンサをリセットする。次にｔ６５で、撮影制御部１０９は、信号ＰＣＬをハイレベルとする。これにより、クランプ容量（Ｃｃｌ）には電圧ＶＣＬと電圧ＶＲＥＳの差分の電圧にリセットノイズが重畳した電荷が蓄積される。ｔ６６で、撮影制御部１０９は、リセット信号ＰＲＥＳをローレベルとしリセットを完了する。

続いて、撮影制御部１０９は、ｔ６７で信号ＴＮをハイレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンすることで、基準電圧ＶＣＬにセットされた時のノイズ信号をノイズ信号用ホールド容量（ＣＮ）に転送する。続いて、ｔ６８で、撮影制御部１０９が、信号ＴＮをローレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオフすることで、ノイズ信号のノイズ信号用ホールド用容量（ＣＮ）にノイズ信号がサンプルホールドされる。その後、撮影制御部１０９は、ｔ６９で、信号ＰＣＬをローレベルとし、ｔ７０で信号ＥＮをローレベルとし、サンプリング駆動Ｓ１を終了する。サンプリング駆動Ｓ１は全画素を一括して行う。後に続くサンプリング駆動もこのタイミングで制御される。サンプリング駆動Ｓ１の後、ｔ８１にて再びリセット駆動Ｒ１が行われ、次のフレームのフォトダイオードＰＤでの蓄積を開始させる。

光信号およびノイズ信号の走査は画素ごとに行われる。転送スイッチＳ（Ｍ９）をオンすると、光信号用ホールド容量（ＣＳ）の電圧が、画素アンプＳ（Ｍ１０）を通して光信号出力線に転送される。同様に、転送スイッチＮ（Ｍ１２）をオンすると、ノイズ信号用ホールド用容量（ＣＮ）の電圧が、画素アンプＮ（Ｍ１３）を通してノイズ信号出力線に転送される。ノイズ信号出力線と光信号出力線に転送された信号は、ノイズ信号出力線と光信号出力線に接続された不図示の差動入力アンプで減算される。これにより、画素アンプでの熱ノイズ、１／ｆノイズ、温度差、プロセスばらつきによるＦＰＮを除去している。なお、センサからの読み出しが可能な期間は、ｔ６８のサンプルホールド終了時から、光信号用ホールド容量（ＣＳ）とノイズ信号用ホールド容量（ＣＮ）に、次フレームの光電荷信号のサンプルホールドが再び開始されるｔ９１までの間である。サンプリング駆動Ｓ１終了後に画素の読み出し処理ＲＤ１が行われる。読み出し処理は画像表示までのディレイをできる限り短くするよう、サンプルホールド直後に行われる。

図２の画素回路において、フォトダイオードＰＤの蓄積開始のタイミングは、図３に示すリセット完了後に信号ＰＣＬをローレベルにしてクランプが完了した時点であるｔ５５やｔ６９である。また蓄積終了のタイミングは、信号ＴＳをローレベルにして光信号をサンプルホールドした時点ｔ６３である。光信号およびノイズ信号をサンプルホールドするサンプリング駆動Ｓ１とサンプリング駆動Ｓ１の間に、蓄積時間開始のためのリセット駆動Ｒ１を挿入することにより、蓄積時間を制限している。図３においては、ｔ６０で始まるサンプリング駆動Ｓ１とｔ９０で始まるサンプリング駆動Ｓ１の間に、ｔ８１で始まるリセット駆動Ｒ１を挿入することにより、実質的な蓄積時間であるＸ線ウィンドウをｔ８５からｔ９３の期間Ｔに制限している。

図４は、本実施形態における矩形半導体基板１０６の内部構造の一例を模式的に示す図である。矩形半導体基板１０６は、光電変換素子を含む図２に示した画素回路が２次元に配列されたイメージセンサである。矩形半導体基板１０６は、チップセレクト信号端子ＣＳ、光信号出力端子Ｓ、ノイズ信号出力端子Ｎ、垂直走査スタート信号端子ＶＳＴ、垂直走査クロック端子ＣＬＫＶ、水平走査スタート信号端子ＨＳＴ、水平走査クロック端子ＣＬＫＨを有する。垂直走査回路３０３は、横方向の画素群を選択し、垂直走査クロックＣＬＫＶに同期して画素群を順次副走査方向である垂直方向に走査する。水平走査回路３０４は、垂直走査回路３０３により選択された主査方向である横方向の画素群の列信号線を水平走査クロックＣＬＫＨに同期して順次１画素ずつ選択する。画素回路３０２は、図２に示した画素回路であり、垂直走査回路３０３の出力線である行信号線３０５がイネーブルになることにより、列信号線３０６、３０７にサンプルホールドされた光信号電圧信号Ｓ、ノイズ電圧信号Ｎを出力する。列信号線３０６、３０７に出力された電圧信号を水平走査回路３０４が順次選択することにより、アナログ出力線３０８、３０９に各画素の電圧信号が画像信号として順次出力される。

以上のように、矩形半導体基板１０６は、垂直走査回路３０３及び水平走査回路３０４を使用したＸＹアドレス方式によるスイッチング動作によって画素選択が行われる。そして、選択された画素からのトランジスタで増幅された各画素の光信号Ｓ及びノイズ信号Ｎの電圧信号は、列信号線３０６、３０７、アナログ出力線３０８、３０９を通してアナログ出力端子Ｓ、Ｎに出力される。

チップセレクト信号端子ＣＳは、チップセレクト信号の入力端子で、チップセレクト信号をハイレベルとすることにより内部走査に従った撮像素子の光電圧信号Ｓ、ノイズ電圧信号Ｎがアナログ出力端子Ｓ、Ｎから出力される。光信号及びノイズ信号に係るサンプルホールド回路後段の出力切り換えアナログスイッチ３１０、列信号線３０６、３０７、列信号線を水平走査回路３０４の出力により切り換えるスイッチングトランジスタ３１１は、読み出し走査の伝送回路を構成している。

垂直走査クロック端子ＣＬＫＶは、垂直走査回路３０３のクロックの入力端子であり、垂直走査スタート信号端子ＶＳＴは、垂直走査回路３０３のスタート信号の入力端子である。垂直走査スタート信号ＶＳＴをハイレベルにした後、垂直走査クロックＣＬＫＶを入力することにより、Ｖ１，Ｖ２，・・・，Ｖｍと行選択信号が順次イネーブルに入れ替わる。垂直走査が開始されたら垂直走査スタート信号ＶＳＴをローレベルにする。水平走査クロック端子ＣＬＫＨは、水平走査回路３０４のクロックの入力端子であり、水平走査スタート信号端子ＨＳＴは、水平走査回路３０４のスタート信号の入力端子である。水平走査スタート信号ＨＳＴをハイレベルにし、水平走査クロックＣＬＫＨを入力することにより、Ｈ１，Ｈ２，・・・，Ｈｎと列選択信号が順次イネーブルに入れ替わる。水平走査が開始されたら水平走査スタート信号ＨＳＴをローレベルにする。

垂直走査回路３０３の行信号線Ｖ１の出力がイネーブルになると、行信号線Ｖ１に接続する横１行の画素群（１，１）から（ｎ，１）が選択され、この横１行の各画素からそれぞれの列信号線３０６、３０７に光電圧信号Ｓ、ノイズ電圧信号Ｎが出力される。水平走査回路３０４の列選択信号のイネーブルをＨ１，Ｈ２，・・・，Ｈｎと順次切り換えることにより、横１行の光電圧信号Ｓ、ノイズ電圧信号Ｎが順次アナログ出力線３０８、３０９を経由してアナログ出力端子Ｓ、Ｎに出力される。行信号線Ｖｍまで同様な水平走査を行うことにより、全画素の画素出力が得られる。

図５の（ａ）は、タイリングされた４枚の矩形半導体基板の画素データを１つのＡ／Ｄ変換器で読み出すためのタイムチャートである。

信号ＣＳ０〜ＣＳ３は矩形半導体基板のアナログ信号の出力を制御するチップセレクト信号である。図５の（ｂ）は、図１の構成から、１つのＡ／Ｄ変換器についての構成を抜き出して示したものである。矩形半導体基板１０６のアナログ出力信号に振られている番号は、タイムチャートのチップセレクト信号ＣＳの数字と１対１で対応している。たとえば、ＣＳ０がハイレベルの間は、アナログ出力信号番号“０”のアナログ出力が有効になり、次段の増幅器１４１〜１４８に出力される。ＣＳ１がハイレベルの時はアナログ出力信号番号“１”のアナログ出力が有効になり、次段の増幅器１４１〜１４８に出力される。すなわち、ＣＳ０はアナログ出力信号番号“０”の矩形半導体基板１０６に接続され、ＣＳ１はアナログ出力信号番号“１”の矩形半導体基板１０６に接続されている。同様に、ＣＳ２はアナログ出力信号番号“２”の矩形半導体基板１０６に接続され、ＣＳ３はアナログ出力信号番号“３”の矩形半導体基板１０６に接続されている。

画像の読み出しでは、まずチップセレクトＣ０が選択される。垂直走査スタート信号ＶＳＴがハイレベルの状態で、垂直走査クロックＣＬＫＶが立ち上がると、図４の垂直走査回路の行信号線Ｖ１がイネーブルとなる。その結果、行信号Ｖ１で選択される画素群（１，１）から（ｎ，１）の出力が有効になり、列信号線に画素群（１，１）から（ｎ，１）の各画素の画素電圧信号が出力される。

水平走査スタート信号ＨＳＴがハイレベルの状態で、水平走査クロックＣＬＫＨが立ち上がると、水平走査回路の列選択行信号Ｈ１がイネーブルとなる。ＣＬＫＨの立ち上がりに同期して、水平走査回路の列選択行信号がＨ２，・・Ｈｎと切り換わり、画素を（１，１）から順番に（ｎ，１）まで選択し、水平方向のチップセレクトＣ０で選択された矩形半導体基板の横方向画素群の走査を終了する。ＣＬＫＨのクロックに同期して矩形半導体基板１０６の画素出力が順次外部アナログ出力端子に出力されるので、Ａ／Ｄ変換器はＣＬＫＨのクロックに同期するＡ／Ｄ変換クロックＣＬＫＡＤによりＡ／Ｄ変換を行う。

次にチップセレクトをＣ１に切り換え同様に水平走査を行い、Ｃ２も同様に水平走査を行うことにより、３枚の矩形半導体基板の、横１ラインに配列した画像群の読み出しを終了する。以降、ＣＬＫＶにより垂直走査回路の行信号線を順次切り換えながら、同様に水平走査をＶｍまで行うことにより、４枚の矩形半導体基板全画素の読み出しが完了する。

次に、第１実施形態で行う、各種半導体で発生する１／ｆノイズによるオフセットをリアルタイムに補正する方法を図６のブロック図と図７のフローチャートを用いて説明する。図６は、第１実施形態によるイメージセンサ駆動装置の構成例を示すブロック図である。図７は、第１実施形態による矩形半導体基板の駆動制御を示すフローチャートである。

まず、オフセット補正の目標値の生成動作に関して説明する（Ｓ１０１〜Ｓ１０４）。目標値の生成は、撮影前に行われる。図６では、図１に示した放射線撮像装置１００に、マルチプレクサ４２１〜４２８、Ｄ／Ａ変換器４１１〜４１８および増幅器４０１〜４０８で構成されるオフセット補正回路が追加されている。上述したように、アナログマルチプレクサ１３１〜１３８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８でそれぞれ構成されるブロックは、矩形半導体基板１０６の出力信号のうちの１つの信号を撮影制御部１０９の指示に基づき出力する。オフセット補正回路はこれらブロックのそれぞれに追加されている。マルチプレクサ４２１〜４２８は、アナログマルチプレクサ１３１〜１３８の出力信号と、所定の電圧である基準電圧信号Ｖｒｅｆと、から信号を選択する。Ｄ／Ａ変換器４１１〜４１８および増幅器４０１〜４０８は、撮影制御部１０９で計算されたオフセット補正データをアナログ信号に変換する。なお、図６では、矩形半導体基板１０６を見やすいように縦方向に並べているが、実際は図１に示したような配置となる。

撮影制御部１０９は、システム制御装置１０１により指定された撮影モードを設定する（Ｓ１０１）。次に、撮影制御部１０９は、オフセット補正用の目標値を生成するために、まずＤ／Ａ変換器４１１〜４１８に±０となる基準値を出力する（Ｓ１０２）。続いて、撮影制御部１０９は、ＳＥＬをハイレベルの状態として、マルチプレクサ４２１〜４２８が基準電圧信号Ｖｒｅｆを出力するように制御する（Ｓ１０３）。矩形半導体基板１０６のアナログ出力であるＳ信号とＮ信号が入力される差動増幅器１４１〜１４８は、同じ電圧の信号が入力されると、所定の電圧を出力するような回路構成となっている。そのため、マルチプレクサ４２１〜４２８が基準電圧信号Ｖｒｅｆを出力し始めると、差動増幅器１４１〜１４８に同じ電圧が入力されることによって、所定の電圧がＡ／Ｄ変換器１５１〜１５８に入力される。マルチプレクサ４２１〜４２８が基準電圧信号Ｖｒｅｆを出力し始めると、撮影制御部１０９は、Ａ／Ｄ変換器１５１〜１５８が出力するデータを所定のサンプル数であるＮ個のサンプリングをして、Ｎ個の目標値データＤＡｎの和ΣＤＡｎを計算する（Ｓ１０４）。Ｓ１０２において、Ｄ／Ａ変換器に基準値を設定しているので、ＤＡｎからの変動値を補正すれば１／ｆノイズによるオフセットを０に近づけることができる。また、ＤＡｎを取得するときの状態を±０にしているので、Ｄ／Ａ変換器のダイナミックレンジを有効に使うことができる。

サンプリングされたデータは、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生するノイズにより、値がばらつくので、統計的にサンプリング数が多いほど平均値の精度がよくなることが知られている。

次に、撮影制御部１０９は、同期信号を検出すると（Ｓ１０５）、放射線撮像装置１００による撮影が行われる。すなわち、フラットパネルセンサ１０５における全画素のリセットを行なって蓄積を開始し（Ｓ１０６）、蓄積開始から所定時間の経過後にサンプルホールドを行なう（Ｓ１０７）。以上のようにして、サンプリングが終了すると、撮影制御部１０９は、フラットパネルセンサ１０５からの信号の読出しに先立って、オフセット補正のためのデータ取得を行う。以下、オフセット補正のためのデータ取得の動作（Ｓ１０８〜Ｓ１１０、第１取得処理）について説明する。

撮影制御部１０９はＳＥＬをアサートし（ハイレベルの状態とし）、マルチプレクサ４２１〜４２８の入力として基準電圧信号Ｖｒｅｆを選択する（Ｓ１０８）。なお、このとき、Ｄ／Ａ変換器４１１〜４１８には上述した基準値が設定さている。基準電圧信号Ｖｒｅｆを選択した状態で、Ａ／Ｄ変換器１５１〜１５８の出力データＤＢｎを所定数Ｎ個サンプリングし、それらの和ΣＤＢｎを求める（Ｓ１０９）。基準電圧信号Ｖｒｅｆを選択することによって、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生する１／ｆノイズを目標値からの変動値として測定することができる。

ここで、撮影制御部１０９は、補正データとして、ＤＣｎ＝（ΣＤＡｎ−ΣＤＢｎ）／Ｎを計算し、その結果をＤ／Ａ変換器４１１〜４１８に出力する（ステップＳ１１０）。求められた補正値ＤＣｎは、目標値からの変動分を表す。出力された補正値はデジタルデータであるが、各Ｄ／Ａ変換器４１１〜４１８によってアナログ信号に変換され、増幅器４０１〜４０８を介して、所定のアナログ信号処理が施されて、加算回路４３１〜４３８に入力される。加算回路４３１〜４３８が入力された補正値をマルチプレクサ４２１〜４２８の出力信号に加算することでオフセットが補正される。たとえば、１／ｆノイズが発生し、オフセットが大きくなると、目標値ΣＤＡｎに対して、測定値ΣＤＢｎが大きくなる。そのため、ＤＣｎはマイナスとなり、結果的にマルチプレクサ４２１〜４２８の出力信号に重畳するオフセットを減じる方向の補正値が印加されることになる。

このようにして、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生する１／ｆノイズを補正することができる。この処理は同期信号に同期して実行されるので、フレームごとにオフセット補正値を決定することができる。しかしながら、１フレーム内で垂直シフトレジスタおよび水平シフトレジスタで走査し、容量ＣＳとＣＮにサンプルホールドされた電圧を順次外部に出力する読み出しの間にも、１／ｆノイズは変動する。図１１は、Ｓ１１０の処理が終了した時点における画像のライン番号と、オフセットの関係を表した図である。このように、サンプリング終了時の画素読み出し前に１度だけオフセット補正を行う補正方法では、図２４（ｂ）に見られるような、Ａ／Ｄ変換器単位でのブロック状のアーチファクトが残ってしまう。

そこで、第１実施形態では、容量ＣＳとＣＮにサンプルホールドされた電圧を順次外部に出力する間にもオフセット補正のためのデータの取得、オフセットのための補正値の調整を実行して、読み出し中に変動する１／ｆノイズもリアルタイムに補正する。以下、垂直シフトレジスタおよび水平シフトレジスタで走査することにより、容量ＣＳとＣＮにサンプルホールドされた電圧を順次外部に出力しながらオフセット補正のためのデータを取得し、オフセット補正の補正値（オフセット補正値）を調整する動作を説明する。

図８で示すように、垂直走査スタート信号端子ＶＳＴ、垂直走査クロック端子ＣＬＫＶを制御し、垂直走査回路３０３が読み出しを行うラインｍを選択する（Ｓ１１１）。このとき、Ｓ１１２〜Ｓ１１４に示される、オフセット補正のためのデータを取得する第２取得処理が実行される。図８に示すように、撮影制御部１０９はＳＥＬをハイレベルの状態として、マルチプレクサ４２１〜４２８の入力として、基準電圧信号Ｖｒｅｆを選択する（Ｓ１１２）。撮影制御部１０９は、基準電圧信号Ｖｒｅｆを選択した状態で、Ａ／Ｄ変換器１５１〜１５８の出力データＤＰｎを所定数Ｎ’個サンプリングし、それらの和ΣＤＰｎ’を求める（Ｓ１１３）。

ここで、撮影前に行う目標値のデータ生成時に取得するサンプリング数Ｎ（第１のサンプリング数）と、読み出し時のオフセット補正のために取得するサンプリング数Ｎ’（第２のサンプリング数）が等しい（Ｎ＝Ｎ’）場合、補正データとして、ＤＲｎ＝（ΣＤＡｎ−ΣＤＰｎ’）／Ｎを得ることができる。一方、Ｓ１０４、Ｓ１０９、Ｓ１１３でそれぞれサンプリングする個数は、同一でなくてもよい。たとえば、第１のサンプリング数を第２のサンプリング数の所定倍とした場合、すなわち、サンプリング数Ｎ＝Ｍ×Ｎ’である場合は、ＤＲｎ＝（ΣＤＡｎ−ΣＤＰｎ’×Ｍ）／Ｎのように求めればよい。

フレームレート高速化のために垂直シフトレジスタおよび水平シフトレジスタの切り替え時間を短くすると、ライン切り替えの間隔が短くなる。そのため、ライン切り替えの間隔で読み出し時のオフセット補正のために取得するサンプリング数Ｎ’が、Ｎに比べてかなり小さな値にしか設定できない場合がある。平均を求める際に、サンプリングした数が少ないと、ランダムノイズの影響が大きくなってしまう。

そこで、撮影制御部１０９は、ΣＢｎとΣＤＰｎ’×Ｍの加重平均を用いて補正値ＤＲｎを求め、これをＤ／Ａ変換器４１１〜４１８に出力する。例えば、Ｍが大きいときは、ΣＢｎの加重を大きくし、Ｍが小さくなるにつれて徐々にΣＤＰｎ’×Ｍの加重を大きくしていくことが考えられる。このようにすれば、サンプリング数が少ない間はΣＢｎが支配的になり、サンプリング数が少ないことに起因したランダムノイズの影響を低減できる。

また、ΣＤＰｎ’の見かけのサンプリング数を増加させて精度を向上するために、今回および過去に取得された複数のΣＤＰｎ’を用いるようにしてもよい。本実施形態ではｍライン目に取得したΣＤＰｎ’（ｍ）に加えて、それよりも前のｋ個のラインで取得したΣＤＰｎ’（ｍ−１）、ΣＤＰｎ’（ｍ−２）、…ΣＤＰｎ’（ｍ−ｋ）を用いることによりサンプリング数を増やす。ただし、ｋは０以上の自然数で、ｋ＜ｍとする。なお、ΣＤＰｎ’（ｍ−１）、ΣＤＰｎ’（ｍ−２）、…ΣＤＰｎ’（ｍ−ｋ）は、撮影制御部１０９が有するメモリ（不図示）に保持される。ΣＤＰｎ’（ｍ）、ΣＤＰｎ’（ｍ−１）、ΣＤＰｎ’（ｍ−２）、…ΣＤＰｎ’（ｍ−ｋ）による単純平均結果であるΣＤＳｎ’を用いることにより、オフセットの補正値ＤＲｎ＝（ΣＤＡｎ−ΣＤＳｎ’×Ｍ）／Ｎを得る。このように、最近のｋ＋１ラインにおけるサンプリング結果を用いた移動平均（単純移動平均）を用いることで、見かけのサンプリング数を増加させてランダムノイズの影響を低減させることができる。

撮影制御部１０９は、以上のようにして計算により得られた補正値ＤＲｎをＤ／Ａ変換器４１１〜４１８に出力する（Ｓ１１４）。これにより、各ラインについて取得可能なサンプリング数が少ない場合でも、ランダムノイズの影響を抑え、かつ、読み出し中に変動する１／ｆノイズもリアルタイムに補正することができる。

続いて、撮影制御部１０９は、選択されているラインｍの画素データを読み出す（Ｓ１１５）。読み出しが完了すると、撮影制御部１０９は、撮影制御部１０９はｍが最終ラインか否かを判断する（Ｓ１１６）。ｍが最終ラインではない場合、処理はＳ１１１に戻り、撮影制御部１０９は次のラインのオフセット補正動作を開始する。

以上を繰り返し、矩形半導体基板１０６の画素の読み出しが行われる。そして、ｍが最終ラインに達すると、処理はＳ１１６からＳ１１７へ進み、撮影制御部１０９は、撮影終了か否かを判断する。撮影終了であれば、撮影制御部１０９は、撮影動作を終了する。他方、撮影終了でない場合は、処理はＳ１０５に戻り、引き続き次の画像の撮影動作を行う。

ＤＣｎまたはＤＲｎのどちらか一方を利用して補正しても効果は得られる。しかし、本実施形態のように、ＤＣｎとＤＲｎを併用して補正することにより、１／ｆノイズによるアーチファクトをさらに低減することができる。すなわち、オフセット補正値の調整を、矩形半導体基板１０６における複数の光電変換素子（複数の画素回路）を分割した光電変換素子群（画素回路群）からの画像信号の取り出し毎に実行することでフレーム内における１／ｆノイズが解消される。

なお、本実施形態では、上記の光電変換素子群として１ラインを採用し、１ラインごとに補正値ＤＲｎを求め補正を行っているが、これに限られるものではない。例えば、複数のラインをまとめて補正対象とすることで処理をより効率化させることができる。また、少なくとも１つの画素単位を補正対象とすることで、周波数の高い変動にも追従で、より精度を向上させることができる。また、別の例では、１フレーム内において補正対象を変更する。たとえば、最初の所定数ラインについては２ライン毎にオフセット補正値の調整を実行し、他のラインについては１ライン毎にオフセット補正動作を実行する。

また、本実施形態では図７のＳ１１１からＳ１１４、および図８に示すように、読み出しを行うラインｍを選択した後にＳＥＬをハイレベルの状態にして基準電圧信号Ｖｒｅｆを選択しているが、この順番に限られるものではない。図７でＳ１１０を行った後、Ｓ１１２、Ｓ１１３、Ｓ１１１、Ｓ１１４、Ｓ１１５の順に処理するようにしてもよい。すなわち、図９に示すように、読み出しラインｍを選択する直前にＳＥＬをハイレベルの状態にして基準電圧信号Ｖｒｅｆを選択し、補正値ＤＲｎを求めて補正する。但し、画素データの読み出しと補正用の基準電圧信号のサンプリングとの時間差は、できるだけ短くすることが望ましい。

また、図７のフローチャートでは撮影モード設定（Ｓ１０１）の完了後に目標値の取得を開始しているが、目標値の取得は撮影モード設定開始前でもよい。撮影前に行うオフセット補正時の目標値のデータは、温度などの条件によって変動するので、データが安定した時点での値を取得することが望ましい。

オフセットの補正値を求める際、撮影制御部１０９が（ΣＤＡｎ−ΣＤＢｎ）または（ΣＤＡｎ−ΣＤＰｎ’×Ｍ）または（ΣＤＡｎ−ΣＤＳｎ’×Ｍ）をＮで割って、平均値を補正値として出力するようにしたが、これらに限られるものではない。たとえば、増幅器４０１〜４０８に１／Ｎのゲインを持たせて増幅器で平均をとるようにしてもよい。これにより、Ａ／Ｄ変換器１５１〜１５８の分解能以下まで有効となり、高精度な補正が可能となる。

加えて、第１実施形態では、３個あるいは４個の矩形半導体基板１０６をアナログマルチプレクサ１３１〜１３８で順次選択するようにしていたがこれに限られるものではない。たとえば、１個の矩形半導体基板１０６に対して、差動増幅器、Ａ／Ｄ変換器、オフセット補正回路をそれぞれ１個とした構成としてもよい（アナログマルチプレクサ１３１〜１３８が省略可能になる）。このような構成により、高速なフレームレートの動画像においても、１／ｆノイズを低減することが可能となる。

また、本実施形態では、ライン切り替えの間隔で読み出し時のオフセット補正のために取得するサンプリング数Ｎ’が、Ｎに比べてかなり小さな値にしか設定できない場合に求めたΣＤＳｎ’を、ΣＤＰｎ’（ｍ）、ΣＤＰｎ’（ｍ−１）、ΣＤＰｎ’（ｍ−２）、…ΣＤＰｎ’（ｍ−ｋ）によるｋ＋１個の値の単純移動平均の結果としたが、これに限られるものではなく、たとえば加重平均の結果（加重移動平均）を用いることができる。オフセットは、１／ｆで変動しているので、単純平均では過去の値の影響により補正値がずれる可能性がある。対象ラインのサンプリング値ΣＤＰｎ’（ｍ）に近いラインでサンプリングしたデータほど重みを大きくして平均を行う加重移動平均のほうが現在のオフセット変動の影響をより精度よく計算できる。また、移動平均法に代えて、第２実施形態で説明するような再帰処理により得られるオフセット補正値を用いることができる。

なお、ｋ＋１ライン分の平均を求める場合、それらのサンプリングしたデータを保存しておくための領域（メモリ）が必要となる。また、補正対象のラインが変化するたびに保存しているデータを更新する必要も生じる。平均を求めるためにサンプリング数が多く必要であるが、平均を求めるために利用するライン数またはサンプリング数が増えるほど、必要なメモリが増える。

＜第２実施形態＞
第１実施形態において、Ｄ／Ａ変換器４１１〜４１８、増幅器４０１〜４０８、加算回路４３１〜４３８、マルチプレクサ４２１〜４２８のいずれかの応答時間が遅い場合には、（Ｓ１１４）において求めた補正値と補正対象のラインにずれが生じる。そのため、オフセットをリアルタイムに補正できなくなる可能性がある。そこで、第２実施形態では、上記のような場合でも、読み出し中に変動する１／ｆノイズをリアルタイムに補正することを可能とするために、補正値を予測してオフセット補正をする。第２実施形態では、再帰的にオフセットの補正値を求める方法を説明する。

第２実施形態による放射線動画撮像装置の構成、イメージセンサ駆動装置の構成や基本的な駆動動作は、第１実施形態（図１〜図９）と同様である。第２実施形態では、図７のＳ１０４、Ｓ１０９、Ｓ１１３でそれぞれ求めたΣＤＡｎ、ΣＤＢｎ、ΣＤＰｎ（ΣＰｎ’×Ｍ）を用いて、現在のラインよりも所定数のライン後の補正を行うのに適した補正値を予測する（Ｓ１１４）。

ｍライン目の、再帰的に求めたサンプリング値ΣＤＱｎ’（ｍ）は、以下のように再帰的に求められる。αはフィードバック係数である。ただし、０＜α＜１とし、システムごとに最適となる値を利用する。

［数１］
ΣＤＱｎ’（ｍ）＝（１−α）ΣＤＰｎ’＋αΣＤＱｎ’（ｍ−１） （式１）
フィードバック係数αで再帰的にΣＤＱｎ’（ｍ）を求めた場合、ｍ→∞になると、ΣＤＱｎ’（ｍ）のノイズの減衰率Ｒ＝σ_ｏｕｔ／σ_ｉｎは、（式２）のように漸近する。このとき、ライン間でノイズに相関がないものとする。

［数２］
ここで、ΣＤＢｎと１ライン目のサンプリングデータΣＤＰｎ’（１）を用いて、ｍ＝１のときから減衰率Ｒが（式２）の値になるようにすれば、２ライン目以降のノイズ減衰率Ｒも常に漸近値に近づくようになる。

よって、ｍ＝１のときの再帰的サンプリング値ΣＤＱｎ’（１）を（式３）のように求め、ｍ＞１の再帰的サンプリング値ΣＤＱｎ’（ｍ）を（式１）のように求めることで、１ライン目から常にノイズの減衰率Ｒが漸近値に近づいた結果を得ることができる。ただし、サンプリング数Ｎ＝Ｍ×Ｎ’とする。
［数３］
ΣＤＱｎ’（１）＝（１−β）ΣＤＰｎ’＋βΣＤＢｎ／Ｍ （式３）

βはｍ＝１のときのフィードバック係数である。ΣＤＢｎとΣＤＰｎ’はサンプリング数がＭ倍異なるので、ΣＤＢｎはΣＤＰｎ’に比べてノイズσが１／√Ｍであるといえる。これをもとにβは（式４）のように求める。
［数４］
βは、(１−Ｒ²)／Ｒ²＞Ｍの場合、解がないので、フィードバック係数αを大きく設定したい場合は、ＤＢｎのサンプリング数Ｎが大きく、ノイズが十分に小さくないと値を求めることができない。

以上のように求めたΣＤＱｎ’（ｍ）を用いて、補正値ＤＲｎ＝（ΣＤＡｎ−ΣＤＱｎ’×Ｍ）／Ｎを計算し、結果をＤ／Ａ変換器４１１〜４１８に出力する（Ｓ１１４）。Ｓ１１５以降の処理は第１実施形態と同様である。

以上の処理により、補正対象のラインのオフセット補正値を予測できるので、応答時間が遅い場合にも、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生する１／ｆノイズをリアルタイムに補正することができる。また、フレームレート高速化のために垂直シフトレジスタおよび水平シフトレジスタの切り替え時間が短く、サンプリングした数Ｎ’が少ない場合でも、第２実施形態で説明した再帰的な処理を用いることにより、ランダムノイズの影響を抑えることができる。

なお、第２実施形態では再帰的な処理を用いた例を説明したが、例えばＤ／Ａ変換器４１１〜４１８、増幅器４０１〜４０８、加算回路４３１〜４３８、マルチプレクサ４２１〜４２８のいずれかの応答の遅れが比較的小さい場合には、補正値を予測する方法として、第１実施形態に記述したような移動平均法を用いることができる。移動平均法を用いる場合には、移動平均法により求めた結果を補正対象のラインの補正値とする。ただし、移動平均法は計算に用いる複数のΣＤＰｎ（ｍ）を保存しておくメモリが必要となる。これに対して、再帰的な処理を用いた場合には、補正値ΣＤＱｎ’（ｍ）を求める際に利用する値はΣＤＰｎ’（ｍ）とΣＤＱｎ’（ｍ−１）だけでよいので、移動平均法を用いた場合よりもメモリを削減できる。また、移動平均法に比べて再帰的な処理のほうが漸近値に近づくスピードが速い。したがって、時間的に変動する１／ｆノイズの補正には再帰的な処理を用いるほうが効果が高い。

＜第３実施形態＞
上記の第１実施形態および第２実施形態では、目標値およびオフセット測定時にマルチプレクサ４２１〜４２８で基準電圧信号を選択するようにしたがこれに限られるものではない。たとえば、目標値およびオフセット測定時にマルチプレクサ４２１〜４２８でアナログマルチプレクサ１３１〜１３８を選択し、かつ図１０に示すように、ＣＬＫＶを立ち上げたのち、ＣＳ０〜ＣＳ３とＨＳＴをサンプリング時間だけ長くして、矩形半導体基板１０６の各ラインの１画素目の画素データを所定数サンプリングし、オフセットを補正するようにしてもよい。矩形半導体基板１０６ごとに発生するオフセットが異なるので、各矩形半導体基板１０６での１画素目の画素データを取得する必要がある。この場合、目標値としてサンプリングした矩形半導体基板１０６の各ラインのデータは、不図示のメモリにライン単位で格納し、矩形半導体基板１０６のライン毎に不図示のメモリから読み出して、補正値を算出する。これによって、矩形半導体基板１０６で発生する１／ｆノイズによるオフセット変動を含めて測定することが可能となり、さらに、アーチファクトを低減することが可能になる。また、第３実施形態では、オフセット補正値を求めるための動作において基準電圧を使用しないので、アナログマルチプレクサ１３１〜１３８の出力信号と、所定の電圧である基準電圧信号Ｖｒｅｆと、から信号を選択するマルチプレクサ４２１〜４２８を省略することが可能になる。

＜第４実施形態＞
上述したように、矩形半導体基板、差動増幅器およびＡ／Ｄ変換器それぞれに低周波の１／ｆノイズが発生すると、図２４の（ｂ）に見られるような、Ａ／Ｄ変換器単位でブロック状のアーチファクトが見られるようになる。上記各実施形態では、フレーム内の光電変換素子群からの画像信号の取り出し毎に加算回路４３１〜４３８に与えるオフセット補正値の調整を実行することで、上記アーチファクトを低減している。他方、オフセット補正の目標値の設定タイミングも、アーチファクトの発生、低減に寄与する。たとえば、撮影モードが切り替わるたびに、オフセット補正の目標値を設定すると、オフセット補正画像（暗画像）を取得した時と本撮影とで目標値が変化してしまう可能性がある。異なる目標値で取得されたオフセット補正画像により本撮影の画像を補正すると、定常的なオフセットが発生してしまう。第４実施形態では、オフセット補正画像の取得時の目標値を本撮影でも確実に利用できるようにする。

図１２は、第４実施形態による撮像装置を含む撮像システムの構成例を示すブロック図である。第１実施形態の構成（図１）と同様の構成には同一の参照番号を付してある。フラットパネルセンサ１０５上の２次元に配列された複数の光電変換素子（画素回路）の一部分である光電変換素子群に対応した領域が、遮光部５０２，５０３により遮光されている。本実施形態では、フラットパネルセンサ１０５の上辺部及び下辺部側の所定ライン数のＣＭＯＳ型撮像素子は遮光部５０２および５０３により光学的に遮光されている。これらの遮光された領域は、複数の光電変換素子のうちの水平方向に並ぶ所定数の隣接したラインに対応した領域であり、垂直方向に走査する際の先頭のラインを含む領域となっている。後で説明する１／ｆノイズによるオフセット変動を補正するときには、この遮光された領域の画素データを読出し、オフセット補正が行われる。なお、第４実施形態による画素回路や矩形半導体基板１０６の構成、それらの動作タイミング等は、第１実施形態（図２〜図５）と同様である。

次に、放射線をパルス状に断続的に被写体に照射して動画像を撮影する場合のサンプリング動作において、第４実施形態で行う、各種半導体で発生する１／ｆノイズによるオフセット変動を補正する方法を図１３、図１４、図１５および図１６を用いて説明する。図１３は、第４実施形態による撮影動作を示すタイミングチャートである。図１４は第４実施形態によるイメージセンサ駆動装置の構成例を示すブロック図である。図１５、図１６は、第４実施形態によるイメージセンサ駆動装置の動作を説明するフローチャートである。

図１５において、まず、撮影制御部１０９はシステム制御装置１０１から撮影モードが設定されるまで待機する（Ｓ２０１）。この撮影モードには、たとえば、撮影間隔を示すフレームレート、放射線を蓄積するための蓄積時間、画素回路の感度、出力画像のサイズ情報、オフセット補正用の画像取得など少なくとも何れかが含まれている。図１３の時刻ｔ０で撮影モードが設定されると、撮影制御部１０９は、撮影モードに従って矩形半導体基板１０６に対する設定を行う。

次に、撮影制御部１０９は、設定された撮影モードに対応するオフセット補正時の目標値がメモリ５０１に格納されているかを確認する（Ｓ２０２）。設定された撮影モードに対応する目標値がメモリ５０１に格納されていない場合、処理はＳ２０３に進み、撮影制御部１０９は、撮影前にオフセット補正時の目標値を生成する目標値生成動作を開始する。Ｓ２０２において、撮影制御部１０９は、設定された撮影モードに対応したオフセット補正時の目標値がすでにメモリ５０１に格納されていることを検出すると、目標値生成動作を終了する。

目標値生成動作に関して図１４を用いて説明する。図１４は図１２の放射線撮像装置１００に対応しており、図６に示した構成と同様の構成には同一の参照番号を付してある。第４実施形態の構成では、オフセット補正時の目標値を撮影モード毎に記憶するためのメモリ５０１が追加されている。なお、図１４では、矩形半導体基板１０６は見やすいように縦方向に並べて示されているが、実際は図１２のような配置となる。

オフセット補正用の目標値を生成するために、まず、撮影制御部１０９は、遮光部５０２および遮光部５０３によって光学的に遮光された矩形半導体基板１０６の画素領域を読み出すためのリセット駆動０を行う。このリセット駆動は、時刻ｔ１〜ｔ２の間に、信号ＥＮ，ＰＲＥＳＳ，ＰＣＬを用いて行われ、各信号のタイミングは図３に示したリセット駆動Ｒ１と同様である。

タイリングされた矩形半導体基板１０６では、タイリングされた各撮像素子の全ての画素について、一括して同一のタイミング、同一の期間でリセット駆動が行われる。動画撮影時に撮像素子間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するためである。その後一括露光による蓄積が行われ各画素回路のフォトダイオードＰＤで発生した光電荷が容量（Ｃｆｄ）に蓄積される。リセット駆動０の時刻ｔ１から時刻ｔ２の間のフォトダイオードＰＤへの基準電圧ＶＲＥＳの印可において光電変換部でリセットノイズ（ｋＴＣノイズ）が発生する。しかしながら、クランプ回路のクランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬをセットすることによりリセットノイズが除去される。

撮影モード設定時に設定された蓄積時間の経過後、撮影制御部１０９は、時刻ｔ３〜ｔ６のサンプリング駆動を開始する（Ｓ２０４）。サンプリング駆動は、図３の時刻ｔ６０〜ｔ７０において説明したとおりである。

次に、遮光部５０２と遮光部５０３で光学的に遮光された画素群の読み出し処理動作ＲＤ０（時刻ｔ６〜ｔ７）を説明する。まず、撮影制御部１０９は、信号ＳＥＬ（図１４）をローレベルの状態として（図１３）、マルチプレクサ４２１〜４２８が画素信号を出力するように制御する（Ｓ２０５）。次に、撮影制御部１０９は、Ｄ／Ａ変換器４１１〜４１８の出力が中心値となる基準値を出力する（Ｓ２０６）。そして、図５（ａ）に示すように、撮影制御部１０９は、ＶＳＴをハイレベルの状態としてＣＬＫＶを立ち上げ、最初の１行目を選択する（Ｓ２０７）。

ＣＬＫＶを立ち上げると、図４の垂直走査回路３０３は内部の回路がリセットされ、垂直走査回路３０３の出力Ｖ１にはハイレベルが出力される。こうして、行信号線３０５で制御される１ラインが選択され、画素出力が有効となる。続いて、ＨＳＴがハイレベルの状態でＣＬＫＨが立ち上がると、水平走査回路３０４は内部の回路がリセットされ、水平走査回路３０４の出力Ｈ１にハイレベルが出力される。これにより、行信号線３０５により有効になっている１ラインの画素のうちＨ１で選択される画素回路３０２の出力がアナログ出力端子に出力される。以降、順次にＣＬＫＨパルスが入力されると、水平走査回路３０４のハイレベル出力は、順次Ｈ１、Ｈ２、・・、Ｈｎへとシフトして１ラインの読み出しを終了する。

撮影制御部１０９は、図５（ａ）に示すようにＣＳ０〜ＣＳ３を順次ハイレベルとすることにより、アナログマルチプレクサ１３１〜１３８に接続されている矩形半導体基板１０６の出力を切り替え、画素データ読み出し動作を開始する。そして、撮影制御部１０９は、Ａ／Ｄ変換器１５１〜１５８が出力するデータを所定数Ｎ個サンプリングし、Ｎ個のサンプリングデータＤＴの和ΣＤＴ＝Ａを求め目標値を決定する（Ｓ２０８）。

サンプリングされたデータは、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生するショットノイズ、熱ノイズなどにより、値がばらつく。したがって、サンプリングされたデータは、統計的にサンプリング数が多いほど平均値の精度がよくなることが知られている。つまり、Ｎ個のサンプリングされたデータは、図１７のヒストグラムに示されるＡのように正規分布するので、サンプリング数が多ければ多いほど、その平均値は真値に近づく。そこで、Ｍを整数とした場合に、増幅器４０１〜４０８の減衰率を１／Ｍとし、サンプリングする個数ＮをＭの倍数となるように取得して目標値としてもよい。これによって、Ａ／Ｄ変換器１５１〜１５８の分解能に対して、増幅器４０１〜４０８の出力分解能を十分小さくすることが可能となり、１／ｆノイズによるオフセット変動を精度よく補正することが可能となる。

以上のようにして目標値Ａが決定されると、撮影制御部１０９は、目標値Ａをメモリ５０１の撮影モードに対応した所定のアドレスに格納する（Ｓ２０９）。すなわち、目標値Ａは、設定されている撮影モードに対応付けてメモリ５０１に保持される。これにより、当該撮影モードにおいて取得されるオフセット補正用の画像（暗画像）や、本撮影の画像には、同じ目標値Ａが採用されることになる。その後、放射線撮像装置１００は撮影の開始、すなわち、同期信号の入力を待つ。

図１６において、撮影制御部１０９は、システム制御装置１０１から入力される最初の１枚目の画像に対する同期信号の検出を行う。図１３の時刻ｔ８でシステム制御装置１０１から最初の同期信号ＳＹＮＣが入力されると、撮影制御部１０９はこれを検知する（Ｓ２２１）。撮影制御部１０９は、同期信号ＳＹＮＣを検出すると、放射線の蓄積を開始するため、リセット駆動を行なう（Ｓ２２２）。図１３の時刻ｔ９で開始されるリセット駆動Ｒ１がこれに対応する。リセット駆動Ｒ１は、図３で説明したリセット駆動（ｔ５１〜ｔ５６）と同様である。

リセット駆動Ｒ１により、画素のリセット動作およびクランプ動作を終了し、フォトダイオードＰＤの蓄積が開始され、放射線の曝射が有効になる。撮影制御部１０９は、蓄積状態になったので、曝射許可信号をイネーブルにしＸ線の曝射を要求する。

次に、撮影制御部１０９は、設定された蓄積時間の経過後、サンプリング駆動を開始する（Ｓ２２３）。このサンプリング駆動は、図１３の時刻ｔ１１〜ｔ１４のサンプリング駆動Ｓ１であり、図３に示したサンプリング駆動（ｔ６０〜ｔ７０）と同様である。このサンプリング駆動において、撮影制御部１０９は、時刻ｔ１２で信号ＴＳをローレベルとするとともに、曝射許可信号をディセーブルとし、Ｘ線曝射を禁止する。なお、サンプリング駆動Ｓ１は全画素を一括して行われる。後に続くサンプリング駆動もこのタイミングで制御される。続いて、撮影制御部１０９は、遮光部５０２と５０３で光学的に遮光された画素群の読み出し処理動作ＲＤ１を行い、１／ｆノイズなどによるオフセット変動を低減するためのオフセット補正動作を開始する。

撮影制御部１０９は時刻ｔ１４においてＳＥＬをローレベルの状態として、マルチプレクサ４２１〜４２８の入力として、画素信号を選択する（Ｓ２２４）。続いて、撮影制御部１０９は、Ｄ／Ａ変換器の出力が中心値となる基準値を出力し（Ｓ２２５）、図５（ａ）に示されるようにＶＳＴをハイレベルの状態とした後にＣＬＫＶを立ち上げ（Ｓ２２６）、最初の１行目を選択する。

ＣＬＫＶが立ち上がると、垂直走査回路３０３（図４）は内部の回路がリセットされ、垂直走査回路３０３の出力Ｖ１にハイレベルが出力される。こうして、行信号線３０５で制御される１ラインが選択され、画素出力が有効となる。ＨＳＴがハイレベルの状態でＣＬＫＨが立ち上がると、水平走査回路３０４では内部の回路がリセットされ、水平走査回路３０４の出力Ｈ１にハイレベルが出力される。こうして、行信号線３０５により有効になっている１ラインの画素のうちＨ１で選択される画素回路３０２の出力がアナログ出力端子に出力される。順次ＣＬＫＨパルスが入力され、水平走査回路３０４のハイレベル出力は、順次Ｈ１、Ｈ２、・・、Ｈｎへとシフトして１ラインの読み出しを終了する。

撮影制御部１０９は、図５に示すようにＣＳ０〜ＣＳ３を順次にハイレベルとすることにより、図１４のアナログマルチプレクサ１３１〜１３８に接続されている矩形半導体基板１０６の出力を切り替え、画素データを読み出す（Ｓ２２７）。ここで、撮影制御部１０９は、Ａ／Ｄ変換器１５１〜１５８が出力する画素データを所定数Ｎ個サンプリングし、Ｎ個のサンプリングデータＤＴの和ΣＤＴ＝Ｂを求める。この所定数Ｎは、目標値Ａを求めたときのサンプリング個数と同じ数である。

このとき、Ｎ個のサンプリングされたデータは、例えば、図１８のヒストグラムのＢに示されるように正規分布する。したがって、このＢの分布の平均値とＡの分布の平均値の差分Ｃが、補正するべきオフセット量となる。

そこで、撮影制御部１０９は、まず、設定された撮影モードに対応した目標値Ａをメモリ５０１から読み出す（Ｓ２２８）。そして、撮影制御部１０９は、増幅器４０１〜４０８の減衰率を１／Ｍとしたとき、デジタル値の補正データとして、Ｄ＝（Ａ−Ｂｎ）／（Ｎ／Ｍ）を計算する（Ｓ２２９）。この計算により求められた補正値は、目標値からの変動分のＭ倍の値であり、撮影制御部１０９は、求められた補正値をＤ／Ａ変換器４１１〜４１８に出力する（Ｓ２３０）。出力された補正値はデジタルデータであるが、各Ｄ／Ａ変換器４１１〜４１８によって、アナログ信号に変換される。そして、このアナログ信号には、増幅器４０１〜４０８の出力信号が１／Ｍとなるようにアナログ信号処理が施され、加算回路４３１〜４３８でマルチプレクサ４２１〜４２８の出力信号に加算され、オフセットが補正される。

例えば、Ａ／Ｄ変換器１５１〜１５８の分解能を１４ビット、入力範囲を２Ｖとすると、１ビットに相当する電圧値は１２２μＶとなる。また、Ｄ／Ａ変換器４１１〜４１８の分解能を１２ビット、出力範囲を２Ｖとすると、１ビットに相当する電圧値は４８８μＶとなる。したがって、増幅器４０１〜４０８の減衰率を１／２０とすると、増幅器４０１〜４０８の出力分解能は２４．４μＶとなり、Ａ／Ｄ変換器１５１〜１５８の分解能の５倍の分解能でオフセット補正を行うことができる。また、Ｄ／Ａ変換器４１１〜４１８にＡ／Ｄ変換器１５１〜１５８の分解能よりも低いものを使用することができるので、コストを下げることができる。さらに、Ｄ／Ａ変換器４１１〜４１８の分解能は、１２ビットに限ることはなく、１４ビットあるいは１６ビット品を使用すれば、さらに、オフセット補正の精度をあげることができる。なお、増幅器４０１〜４０８に１／Ｍの減衰率を設定した構成は、上記各実施形態にも適用が可能である。

このような構成により、１／ｆノイズが発生し、図１７のヒストグラムのＢに示されるようにオフセットが大きくなると、目標値Ａに対して、測定値Ｂが大きくなる。そのため、Ｓ２２９において算出されるオフセット補正値がマイナスとなり、Ｄ／Ａ変換器４１１〜４１８の出力が、マルチプレクサ４２１〜４２８の出力信号に重畳するオフセットを減じる方向に印加される（Ｓ２３０）。

オフセット補正動作が終了すると、撮影制御部１０９は、現在のラインが遮光部にあるか否かを判断する（Ｓ２３１）。現在のラインが遮光部に該当するラインの場合は、処理はＳ２３２に進み、再度ＣＬＫＶを立ち上げ、垂直走査回路３０３がＶ２を選択する。Ｓ２３１、Ｓ２３２を繰り返し、遮光部に該当しないラインであるｍライン目が選択されたことがＳ２３１で検出されると、処理はＳ２３３に進む。

撮影制御部１０９は、図１７に示されるようにＣＳ０〜ＣＳ３を順次ハイレベルとすることにより、アナログマルチプレクサ１３１〜１３８に接続されている矩形半導体基板１０６の出力を切り替える。こうして、光が照射された画素領域の画素データ読み出し動作が行われる（Ｓ２３３）。続いて、撮影制御部１０９は、現在のラインが最終ラインか否かを判断し、現在のラインが最終ラインの場合は、処理をＳ２３６に進める。他方、現在のラインが最終ラインでなければ、処理はＳ２３４に進み、撮影制御部１０９は、ＣＬＫＶを立ち上げることで次のラインの画素データの読出し動作を再度行う。これらの動きを順次繰り返し、矩形半導体基板１０６の画素の読み出しが行われる。

Ｓ２３６において、撮影制御部１０９は、撮影終了か否かを確認し、撮影終了でない場合は、処理をＳ２２１へ戻し、次の画像に対する同期信号の検出を行う。撮影終了と判断した場合は動作を終了する。図１３のタイミングチャートでは、このような画素の読み出し処理がＲＤ１、ＲＤ２およびＲＤ３の３回行われた例を示している。

以上のように、第４実施形態によれば、画素データの読出しが開始される前に、遮光部の画素領域の画素データが読み出され、その画素データに基づいてオフセット補正が行われる。これにより、矩形半導体基板１０６、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生する１／ｆノイズによるオフセット変動を補正できる。すなわち、オフセットが補正された状態で、画素の読み出し処理を行うことができる。特に、第４実施形態では、撮影モード毎に、目標値Ａをメモリ５０１に格納し、設定された撮影モードに応じて、メモリ５０１から目標値を読出してオフセット補正するようにした。そのため、放射線を蓄積するための蓄積時間、画素回路の感度によるオフセットなどの撮影モードによる変動に対応した目標値を利用することが可能となり、１／ｆノイズによるオフセット変動を精度よく補正することができる。したがって、１枚目の画像から、１／ｆノイズによるアーチファクトを低減した画像を生成することができる。

なお、上記の第４実施形態では、図１５のＳ２０７，Ｓ２０８や図１６のＳ２２６，Ｓ２２７で、遮光部５０２と５０３で遮光される領域の１ライン目のみの画素データを読出して、目標値Ａと測定値Ｂを取得し、オフセット補正値を生成した。しかしながら、これに限られるものではなく、遮光される複数ラインの画素データを読出してオフセット補正のための目標値の設定やオフセット補正値の生成を行なうようにしてもよい。

また、第４実施形態では、システム制御装置１０１からの撮影モードの設定に応じてオフセット補正のための目標値を取得するようにしていたが、これに限られるものではない。例えば、設定された撮影モードが撮影モード毎のオフセット補正用の画像取得の時のみ、目標値を取得するようにしてもよい。これにより、オフセット補正用の画像と本撮影時の画像との目標値を同じにできるので、１枚目の画像から、１／ｆノイズによるアーチファクトを低減した画像を生成することができる。

また、第４実施形態による目標値の設定のタイミング、および目標値を撮影モードに対応付けてメモリに記憶し、これを利用する構成は、上記各実施形態にも適用可能であることは当業者には明らかである。なお、第４実施形態では、オフセット補正値を求めるための動作において基準電圧を使用しないので、マルチプレクサ４２１〜４２８を省略してもよい。

＜第５実施形態＞
上記各実施形態では、撮影動作の開始に応じて目標値との差を検出し、オフセット補正値を求めている。しかしながら、目標値を設定した後、撮影モードの切り替わり時などで、同じ目標値でオフセット補正を行なうと、目標取得時のオフセットと現在発生しているオフセットとの乖離が大きくなり、最初の数枚のブロックノイズが大きくなる場合がある。第５実施形態では、そのような不具合を解消するために、目標値を設定した後に所定間隔でオフセット補正値を生成する処理を実行する。

放射線をパルス状に断続的に被写体に照射して動画像を撮影する場合のサンプリング動作において、第５実施形態で行う、各種半導体で発生する１／ｆノイズによるオフセット変動を補正する方法を図１８、図１９、図２０を用いて説明する。なお、第５実施形態による放射線撮像装置の構成や基本的な動作は、第１実施形態（図１〜図６）により説明した第１実施形態と同様である。図１８は、第５実施形態によるイメージセンサ駆動装置の撮影動作を示すタイムチャートである。図１９、図２０は、第５実施形態による矩形半導体基板１０６の制御を示すフローチャートである。

まず、図１８の時刻ｔ０〜ｔ１で、撮影制御部１０９は、撮影前にオフセット補正時の目標値を生成するための動作を開始する。オフセット補正用の目標値を生成するために、まず、撮影制御部１０９が、Ｄ／Ａ変換器４１１〜４１８の出力が中心値となる基準値を出力する（Ｓ３０１）。そして、撮影制御部１０９は、ＳＥＬをアサートして（ハイレベルの状態として）マルチプレクサ４２１〜４２８が基準電圧信号Ｖｒｅｆを出力するように制御する（Ｓ３０２）。

撮影制御部１０９は、Ａ／Ｄ変換器１５１〜１５８が出力するデータを所定数Ｎ個サンプリングし、Ｎ個のサンプリングデータＤＴの和ΣＤＴ＝Ａをもとめ目標値を決定する（Ｓ３０３）。なお、第４実施形態と同様に、増幅器４０１〜４０８の減衰率を１／Ｍとし、サンプリングする個数ＮをＭの倍数となるように取得するものとする。

サンプリングされたデータは、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生するショットノイズ、熱ノイズなどにより、値がばらつく。統計的にサンプリング数が多いほど、サンプリングされたデータの平均値の精度がよくなることが知られている。つまり、Ｎ個のサンプリングされたデータは、図１８で示したヒストグラムのＡのように正規分布するので、サンプリング数が多ければ多いほど、その平均値は真値に近づく。そこで、増幅器４０１〜４０８の減衰率を１／Ｍとすることによって、サンプリングする個数Ｎを、整数Ｍの倍数となるように取得し、合計値をＮで割り算して目標値を求めている。これによって、Ａ／Ｄ変換器１５１〜１５８の分解能に対して、増幅器４０１〜４０８の出力分解能を十分小さくすることが可能となり、１／ｆノイズによるオフセットを精度よく補正することが可能となる。

目標値Ａが決定されると、撮影制御部１０９は、時刻ｔ１においてＳＥＬをネゲートする（Ｓ３０４）。続いて、撮影制御部１０９は、目標値Ａに基づいて、オフセット補正を開始する（Ｓ３０５）。以下、第５実施形態におけるオフセット補正の動作を、図２０のフローチャートを用いて説明する。オフセット補正動作が開始されと、まず撮影制御部１０９は、オフセット補正動作を所定間隔で行わせるため、所定時間待機する（Ｓ３２１）。この待機時間は、使用する各種半導体で発生する１／ｆノイズによって、実験的に決定するのがよい。

所定時間待機した後、撮影制御部１０９は時刻ｔ２においてＳＥＬをハイレベルの状態とすることで、マルチプレクサ４２１〜４２８の入力として、基準電圧信号Ｖｒｅｆを選択する（Ｓ３２２）。基準電圧信号Ｖｒｅｆを選択した状態で、撮影制御部１０９は、Ａ／Ｄ変換器１５１〜１５８の出力データＤＴを所定数Ｎ個サンプリングし、和ΣＤＴ＝Ｂｎを求める（Ｓ３２３）。この所定数Ｎは、目標値Ａを求めたときのサンプリング個数と同じ数である。このとき、Ｎ個のサンプリングされたデータは、例えば、図１８のヒストグラムのＢに示されるように正規分布する。したがって、このＢの分布の平均値とＡの分布の平均値の差分Ｃが、補正するべきオフセット量となる。

そこで、撮影制御部１０９は、増幅器４０１〜４０８の減衰率を１／Ｍとしたとき、補正データとして、Ｄ＝（Ａ−Ｂｎ）／（Ｎ／Ｍ）を計算する（Ｓ３２４）。求められた補正値は、目標値からの変動分を表し、撮影制御部１０９は、求められた補正値をＤ／Ａ変換器４１１〜４１８に出力する（Ｓ３２５）。出力された補正値はデジタルデータであるが、各Ｄ／Ａ変換器４１１〜４１８によってアナログ信号に変換される。そして、アナログ信号に変換された補正値は、増幅器４０１〜４０８において出力信号が１／Ｍとなるようにアナログ信号処理が施され、加算回路４３１〜４３８でマルチプレクサ４２１〜４２８の出力信号に加算される。こうして、撮影制御部１０９から出力された補正値（デジタルデータ）により、オフセットが補正される。

なお、減衰率が１／Ｍの増幅器４０１〜４０８を用いることにより、低分解能のＤ／Ａ変換器を用いてＡ／Ｄ変換器１５１〜１５８の分解能を超えた分解能でオフセット補正を行うことができる点は、第４実施形態で説明したとおりである。

以上のような構成により、１／ｆノイズが発生し、図１７のヒストグラムのＢに示されるようにオフセットが大きくなると、目標値Ａに対して、測定値Ｂが大きくなる。そのため、Ｓ３２４において算出されるオフセット補正値がマイナスとなり、Ｄ／Ａ変換器４１１〜４１８の出力が最終的にマルチプレクサ４２１〜４２８の出力信号に重畳するオフセットを減じる方向に印加される（Ｓ３２５）。

オフセット補正動作が終了すると、撮影制御部１０９は、図１８の時刻ｔ３でＳＥＬをネゲートし（Ｓ３２６）、オフセット補正動作を停止するか否かの判断を行う（Ｓ３２７）。ここで、撮影制御部１０９は、画素データの読出しを開始する場合はオフセット補正動作を停止するため、Ｓ３２７から処理が終了する。それ以外の場合は、処理はＳ３２１に戻り、所定時間待機する。つまり、画素データの読出しを開始しない間は、図１８の時刻ｔ２からのように所定時間間隔でＳＥＬのアサートが繰り返し行われ、ＳＥＬのアサート期間中にオフセット補正動作が行われる。なお、Ｓ３２１で所定時間の待機を行なっている間にもオフセット補正の停止を監視し、オフセット補正停止が指示されていれば本処理を終了するようにしてもよい。

その後、撮影制御部１０９は、システム制御装置１０１から撮影モードが設定されるのを待つ（Ｓ３０６）。この撮影モードには、撮影間隔を示すフレームレート、放射線を蓄積するための蓄積時間、画素回路の感度、出力画像のサイズ情報などが含まれている。そして、撮影制御部１０９は設定された撮影モードに従って矩形半導体基板１０６に対する各種の設定を行う。

本例では、図１８の時刻ｔ４においてシステム制御装置１０１から撮影モードが設定されており、撮影制御部１０９は、上述のごとく設定を行なう。続いて、撮影制御部１０９は、システム制御装置１０１から入力される最初の１枚目の画像に対する同期信号の検出を行う（Ｓ３０７）。本例では、図１８の時刻ｔ５において、システム制御装置１０１から最初の同期信号ＳＹＮＣが入力されている。

撮影制御部１０９は、時刻ｔ５で同期信号ＳＹＮＣを検知すると、放射線に応じた電荷の蓄積を開始するために、時刻ｔ６でリセット駆動Ｒ１を行う（Ｓ３０８）。まず、このリセット駆動は、第１実施形態において説明したリセット駆動と同様である。このリセット駆動により、フォトダイオードＰＤによる電荷の蓄積が開始され、放射線の曝射が有効になる。フォトダイオードＰＤが蓄積状態になったので曝射許可信号をイネーブルにし、Ｘ線の曝射を要求する（時刻ｔ７）。後に続くリセット駆動もこのようなタイミングで制御される。

タイリングされた矩形半導体基板１０６では、動画撮影時に撮像素子間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するため、タイリングされた各撮像素子の全ての画素が一括して同一のタイミング、同一の期間でリセット駆動される。その後一括露光による蓄積が行われ各画素回路のフォトダイオードＰＤで発生した光電荷が容量（Ｃｆｄ）に蓄積される。リセット駆動の時刻ｔ６から時刻ｔ７のフォトダイオードＰＤへの基準電圧ＶＲＥＳの印加において、光電変換部でリセットノイズ（ｋＴＣノイズ）が発生する。しかしながら、クランプ回路のクランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬをセットすることにより、そのようなリセットノイズは除去される。

次に、図１８の時刻ｔ８において、撮影制御部１０９は、サンプリング駆動Ｓ１（図２０のＳ３０９）を開始する。このサンプリング駆動は第１実施形態において説明したサンプリング駆動と同様である。サンプリング駆動Ｓ１は全画素を一括して行う。後に続くサンプリング駆動もこのタイミングで制御される。

撮影制御部１０９は、サンプリング駆動Ｓ１を終了すると、オフセット補正動作の停止処理を行う（Ｓ３１０）。これにより、所定時間間隔で動作していたオフセット補正動作（図２０）が停止する（Ｓ３２７でＹＥＳ）。

以上のように、第５実施形態では、画素データの読出しが開始されない間は、所定の間隔で、オフセット補正が繰り返し行われる。これにより、常にマルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生する１／ｆノイズによるオフセット変動を補正できる。したがって、オフセットが補正された状態で、画素の読み出し処理ＲＤ１を行うことができるため、１枚目の画像から、１／ｆノイズによるアーチファクトを低減した画像を生成することができる。

次に、撮影制御部１０９は、ＳＥＬがローレベルの状態となっているため、マルチプレクサ４２１〜４２８で画素信号が選択され、図５でＶＳＴをハイレベルの状態とし、続いてＣＬＫＶを立ち上げて、最初の１行目（ｍ＝１）を選択する（Ｓ３１１）。

ＣＬＫＶが立ち上がると、図４の垂直走査回路３０３は内部の回路がリセットされ、垂直走査回路３０３の出力Ｖ１にハイレベルが出力される。その結果、行信号線３０５で制御される１ラインが選択され、画素出力が有効となる。ＨＳＴがハイレベルの状態でＣＬＫＨが立ち上がると、水平走査回路３０４は内部の回路がリセットされ、水平走査回路３０４の出力Ｈ１にハイレベルが出力される。その結果、行信号線３０５により有効になっている１ラインの画素のうちＨ１で選択される画素回路３０２の出力がアナログ出力端子に出力される。順次ＣＬＫＨパルスが入力され、水平走査回路３０４のハイレベル出力は、順次Ｈ１、Ｈ２、・・、Ｈｎへとシフトして１ラインの読み出しを終了する。

撮影制御部１０９は、図５に示されるようにＣＳ０〜ＣＳ３を順次ハイレベルとすることにより、アナログマルチプレクサ１３１〜１３８に接続されている矩形半導体基板１０６の出力を切り替え、画素データを読み出し動作を行う。さらに、撮影制御部１０９は、現在のラインが最終ラインか否かを判断し（Ｓ３１３）、最終ラインである場合はオフセット補正動作を再開する（Ｓ３１４）。現在のラインが最終ラインでなければ、処理はＳ３１１へ戻る。今回は、１ライン目であるので、処理はＳ３１１に戻り、次のラインの画素データの読出し動作を行う。

これらの動作が順次繰り返されることにより、矩形半導体基板１０６の画素の読み出しが行われる。撮影制御部１０９は、Ｓ３１４でオフセット補正を開始すると、撮影終了か否かを確認する（Ｓ３１５）。撮影終了でない場合、処理はＳ３０７に戻り、引き続き、次の画像の撮影動作が行われる。他方、撮影終了と判断された場合は、処理はＳ３１６に進み、撮影制御部１０９は、次の撮影の撮影モードが設定されるまで待機する。なお、この待機中も、Ｓ３１４で開始されたオフセット補正動作は所定の時間間隔で繰り返し行われる。これにより、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８およびＡ／Ｄ変換器１５１〜１５８で発生する１／ｆノイズによるオフセット変動を常に、補正された状態に保つことができる。そのため、Ｓ３１６で次の撮影モードが設定されて撮影が開始されても、次の撮影モードの撮影開始１枚目から補正することでき、アーチファクトを低減した画像を生成することが可能である。

なお、上記第５実施形態では、矩形半導体基板１０６の画素の読み出し動作中（Ｓ３１１〜Ｓ３１３）は、オフセット補正動作を停止したが、これに限られるものではない。たとえば、所定数のラインの画素の読出しが終了してから、ＣＬＫＶを立ち上げて次のラインを選択し、ＨＳＴをハイレベルの状態とするまでのラインブランキング時間に図２０に示したようなオフセット補正値の生成を行ってもよい。あるいは、第１実施形態で説明したような、Ｓ１１２〜Ｓ１１４に示される、オフセット補正のためのデータを取得する第２取得処理をＳ３１１〜Ｓ３１３の間に実行してもよい。その場合、ライン単位でもオフセット補正が行われることになり、さらにアーチファクトを低減した画像を生成することが可能である。

＜第６実施形態＞
次に、第６実施形態について説明する。図２の画素回路において、アナログ出力端子Ｓ、Ｎに出力されるアナログ信号の光学的に黒の時の電圧レベルとは、基準電圧ＶＣＬが画素アンプＭ１０やＭ１３、垂直走査回路３０３および水平走査回路３０４によって電圧降下して出力される電圧である。なお、基準電圧ＶＣＬはクランプ電圧とも呼ばれる。以下、放射線をパルス状に断続的に被写体に照射して動画像を撮影する場合のサンプリング動作において、第６実施形態で行われる、各種半導体で発生する１／ｆノイズによるオフセット変動を補正する方法を図２１〜図２３を用いて説明する。図２１は、第６実施形態によるイメージセンサ駆動回路を表すブロック図である。図２２は、第６実施形態の矩形半導体基板１０６の制御を示すフローチャートである。図２３は、第６実施形態による動画像撮影時のサンプリング動作を表すタイミングチャートである。

まず、放射線撮像装置１００の撮影制御部１０９は、システム制御装置１０１から撮影モードを設定され、動作を開始する（Ｓ４０１）。この撮影モードには、撮影間隔を示すフレームレート、放射線を蓄積するための蓄積時間、出力画像のサイズ情報などが含まれている。

次に、撮影制御部１０９は、撮影前にオフセット補正時の目標値とするためのデータ生成動作を行う（Ｓ４０２）。このデータ生成動作に関して図２１を用いて説明する。図２１は第６実施形態におけるセンサ信号処理回路を表す模式的ブロック図である。図２１において、アナログマルチプレクサ１３１は、タイリングされた４枚の矩形半導体基板１０６のうちの１つのＳ信号とＮ信号を撮影制御部１０９の指示に基づき出力する。ここで、上述の実施形態（図１）で示された構成と同様に２入力１出力の差動増幅器および１入力１出力のＡ／Ｄ変換器１５１を用いることとしてもよいが、２入力２出力の差動増幅器と、２入力１出力のＡ／Ｄ変換器１５１を用いることができる。２入力２出力の差動増幅器は、入力された２の入力信号の差分を特定の倍率で増幅し２の出力信号を出力する。ここで出力される２の出力信号の差分値は、入力信号の差分値を当該特定の倍率で増幅した値となっている。そして、かかる２の出力信号をＡ／Ｄ変換器に入力する。Ａ／Ｄ変換器はその差分値をデジタル値として出力する。このような２出力の差動増幅器及び２入力のＡ／Ｄ変換器を用いると、仮に増幅器の入出力にノイズが重畳したとしても、各入力信号または出力信号のそれぞれに同様のノイズが重畳することとなる。そのため、２信号の差分値に対してはノイズによる影響が小さくなる。そしてかかる２信号に基づいて２入力のＡ／Ｄ変換器でデジタル信号を得ることができるため、ノイズに起因した信号の変動を抑えることができる。また、図２１では、このブロックに、以下のオフセット補正回路が追加されている。

オフセット補正回路は、
・アナログマルチプレクサ１３１の出力信号、画素信号が光学的に黒の電圧レベルと略同じ電圧の基準電圧信号Ｖｒｅｆ、およびＤ／Ａ変換器４４１からの信号のいずれかを選択するマルチプレクサ４２１と４５１、
・撮影制御部１０９で計算されたオフセット補正データをアナログ信号に変換するＤ／Ａ変換器４１１、
・Ｄ／Ａ変換器４１１のアナログ出力信号を増幅する増幅器４０１、
・増幅器４０１の出力信号をマルチプレクサ４５１の出力信号に加算する加算回路４３１、を含んでいる。

オフセット補正用の目標値を生成するために、まず撮影制御部１０９はマルチプレクサ４２１が基準電圧信号Ｖｒｅｆを出力するように制御する。マルチプレクサ４２１が基準電圧信号Ｖｒｅｆを出力し始めると、撮影制御部１０９は、Ａ／Ｄ変換器１５１が出力するデータをＮ個サンプリングし、Ｎ個の目標値データＤＴｎの和ΣＤＴｎを計算しておく。この基準電圧信号Ｖｒｅｆは、画素信号が光学的に黒の電圧レベルと略同じ電圧であるので、マルチプレクサ４２１を切り替えたときに電圧が安定するまでの時間を短くすることが可能となる。そのため、切り替え後ただちにサンプリングを行うことができ、フレームレートを向上することができる。さらに、切り替え時の電圧変動を小さくできるので、電圧変動による放射ノイズの発生も低減することができる。また、この基準電圧信号Ｖｒｅｆは画素信号が光学的に黒の電圧レベルは各矩形半導体基板に応じてばらつくので、各矩形半導体基板の光学的に黒の電圧レベルの平均値の電圧とすればよい。

サンプリングされたデータは、マルチプレクサ４２１、差動増幅器１４１およびＡ／Ｄ変換器１５１で発生するノイズにより、図１７のヒストグラムに示されるＡのように正規分布する。そのため、統計的にサンプリング数が多いほど平均値の精度がよくなることが知られている。そこで、サンプリングする個数は、Ｎの整数Ｍ倍となるように取得し、合計値をＭで割り算して目標値を求めてもよい。

次に、撮影制御部１０９は、システム制御装置１０１から入力される最初の１枚目の画像に対する同期信号の検出を行う（Ｓ４０３）。図２３の時刻ｔ１でシステム制御装置１０１から最初の同期信号ＳＹＮＣが入力されると、撮影制御部１０９は、放射線に対応した電荷の蓄積を開始するため、時刻ｔ２からリセット駆動を行う（Ｓ４０４）。リセット駆動は第１実施形態と同様であり、リセット駆動が行われると、フォトダイオード部ＰＤの蓄積が開始され、放射線の曝射が有効になる。

放射線は所定時間のパルスで被写体に照射される。したがって、撮影制御部１０９は、その照射時間に対応した時間が経過したら蓄積を終了させるため、時刻ｔ５でＥＮ信号をハイレベルにしてサンプリング駆動を開始する（Ｓ４０５）。サンプリング駆動は第１実施形態と同様である。

次に、垂直シフトレジスタおよび水平シフトレジスタを走査することによって、コンデンサＣＳとＣＮにサンプルホールドされた電圧を順次外部に出力させながらオフセット補正のためのデータを取得する動作を説明する。まず、撮影制御部１０９は、ＳＥＬ１とＳＥＬ２によって、マルチプレクサ４２１、４５１の入力として、基準電圧信号Ｖｒｅｆを選択する（Ｓ４０６）。基準電圧信号Ｖｒｅｆを選択することによって、マルチプレクサ４２１、４５１、差動増幅器１４１およびＡ／Ｄ変換器１５１で発生する１／ｆノイズを目標値からの変動値として測定することができる。

次に、撮影制御部１０９は、Ａ／Ｄ変換器１５１の出力データＤＯｎを所定数Ｎ個サンプリングし、それらの和＝ΣＤＯｎを求める（Ｓ４０７）。この所定数Ｎは、目標値Ａを求めたときのサンプリング個数と同じ数である。このとき、Ｎ個のサンプリングされたデータは、例えば、図１７のヒストグラムのＢに示されるように正規分布する。したがって、このＢの分布の平均値とＡの分布の平均値の差分Ｃが、補正するべきオフセット量となる。

そして、撮影制御部１０９は、Ｓ４０２で求めた目標値の和ΣＤＴｎからΣＤＯｎを引いて、サンプリング数Ｎで割り、補正値を求める（Ｓ４０８）。求められた補正値は、目標値からの変動分を表し、撮影制御部１０９は、求められた補正値をＤ／Ａ変換器４１１に出力する（Ｓ４０８）。出力された補正値はデジタルデータであるが、各Ｄ／Ａ変換器４１１によって、アナログ信号に変換され、増幅器４０１を介して、所定のアナログ信号処理が施され、加算回路４３１でマルチプレクサ４５１の出力信号に加算され、オフセットが補正される。たとえば、１／ｆノイズが発生し、オフセットが大きくなると、目標値ΣＤＴｎに対して、測定値ΣＤＯｎが大きくなるので、Ｓ４０８で得られる結果がマイナスとなり、最終的にマルチプレクサ４５１の出力信号に重畳するオフセットを減じる方向に印加される。

その後、撮影制御部１０９は、ＳＥＬ１とＳＥＬ２によって、アナログマルチプレクサ１３１を選択し、最初の１行目であるのでＶＳＴを“Ｈ”の状態として、ＣＬＫＶを立ち上げる（Ｓ４０９）。

ＣＬＫＶが立ち上がると、垂直走査回路３０３（図４）は内部の回路がリセットされ、垂直走査回路３０３の出力Ｖ０に“Ｈ”が出力され行信号線３０５で制御される１ラインが選択され、画素出力が有効となる。そして、ＨＳＴが“Ｈ”の状態でＣＬＫＨが立ち上がると、水平走査回路３０４は内部の回路がリセットされ、水平走査回路３０４の出力Ｈ１に“Ｈ”が出力される。その結果、行信号線３０５により有効になっている１ラインの画素のうちＨ１で選択される画素回路３０２の出力が、アナログ出力端子に出力される。順次ＣＬＫＨパルスが入力され、水平走査回路３０４の“Ｈ”出力は、順次Ｈ１、Ｈ２、・・、Ｈｎへとシフトして１ラインの読み出しが終了する。撮影制御部１０９は、図５のようにＣＳ０〜ＣＳ３を順次“Ｈ”とすることにより、アナログマルチプレクサ１３１に接続されている矩形半導体基板の出力を切り替え、画素データの読み出し動作を行う（Ｓ４１０）。

さらに、撮影制御部１０９は、現在のラインが最終ラインか否かを判断し（Ｓ４１１）、最終ラインと判断された場合は処理をＳ４１２に進める。今回は、１ライン目であるので、処理はＳ４１１からＳ４０６に戻り、次のラインのオフセット補正動作と画素データの読み出しを行う。これらの動きを繰り返すことで、矩形半導体基板１０６の画素の読み出しが行われる。最終ラインまで処理が終わると、撮影制御部１０９は、撮影終了か否かを確認する（Ｓ４１２）。撮影終了でない場合は、処理はＳ４０３に戻り、引き続き次の画像の撮影動作を行うために、同期信号を待つ。他方、撮影終了と判断した場合は撮影動作を終了する。

なお、上記第６実施形態では、オフセット補正時にマルチプレクサ４２１が基準電圧信号Ｖｒｅｆを出力するように制御したがこれに限られるものではない。たとえば、各矩形半導体基板１０６の画素信号の光学的に黒の電圧レベルが個体差により大きく異なるような場合は、共通のＶｒｅｆでは誤差が大きくなってしまう。したがってマルチプレクサ４２１がＤ／Ａ変換器４４１を選択するようにして、オフセット補正時に各矩形半導体基板１０６の画素信号の光学的に黒の電圧レベルに応じた電圧を出力するようにしてもよい。

この場合、各矩形半導体基板１０６の画素信号の光学的に黒の電圧レベルに応じた電圧は、工場での組立時に各矩形半導体基板１０６の画素信号の光学的に黒の電圧レベルを測定し、撮影制御部１０９の不図示の不揮発性メモリにそれぞれ記憶しておく。メモリには、矩形半導体基板ごとに黒の電圧レベルが記憶される。そして、オフセット補正のための目標値や補正値を生成するためのデータサンプリング時には、画像信号の取得元の矩形半導体基板に対応する黒の電圧レベルをメモリから読み出し、Ｄ／Ａ変換器４４１によりアナログ信号に変換して基準電圧信号とする。なお、黒の電圧レベルは、たとえば、ＣＳ０〜ＣＳ３の切り替えにしたがって切り替わることになる。そして、マルチプレクサ４２１がＤ／Ａ変換器４４１の出力を選択するようにＳＥＬ１、ＳＥＬ２を設定する。なお、常にＤ／Ａ変換器４４１の出力を用いる場合、マルチプレクサ４２１、４５１が基準電圧Ｖｒｅｆを選択する構成を省略してもよい。なお、上記では黒の電圧レベルを、矩形半導体基板単位で切り替えているが、Ｄ／Ａ変換器単位で切り替えるようにしてもよい。この場合、アナログマルチプレクサ１３１に接続されている複数の矩形半導体基板の黒の電圧レベルの平均が基準電圧としてメモリに保持されることになる。

このような動作をすることにより、それぞれの矩形半導体基板１０６の画素信号の光学的に黒の電圧レベルにより近い電圧でオフセット動作を行えるので、さらにマルチプレクサ４２１を切替たときに電圧が安定するまでの時間を短くすることが可能となる。そのため、切り替え後ただちにサンプリングを行うことができ、フレームレートを向上することができる。また、切替時の電圧変動を小さくできるので、電圧変動による放射ノイズの発生も低減することができる。

加えて、上記第６実施形態では、３個あるいは４個の矩形半導体基板１０６をアナログマルチプレクサ１３１で順次選択するようにしていたがこれに限られるものではない。たとえば、５個以上の矩形半導体基板１０６をアナログマルチプレクサで選択するようにしてもよい。また、１個の矩形半導体基板１０６に対して、差動増幅器、Ａ／Ｄ変換器、オフセット補正回路をそれぞれ１個とした構成としてもよい。このような構成により、高速なフレームレートの動画像においても、１／ｆノイズを低減することが可能となる。

なお、第６実施形態による基準電圧信号（Ｖｒｅｆ）や、Ｄ／Ａ変換器４４１を用いた基準電圧信号の設定は、第１〜第３実施形態や第５実施形態にも適用可能である。

他の実施形態
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

Claims (23)

1. 複数の光電変換素子が２次元に配列されたイメージセンサから画像信号を取り出す走査手段と、
   前記画像信号にオフセット補正を施してデジタルデータへ変換する変換手段と、
   前記走査手段による前記複数の光電変換素子からの画像信号の読出しの開始に先立って、基準電圧信号を前記変換手段に処理させて第１のサンプリング数のデジタルデータを取得する第１取得手段と、
   前記複数の光電変換素子を分割した光電変換素子群からの画像信号の取り出し毎に、前記基準電圧信号を前記変換手段に処理させて第２のサンプリング数のデジタルデータを取得する第２取得手段と、
   前記第１取得手段と前記第２取得手段により取得されたデジタルデータに基づいて、前記オフセット補正で用いられる補正値を生成する生成手段と、を備えることを特徴とするイメージセンサ駆動装置。
2. 前記第１のサンプリング数は前記第２のサンプリング数の所定倍であり、
   前記生成手段は、前記第２のサンプリング数のデジタルデータを前記所定倍して用いることを特徴とする請求項１に記載のイメージセンサ駆動装置。
3. 前記生成手段は、前記第２取得手段により過去に取得されたデジタルデータを更に用いて前記補正値を生成することを特徴とする請求項１または２に記載のイメージセンサ駆動装置。
4. 前記生成手段は、前記第２取得手段で取得された今回のデジタルデータを含む最近の所定数のデジタルデータの単純平均の値と前記オフセット補正のために設定されている目標値との差分を取得し、該差分に基づいて前記補正値を生成することを特徴とする請求項３に記載のイメージセンサ駆動装置。
5. 前記生成手段は、前記第２取得手段で取得された今回のデジタルデータを含む最近の所定数のデジタルデータについて、過去のデジタルデータほど重みを小さくして算出された加重平均の値と前記オフセット補正のために設定されている目標値との差分を取得し、該差分に基づいて前記補正値を生成することを特徴とする請求項３に記載のイメージセンサ駆動装置。
6. 前記生成手段は、前記第２取得手段で取得されたデジタルデータに再帰処理を適用して得られたデジタルデータを用いて前記補正値を生成することを特徴とする請求項３に記載のイメージセンサ駆動装置。
7. 前記光電変換素子群は、２次元に配列された前記複数の光電変換素子から選択された水平方向の素子群であることを特徴とする請求項１乃至６のいずれか１項に記載のイメージセンサ駆動装置。
8. 前記オフセット補正が用いる目標値として、動画像の撮影動作の前に、前記変換手段に前記基準電圧を処理させて前記第１のサンプリング数のデジタルデータを取得し、前記オフセット補正の目標値を設定する設定手段を更に備えることを特徴とする請求項１乃至７のいずれか１項に記載のイメージセンサ駆動装置。
9. 前記設定手段は、撮影モードの設定に応じて前記目標値を設定し、
   前記設定手段により設定された前記目標値と前記設定された撮影モードとを対応付けて記憶する記憶手段を更に備えることを特徴とする請求項８に記載のイメージセンサ駆動装置。
10. 前記設定手段は、設定された撮影モードでオフセット補正用の画像データを取得する際に実行され、
    前記設定手段により設定された前記目標値と前記設定された撮影モードとを対応付けて記憶する記憶手段を更に備えることを特徴とする請求項８に記載のイメージセンサ駆動装置。
11. 前記第１取得手段は、撮影のフレームレートを決定する同期信号に応じて、前記第１のサンプリング数のデジタルデータの取得を行なうことを特徴とする請求項１乃至１０のいずれか１項に記載のイメージセンサ駆動装置。
12. 前記第１取得手段は、前記走査手段により画像信号の取り出しを実行している間を除く期間において、所定の時間間隔で前記第１のサンプリング数のデジタルデータの取得を行なうことを特徴とする請求項１乃至１０のいずれか１項に記載のイメージセンサ駆動装置。
13. 複数の光電変換素子が２次元に配列され、前記複数の光電変換素子の一部分である光電変換素子群に対応した領域が遮光されたイメージセンサと、
    前記イメージセンサから画像信号を取り出す走査手段と、
    前記画像信号にオフセット補正を施してデジタルデータへ変換する変換手段と、
    撮影のフレームレートを決定する同期信号に応じて、前記遮光された領域の光電変換素子群から読み出した画像信号を前記変換手段に処理させて所定のサンプリング数のデジタルデータを取得する取得手段と、
    前記取得手段により取得されたデジタルデータに基づいて、前記オフセット補正で用いられる補正値を生成する生成手段と、を備えることを特徴とするイメージセンサ駆動装置。
14. 前記遮光された領域は、前記複数の光電変換素子のうちの水平方向に並ぶ所定数の隣接したラインに対応した領域であり、前記走査手段が垂直方向に走査する際の先頭のラインを含むことを特徴とする請求項１３に記載のイメージセンサ駆動装置。
15. 設定された撮影モードでオフセット補正用の画像データを取得する際に、前記変換手段に遮光された領域の光電変換素子群から読み出した画像信号を処理させて前記所定のサンプリング数のデジタルデータを取得し、前記オフセット補正の目標値を設定する設定手段を更に備えることを特徴とする請求項１３または１４に記載のイメージセンサ駆動装置。
16. 前記設定手段により設定された前記目標値と前記設定された撮影モードとを対応付けて記憶する記憶手段を更に備えることを特徴とする請求項１５に記載のイメージセンサ駆動装置。
17. 複数の光電変換素子が２次元に配列されたイメージセンサから画像信号を取り出す走査手段と、
    前記画像信号にオフセット補正を施してデジタルデータへ変換する変換手段と、
    基準電圧信号を前記変換手段に処理させて第１のサンプリング数のデジタルデータを取得する第１取得手段と、
    前記走査手段により画像信号の取り出しを実行している間を除く期間において、所定の時間間隔で前記第１取得手段によるデジタルデータの取得を実行させ、取得されたデジタルデータに基づいて前記オフセット補正で用いられる補正値を生成する生成手段と、を備えることを特徴とするイメージセンサ駆動装置。
18. 前記生成手段は、Ｍ倍（Ｍは整数）の大きさで補正値に対応するデジタル値を算出し、
    前記デジタル値をアナログ信号に変換した後、１／Ｍの減衰率を有する増幅器の出力が前記オフセット補正に用いられることを特徴とする請求項１乃至１７のいずれか１項に記載のイメージセンサ駆動装置。
19. 請求項１乃至１８のいずれか１項に記載のイメージセンサ駆動装置を備えることを特徴とする放射線画像撮像装置。
20. 複数の光電変換素子が２次元に配列されたイメージセンサを駆動するイメージセンサ駆動方法であって、
    走査手段が、前記イメージセンサから画像信号を取り出す走査工程と、
    変換手段が、前記画像信号にオフセット補正を施してデジタルデータへ変換する変換工程と、
    第１取得手段が、前記走査工程の開始に先立って、基準電圧信号を前記変換工程で処理させて第１のサンプリング数のデジタルデータを取得する第１取得工程と、
    第２取得手段が、前記複数の光電変換素子を分割した光電変換素子群からの前記走査工程による画像信号の取り出し毎に、前記基準電圧信号を前記変換工程で処理させて第２のサンプリング数のデジタルデータを取得する第２取得工程と、
    生成手段が、前記第１取得工程と前記第２取得工程で取得されたデジタルデータに基づいて、前記オフセット補正で用いられる補正値を生成する生成工程と、を有することを特徴とするイメージセンサ駆動方法。
21. 複数の光電変換素子が２次元に配列され、前記複数の光電変換素子の一部分である光電変換素子群に対応した領域が遮光されたイメージセンサを駆動するイメージセンサ駆動方法であって、
    走査手段が、前記イメージセンサから画像信号を取り出す走査工程と、
    変換手段が、前記画像信号にオフセット補正を施してデジタルデータへ変換する変換工程と、
    取得手段が、撮影のフレームレートを決定する同期信号に応じて、前記遮光された領域の光電変換素子群から読み出した画像信号を前記変換工程で処理させて所定のサンプリング数のデジタルデータを取得する取得工程と、
    前記取得工程で取得されたデジタルデータに基づいて、前記オフセット補正で用いられる補正値を生成する生成工程と、を有することを特徴とするイメージセンサ駆動装置。
22. 複数の光電変換素子が２次元に配列されたイメージセンサを駆動するイメージセンサ駆動方法であって、
    走査手段が、複数の光電変換素子が２次元に配列されたイメージセンサから画像信号を取り出す走査工程と、
    変換手段が、前記画像信号にオフセット補正を施してデジタルデータへ変換する変換工程と、
    第１取得手段が、基準電圧信号を前記変換工程に処理させて第１のサンプリング数のデジタルデータを取得する第１取得工程と、
    生成手段が、前記走査工程で画像信号の取り出しを実行している間を除く期間において、所定の時間間隔で前記第１取得工程を実行させ、取得されたデジタルデータに基づいて前記オフセット補正で用いられる補正値を生成する生成工程と、を有することを特徴とするイメージセンサ駆動装置。
23. コンピュータを請求項１乃至１８のいずれか１項に記載のイメージセンサ駆動装置の各手段として機能させるためのプログラム。