JP2014026287A - 発光表示装置の駆動回路 - Google Patents
発光表示装置の駆動回路 Download PDFInfo
- Publication number
- JP2014026287A JP2014026287A JP2013181402A JP2013181402A JP2014026287A JP 2014026287 A JP2014026287 A JP 2014026287A JP 2013181402 A JP2013181402 A JP 2013181402A JP 2013181402 A JP2013181402 A JP 2013181402A JP 2014026287 A JP2014026287 A JP 2014026287A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- circuit
- signal
- drive
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】発光素子を所望の輝度階調で発光動作させる際、良好な画質を実現することができる発光表示装置の駆動回路および駆動方法を提供する。
【解決手段】画素回路は、供給される電流で輝度が決定される発光素子と、該発光素子に電流を供給する駆動トランジスタとを含んでいる。閾値補正回路のオペアンプ(AMP7,AMP8)を用いて画素回路の容量素子(19)に、駆動トランジスタ(Tr10)のしきい値を含む電位を保存する期間を設ける。発光素子駆動期間にその容量素子(19)の電位を駆動トランジスタ(Tr10)のゲート電位に入力し、そのときに流れる電流値で発光素子(9)の輝度を制御する。閾値補正回路は画素回路列ごとに設けることができる。
【選択図】図3
【解決手段】画素回路は、供給される電流で輝度が決定される発光素子と、該発光素子に電流を供給する駆動トランジスタとを含んでいる。閾値補正回路のオペアンプ(AMP7,AMP8)を用いて画素回路の容量素子(19)に、駆動トランジスタ(Tr10)のしきい値を含む電位を保存する期間を設ける。発光素子駆動期間にその容量素子(19)の電位を駆動トランジスタ(Tr10)のゲート電位に入力し、そのときに流れる電流値で発光素子(9)の輝度を制御する。閾値補正回路は画素回路列ごとに設けることができる。
【選択図】図3
Description
本発明は、発光表示素子、特に有機エレクトロルミネッセンス(Electro-Luminescence、以下ELと略す)素子を用いた発光表示装置の駆動回路に関する。
近年、液晶表示装置やプラズマディスプレイに続く次世代の大画面、薄型表示装置として、無機EL素子、有機EL素子、発光ダイオードなど、自発光素子を用いたディスプレイの開発が活発に行われている。
特に、有機EL素子は、ガラス基板やさらに薄いフィルムなどのフレキシブル基板上に成膜可能であることから、近年の発光効率や信頼性向上に伴って、本格的な実用化が期待されている。
有機EL素子の駆動には、液晶ディスプレイで実績のある、ポリシリコン、アモルファス半導体などを用いた、薄膜トランジスタ(以下、TFT)によるアクティブマトリクス駆動方式が主流である。
中でもアモルファス半導体は、フィルム基板上への低温プロセスで形成が可能である点で、大型、薄型ディスプレイ用途に優位性を持つ。
アクティブマトリックス(Active-Matrix、以下AMと記す)型有機EL表示装置は、駆動トランジスタに印加される電圧、又は電流信号に従って、有機EL素子へ供給する電圧、電流等を制御することで、輝度を調節し、階調表示を行う(図15)。このようなAM型有機EL表示装置の、駆動トランジスタを含む画素回路の一例が特許文献1に記載されている。
しかしながら、実際は、駆動トランジスタで有機EL素子の輝度を制御するには、以下のような問題がある。
即ち、駆動トランジスタの電気特性が、製造プロセスの変動で画素ごとにばらつく場合がある。また駆動トランジスタの電気特性が、環境や通電時間に依存して変化する場合がある。そして電気特性が変化する場合、特にしきい値の変化が顕著である。
このため、同じデータ信号を印加していても、駆動トランジスタに流れる電流が異なる。これが画素毎に、また時間とともに発光素子の輝度の差を生じる原因となり、ひいては表示画面全体で見たときのムラをもたらすことになる。
これに対し、発光素子に印加される電圧と、データ信号とが差動増幅器を用いた負帰還ループにより、同電位となるように動作することによって、駆動トランジスタの電気特性のばらつきをキャンセルすることが提案されている(例えば、特許文献1参照)。この場合、発光素子への輝度の制御は電圧で供給されることになる。
しかしながら、有機EL素子の輝度を電圧で制御すると、
輝度−電圧特性が線形でないため、階調制御がより複雑になる。
輝度−電圧特性が線形でないため、階調制御がより複雑になる。
また、輝度−電圧特性の経時変化の影響を免れない。
以上の理由から、輝度は電圧でなく、電流で制御することが望ましい。
そこで本発明は、発光表示装置において、発光素子へ安定した電流を供給するため、駆動トランジスタのしきい値がばらついたり、経時変化した場合でも、良好な画質を実現する駆動回路を提供することを目的とする。即ち、駆動トランジスタのしきい値を補正することによって、発光素子を所望の輝度階調で発光動作させる際、良好な画質を実現することができる発光表示装置の駆動回路および駆動方法を提供することを目的とする。
上述の課題を解決するため、本発明者らが鋭意検討を行ったところ完成に至ったものである。
本発明の発光表示装置の駆動回路は、供給される電流に従って輝度が決定される発光素子と、前記発光素子に前記電流を供給する駆動トランジスタとを含む画素回路を備える発光表示装置の駆動回路であって、
前記駆動トランジスタの制御電極に前記発光素子に前記電流を供給するための第1の信号が入力されたときに、前記駆動トランジスタのソースから出力される第2の信号が入力され、第3の信号を出力する閾値補正回路を有し、
前記閾値補正回路は、基準電位に対して、入力電圧をゲイン1で反転し出力する反転増幅器であり、
前記画素回路は、前記閾値補正回路の出力に接続され、前記第3の信号を保持し、前記駆動トランジスタの制御電極に接続されたときに前記第3の信号を前記駆動トランジスタの制御電極に供給する第1の容量素子と、前記駆動トランジスタの制御電極に接続された第2の容量素子と、前記駆動トランジスタのソースと前記閾値補正回路の入力との間、前記第1の容量素子と前記駆動トランジスタの制御電極との間、ならびに前記駆動トランジスタの制御電極と前記第1の信号の信号線との間に配置されたスイッチ群とを備え、
前記スイッチ群は、
前記閾値補正回路が前記第3の信号を出力する閾値プログラム期間に、前記駆動トランジスタのソースを前記閾値補正回路の入力に接続し、前記駆動トランジスタの制御電極を前記第1の信号の信号線に接続し、
前記第3の信号に基づいて前記発光素子を駆動する発光素子駆動期間に、前記駆動トランジスタのソースを前記閾値補正回路の入力から切り離し、前記駆動トランジスタの制御電極を前記第1の信号の信号線から切り離すとともに前記第1の容量素子に接続して、前記第1の容量素子の電荷を前記第2の容量素子に移動した後、前記駆動トランジスタの制御電極を前記第1の容量素子から切り離すことを特徴とする。
前記駆動トランジスタの制御電極に前記発光素子に前記電流を供給するための第1の信号が入力されたときに、前記駆動トランジスタのソースから出力される第2の信号が入力され、第3の信号を出力する閾値補正回路を有し、
前記閾値補正回路は、基準電位に対して、入力電圧をゲイン1で反転し出力する反転増幅器であり、
前記画素回路は、前記閾値補正回路の出力に接続され、前記第3の信号を保持し、前記駆動トランジスタの制御電極に接続されたときに前記第3の信号を前記駆動トランジスタの制御電極に供給する第1の容量素子と、前記駆動トランジスタの制御電極に接続された第2の容量素子と、前記駆動トランジスタのソースと前記閾値補正回路の入力との間、前記第1の容量素子と前記駆動トランジスタの制御電極との間、ならびに前記駆動トランジスタの制御電極と前記第1の信号の信号線との間に配置されたスイッチ群とを備え、
前記スイッチ群は、
前記閾値補正回路が前記第3の信号を出力する閾値プログラム期間に、前記駆動トランジスタのソースを前記閾値補正回路の入力に接続し、前記駆動トランジスタの制御電極を前記第1の信号の信号線に接続し、
前記第3の信号に基づいて前記発光素子を駆動する発光素子駆動期間に、前記駆動トランジスタのソースを前記閾値補正回路の入力から切り離し、前記駆動トランジスタの制御電極を前記第1の信号の信号線から切り離すとともに前記第1の容量素子に接続して、前記第1の容量素子の電荷を前記第2の容量素子に移動した後、前記駆動トランジスタの制御電極を前記第1の容量素子から切り離すことを特徴とする。
本発明によれば、製造プロセス、環境条件や通電時間で駆動トランジスタのしきい値変動があっても、画質のムラなどの問題が生じない高品位な発光表示装置を安定して提供できる。
次に、本発明の最良の形態について図面を参照して説明する。
本発明に使用される駆動トランジスタは、電気・光学特性を構成するパラメータの内、しきい値がばらつく、または、電気的ストレスによる電気・光学特性の変化として、しきい値シフトが見られるものである。ただし、当該移動度のばらつき、あるいはシフトは、求められる電流負荷デバイスの仕様の範囲内であるとする。
本発明は駆動用トランジスタのしきい値電圧の変動を補正し、発光素子は、前記駆動用トランジスタのしきい値電圧の影響が抑制された、安定な発光強度を得るものである。発光素子としては、供給される電流で輝度が決定される発光素子、例えばAM型有機EL素子を用いることができる。
以下、図面を用いて本発明の駆動回路の一実施形態の構成及びその動作について説明する。図1に示すように、駆動トランジスタのドレイン端子は発光素子に接続され、ソース端子は駆動トランジスタの閾値を補正ための閾値補正回路に接続される。駆動トランジスタの制御電極となるゲートには、データ電圧Vdataと閾値補正回路からの出力のいずれかが入力される。発光素子の発光素子駆動期間の前の期間においてスイッチをオンにし、駆動トランジスタのゲートにデータ電圧Vdata(第1の信号)を入力する。Vdata−Vth(第2の信号。Vthは閾値電圧)が閾値補正回路に入力され、閾値補正回路で閾値電圧Vthの極性(正負)を反転させてVdata+Vthを駆動トランジスタのゲートに出力する(第3の信号)。ここで、
駆動トランジスタのドレイン電流Idsは、ゲート−ソース間電圧をVgsとすると、
Ids∝(Vgs−Vth)2
となり、Vgs=Vdata+Vthとなるので、
Ids∝(Vdata)2
となる。
駆動トランジスタのドレイン電流Idsは、ゲート−ソース間電圧をVgsとすると、
Ids∝(Vgs−Vth)2
となり、Vgs=Vdata+Vthとなるので、
Ids∝(Vdata)2
となる。
これによって、スイッチがオフされ、発光素子駆動期間(発光期間)において駆動トランジスタにより発光素子へ供給される電流は、駆動トランジスタのしきい値Vthから独立した値となり、Vthの値やその変化の影響をほとんど受けることがなくなる。
なお、閾値補正回路は閾値電圧Vthの極性(正負)を反転させる機能を有すればよく、必ずしも(Vdata+Vth)を出力する必要はない。例えば後述する実施例4で説明するように、(2V1−Vdata+Vth)を出力してもよい。ここで、V1は任意のDC電圧であり、2V1−Vdataはデータ電圧Vdataに対応する信号となる。V1=Vdataの場合は、閾値補正回路の出力はVdata+Vthとなる。またスイッチはなくてもよい。
本実施形態において、閾値補正回路は駆動トランジスタを含む画素回路ごとに設け、閾値補正回路と画素回路とで画素を構成することができる。しかし、図2に示すように閾値補正回路31を、複数の画素回路11が配列された画素回路列ごとに設けてもよい。後述する実施例では図2に示す構成について説明する。画素回路の構成は後述する実施例において説明を行うが、特にかかる構成に限定されるものではない。
なお、本明細書では、駆動用電界効果トランジスタを駆動トランジスタとして、説明する。
図3は本発明の駆動回路の第1実施例となる、AM型有機EL表示装置の画素回路と閾値補正回路の構成を示す図、図4は画素回路の動作を示すタイミングチャートである。図5はAM型有機EL表示装置の全体の概略的構成を示す図である。図6はデータドライバと閾値補正回路部とを示す図、図7はD/A変換回路、閾値補正回路部及び画素回路列を示す図である。なお、図5において、簡略化のために閾値補正回路は図示されていない。本実施例では供給される電流で輝度が決定される発光素子としてAM型有機EL素子を用いている。
図5に示すように、AM型有機EL表示装置は、2次元に配列された画素回路11からなる画素領域41、データドライバ42、走査ドライバ43から構成される。データドライバ42はデータ線DL1〜DLnを介してデータ信号を各画素回路に送る。走査ドライバ43は走査線SL1〜SLnを介して走査信号を送り画素回路行ごとに走査を行う。図6に示すように、データドライバ42はシフトレジスタ、データレジスタ、データラッチ回路、D/A変換回路からなる。図6及び図7に示すように、閾値補正回路31は画素回路列ごとに配され、また閾値補正回路31は複数配列されて閾値補正回路部を構成し、閾値補正回路部はD/A変換回路と画素領域41との間に配置される。すなわち、閾値補正回路は複数の画素回路が配置された画素領域41の周辺領域に配置される。
図3に示すように、画素回路11は、有機EL素子9、スイッチSW1〜SW6、駆動トランジスタTr10、容量素子19とを備える。閾値補正回路31は、電流源(電流源回路となる)12、オペアンプAMP7,AMP8、抵抗素子14,15を備える。
画素回路11内において、有機EL素子9のカソードがN型の駆動トランジスタTr10のドレイン端子と接続されている。データ電圧VdataはスイッチSW5を介して駆動トランジスタTr10の制御電極となるゲートに入力される。一方、閾値補正回路31からの出力はスイッチSW2を介して容量素子19に蓄積され、有機EL素子9を発光させる期間において、スイッチSW5をOFF、スイッチSW4をONとして駆動トランジスタのゲートに閾値補正回路31からの信号を出力する。
第1のオペアンプとなるオペアンプAMP7は、出力端子が第1の抵抗素子となる抵抗素子R14を介して、第2のオペアンプとなるオペアンプAMP8の反転入力端子と接続される。オペアンプAMP7の非反転入力端子が駆動トランジスタTr10のソース端子とスイッチSW1を介して接続され、かつオペアンプAMP7の反転入力端子が自身の出力端子と接続される。オペアンプAMP8は、出力端子と反転入力端子とが抵抗素子R15を介して接続される。容量素子19は、オペアンプAMP8の出力端子とスイッチSW2を介して接続される。スイッチSW3は、駆動トランジスタTr10のソース端子とGNDとの間に接続される。スイッチSW4およびSW5は、一方の端子が駆動トランジスタTr10のゲート端子に接続される。スイッチSW4の他方の端子は、容量素子19とスイッチSW2との接続点と接続される。スイッチSW5の他方の端子は、データドライバからの信号線と接続されている。スイッチSW6は有機EL素子9の両端子に並列に接続される。
画素回路11内のトランジスタや容量素子は、アモルファス半導体プロセスで形成され、閾値補正回路31内の電流源12、抵抗素子14,15、オペアンプAMP7,AMP8は結晶Siプロセスにおいて作成する。同様に、データドライバ部も結晶Siプロセスで作成される。
本実施形態の回路構成は、スイッチSW1からSW6を用い、画像表示にあたっては、少なくとも[しきい値プログラム期間]および[発光素子駆動期間]の2通りのモードを実現するような回路構成からなる。そのときの各スイッチのタイミングチャートを図4に示す。
図4において、P1がスイッチSW1,2,6の制御信号、
P2がスイッチSW5の制御信号、
P3がスイッチSW3の制御信号、
P4がスイッチSW4の制御信号、
のタイミングを示す。
P2がスイッチSW5の制御信号、
P3がスイッチSW3の制御信号、
P4がスイッチSW4の制御信号、
のタイミングを示す。
[しきい値プログラム期間]
図8はしきい値プログラム期間での画素回路部と閾値補正回路との回路構成を示す図である。
図8はしきい値プログラム期間での画素回路部と閾値補正回路との回路構成を示す図である。
図8に示すように、しきい値プログラム期間では、スイッチSW1,2,5,6が同時にON状態、かつスイッチSW3,4が同時にOFF状態になる期間が存在するようスイッチSW1〜SW6が開閉している。
[発光素子駆動期間]
図9は発光素子駆動期間での発光素子と接続している領域の回路構成を示す図である。図9に示すように、スイッチSW3,4が同時にON状態、かつスイッチSW1,2,5,6が同時にOFF状態になる期間が存在するようSW1〜SW6が開閉している。
図9は発光素子駆動期間での発光素子と接続している領域の回路構成を示す図である。図9に示すように、スイッチSW3,4が同時にON状態、かつスイッチSW1,2,5,6が同時にOFF状態になる期間が存在するようSW1〜SW6が開閉している。
以下に回路動作の説明を示す。
しきい値プログラム期間においては、図5に示すように、データドライバ42のD/A変換回路からの信号Vdataを、しきい値Vthを有する駆動トランジスタTr10のゲート、およびオプアンプAMP8の基準電源Vref13に入力する。
このときの駆動トランジスタTr10のドレインは電源に、かつソースは、電流源12に接続されている。駆動トランジスタ10および電流源12でソースフォロア回路となって、ソース電圧が、ボルテージフォロアであるオプアンプAMP7を介して、ゲイン1倍の反転増幅器となるオプアンプAMP8の反転入力端子に入る。抵抗素子R14およびR15は、等しい抵抗値とする。
ここで図3において、ソースフォロアの出力をノード16、ボルテージフォロアアンプの出力をノード17とすると、
ノード16の電位:Vdata−Vth
ノード17の電位:Vdata−Vth
オプアンプAMP8において、反転入力端子の入力Vinとすると、基準電位Vref13に対して、ノード18の出力Voutは、
(Vin+Vout)/2=Vref
Vout=2Vref−Vin
ここでVin=Vdata−VthかつVref=Vdataのとき、
Vout=Vdata+Vth・・・・・・・・・・(1)
となる。
ノード16の電位:Vdata−Vth
ノード17の電位:Vdata−Vth
オプアンプAMP8において、反転入力端子の入力Vinとすると、基準電位Vref13に対して、ノード18の出力Voutは、
(Vin+Vout)/2=Vref
Vout=2Vref−Vin
ここでVin=Vdata−VthかつVref=Vdataのとき、
Vout=Vdata+Vth・・・・・・・・・・(1)
となる。
この電位が、容量素子19に保持される。また、この期間、有機EL素子は発光していない。
次に、発光素子駆動期間においては、図9に示すように、駆動トランジスタTr10のゲート端子は、データドライバ42からの信号線とは遮断され、代わりに容量素子19と接続されている。
駆動トランジスタTr10のドレイン端子は、有機EL素子のカソードに、ソース端子はGNDに接続されている。
ここで駆動トランジスタTr10のドレイン電流Idsは、ゲート−ソース間電圧をVgsとすると、
Ids∝(Vgs−Vth)2
ここで、先のしきい値プログラム期間により
Vgs=Vdata+Vthとなるので、
Ids∝(Vdata)2・・・・・・・・・・(2)
で表される。
Ids∝(Vgs−Vth)2
ここで、先のしきい値プログラム期間により
Vgs=Vdata+Vthとなるので、
Ids∝(Vdata)2・・・・・・・・・・(2)
で表される。
これによって、駆動トランジスタTr10から有機EL素子へ供給される電流は、駆動トランジスタのしきい値Vthから独立した値となり、しきい値Vthの値やその変化の影響をほとんど受けることがない。
なお上述した実施例では、駆動トランジスタをN型とした場合で述べたが、P型でも同様の効果が期待できる。
また、有機EL素子を用いる発光表示装置について述べたが、供給される電流により発光する発光表示装置や、供給される電流により任意の機能を示す一般的な電流負荷を用いる電流負荷デバイスにも適用できる。
本発明の実施例2の構成は、実施例1とほぼ同様に、図3、図4、図8および図9で示される。但し、図3中のスイッチSW6がない構成とする。これにより実施例1に比べて画素領域でのスイッチ素子を一つ低減できる。
この場合、しきい値プログラム期間では、有機EL素子は、
Ids∝(Vdata−Vth)2
のように、駆動トランジスタ10のVthをパラメータとする供給電流で発光することになる。しかし正規の発光素子駆動期間に比べ十分短い期間であることから、その期間での輝度の影響はフレーム期間全体から見ると無視できる。
Ids∝(Vdata−Vth)2
のように、駆動トランジスタ10のVthをパラメータとする供給電流で発光することになる。しかし正規の発光素子駆動期間に比べ十分短い期間であることから、その期間での輝度の影響はフレーム期間全体から見ると無視できる。
本発明の実施例3の構成は、実施例1とほぼ同様に、図3、図4、図8および図9で示される。但し、電流源12がない構成とする。
この場合、しきい値プログラム期間において、ノード16が、ほぼ(Vdata−Vth)の電位レベルとなることから、実施例1と同様の動作を経てほぼ同じ効果をもたらす。
本発明の実施例4の構成は、実施例1と同様に、図3、図4、図8および図9で示される。但し、反転増幅器となるオプアンプAMP8の基準電源13は、データドライバからの信号でなく、他の電位レベルを有するDC電源とする。
この場合、先述したしきい値プログラム期間において、オプアンプAMP8における出力は、
(Vin+Vout)/2=Vref
Vout=2Vref−Vin
ここでVin=Vdata−VthかつVref=V1(V1は任意のDC電圧)
Vout=2V1−Vdata+Vth・・・・・・・・・・(3)
一方、発光素子駆動期間の駆動トランジスタを流れる電流は、
Ids∝(Vgs−Vth)2
Vgs=2V1−Vdata+Vthとなるので、
Ids∝(2V1−Vdata)2・・・・・・・・・・(4)
となり、有機EL素子への供給電流は、実施例1同様、Vthの値やその変化の影響をほとんど受けることがない。
(Vin+Vout)/2=Vref
Vout=2Vref−Vin
ここでVin=Vdata−VthかつVref=V1(V1は任意のDC電圧)
Vout=2V1−Vdata+Vth・・・・・・・・・・(3)
一方、発光素子駆動期間の駆動トランジスタを流れる電流は、
Ids∝(Vgs−Vth)2
Vgs=2V1−Vdata+Vthとなるので、
Ids∝(2V1−Vdata)2・・・・・・・・・・(4)
となり、有機EL素子への供給電流は、実施例1同様、Vthの値やその変化の影響をほとんど受けることがない。
本発明における発光表示装置の駆動回路の第5の実施例を図10に示す。図3の構成と異なるのは、容量素子20が設けられていること、スイッチSW5が削除されていること、データ信号VdataがスイッチSW4を介して駆動トランジスタTr10の制御電極となるゲートに入力されることである。ここで容量素子20は、データドライバから、画素内のスイッチSW2までの配線およびそこに接続されているスイッチトランジスタなどの寄生容量成分を総称する。
本実施形態の回路構成は、第1実施例と同様に、画像表示にあたっては、少なくとも[しきい値プログラム期間]および[発光素子駆動期間]の2通りのモードを実現するような回路構成からなる。そのときの各スイッチのタイミングチャートを図11に示す。
[しきい値プログラム期間]
図12はしきい値プログラム期間での画素回路部と閾値補正回路との回路構成を示す図である。図12に示すように、スイッチSW1,4,6が同時にON状態、かつスイッチSW2,3が同時にOFF状態になる期間が存在するようスイッチが開閉している。
図12はしきい値プログラム期間での画素回路部と閾値補正回路との回路構成を示す図である。図12に示すように、スイッチSW1,4,6が同時にON状態、かつスイッチSW2,3が同時にOFF状態になる期間が存在するようスイッチが開閉している。
[発光素子駆動期間]
図13に示すように、スイッチSW1,4,6をOFF状態とし、スイッチSW2をON状態として容量素子20の電荷を容量素子19に移動する。次にスイッチSW2をOFF状態、スイッチSW3をON状態とする。駆動トランジスタTr10のゲート端子には容量素子19が、ドレイン端子には有機発光素子9が、またソース端子にはGNDが接続されている。
図13に示すように、スイッチSW1,4,6をOFF状態とし、スイッチSW2をON状態として容量素子20の電荷を容量素子19に移動する。次にスイッチSW2をOFF状態、スイッチSW3をON状態とする。駆動トランジスタTr10のゲート端子には容量素子19が、ドレイン端子には有機発光素子9が、またソース端子にはGNDが接続されている。
以下に回路動作の説明を示す。
しきい値プログラム期間においては、実施例1とほぼ同様の動作になる。但し、図12に示すように、ノード18の電位は、容量素子20に蓄えられる。この期間、有機EL素子は発光していない。
次に、発光素子駆動期間においては、まず図13に示すように、スイッチSW2をON状態、スイッチSW4をOFF状態とすることで、容量素子19の端子が、データドライバからの信号線とは遮断され、代わりに容量素子20と接続されている。
次にスイッチSW2がOFF状態となり、容量素子20の電荷を容量素子19に移動する。
駆動トランジスタTr10のゲート端子は、容量素子19により、Vdata+Vthに保持される。同時にトランジスタ10のドレイン端子は、有機EL素子のカソードに、ソース端子はGNDに接続されている。
ここでトランジスタ10のドレイン電流Idsは、実施例1と同様に、
Ids∝(Vdata)2・・・・・・・・・・(2)
で表される。
Ids∝(Vdata)2・・・・・・・・・・(2)
で表される。
これによって、駆動トランジスタTr10から有機EL素子9へ供給される電流は、駆動トランジスタのしきい値Vthから独立した値となり、Vthの変化の影響をほとんど受けることがない。
本実施例においては、画素内のスイッチの数を、実施例1の6つの場合に比べて、一つ削減できる。
さらに、実施例2と同様、スイッチSW6も削減した場合、画素内のスイッチ4つで動作が可能になる。
上述した各実施例のAM型有機EL表示装置は情報表示装置を構成できる。この情報表示装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等のカメラ、もしくはそれらの各機能の複数を実現する装置に用いられる。
以下本発明の好適な実施例として、上述した実施例1に記載のAM型有機EL表示装置を用いたデジタルカメラについて説明する。
図14はデジタルスチルカメラの一例のブロック図である。図中、129はシステム全体、123は被写体を撮像する撮影部、124は映像信号処理回路(映像信号処理部となる)、125は表示パネル、126はメモリ、127はCPU、128は操作部を示す。撮像部123で撮影した映像または、メモリ126に記録された映像を、映像信号処理回路124で信号処理し、表示パネル125で見ることができる。CPU127では、操作部128からの入力によって、撮影部123、メモリ126、映像信号処理回路124などを制御して、状況に適した撮影、記録、再生、表示を行う。
SW1,SW2,SW3,SW4,SW5,SW6 スイッチトランジスタ
AMP7,AMP8 オペアンプ
9 発光素子
10 駆動トランジスタ
11 1画素内の領域
12 電流源
13 基準電位
R14,R15 抵抗素子
19,20 容量素子
AMP7,AMP8 オペアンプ
9 発光素子
10 駆動トランジスタ
11 1画素内の領域
12 電流源
13 基準電位
R14,R15 抵抗素子
19,20 容量素子
Claims (6)
- 供給される電流に従って輝度が決定される発光素子と、前記発光素子に前記電流を供給する駆動トランジスタとを含む画素回路を備える発光表示装置の駆動回路であって、
前記駆動トランジスタの制御電極に前記発光素子に前記電流を供給するための第1の信号が入力されたときに、前記駆動トランジスタのソースから出力される第2の信号が入力され、第3の信号を出力する閾値補正回路を有し、
前記閾値補正回路は、基準電位に対して、入力電圧をゲイン1で反転し出力する反転増幅器であり、
前記画素回路は、前記閾値補正回路の出力に接続され、前記第3の信号を保持し、前記駆動トランジスタの制御電極に接続されたときに前記第3の信号を前記駆動トランジスタの制御電極に供給する第1の容量素子と、前記駆動トランジスタの制御電極に接続された第2の容量素子と、前記駆動トランジスタのソースと前記閾値補正回路の入力との間、前記第1の容量素子と前記駆動トランジスタの制御電極との間、ならびに前記駆動トランジスタの制御電極と前記第1の信号の信号線との間に配置されたスイッチ群とを備え、
前記スイッチ群は、
前記閾値補正回路が前記第3の信号を出力する閾値プログラム期間に、前記駆動トランジスタのソースを前記閾値補正回路の入力に接続し、前記駆動トランジスタの制御電極を前記第1の信号の信号線に接続し、
前記第3の信号に基づいて前記発光素子を駆動する発光素子駆動期間に、前記駆動トランジスタのソースを前記閾値補正回路の入力から切り離し、前記駆動トランジスタの制御電極を前記第1の信号の信号線から切り離すとともに前記第1の容量素子に接続して、前記第1の容量素子の電荷を前記第2の容量素子に移動した後、前記駆動トランジスタの制御電極を前記第1の容量素子から切り離すことを特徴とする発光表示装置の駆動回路。 - 前記画素回路は2次元に配列され、前記第1の信号は画素回路列ごとに設けられたデータ線により入力され、
前記閾値補正回路は前記画素回路列ごとに設けられていることを特徴とする請求項1に記載の発光表示装置の駆動回路。 - 前記画素回路は、前記スイッチ群に加えて、第1のスイッチを備え、
前記閾値補正回路は、定電流源と、第1及び第2のオペアンプと、第1及び第2の抵抗素子とを有し、
前記第1のオペアンプは、出力端子が前記第1の抵抗素子を介して前記第2のオペアンプの反転入力端子に接続され、非反転入力端子は前記定電流源に接続され、かつ反転入力端子は前記第1のオペアンプの出力端子に接続され、
前記第2のオペアンプは、出力端子と反転入力端子が前記第2の抵抗素子を介して互いに接続され、かつ、非反転入力端子は基準電位に接続され、
前記第1のスイッチは、前記駆動トランジスタのソース端子とGNDとの間に接続されていることを特徴とする請求項1または2に記載の発光表示装置の駆動回路。 - 前記画素回路は2次元に配列され、前記信号線は画素回路列ごとに設けられ、
前記閾値補正回路は前記画素回路列ごとに設けられ、且つ複数の前記画素回路が配置された画素領域の周辺領域に配置されていることを特徴とする請求項3に記載の発光表示装置の駆動回路。 - 前記発光素子の両端子に並列して接続される第2のスイッチを有することを特徴とする請求項3に記載の発光表示装置の駆動回路。
- 前記発光素子が有機EL素子であることを特徴とする請求項1ないし5のいずれか1項に記載の発光表示装置の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181402A JP5570644B2 (ja) | 2013-09-02 | 2013-09-02 | 発光表示装置の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181402A JP5570644B2 (ja) | 2013-09-02 | 2013-09-02 | 発光表示装置の駆動回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061871A Division JP5566000B2 (ja) | 2007-03-12 | 2007-03-12 | 発光表示装置の駆動回路、その駆動方法並びにカメラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014026287A true JP2014026287A (ja) | 2014-02-06 |
JP5570644B2 JP5570644B2 (ja) | 2014-08-13 |
Family
ID=50199911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013181402A Expired - Fee Related JP5570644B2 (ja) | 2013-09-02 | 2013-09-02 | 発光表示装置の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5570644B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004252110A (ja) * | 2003-02-19 | 2004-09-09 | Chi Mei Electronics Corp | 画像表示装置 |
WO2005029456A1 (en) * | 2003-09-23 | 2005-03-31 | Ignis Innovation Inc. | Circuit and method for driving an array of light emitting pixels |
JP2005321433A (ja) * | 2004-05-06 | 2005-11-17 | Mitsubishi Electric Corp | 画像表示装置およびその検査方法 |
-
2013
- 2013-09-02 JP JP2013181402A patent/JP5570644B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004252110A (ja) * | 2003-02-19 | 2004-09-09 | Chi Mei Electronics Corp | 画像表示装置 |
WO2005029456A1 (en) * | 2003-09-23 | 2005-03-31 | Ignis Innovation Inc. | Circuit and method for driving an array of light emitting pixels |
JP2007506145A (ja) * | 2003-09-23 | 2007-03-15 | イグニス イノベーション インコーポレーテッド | 発光ピクセルのアレイを駆動する回路及び方法 |
JP2005321433A (ja) * | 2004-05-06 | 2005-11-17 | Mitsubishi Electric Corp | 画像表示装置およびその検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5570644B2 (ja) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5566000B2 (ja) | 発光表示装置の駆動回路、その駆動方法並びにカメラ | |
US9424770B2 (en) | Error compensator and organic light emitting display device using the same | |
JP5010030B2 (ja) | 表示装置及びその制御方法 | |
JP6128738B2 (ja) | 画素回路及びその駆動方法 | |
JP2015121812A (ja) | 表示装置 | |
JP2005134435A (ja) | 画像表示装置 | |
JP2004302211A (ja) | 画素回路、電気光学装置および電子機器 | |
CN110010066B (zh) | 像素电路、显示器和方法 | |
KR20060010791A (ko) | 반도체 장치 | |
JP2011150294A (ja) | 表示装置の駆動方法 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
JP2006189806A (ja) | 表示装置及びその駆動方法 | |
US20210335261A1 (en) | Pixel and control method thereof and related oled display | |
KR100570778B1 (ko) | 발광표시 장치 및 그 감마보정 방법 | |
JP2011107441A (ja) | 画像表示装置及びその駆動方法 | |
JP5570644B2 (ja) | 発光表示装置の駆動回路 | |
US10685601B2 (en) | Pixel circuit and display unit | |
US10818242B2 (en) | Pixel circuit including plurality of switching transistors and capacitors, and display unit | |
JP2004294865A (ja) | 表示回路 | |
JP2012003205A (ja) | 表示装置およびその駆動方法 | |
JP4547873B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2010113101A (ja) | 画像表示装置および発光制御方法 | |
JP2005221688A (ja) | 表示装置および表示装置の駆動方法 | |
JP2010026209A (ja) | 表示装置 | |
JP2009069292A (ja) | アクティブマトリックス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140624 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5570644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |