JP2014021573A - 半導体集積回路の論理回路設計に用いるネットリストを最適化する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム - Google Patents
半導体集積回路の論理回路設計に用いるネットリストを最適化する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム Download PDFInfo
- Publication number
- JP2014021573A JP2014021573A JP2012157028A JP2012157028A JP2014021573A JP 2014021573 A JP2014021573 A JP 2014021573A JP 2012157028 A JP2012157028 A JP 2012157028A JP 2012157028 A JP2012157028 A JP 2012157028A JP 2014021573 A JP2014021573 A JP 2014021573A
- Authority
- JP
- Japan
- Prior art keywords
- netlist
- block
- logic
- logic circuit
- operation elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】論理回路記述データを取得し、取得した論理回路記述データに基づいて第一の周波数で論理合成を行い、第一のネットリストを生成し、第一の周波数よりも高い第二の周波数で論理合成を行い、第二のネットリストを生成する。第一のネットリストに基づいて論理演算素子の配置及び該論理演算素子間の配線を行い、所定の配線単位に分割されたブロックごとに実行タイミングに関するタイミングレポートを出力する。出力されたタイミングレポートに基づいて、所望の動作速度を満たしていないブロックを抽出し、抽出されたブロックについて、第一のネットリストを第二のネットリストに置換し、配置配線を行う。
【選択図】図9
Description
11 CPU
12 メモリ
13 記憶装置
14 I/Oインタフェース
15 ビデオインタフェース
16 可搬型ディスクドライブ
17 通信インタフェース
18 内部バス
90 可搬型記録媒体
100 コンピュータプログラム
Claims (9)
- 論理回路の設計を支援する装置で実行することが可能な方法において、
論理回路記述データを取得する工程と、
取得した論理回路記述データに基づいて第一の周波数で論理合成を行い、第一のネットリストを生成する工程と、
取得した論理回路記述データに基づいて前記第一の周波数よりも高い第二の周波数で論理合成を行い、第二のネットリストを生成する工程と、
前記第一のネットリストに基づいて論理演算素子の配置及び該論理演算素子間の配線を行う工程と、
所定の配線単位に分割されたブロックごとに実行タイミングに関するタイミングレポートを出力する工程と、
出力されたタイミングレポートに基づいて、前記ブロックのうち、所望の動作速度を満たしていないブロックを抽出する工程と、
抽出されたブロックについて、前記第一のネットリストを前記第二のネットリストに置換する工程と
を含み、
一部又は全部が前記第二のネットリストに置換されたネットリストに基づいて論理演算素子の配置及び該論理演算素子間の配線を行い、再度タイミングレポートを出力する方法。 - 前記ブロックは、信号が入力されるフリップフロップ回路と信号を出力するフリップフロップ回路とで挟まれた論理演算素子及び該論理演算素子間の配線で構成されている請求項1に記載の方法。
- 前記ブロックごとに前記第一のネットリストと前記第二のネットリストとを対応付けた参照テーブルを生成して記憶する工程を含み、
抽出されたブロックをキー情報として前記参照テーブルを参照して、抽出されたブロックに対応する第一のネットリストを、該ブロックに対応する第二のネットリストに置換する請求項1又は2に記載の方法。 - 論理回路の設計を支援する装置において、
論理回路記述データを取得する記述データ取得手段と、
取得した論理回路記述データに基づいて第一の周波数で論理合成を行い、第一のネットリストを生成する第一のネットリスト生成手段と、
取得した論理回路記述データに基づいて前記第一の周波数よりも高い第二の周波数で論理合成を行い、第二のネットリストを生成する第二のネットリスト生成手段と、
前記第一のネットリストに基づいて論理演算素子の配置及び該論理演算素子間の配線を行う配置配線手段と、
所定の配線単位に分割されたブロックごとに実行タイミングに関するタイミングレポートを出力するタイミングレポート出力手段と、
出力されたタイミングレポートに基づいて、前記ブロックのうち、所望の動作速度を満たしていないブロックを抽出するブロック抽出手段と、
抽出されたブロックについて、前記第一のネットリストを前記第二のネットリストに置換するネットリスト置換手段と
を備え、
前記配置配線手段は、一部又は全部が前記第二のネットリストに置換されたネットリストに基づいて論理演算素子の配置及び該論理演算素子間の配線を行い、前記タイミングレポート出力手段は、再度タイミングレポートを出力する装置。 - 前記ブロックは、信号が入力されるフリップフロップ回路と信号を出力するフリップフロップ回路とで挟まれた論理演算素子及び該論理演算素子間の配線で構成されている請求項4に記載の装置。
- 前記ブロックごとに前記第一のネットリストと前記第二のネットリストとを対応付けた参照テーブルを生成して記憶する参照テーブル生成手段を備え、
前記ネットリスト置換手段は、抽出されたブロックをキー情報として前記参照テーブルを参照して、抽出されたブロックに対応する第一のネットリストを、該ブロックに対応する第二のネットリストに置換する請求項4又は5に記載の装置。 - 論理回路の設計を支援する装置で実行することが可能なコンピュータプログラムにおいて、
前記装置を、
論理回路記述データを取得する記述データ取得手段、
取得した論理回路記述データに基づいて第一の周波数で論理合成を行い、第一のネットリストを生成する第一のネットリスト生成手段、
取得した論理回路記述データに基づいて前記第一の周波数よりも高い第二の周波数で論理合成を行い、第二のネットリストを生成する第二のネットリスト生成手段、
前記第一のネットリストに基づいて論理演算素子の配置及び該論理演算素子間の配線を行う配置配線手段、
所定の配線単位に分割されたブロックごとに実行タイミングに関するタイミングレポートを出力するタイミングレポート出力手段、
出力されたタイミングレポートに基づいて、前記ブロックのうち、所望の動作速度を満たしていないブロックを抽出するブロック抽出手段、及び
抽出されたブロックについて、前記第一のネットリストを前記第二のネットリストに置換するネットリスト置換手段
として機能させ、
前記配置配線手段を、一部又は全部が前記第二のネットリストに置換されたネットリストに基づいて論理演算素子の配置及び該論理演算素子間の配線を行う手段として機能させ、
前記タイミングレポート出力手段を、再度タイミングレポートを出力する手段として機能させるコンピュータプログラム。 - 前記ブロックは、信号が入力されるフリップフロップ回路と信号を出力するフリップフロップ回路とで挟まれた論理演算素子及び該論理演算素子間の配線で構成されている請求項7に記載のコンピュータプログラム。
- 前記装置を、前記ブロックごとに前記第一のネットリストと前記第二のネットリストとを対応付けた参照テーブルを生成して記憶する参照テーブル生成手段として機能させ、
前記ネットリスト置換手段を、抽出されたブロックをキー情報として前記参照テーブルを参照して、抽出されたブロックに対応する第一のネットリストを、該ブロックに対応する第二のネットリストに置換する手段として機能させる請求項7又は8に記載のコンピュータプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012157028A JP2014021573A (ja) | 2012-07-13 | 2012-07-13 | 半導体集積回路の論理回路設計に用いるネットリストを最適化する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム |
US13/939,527 US8656337B2 (en) | 2012-07-13 | 2013-07-11 | Optimization method and device for netlist used in logic circuit design for semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012157028A JP2014021573A (ja) | 2012-07-13 | 2012-07-13 | 半導体集積回路の論理回路設計に用いるネットリストを最適化する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014021573A true JP2014021573A (ja) | 2014-02-03 |
Family
ID=49915125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012157028A Ceased JP2014021573A (ja) | 2012-07-13 | 2012-07-13 | 半導体集積回路の論理回路設計に用いるネットリストを最適化する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8656337B2 (ja) |
JP (1) | JP2014021573A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016105252A (ja) * | 2014-12-01 | 2016-06-09 | 株式会社ソシオネクスト | 設計方法、設計装置及びプログラム |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180092692A (ko) * | 2017-02-10 | 2018-08-20 | 삼성전자주식회사 | Beol을 고려하여 집적 회로를 설계하기 위한 컴퓨터 구현 방법 및 컴퓨팅 시스템 |
CN110362841B (zh) * | 2018-03-26 | 2023-05-30 | 创意电子股份有限公司 | 顶部接口逻辑模型建立方法 |
CN115422863B (zh) * | 2022-08-31 | 2023-10-10 | 山东启芯软件科技有限公司 | 一种嵌入式的逻辑优化验证流程框架及验证方法 |
CN116595917B (zh) * | 2023-07-17 | 2023-10-17 | 奇捷科技(深圳)有限公司 | 无需先验知识的逻辑功能更正方法、装置、设备及介质 |
CN117332121A (zh) * | 2023-09-26 | 2024-01-02 | 华能澜沧江水电股份有限公司 | 一种水电厂非电量保护逻辑图谱生成系统及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06180733A (ja) * | 1992-12-11 | 1994-06-28 | Toshiba Corp | 論理合成システム |
JP2000113019A (ja) * | 1998-10-06 | 2000-04-21 | Sony Corp | 回路設計方法および設計支援装置 |
JP2006163822A (ja) * | 2004-12-07 | 2006-06-22 | Mitsubishi Electric Corp | 論理合成装置および方法並びにプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002157292A (ja) | 2000-11-17 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路の論理合成方法 |
JP3722692B2 (ja) | 2000-11-24 | 2005-11-30 | Necマイクロシステム株式会社 | レイアウト設計変更装置 |
JP2002318825A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 論理回路の設計方法 |
JP4059668B2 (ja) | 2001-12-18 | 2008-03-12 | 三洋電機株式会社 | 集積回路の設計方法及び集積回路の設計支援装置 |
JP4104354B2 (ja) | 2002-03-13 | 2008-06-18 | 富士通株式会社 | 電源配線の電圧降下による影響を緩和した集積回路のレイアウト方法とそのプログラム |
JP2004086763A (ja) | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 半導体集積回路の設計方法および半導体集積回路の設計プログラム |
JP2005122298A (ja) | 2003-10-14 | 2005-05-12 | Fujitsu Ltd | タイミング解析装置、タイミング解析方法及びプログラム |
JP4419633B2 (ja) * | 2004-03-25 | 2010-02-24 | 日本電気株式会社 | 論理回路設計システム、論理回路設計方法およびそのプログラム |
JP3956979B2 (ja) | 2005-06-27 | 2007-08-08 | 富士通株式会社 | 大規模集積回路の開発ツール |
JP4736822B2 (ja) | 2006-01-25 | 2011-07-27 | 日本電気株式会社 | 半導体集積回路の設計支援装置、設計支援方法および設計支援プログラム |
US8122422B2 (en) * | 2009-07-27 | 2012-02-21 | Lsi Corporation | Establishing benchmarks for analyzing benefits associated with voltage scaling, analyzing the benefits and an apparatus therefor |
-
2012
- 2012-07-13 JP JP2012157028A patent/JP2014021573A/ja not_active Ceased
-
2013
- 2013-07-11 US US13/939,527 patent/US8656337B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06180733A (ja) * | 1992-12-11 | 1994-06-28 | Toshiba Corp | 論理合成システム |
JP2000113019A (ja) * | 1998-10-06 | 2000-04-21 | Sony Corp | 回路設計方法および設計支援装置 |
JP2006163822A (ja) * | 2004-12-07 | 2006-06-22 | Mitsubishi Electric Corp | 論理合成装置および方法並びにプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016105252A (ja) * | 2014-12-01 | 2016-06-09 | 株式会社ソシオネクスト | 設計方法、設計装置及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US8656337B2 (en) | 2014-02-18 |
US20140019922A1 (en) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014021573A (ja) | 半導体集積回路の論理回路設計に用いるネットリストを最適化する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム | |
US8286108B2 (en) | System and method for synthesis reuse | |
JP4946573B2 (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
US20110295536A1 (en) | Clock jitter analyzing method and apparatus | |
JP5444985B2 (ja) | 情報処理装置 | |
JP2009230392A (ja) | シミュレーション装置、シミュレーション方法及びプログラム | |
US20050251776A1 (en) | Integrated circuit design system | |
JP2017027413A (ja) | プログラマブルロジックデバイス設計装置及びその方法 | |
US20160246601A1 (en) | Technique for translating dependent instructions | |
JP2008243092A (ja) | マルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラム | |
JP5338919B2 (ja) | 集積回路の消費電力算出方法、消費電力算出プログラム及び消費電力算出装置 | |
JP2006323873A (ja) | シミュレーション方法 | |
JP2008204111A (ja) | 半導体集積回路の設計支援装置、その設計支援方法、その製造方法、プログラム、及び記録媒体 | |
JP4886559B2 (ja) | 半導体設計支援装置、半導体設計支援方法および半導体設計支援プログラム | |
JP2010257003A (ja) | 論理等価性検証システム、論理等価性検証方法、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 | |
JP5110206B2 (ja) | 動作合成装置、動作合成方法、ならびに、プログラム | |
JP4448048B2 (ja) | 構造解析プログラム | |
JP2005316595A (ja) | 回路記述間の等価性検証方法および回路記述間の等価性検証プログラム | |
JP2008217071A (ja) | 高位合成装置および高位合成方法 | |
JP2012159977A (ja) | 動作合成装置、動作合成方法及び動作合成プログラム | |
US10157164B2 (en) | Hierarchical synthesis of computer machine instructions | |
JP2007034668A (ja) | レイアウト方法 | |
JP2012043327A (ja) | クロックツリー設計方法及びクロックツリー設計装置 | |
JP6435892B2 (ja) | 回路設計方法、回路設計ツール用セル・ライブラリのコンポーネント | |
JP5531479B2 (ja) | 回路設計方法、及び回路設計プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20160519 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20161004 |