CN116595917B - 无需先验知识的逻辑功能更正方法、装置、设备及介质 - Google Patents
无需先验知识的逻辑功能更正方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN116595917B CN116595917B CN202310871375.4A CN202310871375A CN116595917B CN 116595917 B CN116595917 B CN 116595917B CN 202310871375 A CN202310871375 A CN 202310871375A CN 116595917 B CN116595917 B CN 116595917B
- Authority
- CN
- China
- Prior art keywords
- netlist
- boundary information
- arithmetic
- logic
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000012937 correction Methods 0.000 title claims abstract description 28
- 238000000605 extraction Methods 0.000 claims abstract description 36
- 230000006870 function Effects 0.000 claims description 51
- 230000011218 segmentation Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 11
- 238000012986 modification Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 238000007781 pre-processing Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及无需先验知识的逻辑功能更正方法、装置、设备及介质；针对现有技术无法准确提取算术逻辑及分割网表的不足，所采用的方案为：首先，读取参考网表和目标网表；接着，通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；接着，根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；接着，判断关键点匹配是否成功；接着，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。前述方案可以准确提取算术逻辑及分割网表。
Description
技术领域
本申请涉及数字芯片设计技术领域，尤其涉及无需先验知识的逻辑功能更正方法、装置、设备及介质。
背景技术
逻辑功能更正，是指在数字芯片设计流程中出现逻辑功能需要改变的时候，仅仅修正RTL（register transfer level）文件，但是不对新的RTL文件重新进行耗时耗力的逻辑综合、物理综合以生成全新的电路，而是直接在已经完成各部分流程（如逻辑综合、物理综合）的原电路上局部增加或修改小部分逻辑单元，使得修改后的电路逻辑功能与新RTL文件等效。
现有的逻辑功能更正方法，具体为：
第一步，读取当前阶段的旧门级网表并将其作为目标文件，还读取上一阶段逻辑功能更正的结果门级网表并将其作为参考文件；
第二步，对目标文件和参考文件进行逻辑等价验证，并提取出需要进行逻辑功能更正的修改点；
第三步，对目标文件和参考文件进行关键点匹配、预处理；其中，关键点包括寄存器、锁存器、触发器、子模块等，在预处理的过程中，会根据关键点信息和修改点信息，对目标文件和参考文件进行分割；
第四步，若关键点匹配成功，对目标文件进行修改直至目标文件和参考文件的逻辑功能一致；
第五步，还原预处理阶段的修改，输出添加修改补丁的结果门级网表；
第六步，将新的RTL文件与添加修改补丁的结果门级网表进行逻辑等价验证，如果逻辑功能等价，则逻辑功能更正成功。
通过分析上述现有的逻辑功能更正方法，可以发现其不足：在处理包含算术逻辑的目标文件时，算术逻辑单元的存在会使得门级网表非常复杂，处理含有被打散的算术逻辑的门级电路时，所生成的补丁大小会非常大，逻辑功能更正极度依赖综合工具所提供的先验知识；并且，如果用户之前使用的是第三方综合工具，则有可能无法将第三方综合工具提供的信息作为电路中算术逻辑的先验知识，这样会造成现有逻辑功能更正方法无法通过先验知识对目标文件中的算术逻辑进行正确提取，从而导致无法对目标文件进行正确分割，最终导致所生成的补丁大小会非常大，并影响后续的布局布线阶段。
发明内容
本发明的主要目的为提供无需先验知识的逻辑功能更正方法、装置、设备及介质，以解决现有技术无法准确提取算术逻辑及分割网表的不足。
为实现上述目的，
本发明提供一种无需先验知识的逻辑功能更正方法，包括以下步骤：
读取参考网表和目标网表；
通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；其中，逻辑信息提取算法无需先验知识；
根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；
判断关键点匹配是否成功；
若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。
本发明还提供一种无需先验知识的逻辑功能更正装置，包括：
读取单元，用于读取参考网表和目标网表；
提取单元，用于通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；其中，逻辑信息提取算法无需先验知识；
匹配单元，用于根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；
判断单元，用于判断关键点匹配是否成功；
分割单元，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。
本发明还提供一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器执行所述计算机程序时实现上述所述方法的步骤。
本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。
本发明提供的逻辑功能更正方法，首先，读取参考网表和目标网表；接着，通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；其中，逻辑信息提取算法无需先验知识；接着，根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；接着，判断关键点匹配是否成功；接着，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。通过前述方法，可以提取出第一算术逻辑边界信息和第二算术逻辑边界信息，并且网表中的算术电路是否被打散不会影响逻辑功能更正的关键点匹配和对网表的准确分割；当第一算术逻辑边界信息和第二算术逻辑边界信息互相匹配时，即可借助第一算术逻辑边界信息和第二算术逻辑边界信息来帮助后续预处理中的网表分割，内部结构的不同不会造成影响；因此，本方法实现了在逻辑功能更正的过程中，无需来自综合器的先验知识，使得逻辑功能更正流程摆脱了对于综合工具的依赖；同时，准确的网表分割有助于在后续修改目标网表时，使得修改补丁的规模尽可能小，提高逻辑功能更正的效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一中逻辑功能更正方法的步骤示意图；
图2是本发明实施例一中逻辑功能更正方法的算术逻辑边界信息提取示意图；
图3是本发明实施例一中逻辑功能更正方法的关键点匹配和分割示意图；
图4是本发明实施例八中逻辑功能更正装置的结构示意框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。
还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
实施例一
本发明实施例提供了一种无需先验知识的逻辑功能更正方法，如图1所示，包括以下步骤：
步骤S1：读取参考网表和目标网表。
该步骤中，参考网表为上一阶段的新门级网表，目标网表为当前阶段的旧门级网表，当前阶段或为综合阶段、或为可测试设计阶段、或为布局布线阶段。
步骤S2：通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；其中，逻辑信息提取算法无需先验知识。
步骤S3：根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配。
步骤S4：判断关键点匹配是否成功。
步骤S5：若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。
作为示例的，
图2是通过逻辑信息提取算法提取算术逻辑边界信息的示意图，图2中左侧是从目标网表提取的第一算术逻辑边界信息、右侧是从参考网表提取的第二算术逻辑边界信息；
目标网表中，第一算术逻辑边界信息包括两组乘法器的边界信息，为了便于区分，位于上方的乘法器记为目标网表中的乘法器1、位于下方的乘法器记为目标网表中的乘法器2，乘法器1为Booth乘法器，包括第一输入编码部分、进位保存加法器（CSA）、超前进位加法器（CLA），乘法器2为Non-Booth乘法器，包括第二输入编码部分、进位保存加法器、超前进位加法器；
参考网表中，第二算术逻辑边界信息包括两组乘法器的边界信息，为了便于区分，位于上方的乘法器记为参考网表中的乘法器1、位于下方的乘法器记为参考网表中的乘法器2，乘法器1为Non-Booth乘法器，包括第三输入编码部分、进位保存加法器、超前进位加法器，乘法器2为Booth乘法器，包括第四输入编码部分、进位保存加法器、超前进位加法器；
图3是根据算术逻辑边界信息进行关键点匹配和分割的示意图，图3中左侧是目标网表的分割情况示意图、右侧是参考网表的分割情况示意图；
目标网表中，虚线代表依照第一算术逻辑边界信息分割出的子网表，具体包括两个子网表，为了便于区分，位于上方的记为目标网表中的子网表1、位于下方的记为目标网表中的子网表2；
参考网表中，虚线代表依照第二算术逻辑边界信息分割出的子网表，具体包括两个子网表，为了便于区分，位于上方的记为参考网表中的子网表1、位于下方的记为参考网表中的子网表2；
目标网表中的子网表1与参考网表中的子网表1匹配，目标网表中的子网表2与参考网表中的子网表2匹配。
本实施例提供的方法，首先，读取参考网表和目标网表；接着，通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；其中，逻辑信息提取算法无需先验知识；接着，根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；接着，判断关键点匹配是否成功；接着，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。通过前述方法，可以提取出第一算术逻辑边界信息和第二算术逻辑边界信息，并且网表中的算术电路是否被打散不会影响逻辑功能更正的关键点匹配和对网表的准确分割；当第一算术逻辑边界信息和第二算术逻辑边界信息互相匹配时，即可借助第一算术逻辑边界信息和第二算术逻辑边界信息来帮助后续预处理中的网表分割，内部结构的不同不会造成影响；因此，本方法实现了在逻辑功能更正的过程中，无需来自综合器的先验知识，使得逻辑功能更正流程摆脱了对于综合工具的依赖；同时，准确的网表分割有助于在后续修改目标网表时，使得修改补丁的规模尽可能小，提高逻辑功能更正的效率。
实施例二
本发明实施例提供了一种无需先验知识的逻辑功能更正方法，与实施例一相同之处不再赘述，不同之处在于：
第一算术逻辑边界信息包括第一输入边界信息和第一输出边界信息，第二算术逻辑边界信息包括第二输入边界信息和第二输出边界信息；
通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息的步骤，包括：
通过预设的逻辑信息提取算法提取参考网表的第一输入边界信息，并通过预设的逻辑信息提取算法提取目标网表的第二输入边界信息；
根据第一输入边界信息对参考网表进行算术子模块边界识别，并得到第一输出边界信息，根据第二输入边界信息对目标网表进行算术子模块边界识别，并得到第二输出边界信息；
将第一输入边界信息和第一输出边界信息合并为第一算术逻辑边界信息，并将第二输入边界信息和第二输出边界信息合并为第二算术逻辑边界信息。
具体的，
算术子模块为乘法器时，由于乘法器在数字电路中的实现，主要是通过转换为部分乘积的加法来实现，因此对于乘法器来说，这一部分逻辑都会通过构建加法器来实现，并且，由于乘法器的输入边界有独特的模式，采用不同的编码方式的乘法器在算术逻辑的边界上会有不同模式的部分乘积逻辑，因此通过识别部分乘积，就可以识别出不同编码模式的乘法器；输入边界信息为编码逻辑与部分乘积，进而，通过找到的输入边界信息，就可以找到乘法器的输出边界信息。
算术子模块为加法器时，通过识别Wallace树结构，就可以确定加法器的输入边界信息和输出边界信息。
本实施例提供的方法，能够利用逻辑信息提取算法，准确识别输入边界、输出边界，为后续的门级网表还原提供必要的边界信息。
实施例三
本发明实施例提供了一种无需先验知识的逻辑功能更正方法，与实施例二相同之处不再赘述，不同之处在于：通过预设的逻辑信息提取算法提取参考网表的第一输入边界信息，并通过预设的逻辑信息提取算法提取目标网表的第二输入边界信息的步骤包括：
通过预设的逻辑信息提取算法对参考网表进行算术子模块识别，确定对应的多个第一算术子模块，并通过预设的逻辑信息提取算法对目标网表进行算术子模块识别，确定对应的多个第二算术子模块；
对多个第一算术子模块进行边界识别，确定对应的第一输入边界信息，并对多个第二算术子模块进行边界识别，确定对应的第二输入边界信息。
具体的，
算术子模块为乘法器时，基于输入边界信息中的编码方式集合进行部分乘积识别，其中，乘法器的实现结构有Wallace树加法器，Wallace树加法器也多被用来构建部分乘积相加的操作，当找到算术子模块的输入边界以及部分乘积后，通过找到的所有部分乘积来识别已建立的Wallace树加法器。
算术子模块为加法器时，通过识别Wallace树结构，就可以确定加法器的输入边界信息。
本实施例提供的方法，可以对算术子模块进行识别和边界识别，提取输入边界信息，为后续的逻辑单元还原和信号传输路径还原提供了重要的辅助信息。
实施例四
本发明实施例提供了一种无需先验知识的逻辑功能更正方法，与实施例三相同之处不再赘述，不同之处在于：对多个第一算术子模块进行边界识别，确定对应的第一输入边界信息的步骤，包括：
对各个第一算术子模块进行类型识别，确定每个第一算术子模块对应的模块类型；
第一算术子模块的模块类型为乘法器算术子模块时，对多个第一算术子模块中至少一个乘法器算术子模块进行编码方式识别，得到至少一个乘法器算术子模块对应的编码方式；
基于至少一个乘法器算术子模块对应的编码方式，对多个第一算术子模块中至少一个乘法器算术子模块进行输入边界识别，得到对应的第一乘法器输入边界信息；
对多个第一算术子模块中至少一个加法器算术子模块进行内部结构识别，得到对应的第一加法器输入边界信息；
将第一乘法器输入边界信息以及第一加法器输入边界信息合并为第一输入边界信息。
本实施例提供的方法，通过模块类型识别、编码方式识别和内部结构识别，有助于准确识别算术子模块的功能和特征，为逻辑单元还原和信号传输路径还原提供了重要的辅助信息。
实施例五
本发明实施例提供了一种无需先验知识的逻辑功能更正方法，与实施例三相同之处不再赘述，不同之处在于：对多个第二算术子模块进行边界识别，确定对应的第二输入边界信息的步骤，包括：
对各个第二算术子模块进行类型识别，确定每个第二算术子模块对应的模块类型；
第二算术子模块的模块类型为乘法器算术子模块时，对多个第二算术子模块中至少一个乘法器算术子模块进行编码方式识别，得到至少一个乘法器算术子模块对应的编码方式；
基于至少一个乘法器算术子模块对应的编码方式，对多个第二算术子模块中至少一个乘法器算术子模块进行输入边界识别，得到对应的第二乘法器输入边界信息；
对多个第二算术子模块中至少一个加法器算术子模块进行内部结构识别，得到对应的第二加法器输入边界信息；
将第二乘法器输入边界信息以及第二加法器输入边界信息合并为第二输入边界信息。
实施例六
本发明实施例提供了一种无需先验知识的逻辑功能更正方法，与实施例一相同之处不再赘述，不同之处在于：若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表的步骤之后，还包括：
根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对分割后的目标网表进行修改直至修改后的目标网表与分割后的参考网表的逻辑功能一致；
根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对修改后的目标网表进行还原，得到还原后的目标网表；
将还原后的目标网表作为当前阶段的结果门级网表，并进行输出。
实施例七
本发明实施例提供了一种无需先验知识的逻辑功能更正方法，与实施例六相同之处不再赘述，不同之处在于：根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对修改后的目标网表进行还原，得到还原后的目标网表的步骤，包括：
根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，识别修改后的目标网表的逻辑单元，并还原逻辑单元的原始功能和类型，得到第一中间网表；
根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，还原第一中间网表的信号传输路径，得到第二中间网表；
根据第一中间网表和第二中间网表，确定各个逻辑单元的边界，并根据各个逻辑单元的边界划定模块范围，得到第三中间网表；
将第三中间网表作为还原后的目标网表，进行输出。
本实施例提供的方法，可以准确还原目标网表的逻辑结构和功能，有助于提高还原后目标网表的准确性、可靠性。
实施例八
本发明实施例提供了一种无需先验知识的逻辑功能更正装置，如图4所示，包括：
读取单元10，用于读取参考网表和目标网表；
提取单元11，用于通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；其中，逻辑信息提取算法无需先验知识；
匹配单元12，用于根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；
判断单元13，用于判断关键点匹配是否成功；
分割单元14，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。
在本实施例中，上述装置实施例中的各个单元的具体实现，请参照上述方法实施例中所述，在此不再进行赘述。
实施例九
本发明实施例提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，处理器执行计算机程序时实现实施例一至七中任一所述方法的步骤。
实施例十
本发明实施例提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现实施例一至七中任一项所述方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的和实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可以包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM通过多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双速据率SDRAM（SSRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink）DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、装置、物品或者方法不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、装置、物品或者方法所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、装置、物品或者方法中还存在另外的相同要素。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种无需先验知识的逻辑功能更正方法，其特征在于，包括以下步骤：
读取参考网表和目标网表；
通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；其中，逻辑信息提取算法无需先验知识；
根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；
判断关键点匹配是否成功；
若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表；
根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对分割后的目标网表进行修改直至修改后的目标网表与分割后的参考网表的逻辑功能一致；
根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，识别修改后的目标网表的逻辑单元，并还原逻辑单元的原始功能和类型，得到第一中间网表；
根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，还原第一中间网表的信号传输路径，得到第二中间网表；
根据第一中间网表和第二中间网表，确定各个逻辑单元的边界，并根据各个逻辑单元的边界划定模块范围，得到第三中间网表；
将第三中间网表作为还原后的目标网表，进行输出；
将还原后的目标网表作为当前阶段的结果门级网表，并进行输出。
2.根据权利要求1所述的一种无需先验知识的逻辑功能更正方法，其特征在于，第一算术逻辑边界信息包括第一输入边界信息和第一输出边界信息，第二算术逻辑边界信息包括第二输入边界信息和第二输出边界信息；
所述通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息的步骤，包括：
通过预设的逻辑信息提取算法提取参考网表的第一输入边界信息，并通过预设的逻辑信息提取算法提取目标网表的第二输入边界信息；
根据第一输入边界信息对参考网表进行算术子模块边界识别，并得到第一输出边界信息，根据第二输入边界信息对目标网表进行算术子模块边界识别，并得到第二输出边界信息；
将第一输入边界信息和第一输出边界信息合并为第一算术逻辑边界信息，并将第二输入边界信息和第二输出边界信息合并为第二算术逻辑边界信息。
3.根据权利要求2所述的一种无需先验知识的逻辑功能更正方法，其特征在于，所述通过预设的逻辑信息提取算法提取参考网表的第一输入边界信息，并通过预设的逻辑信息提取算法提取目标网表的第二输入边界信息的步骤包括：
通过预设的逻辑信息提取算法对参考网表进行算术子模块识别，确定对应的多个第一算术子模块，并通过预设的逻辑信息提取算法对目标网表进行算术子模块识别，确定对应的多个第二算术子模块；
对多个第一算术子模块进行边界识别，确定对应的第一输入边界信息，并对多个第二算术子模块进行边界识别，确定对应的第二输入边界信息。
4.根据权利要求3所述的一种无需先验知识的逻辑功能更正方法，其特征在于，所述对多个第一算术子模块进行边界识别，确定对应的第一输入边界信息的步骤，包括：
对各个第一算术子模块进行类型识别，确定每个第一算术子模块对应的模块类型；
第一算术子模块的模块类型为乘法器算术子模块时，对多个第一算术子模块中至少一个乘法器算术子模块进行编码方式识别，得到至少一个乘法器算术子模块对应的编码方式；
基于至少一个乘法器算术子模块对应的编码方式，对多个第一算术子模块中至少一个乘法器算术子模块进行输入边界识别，得到对应的第一乘法器输入边界信息；
对多个第一算术子模块中至少一个加法器算术子模块进行内部结构识别，得到对应的第一加法器输入边界信息；
将第一乘法器输入边界信息以及第一加法器输入边界信息合并为第一输入边界信息。
5.根据权利要求3所述的一种无需先验知识的逻辑功能更正方法，其特征在于，所述对多个第二算术子模块进行边界识别，确定对应的第二输入边界信息的步骤，包括：
对各个第二算术子模块进行类型识别，确定每个第二算术子模块对应的模块类型；
第二算术子模块的模块类型为乘法器算术子模块时，对多个第二算术子模块中至少一个乘法器算术子模块进行编码方式识别，得到至少一个乘法器算术子模块对应的编码方式；
基于至少一个乘法器算术子模块对应的编码方式，对多个第二算术子模块中至少一个乘法器算术子模块进行输入边界识别，得到对应的第二乘法器输入边界信息；
对多个第二算术子模块中至少一个加法器算术子模块进行内部结构识别，得到对应的第二加法器输入边界信息；
将第二乘法器输入边界信息以及第二加法器输入边界信息合并为第二输入边界信息。
6.一种无需先验知识的逻辑功能更正装置，其特征在于，包括：
读取单元，用于读取参考网表和目标网表；
提取单元，用于通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；其中，逻辑信息提取算法无需先验知识；
匹配单元，用于根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；
判断单元，用于判断关键点匹配是否成功；
分割单元，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表；
修改单元，用于根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对分割后的目标网表进行修改直至修改后的目标网表与分割后的参考网表的逻辑功能一致；
第一网表生成单元，用于根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，识别修改后的目标网表的逻辑单元，并还原逻辑单元的原始功能和类型，得到第一中间网表；
第二网表生成单元，用于根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，还原第一中间网表的信号传输路径，得到第二中间网表；
第三网表生成单元，用于根据第一中间网表和第二中间网表，确定各个逻辑单元的边界，并根据各个逻辑单元的边界划定模块范围，得到第三中间网表；
还原单元，用于将第三中间网表作为还原后的目标网表，进行输出；
输出单元，用于将还原后的目标网表作为当前阶段的结果门级网表，并进行输出。
7.一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述方法的步骤。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310871375.4A CN116595917B (zh) | 2023-07-17 | 2023-07-17 | 无需先验知识的逻辑功能更正方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310871375.4A CN116595917B (zh) | 2023-07-17 | 2023-07-17 | 无需先验知识的逻辑功能更正方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116595917A CN116595917A (zh) | 2023-08-15 |
| CN116595917B true CN116595917B (zh) | 2023-10-17 |
Family
ID=87608335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310871375.4A Active CN116595917B (zh) | 2023-07-17 | 2023-07-17 | 无需先验知识的逻辑功能更正方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116595917B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102375905A (zh) * | 2010-08-27 | 2012-03-14 | 雅格罗技（北京）科技有限公司 | 一种针对改进逻辑单元的集成电路的工艺映射方法 |
| CN105095607A (zh) * | 2015-09-15 | 2015-11-25 | 浪潮(北京)电子信息产业有限公司 | 一种针对asic设计中网表逻辑冗余的优化方法及系统 |
| CN113255272A (zh) * | 2021-06-01 | 2021-08-13 | 上海国微思尔芯技术股份有限公司 | 语句块封装方法、装置、电子设备及存储介质 |
| CN115048893A (zh) * | 2022-06-27 | 2022-09-13 | 无锡中微亿芯有限公司 | 一种通过修改网表以简化布局的fpga布局方法 |
| CN116187229A (zh) * | 2022-12-19 | 2023-05-30 | 湖南胜云光电科技有限公司 | 芯片故障处理方法及设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014021573A (ja) * | 2012-07-13 | 2014-02-03 | International Business Maschines Corporation | 半導体集積回路の論理回路設計に用いるネットリストを最適化する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム |
| US10762261B2 (en) * | 2016-01-22 | 2020-09-01 | Yu-Liang Wu | Methods and apparatus for transforming the function of an integrated circuit |
-
2023
- 2023-07-17 CN CN202310871375.4A patent/CN116595917B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102375905A (zh) * | 2010-08-27 | 2012-03-14 | 雅格罗技（北京）科技有限公司 | 一种针对改进逻辑单元的集成电路的工艺映射方法 |
| CN105095607A (zh) * | 2015-09-15 | 2015-11-25 | 浪潮(北京)电子信息产业有限公司 | 一种针对asic设计中网表逻辑冗余的优化方法及系统 |
| CN113255272A (zh) * | 2021-06-01 | 2021-08-13 | 上海国微思尔芯技术股份有限公司 | 语句块封装方法、装置、电子设备及存储介质 |
| CN115048893A (zh) * | 2022-06-27 | 2022-09-13 | 无锡中微亿芯有限公司 | 一种通过修改网表以简化布局的fpga布局方法 |
| CN116187229A (zh) * | 2022-12-19 | 2023-05-30 | 湖南胜云光电科技有限公司 | 芯片故障处理方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116595917A (zh) | 2023-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111325037B (zh) | 文本意图识别方法、装置、计算机设备和存储介质 | |
| CN111144282B (zh) | 表格识别方法和装置、计算机可读存储介质 | |
| CN110119353B (zh) | 测试数据生成方法、装置以及控制器和介质 | |
| CN111368061B (zh) | 短文本过滤方法、装置、介质及计算机设备 | |
| CN112364124B (zh) | 一种文本相似度匹配及计算方法、系统和装置 | |
| CN114254584A (zh) | 芯片产品的对比方法、建模方法、装置及存储介质 | |
| CN114241499A (zh) | 表格图片识别方法、装置、设备和可读存储介质 | |
| CN110895533B (zh) | 一种表单映射方法、装置、计算机设备和存储介质 | |
| CN112560545B (zh) | 一种识别表格方向的方法、装置及电子设备 | |
| CN116522830B (zh) | 可测试设计及布局布线阶段的逻辑功能更正方法及装置 | |
| CN116595917B (zh) | 无需先验知识的逻辑功能更正方法、装置、设备及介质 | |
| CN110598194A (zh) | 一种非满格表格内容提取方法、装置及终端设备 | |
| CN112101024B (zh) | 基于app信息的目标对象识别系统 | |
| CN116680768A (zh) | 提取cad信息生成墙体模型或门窗模型的方法、设备及介质 | |
| CN107220651B (zh) | 一种提取图像特征的方法及装置 | |
| CN113722238B (zh) | 一种实现对源码文件快速开源成分检测的方法和系统 | |
| CN110928987B (zh) | 基于神经网络混合模型的法律条文检索方法及相关设备 | |
| CN113642623A (zh) | 基于酉空间多特征融合的复数支持向量机分类方法 | |
| US10657303B2 (en) | Circuit encoding method and circuit structure recognition method | |
| CN115034189A (zh) | 表格数据处理方法、装置、计算机设备和存储介质 | |
| CN112287763A (zh) | 图像处理方法、装置、设备及介质 | |
| CN111144092A (zh) | 数据拆分方法、装置、计算机可读存储介质和计算机设备 | |
| CN108804724B (zh) | 电路编码方法与电路架构的辨识方法 | |
| CN115481394A (zh) | 三维cad软件的源代码检测方法、装置和计算机设备 | |
| CN117373015A (zh) | 一种基于多阶段特征融合的食物识别方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Wei Xing Inventor after: Diao Yi Inventor after: Lin Deji Inventor after: Yuan Feng Inventor after: Yang Xiaoqing Inventor before: Wei Xing Inventor before: Diao Yi Inventor before: Lin Deji |