JP2014017463A - 光源制御装置 - Google Patents

Abstract

【課題】光源やバイパススイッチの周囲の配線に導通不良が発生しても適切に対応できる光源制御装置を提供する。
【解決手段】半導体光源制御装置は、駆動電流を生成する駆動回路と、第２ＬＥＤ２−２と並列に接続された第２バイパススイッチ１１０−２と、第３ＬＥＤ２−３と並列に接続された第３バイパススイッチ１１０−３と、を備える。第２バイパススイッチ１１０−２がオフかつ第３バイパススイッチ１１０−３がオンのときに第２バイパス用接続配線２８０−２に流れる電流の極性は、第２バイパススイッチ１１０−２がオンかつ第３バイパススイッチ１１０−３がオフのときに第２バイパス用接続配線２８０−２に流れる電流の極性と逆である。半導体光源制御装置は、第２バイパス用接続配線２８０−２に導通不良が発生した場合、第２バイパススイッチ１１０−２および第３バイパススイッチ１１０−３の両方が強制的にオンされるよう構成される。
【選択図】図５

Description

本発明は、光源を制御する光源制御装置に関する。

近年、前照灯などの車両用灯具に、従来のフィラメントを有するハロゲンランプに代えてより長寿命で低消費電力のＬＥＤ（Light Emitting Diode）などの半導体光源が利用されている。ＬＥＤの発光の度合いすなわち明るさはＬＥＤに流す電流の大きさに依存するので、ＬＥＤを光源として利用する場合にはＬＥＤに流れる電流を調節するための点灯回路が必要となる。

本出願人は、前照灯の配光を可変とし、きめの細かい配光制御を行うために、光源としてＬＥＤのアレイを採用し、各ＬＥＤを個別に点消灯する技術を特許文献１において提案している。特許文献１に記載の点灯回路では、各ＬＥＤに並列にバイパススイッチが設けられ、そのバイパススイッチのオンオフによりＬＥＤの個別点灯・消灯が実現されている。

特開２０１１−１９２８６５号公報

特許文献１に記載されるようなバイパス方式を採用する場合、ＬＥＤ周辺の配線が比較的複雑となる。配線が複雑化すると接触不良や断線などの導通不良が発生する可能性が高くなる虞がある。

本発明はこうした状況に鑑みてなされたものであり、その目的は、光源やバイパススイッチの周囲の配線に導通不良が発生しても適切に対応できる光源制御装置の提供にある。

本発明のある態様は、光源制御装置に関する。この光源制御装置は、直列に接続された複数の半導体光源に流れる駆動電流を生成する駆動回路と、複数の半導体光源のうちの一部と並列に接続された第１バイパススイッチと、第１バイパススイッチと直列に、かつ、複数の半導体光源のうちの別の一部と並列に接続された第２バイパススイッチと、を備える。第１バイパススイッチと第２バイパススイッチとの接続ノードと、複数の半導体光源のうちの一部と複数の半導体光源のうちの別の一部との接続ノードと、を接続する接続配線について、第１バイパススイッチがオフかつ第２バイパススイッチがオンのときに接続配線に流れる電流の極性は、第１バイパススイッチがオンかつ第２バイパススイッチがオフのときに接続配線に流れる電流の極性と逆である。接続配線に導通不良が発生した場合、第１バイパススイッチおよび第２バイパススイッチの両方が強制的にオンされるよう構成される。

この態様によると、接続配線に導通不良が発生した場合、第１バイパススイッチおよび第２バイパススイッチの両方を強制的にオンすることができる。

本発明の別の態様もまた、光源制御装置である。この装置は、直列に接続された複数の半導体光源に流れる駆動電流を生成する駆動回路と、複数の半導体光源のうちの少なくとも一部と並列に接続されたバイパススイッチと、通常点灯時にバイパススイッチを周期的にオンオフさせる主制御回路と、バイパススイッチがオフのときのバイパススイッチの両端電圧が第１電圧よりも低い場合または第１電圧よりも高い第２電圧よりも高い場合、キャパシタに保持される電荷の量を第１時定数で第１向きに変化させ、キャパシタに保持される電荷の量を第１時定数で第１向きに変化させない場合、キャパシタに保持される電荷の量を第１時定数よりも長い第２時定数で第１向きとは逆の第２向きに変化させる異常検出補助回路と、を備える。主制御回路は、キャパシタの両端電圧に基づいて異常が発生したか否かを判定し、異常が発生したと判定された場合、バイパススイッチを強制的にオンさせる。

この態様によると、第１時定数と第２時定数との違いを利用して異常が発生したか否か判定することができる。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を装置、方法、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、光源やバイパススイッチの周囲の配線に導通不良が発生しても適切に対応できる光源制御装置を提供できる。

実施の形態に係る半導体光源制御装置およびそれに接続される部材の構成を示す回路図である。 図１のヒステリシス幅設定回路の構成を示す回路図である。 駆動電圧の絶対値とオフセット電圧との関係を示すグラフである。 図１のダウンコンバータ駆動回路の構成を示す回路図である。 図１の第２バイパス回路および第３バイパス回路の構成を示す回路図である。 図６（ａ）〜（ｃ）は、駆動電流の時間変化を示すグラフである。 ＰＷＭ減光時の第２バイパススイッチ駆動信号および第２異常検出信号の変化を示すタイミングチャートである。 比較例に係る半導体光源点灯回路の構成を示す回路図である。 図９（ａ）〜（ｃ）は、第１、第２および第３変形例に係る半導体光源制御装置の構成を示す回路図である。 第４変形例に係る半導体光源制御装置およびそれに接続される部材の構成を示す回路図である。 第５変形例に係る半導体光源制御装置の第２バイパス回路の構成を示す回路図である。 第２ＬＥＤに断線が発生した場合の第２点消灯制御信号の変化を示すタイミングチャートである。

以下、各図面に示される同一または同等の構成要素、部材、信号には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面において説明上重要ではない部材の一部は省略して表示する。また、電圧、電流あるいは抵抗などに付された符号は、必要に応じてそれぞれの電圧値、電流値あるいは抵抗値を表すものとして用いることがある。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

実施の形態に係る半導体光源制御装置は、直列に接続された複数の半導体光源すなわちＬＥＤに流れる駆動電流を生成する。各ＬＥＤには並列にバイパススイッチが設けられる。バイパススイッチがオン（オフ）されると、対応するＬＥＤは消灯（点灯）状態となる。隣接する２つのＬＥＤ間の接続ノードと、対応する２つのバイパススイッチ間の接続ノードと、の間にはバイパス用接続配線が設けられている。半導体光源制御装置は、バイパス用接続配線に断線や接触不良が発生したときには、当該バイパス用接続配線に接続される２つのバイパススイッチが強制的にオンされるよう構成される。これにより、そのような導通不良が発生した場合に、関連するＬＥＤを消灯状態とすることができる。

図１は、実施の形態に係る半導体光源制御装置１００およびそれに接続される部材の構成を示す回路図である。半導体光源制御装置１００は、直列に接続された複数（Ｎ個）の車載用のＬＥＤ２−１〜２−Ｎに駆動電流Ｉｏｕｔを供給し、それらを点灯させる。Ｎは２以上の自然数である。半導体光源制御装置１００およびＮ個のＬＥＤ２−１〜２−Ｎは、ヘッドライトなどの車両用灯具に搭載される。半導体光源制御装置１００は、車載バッテリ６、電源スイッチ８と接続される。

車載バッテリ６は、１２Ｖ（もしくは２４Ｖ）の直流のバッテリ電圧（電源電圧）Ｖｂａｔを発生する。電源スイッチ８はＮ個のＬＥＤ２−１〜２−Ｎ全体のオン、オフを制御するために設けられたリレースイッチであり、車載バッテリ６と直列に設けられる。電源スイッチ８がオンとなると、車載バッテリ６の正極端子からバッテリ電圧Ｖｂａｔが入力電圧として半導体光源制御装置１００に供給される。車載バッテリ６の負極端子は固定電圧端子と接続される、すなわち接地される。

各ＬＥＤ２−１〜２−Ｎには並列かつ逆向きに静電保護ツェナーダイオード２５２−１〜２５２−Ｎが接続される。すなわち、第１静電保護ツェナーダイオード２５２−１のカソードは第１ＬＥＤ２−１のアノードと接続され、第１静電保護ツェナーダイオード２５２−１のアノードは第１ＬＥＤ２−１のカソードと接続される。第２静電保護ツェナーダイオード２５２−２〜第Ｎ静電保護ツェナーダイオード２５２−Ｎについても同様である。静電保護ツェナーダイオードは、静電気による故障から対応するＬＥＤを保護する。

半導体光源制御装置１００は、スイッチングレギュレータすなわちフライバックレギュレータ１０２と、ダウンコンバータ１０４と、制御回路１０６と、電流検出抵抗１０８と、Ｎ個のバイパス回路２７０−１〜２７０−Ｎと、バイパス駆動回路１１２と、を備える。制御回路１０６はフライバックレギュレータ１０２およびダウンコンバータ１０４を制御し、フライバック駆動回路１３４と、ダウンコンバータ駆動回路１３６と、ヒステリシス幅設定回路１３８と、を含む。バイパス駆動回路１１２はマイクロコンピュータにより実現される。

フライバックレギュレータ１０２は電圧レギュレータであり、入力されるバッテリ電圧Ｖｂａｔを目標電圧Ｖｔに変換して出力する。フライバックレギュレータ１０２の高電位側の出力端子は接地側となるので、目標電圧Ｖｔはフライバックレギュレータ１０２の低電位側の出力端子に印加される電圧であり、負極性を有する。フライバックレギュレータ１０２は、入力キャパシタ１１４と、第１スイッチング素子１１６と、入力トランス１２４と、出力ダイオード１２６と、出力キャパシタ１２８と、電圧検出ダイオード１３０と、電圧検出キャパシタ１３２と、を含む。

入力キャパシタ１１４は、車載バッテリ６と並列に設けられ、バッテリ電圧Ｖｂａｔを平滑化する。より具体的には、入力キャパシタ１１４は入力トランス１２４の近傍に設けられており、フライバックレギュレータ１０２のスイッチング動作に対する電圧平滑化の機能を果たす。

入力トランス１２４の一次巻き線１１８および第１スイッチング素子１１６は直列に接続され、その直列回路は車載バッテリ６に対して入力キャパシタ１１４と並列に接続される。例えば第１スイッチング素子１１６はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成される。入力トランス１２４の二次巻き線１２０の一端は出力キャパシタ１２８の一端と接続され、二次巻き線１２０の他端は出力ダイオード１２６のアノードと接続される。出力キャパシタ１２８の他端は出力ダイオード１２６のカソードと接続される。出力キャパシタ１２８の一端はフライバックレギュレータ１０２の低電位側の出力端子と接続され、目標電圧Ｖｔが印加される。出力キャパシタ１２８の他端はフライバックレギュレータ１０２の高電位側の出力端子と接続される。

第１スイッチング素子１１６の制御端子（ゲート）には、フライバック駆動回路１３４によって生成される矩形波状の前段制御信号Ｓ１が印加される。第１スイッチング素子１１６は、前段制御信号Ｓ１がアサートされるときすなわちハイレベルのときオンし、ネゲートされるときすなわちローレベルのときオフする。

入力トランス１２４の電圧検出用巻き線１２２、電圧検出ダイオード１３０および電圧検出キャパシタ１３２は、目標電圧Ｖｔの大きさを正極性の電圧として検出するための正極電圧検出回路を構成する。電圧検出用巻き線１２２の一端は接地され、他端は電圧検出ダイオード１３０のアノードと接続される。電圧検出ダイオード１３０のカソードは電圧検出キャパシタ１３２の一端と接続される。電圧検出キャパシタ１３２の他端は接地される。電圧検出キャパシタ１３２の一端には目標電圧Ｖｔの絶対値に応じた正の電圧が印加される。この電圧は検出電圧Ｖｄとしてフライバック駆動回路１３４に供給される。

フライバック駆動回路１３４は検出電圧Ｖｄに基づき、目標電圧Ｖｔを略一定に保つための電圧フィードバック制御を行う。フライバック駆動回路１３４は、目標電圧Ｖｔが例えば−１００Ｖ程度の設定電圧に近づくよう前段制御信号Ｓ１の周波数やデューティ比を調整する。

ダウンコンバータ１０４はフライバックレギュレータ１０２の後段に設けられ、第２スイッチング素子１４０と、フライホイールダイオード１４２と、インダクタ１４４と、を含むが、出力電圧平滑用のキャパシタは含まない。

第２スイッチング素子１４０は例えばＮチャンネルＭＯＳＦＥＴで構成される。第２スイッチング素子１４０の制御端子には、ダウンコンバータ駆動回路１３６によって生成される矩形波状の後段制御信号Ｓ２が印加される。第２スイッチング素子１４０は、後段制御信号Ｓ２がハイレベルのときオン、ローレベルのときオフする。第２スイッチング素子１４０のドレインは、出力キャパシタ１２８の高電位側すなわちフライバックレギュレータ１０２の高電位側の出力端子と接続される。第２スイッチング素子１４０のソースはフライホイールダイオード１４２のカソードと接続される。

フライホイールダイオード１４２のアノードはインダクタ１４４の一端と接続される。フライホイールダイオード１４２のアノードとインダクタ１４４の一端との接続ノードは、出力キャパシタ１２８の低電位側すなわちフライバックレギュレータ１０２の低電位側の出力端子と接続される。インダクタ１４４の他端は、Ｎ個のＬＥＤ２−１〜２−Ｎのカソード側と接続される。

電流検出抵抗１０８は、駆動電流Ｉｏｕｔの経路上に設けられる。電流検出抵抗１０８の一端は、第２スイッチング素子１４０のソースとフライホイールダイオード１４２のカソードとの接続ノードと接続される。電流検出抵抗１０８の他端は接地されると共にＮ個のＬＥＤ２−１〜２−Ｎのアノード側と接続される。電流検出抵抗１０８には駆動電流Ｉｏｕｔに比例する電圧降下Ｖｍが発生する。

Ｎ個のＬＥＤ２−１〜２−Ｎのアノード側は接地されるので、Ｎ個のＬＥＤ２−１〜２−Ｎのカソード側すなわちインダクタ１４４の他端には負極性の駆動電圧Ｖｏｕｔが印加される。通常点灯時、駆動電圧Ｖｏｕｔは、発光状態となっている（＝対応するバイパススイッチがオフとなっている）ＬＥＤの数×ＬＥＤ１つの順方向降下電圧Ｖｆに相当する大きさの負の電圧となる。

ダウンコンバータ駆動回路１３６は電圧降下Ｖｍに基づき、駆動電流Ｉｏｕｔを所定の電流範囲内に保つための電流フィードバック制御を行う。ダウンコンバータ駆動回路１３６は、駆動電流Ｉｏｕｔの大きさが所定の電流上限値Ｉｔｈ１を上回ると第２スイッチング素子１４０をオフし、駆動電流Ｉｏｕｔの大きさが電流上限値Ｉｔｈ１よりも小さい電流下限値Ｉｔｈ２を下回ると第２スイッチング素子１４０をオンする。ダウンコンバータ駆動回路１３６は、駆動電流Ｉｏｕｔの大きさが電流上限値Ｉｔｈ１を上回ると後段制御信号Ｓ２をローレベルとし、駆動電流Ｉｏｕｔの大きさが電流下限値Ｉｔｈ２を下回ると後段制御信号Ｓ２をハイレベルとする。

ヒステリシス幅設定回路１３８は駆動電圧Ｖｏｕｔに基づいて、電流上限値Ｉｔｈ１と電流下限値Ｉｔｈ２との差であるヒステリシス幅ΔＩを設定する。ヒステリシス幅設定回路１３８は、駆動電圧Ｖｏｕｔの絶対値が目標電圧Ｖｔの絶対値よりも小さい電圧しきい値Ｖｔｈを下回る場合は、駆動電圧Ｖｏｕｔの絶対値が大きくなるほどヒステリシス幅ΔＩを大きくし、駆動電圧Ｖｏｕｔの絶対値が電圧しきい値Ｖｔｈを上回る場合は、駆動電圧Ｖｏｕｔの絶対値が大きくなるほどヒステリシス幅ΔＩを小さくする。

図２は、ヒステリシス幅設定回路１３８の構成を示す回路図である。ヒステリシス幅設定回路１３８は、第１演算増幅器１４６と、第１ダイオード１４８と、第１抵抗１５０と、第２抵抗１５２と、第３抵抗１５４と、第４抵抗１５６と、第５抵抗１５８と、基準電圧源１６０と、を有する。第３抵抗１５４の一端には正の制御電源電圧Ｖｃｃが印加される。第３抵抗１５４の他端は、第２抵抗１５２の一端、第５抵抗１５８の一端および第４抵抗１５６の一端と接続される。第４抵抗１５６の他端は接地される。第５抵抗１５８の他端には駆動電圧Ｖｏｕｔが印加される。第２抵抗１５２の他端は第１演算増幅器１４６の反転入力端子と接続される。第１演算増幅器１４６の反転入力端子は第１抵抗１５０を介して第１ダイオード１４８のアノードと接続される。第１ダイオード１４８のカソードは第１演算増幅器１４６の出力端子と接続される。第１演算増幅器１４６の非反転入力端子には、基準電圧源１６０によって生成される基準電圧Ｖｒｅｆが印加される。第１ダイオード１４８のアノードに印加される電圧をオフセット電圧Ｖｏｆｆｓｅｔと称す。後述する通り、オフセット電圧Ｖｏｆｆｓｅｔはヒステリシス幅ΔＩに対応し、オフセット電圧Ｖｏｆｆｓｅｔが高いほどヒステリシス幅ΔＩも大きくなる。

第１演算増幅器１４６の周辺の抵抗値について、基準電圧Ｖｒｅｆとの差動となる第３抵抗１５４、第４抵抗１５６および第５抵抗１５８の値と比較して、増幅率を決める第１抵抗１５０、第２抵抗１５２の値を充分大きくし、帰還電流が基準電圧Ｖｒｅｆとの差動に影響しないようにする。

図３は、駆動電圧Ｖｏｕｔの絶対値とオフセット電圧Ｖｏｆｆｓｅｔとの関係を示すグラフである。負極性である駆動電圧Ｖｏｕｔの絶対値が小さいとき、第３抵抗１５４、第４抵抗１５６および第５抵抗１５８の共通接続ノードの電圧は基準電圧Ｖｒｅｆに対して大きいため、第１演算増幅器１４６は電流シンクしてオフセット電圧Ｖｏｆｆｓｅｔは小さくなる。オフセット電圧Ｖｏｆｆｓｅｔが最大になるのは共通接続ノードの電圧が基準電圧Ｖｒｅｆと等しくなったときである。

駆動電圧Ｖｏｕｔの絶対値が電圧しきい値Ｖｔｈとなったときにヒステリシス幅ΔＩすなわちオフセット電圧Ｖｏｆｆｓｅｔが最大となる、という制御を実現するために、基準電圧Ｖｒｅｆを駆動電圧Ｖｏｕｔの絶対値が電圧しきい値Ｖｔｈに等しいときの共通接続ノードの電圧に設定する。特にフライバックレギュレータ１０２の設定電圧が−１００Ｖのときは、基準電圧Ｖｒｅｆを駆動電圧Ｖｏｕｔ＝−Ｖｔｈ＝−５０Ｖのときの共通接続ノードの電圧に設定する。

駆動電圧Ｖｏｕｔの絶対値が電圧しきい値Ｖｔｈを超えて大きくなると、第１演算増幅器１４６の作用は無くなり、共通接続ノードの電圧がそのままオフセット電圧Ｖｏｆｆｓｅｔとなる。ヒステリシス幅設定回路１３８は、このように駆動電圧Ｖｏｕｔの絶対値に対して山型に変化するオフセット電圧Ｖｏｆｆｓｅｔをダウンコンバータ駆動回路１３６へ送ることでヒステリシス幅ΔＩを制御し、ダウンコンバータ１０４のスイッチング周波数を所定の範囲に収める。

図４は、ダウンコンバータ駆動回路１３６の構成を示す回路図である。ダウンコンバータ駆動回路１３６は、第２演算増幅器１６２と、比較器１６４と、ゲートドライバ１６６と、第１カレントミラー回路１７０と、第７抵抗１７２と、第８抵抗１７４と、第１０抵抗１７８と、第１２抵抗１８２と、第１３抵抗１８４と、第１ｎｐｎ型バイポーラトランジスタ１９０と、第３スイッチング素子２０２と、第４スイッチング素子２０４と、第２カレントミラー回路２０６と、を有する。

第２演算増幅器１６２の非反転入力端子にはオフセット電圧Ｖｏｆｆｓｅｔが印加される。第２演算増幅器１６２の出力端子は第１ｎｐｎ型バイポーラトランジスタ１９０のベースと接続され、反転入力端子は第１ｎｐｎ型バイポーラトランジスタ１９０のエミッタと接続される。第８抵抗１７４の一端は第１ｎｐｎ型バイポーラトランジスタ１９０のエミッタと接続され、他端は接地される。第１ｎｐｎ型バイポーラトランジスタ１９０のコレクタは第７抵抗１７２を介して第１カレントミラー回路１７０と接続される。

第１カレントミラー回路１７０は、第６抵抗１６８と、第９抵抗１７６と、第１１抵抗１８０と、第１ｐｎｐ型バイポーラトランジスタ１９２と、第２ｐｎｐ型バイポーラトランジスタ１９４と、第３ｐｎｐ型バイポーラトランジスタ１９６と、を有する。それらの回路素子は公知のカレントミラー回路を構成するよう互いに接続される。第１カレントミラー回路１７０は、第７抵抗１７２に流れる電流を入力、第１０抵抗１７８に流れる電流および第３スイッチング素子２０２に流れる電流を出力とし、入力電流の大きさと出力電流の大きさとを略等しくする。

第２カレントミラー回路２０６は、第１４抵抗１８６と、第１５抵抗１８８と、第２ｎｐｎ型バイポーラトランジスタ１９８と、第３ｎｐｎ型バイポーラトランジスタ２００と、を有する。それらの回路素子は公知のカレントミラー回路を構成するよう互いに接続される。第２カレントミラー回路２０６は、第１０抵抗１７８に流れる電流を入力、第４スイッチング素子２０４に流れる電流を出力とし、入力電流の大きさと出力電流の大きさとを略等しくする。

第３スイッチング素子２０２は例えばＰチャンネルＭＯＳＦＥＴで構成される。第４スイッチング素子２０４は例えばＮチャンネルＭＯＳＦＥＴで構成される。第３スイッチング素子２０２のソースは第１カレントミラー回路１７０と接続される。第３スイッチング素子２０２のゲートは比較器１６４の反転出力端子と接続される。第３スイッチング素子２０２のドレインは第４スイッチング素子２０４のドレインと接続される。第４スイッチング素子２０４のゲートは比較器１６４の反転出力端子と接続される。第４スイッチング素子２０４のソースは第２カレントミラー回路２０６と接続される。

第１２抵抗１８２および第１３抵抗１８４は制御電源電圧Ｖｃｃと接地電位との間でこの順に直列に接続される。第１２抵抗１８２と第１３抵抗１８４との接続ノードは、第３スイッチング素子２０２のドレインと第４スイッチング素子２０４のドレインとの接続ノードと接続される。第３スイッチング素子２０２のドレインと第４スイッチング素子２０４のドレインとの接続ノードは、比較器１６４の非反転入力端子と接続される。比較器１６４の反転入力端子には電圧降下Ｖｍが印加される。

比較器１６４の非反転出力端子はゲートドライバ１６６と接続される。ゲートドライバ１６６は、後段制御信号Ｓ２の位相を比較器１６４の非反転出力端子に現れる信号の位相と揃える。すなわち、ゲートドライバ１６６は、比較器１６４の非反転出力端子に現れる信号がハイレベル（ローレベル）となると後段制御信号Ｓ２をハイレベル（ローレベル）とする。

オフセット電圧Ｖｏｆｆｓｅｔを入力とする第２演算増幅器１６２および第１ｎｐｎ型バイポーラトランジスタ１９０は、Ｖｏｆｆｓｅｔ／（第８抵抗１７４の抵抗値）の電流を出力する。この電流を、電圧降下Ｖｍを入力とする比較器１６４の出力の位相により、第１２抵抗１８２と第１３抵抗１８４との分圧ノードへシンクまたはソースする。ブリッジ形態の第３スイッチング素子２０２および第４スイッチング素子２０４について、第２スイッチング素子１４０のゲートがハイレベル（第２スイッチング素子１４０がオン）のタイミングでは第３スイッチング素子２０２がオンし、第１２抵抗１８２と第１３抵抗１８４との分圧ノードの電圧は上昇し、電流上限値Ｉｔｈ１が設定される。駆動電流Ｉｏｕｔが上昇し電流上限値Ｉｔｈ１に達すると、第２スイッチング素子１４０のゲートがローレベル（第２スイッチング素子１４０がオフ）になるのと実質的に同時に、第４スイッチング素子２０４がオンする。これにより第１２抵抗１８２と第１３抵抗１８４との分圧ノードの電圧は低下し、電流下限値Ｉｔｈ２が設定される。

駆動電流Ｉｏｕｔの平均値は第１２抵抗１８２と第１３抵抗１８４との分圧電圧で設定される。また、ヒステリシス幅設定回路１３８の作用により、駆動電圧Ｖｏｕｔの絶対値が電圧しきい値Ｖｔｈに近くなるとシンク／ソース電流は大きくなるため、電流上限値Ｉｔｈ１−電流下限値Ｉｔｈ２＝ヒステリシス幅ΔＩは大きくなる。駆動電圧Ｖｏｕｔの絶対値が電圧しきい値Ｖｔｈから離れるほど、ヒステリシス幅ΔＩは小さくなる。これは、後述の通り、ダウンコンバータ１０４のスイッチング周波数を所定の範囲に収めるよう作用する。

図１に戻り、半導体光源制御装置１００はＮ個のＬＥＤ２−１〜２−Ｎの点灯・消灯を個別に制御できるよう構成されている。バイパス駆動回路１１２は、各ＬＥＤ２−１〜２−Ｎの点灯・消灯を制御するためのＮ個の点消灯制御信号Ｓｃ１〜ＳｃＮを生成する。バイパス駆動回路１１２は、所望の輝度や配光パターンが得られるよう、各点消灯制御信号Ｓｃ１〜ＳｃＮのレベルを個別に制御する。具体的には、バイパス駆動回路１１２は、第１ＬＥＤ２−１を点灯させる場合は第１点消灯制御信号Ｓｃ１をローレベルとし、第１ＬＥＤ２−１を消灯させる場合は第１点消灯制御信号Ｓｃ１をハイレベルとする。第２点消灯制御信号Ｓｃ２〜第Ｎ点消灯制御信号ＳｃＮについても同様である。バイパス駆動回路１１２は、各点消灯制御信号Ｓｃ１〜ＳｃＮを対応するバイパス回路２７０−１〜２７０−Ｎに出力する。

第１バイパス回路２７０−１〜第Ｎバイパス回路２７０−Ｎはそれぞれ第１ＬＥＤ２−１〜第ＮＬＥＤ２−Ｎと並列に接続される。第１バイパス回路２７０−１〜第Ｎバイパス回路２７０−Ｎはこの順に、ダウンコンバータ１０４の高電位側出力端子と低電位側出力端子との間で直列に接続される。

第１バイパス回路２７０−１は、第１点消灯制御信号Ｓｃ１がハイレベルのとき、第１ＬＥＤ２−１の両端間を導通させる、すなわち第１ＬＥＤ２−１よりも低いインピーダンスで接続する。これにより第１ＬＥＤ２−１は消灯する。以下、このようにＬＥＤを消灯させるバイパス回路の状態をバイパスオン状態と称す。第１バイパス回路２７０−１は、第１点消灯制御信号Ｓｃ１がローレベルのとき、第１ＬＥＤ２−１の両端間を第１ＬＥＤ２−１よりも高いインピーダンスで接続する。これにより第１ＬＥＤ２−１は点灯する。以下、このようにＬＥＤを点灯させるバイパス回路の状態をバイパスオフ状態と称す。

第１バイパス回路２７０−１は、第１ＬＥＤ２−１やその周辺の配線の異常を検出するための第１異常検出信号Ｓｄｅｔ１を生成し、バイパス駆動回路１１２に供給する。第１異常検出信号Ｓｄｅｔ１がハイレベルである場合、第１バイパス回路２７０−１がバイパスオフ状態のときに第１バイパス回路２７０−１に印加される電圧はショート検出電圧よりも低いか、またはショート検出電圧よりも高い断線検出電圧よりも高い。ショート検出電圧はＬＥＤ１つの順方向降下電圧Ｖｆよりも低くなるよう設定される。断線検出電圧はＬＥＤの順方向降下電圧Ｖｆよりも高く、かつ、２つのＬＥＤの順方向降下電圧の和２Ｖｆよりも低くなるよう設定される。

第２バイパス回路２７０−２〜第Ｎバイパス回路２７０−Ｎも同様にそれぞれ第２点消灯制御信号Ｓｃ２〜第Ｎ点消灯制御信号ＳｃＮに基づいて第２ＬＥＤ２−２〜第ＮＬＥＤ２−Ｎの点消灯状態を制御する。また、第２バイパス回路２７０−２〜第Ｎバイパス回路２７０−Ｎはそれぞれ第２異常検出信号Ｓｄｅｔ２〜第Ｎ異常検出信号ＳｄｅｔＮを生成し、バイパス駆動回路１１２に供給する。

バイパス駆動回路１１２は、通常点灯時に第１ＬＥＤ２−１の輝度を落とす場合、第１点消灯制御信号Ｓｃ１を数百Ｈｚから数ｋＨｚの減光周波数ｆ１で周期的にすなわち矩形波状に変化させる。このような第１点消灯制御信号Ｓｃ１のパルス変調により、第１ＬＥＤ２−１は減光周波数ｆ１で点滅し、人間の目が感じる明るさが低減される。第１点消灯制御信号Ｓｃ１のデューティ比は、所望の発光の度合いが得られるように設定される。この場合、第１ＬＥＤ２−１の点灯時に第１ＬＥＤ２−１に流れる駆動電流の大きさの変動が抑えられるのでカラーシフトが抑えられる。バイパス駆動回路１１２は、第２ＬＥＤ２−２〜第ＮＬＥＤ２−Ｎのそれぞれについても同様にＰＷＭ（Pulse Width Modulation）減光機能を有する。

バイパス駆動回路１１２は、第１異常検出信号Ｓｄｅｔ１に基づいて第１ＬＥＤ２−１やその周辺の配線に異常が発生したか否かを判定する。バイパス駆動回路１１２は、第１異常検出信号Ｓｄｅｔ１がハイレベルとなると異常が発生したと判定し、第１点消灯制御信号Ｓｃ１を強制的にハイレベルとする。例えば、バイパス駆動回路１１２は、ＰＷＭ減光機能にしたがうと第１点消灯制御信号Ｓｃ１をローレベルとすべき期間も、第１点消灯制御信号Ｓｃ１をハイレベルのままとする。あるいはまた、バイパス駆動回路１１２は、異常が発生したと判定されなければ第１点消灯制御信号Ｓｃ１をローレベルとすべき期間中も第１点消灯制御信号Ｓｃ１をハイレベルとする。バイパス駆動回路１１２は、第２ＬＥＤ２−２〜第ＮＬＥＤ２−Ｎのそれぞれについても同様な異常検出機能を有する。

第１バイパス用接続配線２８０−１は、第１バイパス回路２７０−１と第２バイパス回路２７０−２との第１バイパス側接続ノードＮＢ１と、第１ＬＥＤ２−１と第２ＬＥＤ２−２との第１負荷側接続ノードＮＬ１と、を接続する。第１バイパス回路２７０−１がバイパスオフ状態かつ第２バイパス回路２７０−２がバイパスオン状態の場合に第１バイパス用接続配線２８０−１に流れる駆動電流Ｉｏｕｔの極性は、負荷側からバイパス側へ向かう向きである。第１バイパス回路２７０−１がバイパスオン状態かつ第２バイパス回路２７０−２がバイパスオフ状態の場合に第１バイパス用接続配線２８０−１に流れる駆動電流Ｉｏｕｔの極性は、バイパス側から負荷側へ向かう向きである。したがって、前者の場合に第１バイパス用接続配線２８０−１に流れる駆動電流Ｉｏｕｔの極性は、後者の場合に第１バイパス用接続配線２８０−１に流れる駆動電流Ｉｏｕｔの極性と逆である。
第２バイパス用接続配線２８０−２〜第（Ｎ−１）バイパス用接続配線２８０−（Ｎ−１）についても同様である。

バイパス駆動回路１１２および第１バイパス回路２７０−１〜第Ｎバイパス回路２７０−Ｎは、バイパス用接続配線に導通不良が発生した場合、そのバイパス用接続配線と接続される２つのバイパス回路の両方が強制的にバイパスオン状態とされるよう構成される。

図５は、第２バイパス回路２７０−２および第３バイパス回路２７０−３の構成を示す回路図である。第２バイパス回路２７０−２は、第２スイッチ用レベルシフト回路２５４−２と、第２バイパス／リミッタ回路２５０−２と、第２断線検出回路２７２−２と、第２ショート検出回路２７４−２と、第２検出信号用レベルシフト回路２７６−２と、第２積分回路２７８−２と、を含む。

第２スイッチ用レベルシフト回路２５４−２はバイパス駆動回路１１２から第２点消灯制御信号Ｓｃ２を受け、それを第２ＬＥＤ２−２のカソードの電圧を基準すなわちローレベルとする第２バイパススイッチ駆動信号Ｓｄ２に変換する。第２バイパススイッチ駆動信号Ｓｄ２の位相は第２点消灯制御信号Ｓｃ２の位相と揃っているが、第２バイパススイッチ駆動信号Ｓｄ２のローレベルは第２ＬＥＤ２−２のカソードの電圧となる。このように第２スイッチ用レベルシフト回路２５４−２は第２点消灯制御信号Ｓｃ２をレベルシフトして、対応する第２バイパス／リミッタ回路２５０−２に供給する。

第２バイパス／リミッタ回路２５０−２は、第２ＬＥＤ２−２と並列に接続された第２バイパススイッチ１１０−２を含む。第２バイパス／リミッタ回路２５０−２は、第２バイパススイッチ駆動信号Ｓｄ２がハイレベル（ローレベル）の場合、第２バイパススイッチ１１０−２をオン（オフ）することで第２ＬＥＤ２−２を消灯（点灯）させる。さらに第２バイパス／リミッタ回路２５０−２は、第２バイパススイッチ駆動信号Ｓｄ２がローレベルとなっているとき、第２バイパススイッチ１１０−２を使用して、第２バイパススイッチ１１０−２の両端電圧の上限を制限するよう構成される。

第２バイパス／リミッタ回路２５０−２は、リミッタツェナーダイオード２５６と、逆流防止ダイオード２５８と、第１６抵抗２６０と、第２バイパススイッチ１１０−２と、を含む。第２バイパススイッチ１１０−２は例えばＮチャンネルＭＯＳＦＥＴで構成される。

リミッタツェナーダイオード２５６のカソードは第２バイパススイッチ１１０−２のドレインと接続される。それらの接続ノードは第１バイパス用接続配線２８０−１と接続される。リミッタツェナーダイオード２５６のアノードは逆流防止ダイオード２５８のアノードと接続される。第２バイパススイッチ１１０−２のゲートには第１６抵抗２６０を介して第２バイパススイッチ駆動信号Ｓｄ２が入力される。第２バイパススイッチ１１０−２のソースは第２バイパス用接続配線２８０−２と接続される。

第２バイパススイッチ１１０−２をオン／オフさせる第２バイパススイッチ駆動信号Ｓｄ２よりも、第２バイパススイッチ１１０−２のゲート側に、リミッタツェナーダイオード２５６および逆流防止ダイオード２５８の直列回路が接続される。すなわち、逆流防止ダイオード２５８のカソードは、第１６抵抗２６０と第２バイパススイッチ１１０−２のゲートとの間に接続される。

リミッタツェナーダイオード２５６のツェナー電圧＝６Ｖ、逆流防止ダイオード２５８のＶｆ＝０．５Ｖ、第２バイパススイッチ１１０−２のゲート閾値電圧＝２．５Ｖとしたとき、第２バイパススイッチ１１０−２の両端電圧すなわちドレイン−ソース間電圧が９Ｖに達すると第２バイパススイッチ１１０−２はオンし始めるため、第２バイパススイッチ１１０−２の両端電圧の上限値すなわち断線検出電圧は９Ｖとなる。

リミッタツェナーダイオード２５６のツェナー電圧は、断線検出電圧が第２ＬＥＤ２−２のＶｆの最大値よりも高くなるよう、かつ、第２静電保護ツェナーダイオード２５２−２により規定されるツェナー電圧よりも低くなるよう、かつ、第２ＬＥＤ２−２のＶｆと第３ＬＥＤ２−３のＶｆとの和よりも低くなるよう、設定される。例えば、各ＬＥＤが実質的に同じ特性を有する場合、ＬＥＤのＶｆの最大値＝６Ｖ、第２静電保護ツェナーダイオード２５２−２のツェナー電圧＝２０Ｖとしたとき、リミッタツェナーダイオード２５６のツェナー電圧は３Ｖから９Ｖの範囲に設定される。

逆流防止ダイオード２５８は、第２バイパススイッチ駆動信号Ｓｄ２による第２バイパススイッチ１１０−２のオン／オフを阻害しないためのものである。例えば、並列接続されている第２ＬＥＤ２−２を消灯、もしくは後述の断線や接触不良の措置として当該第２バイパススイッチ１１０−２を強制的にオンするとき、逆流防止ダイオード２５８が無いと、第２バイパススイッチ１１０−２のゲート電圧がリミッタツェナーダイオード２５６の順方向からオン状態の第２バイパススイッチ１１０−２を介して低下してしまう。逆流防止ダイオード２５８はこのような状況が発生することを防ぐ。

第２断線検出回路２７２−２は、第２バイパススイッチ１１０−２がオフ（すなわち、非導通状態）のとき、第２ＬＥＤ２−２を通る駆動電流Ｉｏｕｔの経路上に導通不良が発生したか否かを判定する。第２ショート検出回路２７４−２は、第２バイパススイッチ１１０−２がオフのとき、第２ＬＥＤ２−２や配線間にショート異常が発生したか否かを判定する。第２断線検出回路２７２−２や第２ショート検出回路２７４−２において異常が検出された場合、第２検出信号用レベルシフト回路２７６−２を介して第２積分回路２７８−２の積分キャパシタ２８２は第１時定数で充電される。この充電は、第２バイパススイッチ駆動信号Ｓｄ２がローレベルとなっており、かつ、第２断線検出回路２７２−２または第２ショート検出回路２７４−２において異常が検出されている期間、継続する。そうでない期間において、積分キャパシタ２８２は第１時定数よりも長い第２時定数で放電される。

第２検出信号用レベルシフト回路２７６−２は、第１７抵抗２８４と、第１８抵抗２８６と、第４ｐｎｐ型バイポーラトランジスタ２８８と、を有する。第１７抵抗２８４の一端は第４ｐｎｐ型バイポーラトランジスタ２８８のエミッタと接続される。それらの接続ノードには制御電源電圧Ｖｃｃが印加される。第１７抵抗２８４の他端は第１８抵抗２８６の一端と接続される。それらの接続ノードは第４ｐｎｐ型バイポーラトランジスタ２８８のベースと接続される。

第２断線検出回路２７２−２は、第２３抵抗２１０と、第６ｎｐｎ型バイポーラトランジスタ２１２と、を有する。第６ｎｐｎ型バイポーラトランジスタ２１２のコレクタは第１８抵抗２８６の他端と接続される。第６ｎｐｎ型バイポーラトランジスタ２１２のベースは第２３抵抗２１０を介して、リミッタツェナーダイオード２５６のアノードと逆流防止ダイオード２５８のアノードとの接続ノードと接続される。第６ｎｐｎ型バイポーラトランジスタ２１２のエミッタは第２バイパス用接続配線２８０−２と接続される。

第２ショート検出回路２７４−２は、第１９抵抗２９０と、第２０抵抗２９２と、第２１抵抗２９４と、第２２抵抗２９６と、第４ｎｐｎ型バイポーラトランジスタ２９８と、第５ｎｐｎ型バイポーラトランジスタ２０８と、を有する。第２０抵抗２９２および第２２抵抗２９６はこの順に、第１バイパス用接続配線２８０−１と第２バイパス用接続配線２８０−２との間に直列に接続される。第２０抵抗２９２と第２２抵抗２９６との接続ノードは、第２１抵抗２９４の一端および第４ｎｐｎ型バイポーラトランジスタ２９８のベースと接続される。第２１抵抗２９４の他端は逆流防止ダイオード２５８のカソードと接続される。第４ｎｐｎ型バイポーラトランジスタ２９８のエミッタは第２バイパス用接続配線２８０−２と接続される。第４ｎｐｎ型バイポーラトランジスタ２９８のコレクタは第１９抵抗２９０の一端と接続される。第１９抵抗２９０の他端には制御電源電圧Ｖｃｃが印加される。第４ｎｐｎ型バイポーラトランジスタ２９８のコレクタと第１９抵抗２９０との接続ノードは第５ｎｐｎ型バイポーラトランジスタ２０８のベースと接続される。第５ｎｐｎ型バイポーラトランジスタ２０８のエミッタは第２バイパス用接続配線２８０−２と接続され、コレクタは第１８抵抗２８６の他端と接続される。

第２積分回路２７８−２は、積分キャパシタ２８２と、第２４抵抗２１４と、第２５抵抗２１６と、を有する。第２４抵抗２１４の一端はマイクロコンピュータの接地電位と実質的に等しい接地電位に接地され、他端は第２５抵抗２１６の一端と接続される。第２４抵抗２１４と第２５抵抗２１６との接続ノードは第４ｐｎｐ型バイポーラトランジスタ２８８のコレクタと接続される。第２５抵抗２１６の他端は積分キャパシタ２８２の一端と接続される。積分キャパシタ２８２の他端はマイクロコンピュータの接地電位と実質的に等しい接地電位に接地される。積分キャパシタ２８２の一端の電圧は第２異常検出信号Ｓｄｅｔ２としてバイパス駆動回路１１２に供給される。

駆動電流Ｉｏｕｔの経路上に導通不良が発生した場合、第２バイパススイッチ１１０−２のオフ期間中に第２バイパススイッチ１１０−２の両端電圧は順方向降下電圧Ｖｆを超えて上昇する。その両端電圧が断線検出電圧を上回るとリミッタツェナーダイオード２５６に電流が流れる。すると第２断線検出回路２７２−２の第６ｎｐｎ型バイポーラトランジスタ２１２がオンする。

また、第２ＬＥＤ２−２にショートが発生した場合、第２バイパススイッチ１１０−２のオフ期間中に第２バイパススイッチ１１０−２の両端電圧が順方向降下電圧Ｖｆよりも低下する。その両端電圧がショート検出電圧を下回ると第２ショート検出回路２７４−２の第４ｎｐｎ型バイポーラトランジスタ２９８がオフし、第５ｎｐｎ型バイポーラトランジスタ２０８がオンする。
第２０抵抗２９２、第２１抵抗２９４および第２２抵抗２９６のそれぞれの抵抗値は以下の３つの条件を満たすよう設定される。
（１）第２１抵抗２９４の他端にハイレベルが印加されているとき、第４ｎｐｎ型バイポーラトランジスタ２９８がオンする。
（２）第２１抵抗２９４の他端にローレベルが印加されているとき、かつ、第２バイパススイッチ１１０−２の両端電圧がショート検出電圧以上となっているとき、第４ｎｐｎ型バイポーラトランジスタ２９８がオンする。
（３）第２１抵抗２９４の他端にローレベルが印加されているとき、かつ、第２バイパススイッチ１１０−２の両端電圧がショート検出電圧を下回るとき、第４ｎｐｎ型バイポーラトランジスタ２９８がオフする。

第６ｎｐｎ型バイポーラトランジスタ２１２または第５ｎｐｎ型バイポーラトランジスタ２０８のいずれかがオンすると、第２検出信号用レベルシフト回路２７６−２の第４ｐｎｐ型バイポーラトランジスタ２８８がオンする。制御電源電圧Ｖｃｃはマイクロコンピュータの接地電位を基準とした正の電圧である。第２断線検出回路２７２−２や第２ショート検出回路２７４−２において異常が検出された場合、第２積分回路２７８−２に制御電源電圧Ｖｃｃが供給される。積分キャパシタ２８２への充電は第２５抵抗２１６を介して、放電は第２４抵抗２１４および第２５抵抗２１６を介して行われる。第２４抵抗２１４の抵抗値を第２５抵抗２１６の抵抗値に対して大きく設定することで、平均電流１０％点灯（第２バイパススイッチ１１０−２のオン＝９０％、オフ＝１０％）といった、異常検出のための期間（すなわち、第２バイパススイッチ１１０−２のオフ期間）が短い減光時でも、異常を検出することが可能となる。

第３バイパス回路２７０−３は第２バイパス回路２７０−２と同様に構成され、第２スイッチ用レベルシフト回路２５４−２に対応する第３スイッチ用レベルシフト回路２５４−３と、第２バイパス／リミッタ回路２５０−２に対応する第３バイパス／リミッタ回路２５０−３と、第２断線検出回路２７２−２に対応する第３断線検出回路２７２−３と、第２ショート検出回路２７４−２に対応する第３ショート検出回路２７４−３と、第２検出信号用レベルシフト回路２７６−２に対応する第３検出信号用レベルシフト回路２７６−３と、第２積分回路２７８−２に対応する第３積分回路２７８−３と、を含む。
第１バイパス回路２７０−１、第４バイパス回路２７０−４〜第Ｎバイパス回路２７０−Ｎのそれぞれも第２バイパス回路２７０−２と同様に構成される。

以上の構成による半導体光源制御装置１００の動作を説明する。
図６（ａ）〜（ｃ）は、駆動電流Ｉｏｕｔの時間変化を示すグラフである。まずＬＥＤを１つだけ点灯させ、次に約半数を点灯させ、次に全てのＬＥＤを点灯させる状況を考える。ここではＰＷＭ減光は考慮しない。図６（ａ）はＬＥＤを１つだけ点灯させ、残りのＮ−１個のＬＥＤは対応するバイパススイッチをオンすることにより消灯させたときの駆動電流Ｉｏｕｔの時間変化を示す。図６（ｂ）は約半数すなわちＮ／２個のＬＥＤを点灯させ、残りを消灯させたときの駆動電流Ｉｏｕｔの時間変化を示す。図６（ｃ）は全てのＬＥＤを点灯させたときの駆動電流Ｉｏｕｔの時間変化を示す。

図６（ａ）〜（ｃ）ではＬＥＤの点灯数、消灯数によらずに第２スイッチング素子１４０のスイッチング周波数すなわちスイッチング周期Ｔｓが略一定となるよう、ヒステリシス幅ΔＩが調整される場合が示される。しかしながら、本実施の形態では、ＬＥＤの点灯数、消灯数の変化によるスイッチング周期Ｔｓの変化が抑えられるようにヒステリシス幅ΔＩが制御されればよいことは、本明細書に触れた当業者には理解される。

図６（ａ）を参照すると、点灯させるＬＥＤの個数が少ない場合、第２スイッチング素子１４０のオン時間Ｔｏｎにおいて駆動電流Ｉｏｕｔは比較的速く上昇し、第２スイッチング素子１４０のオフ時間Ｔｏｆｆにおいて駆動電流Ｉｏｕｔは比較的遅く下降する。このときのヒステリシス幅をΔＩ１と表記する。駆動電圧Ｖｏｕｔの絶対値は比較的低く、ヒステリシス幅設定回路１３８により生成されるオフセット電圧Ｖｏｆｆｓｅｔも比較的低い。

図６（ｂ）を参照すると、点灯させるＬＥＤの個数と消灯させるＬＥＤの個数とが同数程度となる場合、駆動電圧Ｖｏｕｔはフライバックレギュレータ１０２の設定電圧の半分程度となり、第２スイッチング素子１４０のオン時間Ｔｏｎとオフ時間Ｔｏｆｆとは拮抗する。駆動電流Ｉｏｕｔの全体的な変化の速さは、点灯させるＬＥＤの個数が少ない場合よりも大きくなる。

ヒステリシス幅設定回路１３８は図３に示されるようにより高いオフセット電圧Ｖｏｆｆｓｅｔを発生させる。ダウンコンバータ駆動回路１３６は高いオフセット電圧Ｖｏｆｆｓｅｔを受け、ヒステリシス幅ΔＩ２をＬＥＤの点灯数が１のときのヒステリシス幅ΔＩ１よりも大きくする。これにより、駆動電流Ｉｏｕｔの全体的な変化の速さの増大分が相殺され、スイッチング周期Ｔｓは略一定に保たれる。

図６（ｃ）を参照すると、消灯させるＬＥＤの個数が少ないまたはない場合、第２スイッチング素子１４０のオン時間Ｔｏｎにおいて駆動電流Ｉｏｕｔは比較的遅く上昇し、第２スイッチング素子１４０のオフ時間Ｔｏｆｆにおいて駆動電流Ｉｏｕｔは比較的速く下降する。駆動電流Ｉｏｕｔの全体的な変化の速さは、ＬＥＤの点灯数と消灯数とが拮抗する場合よりも小さくなる。駆動電圧Ｖｏｕｔの絶対値は比較的高く、ヒステリシス幅設定回路１３８により生成されるオフセット電圧Ｖｏｆｆｓｅｔは比較的低い。

ダウンコンバータ駆動回路１３６は低いオフセット電圧Ｖｏｆｆｓｅｔを受け、ヒステリシス幅ΔＩ３をＬＥＤの点灯数と消灯数とが拮抗する場合のヒステリシス幅ΔＩ２よりも小さくする。これにより、駆動電流Ｉｏｕｔの全体的な変化の速さの減少分が相殺され、スイッチング周期Ｔｓは略一定に保たれる。

図７は、ＰＷＭ減光時の第２バイパススイッチ駆動信号Ｓｄ２および第２異常検出信号Ｓｄｅｔ２の変化を示すタイミングチャートである。ここでの第２バイパススイッチ駆動信号Ｓｄ２は平均電流２０％点灯に対応する。すなわち、第２バイパススイッチ駆動信号Ｓｄ２がローレベルとなる期間の長さＴｏｆｆは、ハイレベルとなる期間の長さＴｏｎの約四分の一である。

何ら異常が発生していない場合、第２バイパススイッチ駆動信号Ｓｄ２の変化によらずに第２異常検出信号Ｓｄｅｔ２はマイクロコンピュータの接地電位すなわち０Ｖ付近で一定に保たれる。ここで、第２バイパススイッチ駆動信号Ｓｄ２がハイレベルとなっている期間中の時刻ｔ１において導通不良または断線が発生したとする。時刻ｔ１においては第２バイパススイッチ駆動信号Ｓｄ２はハイレベルすなわち第２バイパススイッチ１１０−２はオン（すなわち、導通状態）であるから、第６ｎｐｎ型バイポーラトランジスタ２１２および第５ｎｐｎ型バイポーラトランジスタ２０８は両方ともオフのまま保たれる。したがって、第２異常検出信号Ｓｄｅｔ２の電位は実質的に変化しない。

第２バイパススイッチ駆動信号Ｓｄ２がハイレベルからローレベルに遷移する時刻ｔ２において、発生した異常に起因して第６ｎｐｎ型バイポーラトランジスタ２１２または第５ｎｐｎ型バイポーラトランジスタ２０８のいずれかがオンされ、積分キャパシタ２８２への充電が開始される。

第２バイパススイッチ駆動信号Ｓｄ２がローレベルとなっている期間中の時刻ｔ３において、積分キャパシタ２８２は満充電となる。積分キャパシタ２８２が満充電となったときの第２異常検出信号Ｓｄｅｔ２の電圧は、バイパス駆動回路１１２において第２異常検出信号Ｓｄｅｔ２のレベルを決定するためのレベルしきい値Ｖｇよりも高い。

第２バイパススイッチ駆動信号Ｓｄ２がローレベルからハイレベルに遷移する時刻ｔ４において、第６ｎｐｎ型バイポーラトランジスタ２１２および第５ｎｐｎ型バイポーラトランジスタ２０８は両方ともオフとなり、積分キャパシタ２８２の放電が開始される。
時刻ｔ３以降、第２異常検出信号Ｓｄｅｔ２はレベルしきい値Ｖｇよりも高くなるが、マイクロコンピュータであるバイパス駆動回路１１２の動作速度は比較的遅いので、しばらくは第２バイパススイッチ駆動信号Ｓｄ２のレベル遷移が継続する。
第２バイパススイッチ駆動信号Ｓｄ２が次にハイレベルからローレベルに遷移する時刻ｔ５において、発生した異常が継続している場合、積分キャパシタ２８２への再充電が開始される。その後、積分キャパシタ２８２は再度満充電となる。

なお、積分キャパシタ２８２の放電に係る第２時定数は充電に係る第１時定数よりも長く設定されるので、第２バイパススイッチ駆動信号Ｓｄ２がハイレベルとなっている時刻ｔ４から時刻ｔ５の間の期間においても第２異常検出信号Ｓｄｅｔ２の電圧はレベルしきい値Ｖｇよりも高いままとなる。このように、第２バイパススイッチ駆動信号Ｓｄ２が何回かレベル遷移を繰り返した後、バイパス駆動回路１１２は第２異常検出信号Ｓｄｅｔ２がローレベルからハイレベルに遷移したと判定する。
また、図７では第２バイパススイッチ１１０−２の一回のオフ期間で積分キャパシタ２８２が満充電に達する場合について説明したが、これに限られず、オフ期間が繰り返されるたびに積分キャパシタ２８２が満充電に近づいていってもよい。

第１バイパス用接続配線２８０−１〜第（Ｎ−１）バイパス用接続配線２８０−（Ｎ−１）のいずれかに導通不良が発生した場合の半導体光源制御装置１００の動作を説明する。例として、第２バイパス用接続配線２８０−２に導通不良が発生した場合すなわち図５に示される回路の符号２１８で示される「×」印の箇所で導通不良が発生した場合を考える。

第２バイパス用接続配線２８０−２に導通不良が発生した場合、第２バイパススイッチ１１０−２のソースと第３バイパススイッチ１１０−３のドレインとの接続ノードの電位は浮く。第２バイパススイッチ１１０−２および第３バイパススイッチ１１０−３の両方がオフとなっているとき、第２バイパススイッチ１１０−２と第３バイパススイッチ１１０−３との特性の差等により、その接続ノードの電位は第２バイパススイッチ１１０−２のソースの電位または第３バイパススイッチ１１０−３のドレインの電位に近づいていく。そして例えばその接続ノードの電位が第３バイパススイッチ１１０−３のドレインの電位に十分近づくと、第３ショート検出回路２７４−３によってショート異常が発生したと判定される。第３異常検出信号Ｓｄｅｔ３はハイレベルとなり、バイパス駆動回路１１２は第３点消灯制御信号Ｓｃ３をハイレベルに固定する。

すると第３バイパススイッチ１１０−３はオンとなり、第２バイパススイッチ１１０−２の両端電圧は実質的に２Ｖｆとなる。断線検出電圧は２Ｖｆより低いので、第２断線検出回路２７２−２は導通不良が発生したと判定する。第２異常検出信号Ｓｄｅｔ２はハイレベルとなり、バイパス駆動回路１１２は第２点消灯制御信号Ｓｃ２をハイレベルに固定する。
これらの結果、第２バイパススイッチ１１０−２および第３バイパススイッチ１１０−３の両方が強制的にオンされ、第２ＬＥＤ２−２および第３ＬＥＤ２−３の両方が消灯状態に維持される。
なお、第２バイパススイッチ１１０−２のソースと第３バイパススイッチ１１０−３のドレインとの接続ノードの電位が第２バイパススイッチ１１０−２のソースの電位に近づく場合は、第２ショート検出回路２７４−２がショート異常を検出し、第３断線検出回路２７２−３が断線異常を検出し、やはり第２バイパススイッチ１１０−２および第３バイパススイッチ１１０−３の両方が強制的にオンされる。

仮に、２つのバイパススイッチの両方を強制的にオンとする措置をとらず、第２ＬＥＤ２−２を点灯させるべく第２バイパススイッチ駆動信号Ｓｄ２をローレベルとし、かつ、第３ＬＥＤ２−３を消灯させるべく第３バイパススイッチ駆動信号Ｓｄ３をハイレベルとした場合、第３バイパススイッチ１１０−３はオンとなるものの駆動電流Ｉｏｕｔは第３バイパススイッチ１１０−３には流れず第３ＬＥＤ２−３を流れる。すなわち、第３ＬＥＤ２−３を消灯することができない。第２バイパススイッチ駆動信号Ｓｄ２をハイレベル、第３バイパススイッチ駆動信号Ｓｄ３をローレベルとした場合は第２バイパススイッチ１１０−２はオンとなるものの駆動電流Ｉｏｕｔは第２バイパススイッチ１１０−２には流れず第２ＬＥＤ２−２を流れる。すなわち、第２ＬＥＤ２−２を消灯することができない。
このように、第２バイパス用接続配線２８０−２に導通不良が発生した場合、第２ＬＥＤ２−２、第３ＬＥＤ２−３それぞれの点消灯状態を個別に制御することは難しい。

本実施の形態に係る半導体光源制御装置１００では、第１バイパス用接続配線２８０−１〜第（Ｎ−１）バイパス用接続配線２８０−（Ｎ−１）のいずれかに導通不良が発生した場合、導通不良が発生したバイパス用接続配線に接続される２つのバイパススイッチの両方が強制的にオンとされる。これにより、バイパス用接続配線に接続される２つのＬＥＤの両方は消灯される。

バイパス用接続配線に導通不良が発生した場合、上記のように、そのバイパス用接続配線に接続される２つのＬＥＤのそれぞれの点消灯状態を個別に制御するのは難しい。例えば半導体光源制御装置１００の用途が車両用前照灯のハイビームであり、前走車や対向車にグレアを与えないように半導体光源制御装置１００が該当するＬＥＤを消灯させる機能を有する場合を考える。この場合、該当するＬＥＤに接続されたバイパス用接続配線に導通不良が発生すると、該当するＬＥＤを消灯できず、グレアを与えうる。そこで、本実施の形態では、バイパス用接続配線に導通不良が発生するとそれに接続される２つのバイパススイッチの両方を強制的にオンとすることで、導通不良が発生したバイパス用接続配線は駆動電流Ｉｏｕｔのバイパス経路とは無関係となり、該当するＬＥＤを消灯状態で維持することができる。これにより、グレアを与えることを回避できる。

また、本実施の形態に係る半導体光源制御装置１００は、バイパススイッチを比較的高速でオンオフさせることにより対応するＬＥＤの輝度を調節するＰＷＭ減光機能を有する。このバイパススイッチがオンのときは、バイパススイッチの両端電圧は０Ｖに近くなるが、これは異常ではないので、ショート異常と判断してはいけない。そこで、半導体光源制御装置１００は、バイパススイッチがオンのときにはショート異常検出や断線異常検出を行わず、バイパススイッチがオフのときにそれらの検出を行うよう構成されている。
したがって、ＰＷＭ減光しているＬＥＤや配線に異常が生じた場合は、バイパススイッチがオフで異常が出現する状態と、異常の有無にかかわらずバイパススイッチがオンとなる状態と、が高速で繰り返される中で異常の判断を行う必要がある。ＬＥＤの点消灯やＰＷＭ減光機能を制御するメインデバイスとしてマイクロコンピュータが使用されることが多い。通常、マイクロコンピュータは数十ミリ秒程度の比較的長い時間間隔で動作するので、多くのＬＥＤ各々の異常のみを高速でピックアップして判断するのには向いていない。例えば、減光周波数ｆ１が数ｋＨｚであり平均電流１０％点灯の場合、バイパススイッチのオフ期間の長さは数百マイクロ秒オーダーとなる。このように比較的短い期間で異常／正常を判定するには、動作速度の比較的速い高価なマイクロコンピュータを採用する必要がある。

そこで、本実施の形態に係る半導体光源制御装置１００では、積分回路の作用により、ＰＷＭ減光によらずに異常時はハイレベル、正常時はローレベルとなる異常検出信号を生成する。マイクロコンピュータであるバイパス駆動回路１１２はこの異常検出信号に基づいて正常／異常を判定する。これにより、バイパススイッチを使用したＰＷＭ減光機能を採用する場合に、高価なマイクロコンピュータを採用しなくてもＬＥＤや配線の異常を検出することができる。

また、本実施の形態に係る半導体光源制御装置１００によると、駆動電流Ｉｏｕｔの経路上で接触不良や断線などの導通不良が発生した場合でもバイパススイッチに印加される電圧の上昇を抑えることができる。例えば、第１ＬＥＤ２−１が点灯状態すなわち第１バイパススイッチ１１０−１がオフのときに、第１ＬＥＤ２−１のアノードと第１静電保護ツェナーダイオード２５２−１のカソードとの接続ノードよりも上流側の配線すなわち図１に示される回路の符号２６２で示される「×」印の配線に接触不良または断線が発生した場合を考える。

そのような接触不良または断線が発生すると、第１バイパススイッチの両端電圧が上昇し、第１異常検出信号Ｓｄｅｔ１はローレベルからハイレベルに遷移する。バイパス駆動回路１１２は、第１異常検出信号Ｓｄｅｔ１のそのような遷移を検知すると、第１ＬＥＤ２−１に関して異常が発生したと判定し、図１に示される回路では第１バイパススイッチ１１０−１をオンして、他のＬＥＤが点灯できるような措置をする。

しかしながら、上記の通りマイクロコンピュータであるバイパス駆動回路１１２の動作速度は比較的遅いので、この措置には通常数十ミリ秒〜数百ミリ秒の時間がかかる。ここで半導体光源制御装置が本実施の形態に係るリミッタ機能を有さない場合、出力電圧平滑用のキャパシタが存在しないことに起因して、上記のような接触不良や断線が発生した直後に、インダクタ１４４に蓄えられるエネルギと第１バイパススイッチの寄生容量とで決まる数ｋＶ（絶対値）といった比較的高い電圧が出力される。第１バイパススイッチがオンされる前にこのような高い電圧が第１バイパススイッチに印加されることとなる。したがって、第１バイパススイッチとして、通常点灯時は数Ｖの電圧しか印加されないにもかかわらず、接触不良や断線を考慮すると数ｋＶ耐圧の素子を選定する必要がある。

これに対して本実施の形態に係るリミッタ機能を有する半導体光源制御装置１００によると、上記のような断線や接触不良が発生したとき、第１バイパススイッチ１１０−１のドレイン−ソース間電圧は上昇するが、リミッタツェナーダイオード２５６および第１バイパススイッチ１１０−１自身の作用によりその電圧の上昇は制限される。したがって、接触不良や断線を考慮しても第１バイパススイッチ１１０−１としてより低耐圧の素子を選定できる。

ここで、断線や接触不良が発生したとき第１バイパススイッチ１１０−１には一例で１０Ｖ×１Ａ＝１０Ｗ程度が数十ミリ秒〜数百ミリ秒間印加されるが、元々オン抵抗が小さく、ある程度大きなデバイスを用いる必要があるため、デバイスサイズやコストへの影響は少ない。

例えば、第１ＬＥＤ２−１が点灯状態すなわち第１バイパススイッチ１１０−１がオフのときに、第１ＬＥＤ２−１のアノードと第１静電保護ツェナーダイオード２５２−１のカソードとの接続ノードよりも下流側の配線すなわち図１に示される回路の符号２６４で示される「×」印の配線に接触不良または断線が発生した場合を考える。半導体光源制御装置が本実施の形態に係るリミッタ機能を有さない場合、インダクタ１４４に蓄えられるエネルギの大半は第１静電保護ツェナーダイオードで消費されることとなる。したがって、第１静電保護ツェナーダイオードとしてそのような大きな電力消費に耐えうる素子を選定する必要が生じる。または、第１静電保護ツェナーダイオードとして、接触不良または断線が発生したときに生じうる数ｋＶの電圧よりも高いツェナー電圧を有する素子を採用することも考えられるが、一般にツェナー電圧がそのように高いと本来の静電気保護の役割を果たすことができない。

これに対して本実施の形態に係るリミッタ機能を有する半導体光源制御装置１００によると、第１バイパススイッチ１１０−１の両端電圧の上限値は第１静電保護ツェナーダイオード２５２−１により規定されるツェナー電圧よりも低くなるよう設定される。したがって、第１静電保護ツェナーダイオード２５２−１として比較的小さなツェナーダイオードを選定できる。

第２ＬＥＤ２−２から第ＮＬＥＤ２−Ｎのいずれかに対して同様な接触不良や断線が発生した場合にも同様に、対応するバイパススイッチや静電保護ツェナーダイオードに印加される電圧の上限が制限される。したがって対応するバイパススイッチとしてより耐圧の低い素子を採用でき、また対応する静電保護ツェナーダイオードとして比較的小さなツェナーダイオードを採用できる。

また、本実施の形態に係る半導体光源制御装置１００では、ＬＥＤの点消灯を制御するためのバイパススイッチは、ＬＥＤの両端電圧に対するリミッタ機能を実現するためのスイッチとしても使用される。すなわちバイパススイッチは点消灯制御機能およびリミッタ機能によって共用される。これにより、点消灯制御機能およびリミッタ機能を実現しつつ素子数の増大を抑えることができる。

本実施の形態に係る半導体光源制御装置１００では、Ｎ個のＬＥＤ２−１〜２−Ｎへの出力段に平滑用のキャパシタが設けられていないので、第２スイッチング素子１４０に対する駆動電流Ｉｏｕｔの追従性がより良くなる。特に、第２スイッチング素子１４０がオフされると駆動電流Ｉｏｕｔは小さくなり、第２スイッチング素子１４０がオンされると駆動電流Ｉｏｕｔは大きくなる。そして、駆動電流Ｉｏｕｔを目標値付近で安定化させるために、平滑化の代わりに駆動電流Ｉｏｕｔのヒステリシス制御が採用されている。これらの結果、電流フィードバックにおける応答を高速化できる。例えば、バイパス駆動回路１１２およびバイパススイッチの作用によりＬＥＤの点灯数が変化したときに、駆動電流Ｉｏｕｔをそのような負荷の変動により速く追従させることができる。特に、ＬＥＤの点灯数を増やしたときの駆動電流Ｉｏｕｔのアンダーシュートや点灯数を減らしたときの駆動電流Ｉｏｕｔのオーバーシュートを抑制することができる。

また、本実施の形態に係る半導体光源制御装置１００では、前段のフライバックレギュレータ１０２は負極出力とされ、かつ、後段のダウンコンバータ１０４もまた負極出力とされている。これにより、バイパススイッチとしてより特性の良いＮチャンネルＭＯＳＦＥＴを採用することができる。
負極出力であることに加え、インダクタ１４４はフライホイールダイオード１４２のカソードと出力との間ではなくアノードと出力との間に設けられるので、ダウンコンバータ１０４の第２スイッチング素子１４０としてより特性の良いＮチャンネルＭＯＳＦＥＴを採用することができる。また、駆動電圧Ｖｏｕｔを安定して検出できる。

また、半導体光源制御装置が正極出力の場合、ＬＥＤが地絡した場合を考慮して駆動電流の検出はハイサイドで行われる場合が多い。ここで負荷が変化すると、検出箇所の電位も変化するので、正確な駆動電流の検出が困難となる。また、検出回路の構成もより複雑となりうる。そこで、本実施の形態に係る半導体光源制御装置１００では負極出力が採用され、正極側すなわち接地側の出力に電流検出抵抗１０８が設けられる。これにより、負荷（駆動電圧Ｖｏｕｔ）が変化しても、その変化による駆動電流Ｉｏｕｔの検出箇所の電位への影響は少なく、安定して駆動電流Ｉｏｕｔを検出できる。また、検出回路の構成を簡素化できる。

駆動電流Ｉｏｕｔをヒステリシス制御する際、ダウンコンバータ１０４への入力電圧または駆動電圧Ｖｏｕｔもしくはその両方が変化すると駆動電流Ｉｏｕｔの上昇や下降の傾きが変化するので、第２スイッチング素子１４０のスイッチング周波数が変化しうる。そこで、本実施の形態に係る半導体光源制御装置１００では、スイッチング周波数の変化が抑えられるように、ヒステリシス幅ΔＩが調整される。特に、狙いのスイッチング周波数を既知のラジオノイズの周波数帯域を避けるよう設定することにより、ラジオノイズによる半導体光源制御装置１００への悪影響を抑えることができる。

また、本実施の形態に係る半導体光源制御装置１００では、フライバックレギュレータ１０２の作用により、バッテリ電圧Ｖｂａｔの変動によるダウンコンバータ１０４への入力電圧の変動が抑えられる。したがって、ダウンコンバータ１０４への入力電圧の変動によるスイッチング周波数の変化は抑えられる。言い換えると、ダウンコンバータ１０４への入力電圧と駆動電圧Ｖｏｕｔとの組み合わせでヒステリシス幅ΔＩを選ぶ必要はなく、主に駆動電圧Ｖｏｕｔに基づいてヒステリシス幅ΔＩを選べばよくなるので、ヒステリシス幅ΔＩを調整するための制御がより簡素化される。これは、制御回路の小規模化、高速化に寄与する。

また、本実施の形態に係る半導体光源制御装置１００では、フライバックレギュレータ１０２の出力段に出力キャパシタ１２８が設けられている。バイパススイッチをオンとしたときに第２スイッチング素子１４０がオンであれば、この出力キャパシタ１２８に蓄えられた電荷は一気にＬＥＤに流れようとする。しかしながら、半導体光源制御装置１００には駆動電流Ｉｏｕｔの経路上にインダクタ１４４が設けられているので、そのような電荷の流れは平滑化され、駆動電流Ｉｏｕｔのオーバーシュートが抑制される。バイパススイッチをオフする際も同様に駆動電流Ｉｏｕｔのアンダーシュートが抑制される。

バイパススイッチ切り替え時の駆動電流Ｉｏｕｔのオーバーシュートやアンダーシュートを抑制するために独自に創作された以下の比較例に係る半導体光源点灯回路３００を考える。
図８は、比較例に係る半導体光源点灯回路３００の構成を示す回路図である。半導体光源点灯回路３００は基本的には平滑キャパシタを用いないフォワードコンバータである。半導体光源点灯回路３００は、制御回路３０２と、入力キャパシタ３０６と、リセット回路３０８と、トランス３１０と、第５スイッチング素子３１２と、第２ダイオード３１４と、第３ダイオード３１６と、インダクタ３１８と、電流検出抵抗３２０と、を備える。
制御回路３０２は、駆動電流の大きさが所定の電流上限値を上回ると第５スイッチング素子３１２をオフし、駆動電流の大きさが電流下限値を下回ると第５スイッチング素子３１２をオンする。

半導体光源点灯回路３００について、トランス３１０の巻き線比をＮ_ｓ／ｐ、インダクタ３１８のインダクタンスをＬｓ’、駆動電流のヒステリシス幅をΔＩ’、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ（＜０）、第５スイッチング素子３１２のオン時間をＴｏｎ’、同オフ時間をＴｏｆｆ’、スイッチング周波数をＦ’とし、整流ダイオードの順方向降下電圧は小さいため無視すると、Ｆ’は以下の式から求めることができる。

半導体光源点灯回路３００において、トランス３１０の巻き線比＝１６．７（入力＝６Ｖを出力＝１００Ｖに変換）、インダクタ３１８のインダクタンス＝５００μＨ、ヒステリシス幅＝０．１Ａに設定したときに、式１から求められるＶｉｎとＶｏｕｔとＦ’との関係は以下の第１表の通りである。ここでは、入力電圧変動＝６Ｖ〜２０Ｖ、出力（負荷）電圧変動＝−４Ｖ〜−８８Ｖ（Ｖｆ＝４ＶのＬＥＤを２２個直列）を想定した。

この場合、スイッチング周波数Ｆ’は最大／最小で約１７倍変動する。インダクタンスを大きくすればこの変動幅を抑えることができるが、回路が大型化する。またこのスイッチング周波数Ｆ’の大きな変動を、入力電圧と出力電圧から演算して所定の範囲に抑える機能を実現した場合、制御回路規模が大きくなる。

本実施の形態に係る半導体光源制御装置１００について同様の計算を行う。半導体光源制御装置１００について、インダクタ１４４のインダクタンスをＬｓ、スイッチング周波数をＦとし、フライホイールダイオード１４２の順方向降下電圧は小さいため無視すると、Ｆは以下の式から求めることができる。

半導体光源制御装置１００において、目標電圧Ｖｔ＝−１００Ｖ、インダクタ１４４のインダクタンス＝５００μＨ、ヒステリシス幅＝０．１Ａに設定したときに、式２から求められるＶｔとＶｏｕｔとＦとの関係は以下の第２表の通りである。

この場合、スイッチング周波数Ｆの変動は約６．５倍に抑えられる。またこの変動を引き起こす主なパラメータは駆動電圧Ｖｏｕｔであり、目標電圧Ｖｔは実質的に固定されているので、スイッチング周波数Ｆの変動を抑えるようヒステリシス幅ΔＩを調整する制御回路の規模を比較的小さくできる。

第２表のスイッチング周波数Ｆの理論計算値を見ると、駆動電圧Ｖｏｕｔが−４Ｖから−４４Ｖへ下降するにしたがってスイッチング周波数Ｆは上昇し、駆動電圧Ｖｏｕｔが−４４Ｖから−８８Ｖへ下降するにしたがってスイッチング周波数Ｆは低下する。スイッチング周波数Ｆの上昇／低下の境界は、第１段（前段）のフライバックレギュレータ１０２の出力電圧（第２段（後段）のダウンコンバータ１０４の入力電圧）の約半分にあたる−５０Ｖである。したがって、Ｖｏｕｔ＞−５０Ｖでは駆動電圧Ｖｏｕｔが低いほどヒステリシス幅ΔＩを大きくするように、Ｖｏｕｔ＜−５０Ｖでは小さくするように制御することで、スイッチング周波数Ｆを所定の範囲に容易に収めることが可能となる。

また、本実施の形態ではスイッチング周波数Ｆの上昇／低下の境界がフライバックレギュレータ１０２の出力電圧の約半分にあることが見出されたが、他の回路配置を伴う他の実施の形態では、この境界が出力電圧の三分の一や四分の一などとなることも考えられる。共通して言えるのは、Ｖｏｕｔの最大値と最小値との間に、ヒステリシス幅を一定としたときのスイッチング周波数Ｆの最大値を与えるＶｏｕｔが存在しうるということである。したがって、実験やシミュレーションなどによりそのようなＶｏｕｔを見出し、ヒステリシス幅ΔＩがそのようなＶｏｕｔにおいて最小となるように回路を構成すると、スイッチング周波数Ｆの変動をより好適に抑えることができる。

本実施の形態に係る半導体光源制御装置１００についてのパラメータの設定例を以下の第３表に示す。

Ｖｏｆｆｓｅｔは、図２に示されるヒステリシス幅設定回路１３８の回路定数を調整し、Ｖｏｕｔ＝−５０Ｖ付近で図３に示されるグラフのように電圧値が高くなるようにしたものである。下限電圧・上限電圧は、図４に示されるダウンコンバータ駆動回路１３６の第１２抵抗１８２と第１３抵抗１８４との分圧ノードの電圧であり、電流下限値Ｉｔｈ２、電流上限値Ｉｔｈ１にそれぞれ対応する。下限電圧・上限電圧は、第８抵抗１７４、第１２抵抗１８２、第１３抵抗１８４の各抵抗値と制御電源電圧Ｖｃｃを設定し、オフセット電圧Ｖｏｆｆｓｅｔから算出したものである。平均電流は電流上限値Ｉｔｈ１と電流下限値Ｉｔｈ２との平均値である。スイッチング周波数は、式２と同じ算出式において、ΔＩ＝Ｉｔｈ１−Ｉｔｈ２、Ｖｔ＝−１００Ｖ、Ｌｓ＝２００μＨとして求めたものである。
Ｌｓを５００μＨから２００μＨへと小さくしても、スイッチング周波数を５５０ｋＨｚ強〜４００ｋＨｚ弱の範囲に収めることができることが分かる。すなわち、本実施の形態に係る半導体光源制御装置１００によると、駆動電流Ｉｏｕｔを平滑化するためのインダクタンスを小型化できる。

また、比較例に係る半導体光源点灯回路３００と本実施の形態に係る半導体光源制御装置１００とを比較すると、半導体光源制御装置１００ではフライバックレギュレータ１０２の出力キャパシタ１２８とダウンコンバータ１０４の第２スイッチング素子１４０が増加するが、半導体光源点灯回路３００からリセット回路３０８を削減できるので、回路規模はほぼ同等となる。

以上、実施の形態に係る半導体光源制御装置の構成と動作について説明した。この実施の形態は例示であり、その各構成要素や各処理の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、ダウンコンバータ１０４の素子配置として、第２スイッチング素子１４０をフライホイールダイオード１４２のカソード側、インダクタ１４４をフライホイールダイオード１４２のアノード側にそれぞれ配置する場合について説明したが、これに限られない。フライホイールダイオードは、フライバックレギュレータ１０２の出力キャパシタ１２８と並列に接続されていればよい。第２スイッチング素子は、出力キャパシタ１２８の一端からＬＥＤに至り、ＬＥＤから出力キャパシタ１２８の他端に戻る駆動電流Ｉｏｕｔの経路上に設けられると共に出力キャパシタ１２８とフライホイールダイオードとの間に設けられればよい。第２スイッチング素子のオンオフは駆動電流に基づいて制御されてもよい。インダクタ１４４は、駆動電流Ｉｏｕｔの経路上に設けられ、フライホイールダイオードとＬＥＤとの間に設けられればよい。

図９（ａ）〜（ｃ）は、第１、第２および第３変形例に係る半導体光源制御装置４００、５００、６００の構成を示す回路図である。図９（ａ）は第１変形例に係る半導体光源制御装置４００の構成を示す。第２スイッチング素子４４０の一端はフライバックレギュレータ１０２の高電位側出力と接続され、他端はフライホイールダイオード４４２のカソードと接続される。インダクタ４４４の一端は、第２スイッチング素子４４０の他端とフライホイールダイオード４４２のカソードとの接続ノードと接続される。インダクタ４４４の他端は接地されると共にＬＥＤへの高電位側出力端子となる。フライホイールダイオード４４２のアノードはフライバックレギュレータ１０２の低電位側出力と接続されると共にＬＥＤへの低電位側出力端子となる。

図９（ｂ）は第２変形例に係る半導体光源制御装置５００の構成を示す。フライホイールダイオード５４２のカソードはフライバックレギュレータ１０２の高電位側出力と接続されると共に接地され、ＬＥＤへの高電位側出力を形成する。第２スイッチング素子５４０の一端はフライバックレギュレータ１０２の低電位側出力と接続され、他端はフライホイールダイオード５４２のアノードと接続される。インダクタ５４４の一端は、第２スイッチング素子５４０の他端とフライホイールダイオード５４２のアノードとの接続ノードと接続される。インダクタ５４４の他端はＬＥＤへの低電位側出力端子となる。

図９（ｃ）は第３変形例に係る半導体光源制御装置６００の構成を示す。第２スイッチング素子６４０の一端はフライバックレギュレータ１０２の低電位側出力と接続され、他端はフライホイールダイオード６４２のアノードと接続される。第２スイッチング素子６４０の他端とフライホイールダイオード６４２のアノードとの接続ノードは、ＬＥＤへの低電位側出力を形成する。フライホイールダイオード６４２のカソードはインダクタ６４４の一端と接続される。フライホイールダイオード６４２のカソードとインダクタ６４４の一端との接続ノードは、フライバックレギュレータ１０２の高電位側出力と接続される。インダクタ６４４の他端は接地されると共に、ＬＥＤへの高電位側出力端子となる。

第１、第２および第３変形例に係る半導体光源制御装置４００、５００、６００のそれぞれによると、実施の形態に係る半導体光源制御装置１００と同様に、駆動電流Ｉｏｕｔのオーバーシュートやアンダーシュートを低減できる。

実施の形態では、出力の高電位側すなわち複数のＬＥＤのアノード側が接地されることによって負極出力が実現される場合について説明したが、これに限られず、例えば複数のＬＥＤのアノード側を、バッテリ電圧Ｖｂａｔなどの直流電圧が印加されている端子に接続してもよい。

実施の形態では、スイッチング周波数をリアルタイムで測定せず、代わりに駆動電圧Ｖｏｕｔとスイッチング周波数との既知の関係に基づいて駆動電圧Ｖｏｕｔとヒステリシス幅ΔＩとの関係を定め、ヒステリシス幅ΔＩがその関係にしたがって変化するように回路を構成する場合について説明したが、これに限られない。例えば、半導体光源制御装置は第２スイッチング素子１４０のスイッチング周波数を測定する回路を備え、そのように測定されたスイッチング周波数が狙いの周波数範囲に入るようにヒステリシス幅を調整してもよい。

実施の形態では、半導体光源制御装置１００はＮ個のバイパススイッチ１１０−１〜１１０−Ｎを含む場合について説明したが、これに限られず、バイパススイッチは半導体光源制御装置とは別体として設けられてもよい。

実施の形態では、駆動電流のヒステリシス制御が行われる場合について説明したが、これに限られず、例えば電圧降下Ｖｍを適宜フィルタリングした電圧が目標電流に対応する基準電圧に近づくように、第２スイッチング素子１４０のデューティ比が制御されてもよい。

実施の形態では、フライバックレギュレータ１０２とダウンコンバータ１０４とを組み合わせることで、駆動電流Ｉｏｕｔを生成し、その駆動電流Ｉｏｕｔの大きさを目標値に近づける制御を行う駆動回路を構成する場合について説明したが、これに限られず、例えばそのような駆動回路として図８に示される回路を採用してもよいし、あるいは電流フィードバック制御されるフライバックレギュレータを採用してもよい。

図１０は、第４変形例に係る半導体光源制御装置７００およびそれに接続される部材の構成を示す回路図である。半導体光源制御装置７００は、フライバックレギュレータ７０２と、電流検出抵抗７０８と、Ｎ個のバイパス回路２７０−１〜２７０−Ｎと、バイパス駆動回路１１２と、を備える。

本変形例に係る半導体光源制御装置７００において、第２バイパス用接続配線２８０−２の符号７１８で示される「×」印の箇所で導通不良が発生した場合、本実施の形態に係る半導体光源制御装置１００と同様に、第２バイパス回路２７０−２、第３バイパス回路２７０−３およびバイパス駆動回路１１２の作用により、第２バイパススイッチおよび第３バイパススイッチの両方が強制的にオンされる。

また、フライバックレギュレータ７０２が出力する最大電圧の制限値は、直列に接続されたＮ個全てのＬＥＤが点灯する場合を考慮してＶｆの和以上に設定される。例えば、ＬＥＤ１個のＶｆの最大値を６Ｖとし、ＬＥＤを３０個直列に接続したとき制限値は１８０Ｖ以上に設定される。ここで、図１０の符号７６２で示される「×」印の配線に接触不良または断線が発生した瞬間には、ＬＥＤに駆動電流Ｉｏｕｔが流れなくなるため、フライバックレギュレータ７０２の出力電圧は、１８０Ｖに向かって上昇する。制御回路（不図示）は、駆動電流Ｉｏｕｔが流れなくなったことを検知すると、どの配線またはＬＥＤに断線が生じたかを検査し、図１０の回路では第１バイパススイッチ１１０−１をオンして、他のＬＥＤが点灯できるような措置をする。この措置には通常数十ミリ秒〜数百ミリ秒の時間がかかる

ここで、半導体光源制御装置がリミッタツェナーダイオード２５６および逆流防止ダイオード２５８を有さない場合、第１バイパススイッチがオンされる前にフライバックレギュレータ７０２の出力電圧は１８０Ｖに到達する。その際、使用しているＬＥＤのＶｆの（室温における）平均値を４Ｖ、電流が殆ど流れていないときは３Ｖとすると、第１バイパススイッチには、１８０Ｖ−３Ｖ×３０個＝９０Ｖの電圧が印加される。したがって、３０個のバイパススイッチのいずれについても、通常数Ｖの電圧しか印加されないにもかかわらず、断線や接触不良を考慮すると１００Ｖ耐圧の素子を選定しなければならない。

次に、図１０の符号７６４で示される「×」印の配線に断線や接触不良が発生すると、第１静電保護ツェナーダイオードには、殆ど電流が流れていないときは上記の９０Ｖが、制御電流が流れるときでは１８０Ｖ−４Ｖ×３０個＝６０Ｖが印加される。ここで、第１静電保護ツェナーダイオードのツェナー電圧を２０Ｖとすると、９０Ｖや６０Ｖは２０Ｖよりも高い電圧なので、制御電流を１Ａとしたとき数十ミリ秒から数百ミリ秒の間２０Ｖ×１Ａ＝２０Ｗが第１静電保護ツェナーダイオードに印加され、これに耐えうる素子を選定する必要が生じる。これを回避するには、第１静電保護ツェナーダイオードのツェナー電圧を９０Ｖ以上にすればよいが、本来の静電気保護の役割を果たすことが困難となる。

そこで本変形例に係る半導体光源制御装置７００は第１バイパス／リミッタ回路２５０−１を備えることにより、接触不良や断線が発生しても第１バイパススイッチ１１０−１に印加される電圧の上限は抑制される。したがって、第１バイパススイッチ１１０−１として１００Ｖ以上の高耐圧の素子を選定しなくてもよい。また、第１バイパス／リミッタ回路２５０−１による制限電圧を第１静電保護ツェナーダイオード２５２−１のツェナー電圧以下に設定すれば、小さなツェナーダイオードを選定できる。
なお、実施の形態に係る半導体光源制御装置１００では、リミッタ機能がない場合のバイパススイッチにはｋＶオーダーの耐圧が求められるので、リミッタ機能を設けることによる耐圧抑制効果は実施の形態においてより顕著である。

実施の形態では、ＬＥＤとバイパススイッチとが一対一で対応する場合について説明したが、これに限られず、ひとつのバイパススイッチで複数のＬＥＤの点消灯を制御してもよい。例えば、ＬＥＤの２個直列に対し、ひとつのバイパススイッチを接続する場合は、ＬＥＤのＶｆの合計最大値＝１２Ｖ、静電保護ツェナーダイオードのツェナー電圧＝４０Ｖとなるため、リミッタツェナーダイオードのツェナー電圧を９Ｖから２１Ｖの範囲とすればよい。リミッタツェナーダイオードのツェナー電圧を２０Ｖにしたとき、両端電圧の制限値は２３Ｖとなるため、バイパススイッチとして３０Ｖ耐圧の素子を選択すればよい。

実施の形態において、第２バイパス用接続配線２８０−２だけでなく第３バイパス用接続配線２８０−３の符号２２０（図５参照）で示される「×」印の箇所でも導通不良が発生した場合、第２バイパス回路２７０−２、第３バイパス回路２７０−３、第４バイパス回路２７０−４およびバイパス駆動回路１１２の作用により、第２バイパススイッチ、第３バイパススイッチおよび第４バイパススイッチの全てが強制的にオンされる。

実施の形態では、バイパス用接続配線に導通不良が発生した場合に、そのバイパス用接続配線に接続される２つのバイパススイッチのどちらが断線異常で強制的にオンされ、どちらがショート異常で強制的にオンされるかはバイパススイッチの特性等に依存する場合について説明したが、これに限られない。例えば、奇数番目のバイパス回路（第１バイパス回路２７０−１、第３バイパス回路２７０−３、…）のそれぞれに対して並列に抵抗を設けてもよい。あるいはまた、偶数番目のバイパス回路のそれぞれに対して並列に抵抗を設けてもよい。これらの場合、バイパス用接続配線に導通不良が発生した場合、そのような抵抗が設けられている側のバイパススイッチはショート異常により強制的にオンされ、そのような抵抗が設けられていない側のバイパススイッチは断線異常により強制的にオンされる。

実施の形態では、バイパス回路およびバイパス駆動回路の断線検出機能およびショート検出機能を使用して、バイパス用接続配線の導通不良に対応する場合について説明したが、これに限られない。例えば、電流計測手段などのバイパス用接続配線の導通不良を検出するための手段をバイパス用接続配線に設け、その手段を使用してバイパス用接続配線に導通不良が発生したか否かを判定してもよい。バイパス駆動回路は、導通不良が発生したと判定された場合、対応する２つのバイパススイッチを強制的にオンとしてもよい。

実施の形態では、バイパススイッチがオフのときに導通不良またはショート異常を検出した場合に積分キャパシタを充電し、それ以外の場合は積分キャパシタを放電する場合について説明したが、これに限られない。例えば、バイパススイッチがオフのときに導通不良またはショート異常を検出した場合に積分キャパシタを第１時定数で放電し、それ以外の場合は積分キャパシタを第２時定数で充電してもよい。

実施の形態に係る半導体光源制御装置１００では、ＰＷＭ減光機能が採用されている。ＰＷＭ減光時、バイパス駆動回路１１２は点消灯制御信号の電圧レベルを減光周波数ｆ１で周期的に変化させる。何ら異常が発生していない場合、点消灯制御信号がローレベルのとき、対応するバイパススイッチはオフされ、点消灯制御信号がハイレベルのとき、対応するバイパススイッチはオンされる。したがって、点消灯制御信号のローレベルは対応するバイパススイッチのオフに対応する状態であり、点消灯制御信号のハイレベルは対応するバイパススイッチのオンに対応する状態である。

また、バイパス駆動回路１１２はマイクロコンピュータであり、比較的長い時間間隔で動作する。特にバイパス駆動回路１１２は、各ＬＥＤについて、所定の異常判定期間に亘って異常検出信号を監視することにより異常が発生したか否かを判定する。そして、バイパス駆動回路１１２は、あるＬＥＤについて異常が発生したと判定された場合、そのＬＥＤに対応する点消灯制御信号をハイレベルに固定する。これを異常の確定・未確定という概念で説明すると、バイパス駆動回路１１２は、異常状態を異常判定期間の間継続して検出すると、異常と確定してバイパススイッチをオンラッチ制御しているといえる。

一般に異常判定期間はＰＷＭ減光の周期（＝１／ｆ１）よりも長いので、実施の形態に係る半導体光源制御装置１００では積分回路を導入することにより、ＰＷＭ減光を行っているときでも誤検出の少ないより正確なショート異常・断線異常検出を可能としている。

ＰＷＭ減光を行わないＬＥＤ常時点灯（バイパススイッチ＝常時オフ）制御において断線異常が発生した場合について検討する。あるＬＥＤに断線が発生してからそのＬＥＤに対応するバイパススイッチがオンラッチ制御されるまでの間、そのＬＥＤに対応するバイパス／リミッタ回路の特にリミッタツェナーダイオードの作用により、バイパススイッチはリミッタ機能を実現するためのスイッチとして動作する。これにより、他のＬＥＤへの電流の経路を維持することができる。ただしこの場合、バイパススイッチは基本的に線形領域で動作するので、そのバイパススイッチには「断線検出電圧×駆動電流Ｉｏｕｔ」の電力が印加され続けることとなり、バイパススイッチでの電力損失が大きくなる。すると、バイパススイッチとして大型で耐量の大きいスイッチ素子が必要となり、回路の大型化やコストアップを招く虞がある。ここで、断線異常の検出の直後にバイパススイッチをオンラッチ制御すれば電力損失は軽減されるが、これではバイパス駆動回路１１２における判定回数が少なく（判定時間が短く）なり、特にＰＷＭ減光モードにおいて断線異常の誤検出（誤動作）の可能性が高くなる。

なお、ＰＷＭ減光を行っているときに断線が発生した場合でも、点消灯制御信号がローレベルのときにバイパススイッチはリミッタ機能を実現するためのスイッチとして動作するので、同様にバイパススイッチにおける電力損失の増大が懸念される。ＰＷＭ減光の１周期（＝１／ｆ１）に占めるバイパススイッチのオン期間（＝ＬＥＤの消灯期間）の割合をオンデューティ比と称す。このオンデューティ比が小さくなるほど、断線による上記電力損失は増大する。
また、バイパススイッチがオンされているときのバイパススイッチにおける電力損失は主にバイパススイッチのオン抵抗分によるので僅かであり、特に線形領域で動作する場合の電力損失よりもかなり小さい。

図１１は、第５変形例に係る半導体光源制御装置の第２バイパス回路８７０−２の構成を示す回路図である。他のバイパス回路は第２バイパス回路８７０−２と同様に構成される。

図５に示される第２バイパス回路２７０−２と図１１に示される第２バイパス回路８７０−２との差異は主に第２スイッチ用レベルシフト回路の構成である。第２バイパス回路８７０−２の第２スイッチ用レベルシフト回路８５４−２はバイパス駆動回路８１２から第２点消灯制御信号Ｓｃ２’を受け、それを第２バイパススイッチ駆動信号Ｓｄ２に変換する。特に第２スイッチ用レベルシフト回路８５４−２は、第２点消灯制御信号Ｓｃ２’がハイレベルのとき第２バイパススイッチ駆動信号Ｓｄ２をローレベルとし、第２点消灯制御信号Ｓｃ２’がローレベルのとき第２バイパススイッチ駆動信号Ｓｄ２をハイレベルとする。
なお、第２バイパス回路８７０−２の第２バイパス／リミッタ回路８５０−２は第１６抵抗２６０に相当する抵抗を有さなくてもよい。

第２スイッチ用レベルシフト回路８５４−２は、第２６抵抗８２２と、第２７抵抗８１４と、第２８抵抗８１６と、第２９抵抗８１８と、第５ｐｎｐ型バイポーラトランジスタ８２０と、を含む。第２６抵抗８２２の一端はバイパス駆動回路８１２の端子と接続される。バイパス駆動回路８１２のその端子からは第２点消灯制御信号Ｓｃ２’が出力される。第２６抵抗８２２の他端は第５ｐｎｐ型バイポーラトランジスタ８２０のベースと接続される。第２７抵抗８１４の一端は、第２６抵抗８２２の他端と第５ｐｎｐ型バイポーラトランジスタ８２０のベースとの接続ノードと接続される。第２７抵抗８１４の他端および第５ｐｎｐ型バイポーラトランジスタ８２０のエミッタには制御電源電圧Ｖｃｃが印加される。第５ｐｎｐ型バイポーラトランジスタ８２０のコレクタは第２８抵抗８１６の一端と接続される。第２８抵抗８１６の他端は第２９抵抗８１８の一端と接続される。第２９抵抗８１８の他端は第２ＬＥＤ２−２のカソードと接続される。
第２８抵抗８１６の他端と第２９抵抗８１８の一端との接続ノードは、第２バイパススイッチ１１０−２のゲートと接続される。その接続ノードに生じる信号が第２バイパススイッチ駆動信号Ｓｄ２である。

第２点消灯制御信号Ｓｃ２’がハイレベルのとき第２バイパススイッチ駆動信号Ｓｄ２はローレベルとなり、第２バイパススイッチ１１０−２はオフとなる（第２ＬＥＤ２−２は点灯する）。第２点消灯制御信号Ｓｃ２’がローレベルのとき第２バイパススイッチ駆動信号Ｓｄ２はハイレベルとなり、第２バイパススイッチ１１０−２はオンとなる（第２ＬＥＤ２−２は消灯する）。ＰＷＭ減光を行う場合、バイパス駆動回路８１２は第２点消灯制御信号Ｓｃ２’を、数ミリ秒周期のハイレベル／ローレベル繰り返し信号とする。

バイパス駆動回路８１２は、積分キャパシタ２８２の両端電圧が所定のしきい値電圧を超えると、第２点消灯制御信号Ｓｃ２’と同期して第２バイパススイッチ１１０−２の制御用入力端子すなわちゲートに印加される信号のオンデューティ比および周期を通常のＰＷＭ減光のものよりも増大させる。特にバイパス駆動回路８１２は第２異常検出信号Ｓｄｅｔ２の電圧がレベルしきい値Ｖｇを超えると、第２ＬＥＤ２−２についての異常判定期間を開始すると共に第２点消灯制御信号Ｓｃ２’の１周期に占めるローレベルの継続期間の割合を増大させる。一例では、第２点消灯制御信号Ｓｃ２’の周期は数百ミリ秒に増大し、オンデューティ比は９０％以上に増大する。

図１２は、第２ＬＥＤ２−２に断線が発生した場合の第２点消灯制御信号Ｓｃ２、Ｓｃ２’の変化を示すタイミングチャートである。図１２の上段に示される波形は、第５変形例に係る半導体光源制御装置が通常点灯時に数ミリ秒程度の第１周期ＰＴ１でＰＷＭ減光を行う場合の第２点消灯制御信号Ｓｃ２’を示す。図１２の中段に示される波形は、実施の形態に係る半導体光源制御装置１００が通常点灯時に常時点灯を行う場合の第２点消灯制御信号Ｓｃ２を示す。図１２の下段に示される波形は、実施の形態に係る半導体光源制御装置１００が通常点灯時に第１周期ＰＴ１でＰＷＭ減光を行う場合の第２点消灯制御信号Ｓｃ２を示す。

第５変形例について第２ＬＥＤ２−２に断線が発生した場合、第２点消灯制御信号Ｓｃ２’の周期は第１周期ＰＴ１よりも大きな数百ミリ秒程度の第２周期ＰＴ２となる。特にバイパス駆動回路８１２は、第２点消灯制御信号Ｓｃ２’の１周期におけるハイレベルの継続期間の長さを維持しつつローレベルの継続期間を長くすることにより、そのような周期の増大を実現する。なお、第２周期ＰＴ２は第２積分回路２７８−２の放電に係る第２時定数よりも小さくてもよい。

数秒程度の異常判定期間ＰＴ３において、バイパス駆動回路８１２は、第２点消灯制御信号Ｓｃ２’をハイレベルとしたときの第２異常検出信号Ｓｄｅｔ２の電圧がレベルしきい値Ｖｇより高いと、第２点消灯制御信号Ｓｃ２’と同期して第２バイパススイッチ１１０−２のゲートに印加される信号のオンデューティ比および周期を増大したままとする。第２異常検出信号Ｓｄｅｔ２の電圧がレベルしきい値Ｖｇを下回った場合は、バイパス駆動回路８１２は第２点消灯制御信号Ｓｃ２’を第１周期ＰＴ１を有する状態に復帰させる。バイパス駆動回路８１２は、第２異常検出信号Ｓｄｅｔ２の電圧がレベルしきい値Ｖｇより高い状態が異常判定期間ＰＴ３が満了するまで継続する場合、異常が発生したと判定し（すなわち、異常確定）、第２点消灯制御信号Ｓｃ２’をローレベルに固定する。

実施の形態について第２ＬＥＤ２−２に断線が発生した場合、異常判定期間ＰＴ３の間、第２点消灯制御信号Ｓｃ２の状態は異常発生前の状態と同じままとされる。そして異常判定期間ＰＴ３が満了すると異常が発生したと判定され、第２点消灯制御信号Ｓｃ２はハイレベルに固定される。

このように、第５変形例に係る半導体光源制御装置によると、実施の形態に係る半導体光源制御装置１００と比べて常時点灯においてもＰＷＭ減光においても、異常判定期間におけるバイパススイッチのオフ期間のトータルの長さを短くできる。このオフ期間は断線発生時においてはバイパススイッチが線形領域で動作する期間に対応するので、第５変形例によるとバイパススイッチにおける電力損失を低減できる。これにより、バイパススイッチとして低耐量のスイッチ素子を採用でき、回路の小型化、低コスト化を図ることができる。

特にＰＷＭ減光を行う都合上、異常検出信号のレベルの遷移をもってただちに異常が発生したと判定するのが適さない状況において、第５変形例によると、異常判定期間に亘る異常検出信号の監視によって異常の発生の有無をより正確に判定することができると共に、異常判定期間におけるバイパススイッチの電力損失を低減できる。

６ 車載バッテリ、 ８ 電源スイッチ、 １００ 半導体光源制御装置、 １０２ フライバックレギュレータ、 １０４ ダウンコンバータ、 １０６ 制御回路、 １０８ 電流検出抵抗、 １２８ 出力キャパシタ、 １４２ フライホイールダイオード、 １４４ インダクタ。

Claims (7)

1. 直列に接続された複数の半導体光源に流れる駆動電流を生成する駆動回路と、
   前記複数の半導体光源のうちの一部と並列に接続された第１バイパススイッチと、
   前記第１バイパススイッチと直列に、かつ、前記複数の半導体光源のうちの別の一部と並列に接続された第２バイパススイッチと、を備え、
   前記第１バイパススイッチと前記第２バイパススイッチとの接続ノードと、前記複数の半導体光源のうちの一部と前記複数の半導体光源のうちの別の一部との接続ノードと、を接続する接続配線について、前記第１バイパススイッチがオフかつ前記第２バイパススイッチがオンのときに前記接続配線に流れる電流の極性は、前記第１バイパススイッチがオンかつ前記第２バイパススイッチがオフのときに前記接続配線に流れる電流の極性と逆であり、
   前記接続配線に導通不良が発生した場合、前記第１バイパススイッチおよび前記第２バイパススイッチの両方が強制的にオンされるよう構成されることを特徴とする光源制御装置。
2. 前記第１バイパススイッチがオフのときの前記第１バイパススイッチの両端電圧が第１電圧よりも低い場合または前記第１電圧よりも高い第２電圧よりも高い場合、前記第１バイパススイッチを強制的にオンさせると共に、前記第２バイパススイッチがオフのときの前記第２バイパススイッチの両端電圧が第３電圧よりも低い場合または前記第３電圧よりも高い第４電圧よりも高い場合、前記第２バイパススイッチを強制的にオンさせるスイッチ制御回路をさらに備えることを特徴とする請求項１に記載の光源制御装置。
3. 前記複数の半導体光源は複数の発光ダイオードであり、
   前記第２電圧および前記第４電圧のそれぞれは、前記複数の半導体光源のうちの一部により規定される順方向降下電圧と前記複数の半導体光源のうちの別の一部により規定される順方向降下電圧との和よりも低くなるよう設定されることを特徴とする請求項２に記載の光源制御装置。
4. 前記スイッチ制御回路は、
   通常点灯時に前記第１バイパススイッチを周期的にオンオフさせる主制御回路と、
   前記第１バイパススイッチがオフのときの前記第１バイパススイッチの両端電圧が前記第１電圧よりも低い場合または前記第２電圧よりも高い場合、キャパシタに保持される電荷の量を第１時定数で第１向きに変化させ、前記キャパシタに保持される電荷の量を前記第１時定数で前記第１向きに変化させない場合、前記キャパシタに保持される電荷の量を前記第１時定数よりも長い第２時定数で前記第１向きとは逆の第２向きに変化させる異常検出補助回路と、を含み、
   前記主制御回路は、前記キャパシタの両端電圧に基づいて前記第１バイパススイッチを強制的にオンさせるか否かを判定することを特徴とする請求項２または３に記載の光源制御装置。
5. 直列に接続された複数の半導体光源に流れる駆動電流を生成する駆動回路と、
   前記複数の半導体光源のうちの少なくとも一部と並列に接続されたバイパススイッチと、
   通常点灯時に前記バイパススイッチを周期的にオンオフさせる主制御回路と、
   前記バイパススイッチがオフのときの前記バイパススイッチの両端電圧が第１電圧よりも低い場合または前記第１電圧よりも高い第２電圧よりも高い場合、キャパシタに保持される電荷の量を第１時定数で第１向きに変化させ、前記キャパシタに保持される電荷の量を前記第１時定数で前記第１向きに変化させない場合、前記キャパシタに保持される電荷の量を前記第１時定数よりも長い第２時定数で前記第１向きとは逆の第２向きに変化させる異常検出補助回路と、を備え、
   前記主制御回路は、前記キャパシタの両端電圧に基づいて異常が発生したか否かを判定し、異常が発生したと判定された場合、前記バイパススイッチを強制的にオンさせることを特徴とする光源制御装置。
6. 直列に接続された複数の半導体光源に流れる駆動電流を生成する駆動回路と、
   前記複数の半導体光源のうちの少なくとも一部と並列に接続され、制御信号によってオンオフが制御されるバイパススイッチと、を備え、
   制御信号は、通常点灯時、前記バイパススイッチのオンに対応する状態と前記バイパススイッチのオフに対応する状態とを周期的に繰り返し、
   本光源制御装置はさらに、
   制御信号が前記バイパススイッチのオフに対応する状態となっているとき、前記バイパススイッチを使用して、前記複数の半導体光源のうちの少なくとも一部の両端電圧の上限を制限するよう構成されたリミッタ回路と、
   前記リミッタ回路が両端電圧の上限を制限しているとき、キャパシタに保持される電荷の量を第１時定数で第１向きに変化させ、前記キャパシタに保持される電荷の量を前記第１時定数で前記第１向きに変化させない場合、前記キャパシタに保持される電荷の量を前記第１時定数よりも長い第２時定数で前記第１向きとは逆の第２向きに変化させる異常検出補助回路と、
   制御信号の１周期に占める前記バイパススイッチのオンに対応する状態の継続期間の割合をオンデューティ比と称すとき、前記キャパシタの両端電圧が所定のしきい値電圧と交差すると制御信号のオンデューティ比を増大させる主制御回路と、を備え、
   前記主制御回路は、制御信号の周期よりも長い異常判定期間に亘って前記キャパシタの両端電圧を監視することにより異常が発生したか否かを判定し、異常が発生したと判定された場合、制御信号の状態を前記バイパススイッチのオンに対応する状態に固定することを特徴とする光源制御装置。
7. 前記主制御回路は、前記キャパシタの両端電圧が前記しきい値電圧と交差すると制御信号の周期を増大させることを特徴とする請求項６に記載の光源制御装置。

Images