JP2014016638A - 液晶表示装置および電子機器 - Google Patents

Abstract

【課題】有機膜が剥離することに起因して、電極が腐食するのを抑制することが可能な液晶表示装置を提供する。
【解決手段】この液晶表示装置１００は、基板１と、基板１の表面上に形成される薄膜トランジスタ１６と、薄膜トランジスタ１６の表面を覆うように形成される平坦化膜１７と、平坦化膜１７の側端面の下端部１７ｂと平坦化膜１７が設けられるゲート絶縁膜１２の上面との境界領域を少なくとも覆うように設けられる導電層１９と、導電層１９の基板１の端部側の端部とゲート絶縁膜１２の上面との境界領域を少なくとも覆うように設けられる低温パッシベーション膜２０ａとを備える。
【選択図】図３

Description

本発明は、液晶表示装置および電子機器に関し、特に、薄膜トランジスタの表面を覆うように形成される有機膜を備える液晶表示装置および電子機器に関する。

従来、薄膜トランジスタの表面を覆うように形成される有機膜を備える液晶表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１に記載の液晶表示装置では、薄膜トランジスタの表面を直接覆うとともに、基板の略全面に形成されるゲート絶縁膜を覆うように層間樹脂膜（有機膜）が形成されている。また、層間樹脂膜の表面上には、画素電極、電極間絶縁膜および共通電極がこの順で積層されている。

特開２００９−１５１２８５号公報

しかしながら、上記特許文献１に記載の液晶表示装置では、薄膜トランジスタの表面を直接覆う層間樹脂膜が剥離して電極間絶縁膜が剥離する可能性があり、薄膜トランジスタが露出すること、もしくは、層間樹脂膜との界面より薄膜トランジスタに水分が侵入することにより、薄膜トランジスタを構成する電極が腐食するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、有機膜が剥離することに起因して、電極が腐食するのを抑制することが可能な液晶表示装置および電子機器を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の第１の局面における液晶表示装置は、基板と、基板の表面上に形成される薄膜トランジスタと、薄膜トランジスタの表面を覆うように形成される有機膜と、有機膜の側端面の下端部と有機膜が設けられる下層の上面との境界領域を少なくとも覆うように設けられる導電層と、導電層の基板の端部側の端部と下層の上面との境界領域を少なくとも覆うように設けられる第１絶縁膜とを備える。

この第１の局面による液晶表示装置では、上記のように、有機膜の側端面の下端部と有機膜が設けられる下層の上面との境界領域を少なくとも覆う導電層を設けることによって、有機膜が剥離するのを導電層によって抑制することができる。また、導電層の基板の端部側の端部と下層の上面との境界領域を少なくとも覆う第１絶縁膜を設けることによって、導電層が有機膜から剥離するのを第１絶縁膜によって抑制することができる。その結果、有機膜が剥離するのをより抑制することができるので、有機膜が剥離することに起因して、薄膜トランジスタを構成する電極が腐食するのを抑制することができる。

上記第１の局面による液晶表示装置において、好ましくは、第１絶縁膜は、基板の端部まで延びるように形成されるとともに、導電層は、基板の端部よりも内側に形成されており、第１絶縁膜は、導電層の上面と側面とを覆うように形成されている。このように構成すれば、導電層が露出するのを第１絶縁膜によって抑制することができるので、導電層が水分などにより腐食するのを抑制することができる。その結果、導電層が有機膜から剥離するのをより抑制することができる。

上記第１の局面による液晶表示装置において、好ましくは、第１絶縁膜は、導電層の基板の端部と反対側の端部と、有機膜の表面との境界領域を覆うように設けられている。このように構成すれば、導電層の基板の端部側が有機膜の表面から剥離するのを第１絶縁膜により抑制できるとともに、導電層の基板の端部と反対側の端部が有機膜の表面から剥離するのを第１絶縁膜により抑制することができる。その結果、導電層が有機膜から剥離するのをより抑制することができる。

上記第１の局面による液晶表示装置において、好ましくは、下層は、基板の端部まで延びるように形成され、薄膜トランジスタを構成するゲート絶縁膜を含み、有機膜は、薄膜トランジスタを構成するソース電極およびドレイン電極の表面を直接覆うとともに、ゲート絶縁膜を覆うように形成され、導電層は、有機膜の側端面の下端部とゲート絶縁膜の上面との境界領域を少なくとも覆うように設けられ、第１絶縁膜は、導電層の基板の端部側の端部とゲート絶縁膜の上面との境界領域を少なくとも覆うように設けられている。このように構成すれば、第１絶縁膜が剥離しても、有機膜の側端面の下端部と有機膜が設けられるゲート絶縁膜の上面との境界領域が導電層によって覆われているので、有機膜の剥離による第１絶縁膜の剥離を抑制できる。このことで有機膜界面からの水分浸入によるソース電極およびドレイン電極が腐食するのを抑制することができる。

上記第１の局面による液晶表示装置において、好ましくは、有機膜は、薄膜トランジスタが形成される基板の表面を略平坦にするための平坦化膜を含み、導電層は、平坦化膜の側端面と、平坦化膜の側端面に接続される平坦化膜の略平坦な上面の一部とを覆うように形成されている。このように構成すれば、導電層と有機膜との接触面積が大きくなるので、導電層が有機膜から剥離するのをさらに抑制することができる。

上記第１の局面による液晶表示装置において、好ましくは、有機膜の表面上に設けられ、画素電極または共通電極のうちの一方を構成する第１透明電極をさらに備え、導電層は、第１透明電極と同一の層から形成されている。このように構成すれば、導電層と、画素電極または共通電極のうちの一方を構成する第１透明電極とを同一の製造工程によって形成することができるので、容易に、有機膜の剥離を抑制するための導電層を形成することができる。

この場合、好ましくは、第１透明電極の表面上に設けられる第２絶縁膜と、第２絶縁膜の表面上に設けられ、画素電極または共通電極のうちの他方を構成する第２透明電極とをさらに備え、導電層の表面上に設けられる第１絶縁膜は、第１透明電極と第２透明電極との間に設けられる第２絶縁膜と同一の層から形成されている。このように構成すれば、第１絶縁膜と、第１透明電極と第２透明電極との間に設けられる第２絶縁膜とを同一の製造工程によって形成することができるので、容易に、有機膜および導電層の剥離を抑制するための第１絶縁膜を形成することができる。

上記第１の局面による液晶表示装置において、好ましくは、基板は、平面的に見て、略矩形形状に形成され、導電層は、少なくとも基板の集積回路が設けられない３辺のうちの少なくとも１辺に沿って延びるように設けられている。このように構成すれば、有機膜の外周部のうち、少なくとも集積回路が設けられない３辺のうちの少なくとも１辺が剥離するのを導電層によって抑制することができる。

この発明の第２の局面による電子機器は、上記いずれかの構成を有する液晶表示装置を備える。このように構成すれば、有機膜が剥離することに起因して、電極が腐食するのを抑制することが可能な液晶表示装置を備える電子機器を得ることができる。

本発明の一実施形態による液晶表示装置の平面図である。 本発明の一実施形態による液晶表示装置の画素の平面図である。 図１の２００−２００線に沿った断面図である。 本発明の一実施形態による液晶表示装置の拡大平面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける平坦化膜以下の層を形成する工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける透明導電膜を形成する工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける導電層を形成する工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける低温パッシベーション膜を形成する工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける低温パッシベーション膜を形成した後の工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置を用いた電子機器の第１の例を説明するための図である。 本発明の一実施形態による液晶表示装置を用いた電子機器の第２の例を説明するための図である。 本発明の一実施形態による液晶表示装置を用いた電子機器の第３の例を説明するための図である。

以下、本発明の一実施形態を図面に基づいて説明する。

図１〜図４を参照して、本発明の一実施形態による液晶表示装置１００の構成について説明する。

本実施形態による液晶表示装置１００は、図１に示すように、ガラス等の透明材料からなる基板１と、基板１と対向するようにガラス等の透明材料からなる基板２とが設けられている。なお、基板１と基板２とは、平面的に見て、略矩形形状に形成されている。また、液晶表示装置１００には、マトリクス状に配置される複数の画素３が設けられている。また、基板１の表面上には、駆動ＩＣ４が設けられている。なお、駆動ＩＣ４は、本発明の「集積回路」の一例である。また、液晶表示装置１００は、複数の画素３が設けられる表示領域５と、表示領域５を取り囲む非表示領域６とを有する。また、基板１と対向するように、バックライト７（図３参照）が設けられている。

画素３の断面構造としては、図３に示すように、基板１の表面上には、ゲート電極１１が形成されている。ゲート電極１１および基板１の表面上には、ＳｉＮなどからなるゲート絶縁膜１２が形成されている。ゲート絶縁膜１２は、基板１の矢印Ｘ１方向（矢印Ｘ２方向）側の端部まで形成されている。なお、ゲート絶縁膜１２は、本発明の「下層」の一例である。また、ゲート絶縁膜１２の表面上には、半導体層１３が形成されている。なお、半導体層１３は、アモルファスシリコン（ａ−Ｓｉ）から形成されている。また、半導体層１３は、たとえばｎ型不純物が導入されたアモルファスシリコン（ｎ⁺ａ−Ｓｉ）からなるソース領域とドレイン領域とを含んでいる。また、半導体層１３の上部には、ソース電極１４とドレイン電極１５とが形成されている。そして、ゲート電極１１、ゲート絶縁膜１２、半導体層１３、ソース電極１４およびドレイン電極１５によりボトムゲート型の薄膜トランジスタ１６が構成されている。なお、ソース電極１４は、信号線１４ａ（図２参照）に接続されている。

また、ソース電極１４およびドレイン電極１５と、ゲート絶縁膜１２とを直接覆うように、感光性のアクリル樹脂からなる平坦化膜１７が形成されている。なお、平坦化膜１７は、本発明の「有機膜」の一例である。また、平坦化膜１７は、約２μｍ以上約３μｍ以下の厚みｔ１を有する。また、平坦化膜１７は、基板１の表面上を略平坦にするために設けられている。また、平坦化膜１７には、ドレイン電極１５を露出するようにコンタクトホール１７ａが形成されている。

また、基板１の端部近傍（液晶表示装置１００の非表示領域６）では、平坦化膜１７が除去されており、平坦化膜１７の側端面は、基板１に向かって広がるテーパ形状に形成されている。また、平坦化膜１７の側端面は、平面的に見て、基板１の端部と間隔を隔てて内側に離間するように形成されている。

また、液晶表示装置１００の表示領域５では、平坦化膜１７を覆うように、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）や、ＩＺＯ（Ｉｎｄｕｉｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明電極からなる画素電極１８が形成されている。なお、画素電極１８は、約５０ｎｍ以上約１５０ｎｍ以下の厚みを有する。また、平坦化膜１７のコンタクトホール１７ａを介して、画素電極１８とドレイン電極１５とが接続されている。なお、画素電極１８は、本発明の「第１透明電極」の一例である。

ここで、第１実施形態では、基板１の端部近傍（液晶表示装置１００の非表示領域６）では、平坦化膜１７の側端面の下端部１７ｂとゲート絶縁膜１２の上面との境界領域（平面的に見て、平坦化膜１７とゲート絶縁膜１２との境界Ａ、図４参照）を覆うように導電層１９が形成されている。具体的には、導電層１９は、平坦化膜１７の側端面と、平坦化膜１７の側端面に接続される平坦化膜１７の略平坦な上面と、平坦化膜１７の側端面に接続されるゲート絶縁膜１２の上面とを覆うように形成されている。これにより、導電層１９は、平面的に見て、約５μｍ以上約５０μｍ以下の幅Ｗ１を有する。また、導電層１９は、画素電極１８と同一の層（ＩＴＯまたはＩＺＯなどの透明電極）から形成されている。なお、導電層１９は、画素電極１８と電気的に分離されている。また、図１に示すように、導電層１９は、平坦化膜１７の外周部のうち、平面的に見て、基板１の駆動ＩＣ４が設けられない３つの辺に沿って延びるように設けられている。なお、後述するように、導電層１９は、スパッタ法によって形成されており、ＣＶＤ法によって形成される低温パッシベーション膜２０と比べて、導電層１９は、平坦化膜１７と密着性がより高く、平坦化膜１７からより剥がれ難く形成されている。

また、画素電極１８の表面上には、ＳｉＮなどからなる低温パッシベーション膜２０が形成されている。なお、低温パッシベーション膜２０は、本発明の「第２絶縁膜」の一例である。ここで、第１実施形態では、基板１の端部近傍（非表示領域６）においても、導電層１９の基板１の端部側（矢印Ｘ１方向側）の端部とゲート絶縁膜１２の上面との境界領域（平面的に見て、導電層１９とゲート絶縁膜１２との境界Ｂ、図４参照）を覆うように低温パッシベーション膜２０ａが形成されている。なお、低温パッシベーション膜２０ａは、本発明の「第１絶縁膜」の一例である。また、低温パッシベーション膜２０ａは、画素電極１８の表面上に形成される低温パッシベーション膜２０と同一の層からなる。また、低温パッシベーション膜２０ａは、低温パッシベーション膜２０と連続した状態で形成されている。また、低温パッシベーション膜２０ａは、導電層１９の基板１の端部と反対側（矢印Ｘ２方向側）の端部と平坦化膜１７の表面との境界領域と、導電層１９の上面とを覆うように形成されている。

また、第１実施形態では、図３に示すように、低温パッシベーション膜２０（２０ａ）は、基板１の端部（基板１の駆動ＩＣ４が設けられない３辺）まで延びるように形成されている一方、導電層１９は、基板１の端部よりも内側に形成されている。そして、低温パッシベーション膜２０ａは、導電層１９の上面を覆うとともに、側面も覆っている。つまり、導電層１９の上面および側面は露出しないように構成されている。

また、低温パッシベーション膜２０の表面上には、複数の画素３に跨るように、ＩＴＯなどの透明電極からなる共通電極２１が形成されている。なお、共通電極２１は、本発明の「第２透明電極」の一例である。また、共通電極２１は、約５０ｎｍ以上約１５０ｎｍ以下の厚みを有する。また、図２に示すように、共通電極２１には、複数のスリット２１ａが設けられており、スリット２１ａを介して画素電極１８と共通電極２１との間で電界が発生するように構成されている。これにより、画素電極１８と共通電極２１との間の横方向の電界によって液晶が駆動されるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置１００が構成される。また、共通電極２１の表面上には、図示しないポリイミドなどの有機膜からなる配向膜が形成されている。

また、図３に示すように、基板２の基板１側の表面上には、樹脂などから形成されるブラックマトリクス３１が形成されている。ブラックマトリクス３１は、平面的に見て、画素３の境界上に形成されるとともに、マトリクス状に形成されている。また、基板２およびブラックマトリクス３１の表面上には、カラーフィルター３２が形成されている。また、ブラックマトリクス３１およびカラーフィルター３２の表面上には、保護膜としてのオーバーコート３３が形成されている。オーバーコート３３の表面上には、ポリイミドなどの有機膜からなる図示しない配向膜が形成されている。そして、基板１側の配向膜と基板２側の配向膜との間にシール材３４が設けられており、基板１と基板２とが貼り合わされている。そして、基板１側の配向膜と基板２側の配向膜との間には、液晶層３５が封入されている。

次に、図３および図５〜図１０を参照して、本実施形態における液晶表示装置１００の製造プロセスについて説明する。

まず、図５に示すように、大板状態の基板１ａの表面上にゲート電極１１を形成する。次に、ゲート電極１１と基板１ａとの表面上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＮなどからなるゲート絶縁膜１２を形成する。なお、ゲート絶縁膜１２は、基板１ａの略全面に形成される。そして、ゲート絶縁膜１２を介してゲート電極１１と平面的に見て重なるように半導体層１３を形成する。次に、半導体層１３上に、ゲート電極１１および半導体層１３と平面的に見て重なるようにソース電極１４およびドレイン電極１５を形成する。これにより、薄膜トランジスタ１６が形成される。

次に、薄膜トランジスタ１６とゲート絶縁膜１２との表面上に、塗布法により、アクリル系の感光性樹脂からなる保護膜としての平坦化膜１７を形成する。なお、平坦化膜１７は、基板１ａの略全面に形成される。そして、たとえばフォトリソグラフィー技術により、非表示領域６の端部（大判状態の基板１ａを分断する際の分断線近傍）側の平坦化膜１７を除去する。また、平坦化膜１７の端部を除去するのと同時に、薄膜トランジスタ１６のドレイン電極１５を露出するように、平坦化膜１７にコンタクトホール１７ａを形成する。

次に、図６に示すように、平坦化膜１７の表面上、露出したドレイン電極１５の表面上、および、露出したゲート絶縁膜１２の表面上に、スパッタ法により、ＩＴＯやＩＺＯなどからなる透明導電膜４１を形成する。なお、透明導電膜４１の一部は、コンタクトホール１７ａを介して、ドレイン電極１５と電気的に接続される。

次に、透明導電膜４１の表面上に図示しないレジストを形成した後、透明導電膜４１の一部をエッチングにより除去することによって、図７に示すように、表示領域５に画素電極１８を形成するとともに、非表示領域６に画素電極１８とは電気的に分離された導電層１９を形成する。つまり、本実施形態では、画素電極１８と導電層１９とは、同一の層から形成される。なお、導電層１９は、平坦化膜１７の側端面の下端部１７ｂと、ゲート絶縁膜１２の上面との境界領域を覆うように形成される。具体的には、導電層１９は、平坦化膜１７の側端面と、側端面に接続される平坦化膜１７の略平坦な上面と、側端面に接続されるゲート絶縁膜１２の上面とに形成される。また、導電層１９は、平面的に見て、平坦化膜１７の外周部のうち、基板１の駆動ＩＣ４が設けられない３つの辺（図１参照）に沿って延びるように形成される。その後、レジストを除去する。

次に、図８に示すように、画素電極１８および導電層１９の表面上に、ＣＶＤ法により、ＳｉＮなどからなる低温パッシベーション膜２０（２０ａ）を形成する。これにより、本実施形態では、低温パッシベーション膜２０ａは、導電層１９の分断線側（矢印Ｘ１方向側）の端部とゲート絶縁膜１２の上面との境界領域を覆うように形成されるとともに、導電層１９の分断線と反対側（矢印Ｘ２方向側）の端部と平坦化膜１７の表面との境界領域も覆うように形成される。また、低温パッシベーション膜２０ａは、互いに隣接する液晶表示装置１００の非表示領域６に跨るように形成される。

そして、図９に示すように、低温パッシベーション膜２０（２０ａ）の表面上に、スパッタ法とエッチングとを用いて、ＩＴＯやＩＺＯなどからなり、複数のスリット２１ａを有する共通電極２１を形成する。次に、共通電極２１の表面上に、塗布法により、ポリイミドなどからなる図示しない配向膜を形成する。

次に、大板状態の基板２ａの表面上に、たとえば黒色の樹脂材料からなる膜を形成し、エッチングすることにより、ブラックマトリクス３１を形成する。その後、フォトリソグラフィー技術により、画素３（図１参照）毎に赤（Ｒ）、緑（Ｇ）および青（Ｂ）のカラーフィルター３２を形成する。次に、ブラックマトリクス３１およびカラーフィルター３２の表面上に、塗布法により、アクリル系の感光性樹脂からなるオーバーコート３３を形成する。その後、オーバーコート３３の表面上にポリイミドなどからなる図示しない配向膜を形成する。

次に、たとえばディスペンサ方式により、図示しない配向膜の表面上にシール材３４を塗布するとともに、基板１ａと基板２ａとの貼り合わせを行う。

最後に、基板１ａおよび基板２ａを分断線に沿って分断するとともに、基板１ａと基板２ａとの間に液晶層３５を注入する。ここで、分断の際には、導電層１９の上面と側面とが低温パッシベーション膜２０（２０ａ）に覆われるように、低温パッシベーション膜２０（２０ａ）を分断する。そして、駆動ＩＣ４およびバックライト７を取り付けることによって、横電界モードの液晶表示装置１００（図１参照）が完成する。

本実施形態では、上記のように、平坦化膜１７の側端面の下端部１７ｂと平坦化膜１７が設けられるゲート絶縁膜１２の上面との境界領域を覆う導電層１９を設けることによって、平坦化膜１７が剥離するのを導電層１９によって抑制することができる。また、導電層１９の基板１の端部側の端部とゲート絶縁膜１２の上面との境界領域を覆う低温パッシベーション膜２０ａを設けることによって、導電層１９が平坦化膜１７から剥離するのを低温パッシベーション膜２０ａによって抑制することができる。その結果、平坦化膜１７が剥離するのをより抑制することができるので、平坦化膜１７が剥離することに起因して、薄膜トランジスタ１６を構成するソース電極１４およびドレイン電極１５が腐食するのを抑制することができる。

また、本実施形態では、上記のように、低温パッシベーション膜２０ａを、基板１の端部まで延びるように形成するとともに、導電層１９を、基板１の端部よりも内側に形成して、低温パッシベーション膜２０ａを、導電層１９の上面と側面とを覆うように形成した。これにより、導電層１９が露出するのを低温パッシベーション膜２０ａによって抑制することができるので、導電層１９が水分などにより腐食するのを抑制することができる。その結果、導電層１９が平坦化膜１７から剥離するのをより抑制することができる。

また、本実施形態では、上記のように、低温パッシベーション膜２０ａを、導電層１９の基板１の端部側の端部とゲート絶縁膜１２の上面との境界領域のみならず、導電層１９の基板１の端部と反対側の端部と平坦化膜１７の表面との境界領域も覆うように設けた。これにより、導電層１９の基板１の端部側が平坦化膜１７の表面から剥離するのを低温パッシベーション膜２０ａにより抑制できるとともに、導電層１９の基板１の端部と反対側の端部が平坦化膜１７の表面から剥離するのを低温パッシベーション膜２０ａにより抑制することができる。その結果、導電層１９が平坦化膜１７から剥離するのをより抑制することができる。

また、本実施形態では、上記のように、平坦化膜１７を、薄膜トランジスタ１６を構成するソース電極１４およびドレイン電極１５の表面を直接覆うように形成して、導電層１９を、平坦化膜１７の側端面の下端部１７ｂとゲート絶縁膜１２の上面との境界領域を覆うように設けて、低温パッシベーション膜２０ａを、導電層１９の基板１の端部側の端部とゲート絶縁膜１２の上面との境界領域を覆うように設けた。これにより、低温パッシベーション膜２０ａが剥離した場合にも、平坦化膜１７の側端面の下端部１７ｂと平坦化膜１７が設けられるゲート絶縁膜１２の上面との境界領域が導電層１９によって覆われているので、平坦化膜１７が剥離してソース電極１４およびドレイン電極１５が露出するのを抑制することができる。

また、本実施形態では、上記のように、導電層１９を、平坦化膜１７の側端面と、平坦化膜１７の側端面に接続される平坦化膜１７の略平坦な上面とを覆うように形成した。これにより、導電層１９と平坦化膜１７との接触面積が大きくなるので、導電層１９が平坦化膜１７から剥離するのをさらに抑制することができる。

また、本実施形態では、上記のように、導電層１９を、画素電極１８と同一の層から形成した。これにより、導電層１９と、画素電極１８とを同一の製造工程によって形成することができるので、容易に、平坦化膜１７の剥離を抑制するための導電層１９を形成することができる。

また、本実施形態では、上記のように、導電層１９の表面上に設けられる低温パッシベーション膜２０ａを、画素電極１８と共通電極２１との間に設けられる低温パッシベーション膜２０と同一の層から形成した。これにより、導電層１９の表面上に設けられる低温パッシベーション膜２０ａと、画素電極１８と共通電極２１との間に設けられる低温パッシベーション膜２０とを同一の製造工程によって形成することができるので、容易に、平坦化膜１７および導電層１９の剥離を抑制するための低温パッシベーション膜２０ａを形成することができる。

また、本実施形態では、上記のように、導電層１９を、基板１の駆動ＩＣ４が設けられない３辺に沿って延びるように設けた。これにより、平坦化膜１７の外周部のうち、少なくとも駆動ＩＣ４が設けられない３辺が剥離するのを導電層１９によって抑制することができる。

図１０〜図１２は、それぞれ、上記した本実施形態による液晶表示装置１００を用いた電子機器の第１の例〜第３の例を説明するための図である。図１０〜図１２を参照して、本実施形態による液晶表示装置１００を用いた電子機器について説明する。

本実施形態による液晶表示装置１００は、図１０〜図１２に示すように、第１の例としてのＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）３００、第２の例としての携帯電話４００、および、第３の例としての情報携帯端末５００（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）などに用いることが可能である。

図１０の第１の例によるＰＣ３００においては、表示画面３１０などに本実施形態による液晶表示装置１００を用いることが可能である。図１１の第２の例による携帯電話４００においては、表示画面４１０に本実施形態による液晶表示装置１００を用いることが可能である。図１２の第３の例による情報携帯端末５００においては、表示画面５１０に本実施形態による液晶表示装置１００を用いることが可能である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、導電層が、平坦化膜の側端面と、側端面に接続される平坦化膜の平坦な上面と、平坦化膜の側端面に接続されるゲート絶縁膜の上面とに形成される例を示したが、本発明はこれに限らない。本発明では、導電層は、平坦化膜の側端面の下端部と平坦化膜の下層絶縁膜の上面との境界領域を少なくとも覆うように形成されていればよい。

また、上記実施形態では、低温パッシベーション膜が、導電層の上面および側面を覆うように形成される例を示したが、本発明はこれに限らない。本発明では、低温パッシベーション膜は、少なくとも導電層の基板の端部側の端部と平坦化膜の下層絶縁膜の上面との境界領域を覆うように形成されていればよい。

また、上記実施形態では、導電層が、基板の駆動ＩＣが設けられない３辺に沿って延びるように設けられている例を示したが、本発明はこれに限らない。たとえば、導電層が、基板の駆動ＩＣが設けられない３辺のうちの１辺または２辺に沿って延びるように設けられていてもよい。また、導電層を、基板の駆動ＩＣが設けられない辺のみならず、基板の駆動ＩＣが設けられる辺に沿って延びるように設けてもよい。

また、上記実施形態では、導電層が、画素電極と同一の層からなる例を示したが、本発明はこれに限らない。本発明では、平坦化膜の表面上に共通電極を設けて、導電層が、共通電極と同一の層からなるようにしてもよい。

また、上記実施形態では、半導体層が、アモルファスシリコン（ａ−Ｓｉ）から形成されている例を示したが、本発明はこれに限らない。たとえば、半導体層をポリシリコン（ｐ−Ｓｉ）から形成してもよい。

１ 基板 ４ 駆動ＩＣ（集積回路） １２ ゲート絶縁膜（下層） １６ 薄膜トランジスタ １７ 平坦化膜（有機膜） １７ｂ 下端部 １８
画素電極（第１透明電極） １９ 導電層 ２０ 低温パッシベーション膜（第２絶縁膜） ２０ａ 低温パッシベーション膜（第１絶縁膜） ２１ 共通電極（第２透明電極）

本発明は、液晶表示装置および電子機器に関し、特に、薄膜トランジスタの表面を覆うように形成される有機膜を備える液晶表示装置および電子機器に関する。

従来、薄膜トランジスタの表面を覆うように形成される有機膜を備える液晶表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１に記載の液晶表示装置では、薄膜トランジスタの表面を直接覆うとともに、基板の略全面に形成されるゲート絶縁膜を覆うように層間樹脂膜（有機膜）が形成されている。また、層間樹脂膜の表面上には、画素電極、電極間絶縁膜および共通電極がこの順で積層されている。

特開２００９−１５１２８５号公報

しかしながら、上記特許文献１に記載の液晶表示装置では、薄膜トランジスタの表面を直接覆う層間樹脂膜が剥離して電極間絶縁膜が剥離する可能性があり、薄膜トランジスタが露出すること、もしくは、層間樹脂膜との界面より薄膜トランジスタに水分が侵入することにより、薄膜トランジスタを構成する電極が腐食するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、有機膜が剥離することに起因して、電極が腐食するのを抑制することが可能な液晶表示装置および電子機器を提供することである。

上記目的を達成するために、この発明の第１の局面における液晶表示装置は、基板と、基板の表面上に形成される薄膜トランジスタと、薄膜トランジスタの表面を覆うように形成される有機膜と、有機膜の側端面の下端部と有機膜が設けられる下層の上面との境界領域を少なくとも覆うように設けられる第１絶縁膜とを備える。

本発明の液晶表示装置および電子機器によれば、有機膜が剥離することに起因して、電極が腐食するのを抑止できる。

本発明の一実施形態による液晶表示装置の平面図である。 本発明の一実施形態による液晶表示装置の画素の平面図である。 図１の２００−２００線に沿った断面図である。 本発明の一実施形態による液晶表示装置の拡大平面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける平坦化膜以下の層を形成する工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける透明導電膜を形成する工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける導電層を形成する工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける低温パッシベーション膜を形成する工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置の製造プロセスにおける低温パッシベーション膜を形成した後の工程を説明するための断面図である。 本発明の一実施形態による液晶表示装置を用いた電子機器の第１の例を説明するための図である。 本発明の一実施形態による液晶表示装置を用いた電子機器の第２の例を説明するための図である。 本発明の一実施形態による液晶表示装置を用いた電子機器の第３の例を説明するための図である。

以下、本発明の一実施形態を図面に基づいて説明する。
図１〜図４を参照して、本発明の一実施形態による液晶表示装置１００の構成について説明する。

本実施形態による液晶表示装置１００は、図１に示すように、ガラス等の透明材料からなる基板１と、基板１と対向するようにガラス等の透明材料からなる基板２とが設けられている。なお、基板１と基板２とは、平面的に見て、略矩形形状に形成されている。また、液晶表示装置１００には、マトリクス状に配置される複数の画素３が設けられている。また、基板１の表面上には、駆動ＩＣ４が設けられている。なお、駆動ＩＣ４は、本発明の「集積回路」の一例である。また、液晶表示装置１００は、複数の画素３が設けられる表示領域５と、表示領域５を取り囲む非表示領域６とを有する。また、基板１と対向するように、バックライト７（図３参照）が設けられている。

画素３の断面構造としては、図３に示すように、基板１の表面上には、ゲート電極１１が形成されている。ゲート電極１１および基板１の表面上には、ＳｉＮなどからなるゲート絶縁膜１２が形成されている。ゲート絶縁膜１２は、基板１の矢印Ｘ１方向（矢印Ｘ２方向）側の端部まで形成されている。なお、ゲート絶縁膜１２は、本発明の「下層」の一例である。また、ゲート絶縁膜１２の表面上には、半導体層１３が形成されている。なお、半導体層１３は、アモルファスシリコン（ａ−Ｓｉ）から形成されている。また、半導体層１３は、たとえばｎ型不純物が導入されたアモルファスシリコン（ｎ⁺ａ−Ｓｉ）からなるソース領域とドレイン領域とを含んでいる。また、半導体層１３の上部には、ソース電極１４とドレイン電極１５とが形成されている。そして、ゲート電極１１、ゲート絶縁膜１２、半導体層１３、ソース電極１４およびドレイン電極１５によりボトムゲート型の薄膜トランジスタ１６が構成されている。なお、ソース電極１４は、信号線１４ａ（図２参照）に接続されている。

また、ソース電極１４およびドレイン電極１５と、ゲート絶縁膜１２とを直接覆うように、感光性のアクリル樹脂からなる平坦化膜１７が形成されている。なお、平坦化膜１７は、本発明の「有機膜」の一例である。また、平坦化膜１７は、約２μｍ以上約３μｍ以下の厚みｔ１を有する。また、平坦化膜１７は、基板１の表面上を略平坦にするために設けられている。また、平坦化膜１７には、ドレイン電極１５を露出するようにコンタクトホール１７ａが形成されている。

また、基板１の端部近傍（液晶表示装置１００の非表示領域６）では、平坦化膜１７が除去されており、平坦化膜１７の側端面は、基板１に向かって広がるテーパ形状に形成されている。また、平坦化膜１７の側端面は、平面的に見て、基板１の端部と間隔を隔てて内側に離間するように形成されている。

また、液晶表示装置１００の表示領域５では、平坦化膜１７を覆うように、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）や、ＩＺＯ（Ｉｎｄｕｉｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明電極からなる画素電極１８が形成されている。なお、画素電極１８は、約５０ｎｍ以上約１５０ｎｍ以下の厚みを有する。また、平坦化膜１７のコンタクトホール１７ａを介して、画素電極１８とドレイン電極１５とが接続されている。なお、画素電極１８は、本発明の「第１透明電極」の一例である。

ここで、第１実施形態では、基板１の端部近傍（液晶表示装置１００の非表示領域６）では、平坦化膜１７の側端面の下端部１７ｂとゲート絶縁膜１２の上面との境界領域（平面的に見て、平坦化膜１７とゲート絶縁膜１２との境界Ａ、図４参照）を覆うように導電層１９が形成されている。具体的には、導電層１９は、平坦化膜１７の側端面と、平坦化膜１７の側端面に接続される平坦化膜１７の略平坦な上面と、平坦化膜１７の側端面に接続されるゲート絶縁膜１２の上面とを覆うように形成されている。これにより、導電層１９は、平面的に見て、約５μｍ以上約５０μｍ以下の幅Ｗ１を有する。また、導電層１９は、画素電極１８と同一の層（ＩＴＯまたはＩＺＯなどの透明電極）から形成されている。なお、導電層１９は、画素電極１８と電気的に分離されている。また、図１に示すように、導電層１９は、平坦化膜１７の外周部のうち、平面的に見て、基板１の駆動ＩＣ４が設けられない３つの辺に沿って延びるように設けられている。なお、後述するように、導電層１９は、スパッタ法によって形成されており、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される低温パッシベーション膜２０と比べて、導電層１９は、平坦化膜１７と密着性がより高く、平坦化膜１７からより剥がれ難く形成されている。

また、画素電極１８の表面上には、ＳｉＮなどからなる低温パッシベーション膜２０が形成されている。なお、低温パッシベーション膜２０は、本発明の「第２絶縁膜」の一例である。ここで、第１実施形態では、基板１の端部近傍（非表示領域６）においても、導電層１９の基板１の端部側（矢印Ｘ１方向側）の端部とゲート絶縁膜１２の上面との境界領域（平面的に見て、導電層１９とゲート絶縁膜１２との境界Ｂ、図４参照）を覆うように低温パッシベーション膜２０ａが形成されている。なお、低温パッシベーション膜２０ａは、本発明の「第１絶縁膜」の一例である。また、低温パッシベーション膜２０ａは、画素電極１８の表面上に形成される低温パッシベーション膜２０と同一の層からなる。また、低温パッシベーション膜２０ａは、低温パッシベーション膜２０と連続した状態で形成されている。また、低温パッシベーション膜２０ａは、導電層１９の基板１の端部と反対側（矢印Ｘ２方向側）の端部と平坦化膜１７の表面との境界領域と、導電層１９の上面とを覆うように形成されている。

また、第１実施形態では、図３に示すように、低温パッシベーション膜２０（２０ａ）は、基板１の端部（基板１の駆動ＩＣ４が設けられない３辺）まで延びるように形成されている一方、導電層１９は、基板１の端部よりも内側に形成されている。そして、低温パッシベーション膜２０ａは、導電層１９の上面を覆うとともに、側面も覆っている。つまり、導電層１９の上面および側面は露出しないように構成されている。

また、低温パッシベーション膜２０の表面上には、複数の画素３に跨るように、ＩＴＯなどの透明電極からなる共通電極２１が形成されている。なお、共通電極２１は、本発明の「第２透明電極」の一例である。また、共通電極２１は、約５０ｎｍ以上約１５０ｎｍ以下の厚みを有する。また、図２に示すように、共通電極２１には、複数のスリット２１ａが設けられており、スリット２１ａを介して画素電極１８と共通電極２１との間で電界が発生するように構成されている。これにより、画素電極１８と共通電極２１との間の横方向の電界によって液晶が駆動されるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置１００が構成される。また、共通電極２１の表面上には、図示しないポリイミドなどの有機膜からなる配向膜が形成されている。

また、図３に示すように、基板２の基板１側の表面上には、樹脂などから形成されるブラックマトリクス３１が形成されている。ブラックマトリクス３１は、平面的に見て、画素３の境界上に形成されるとともに、マトリクス状に形成されている。また、基板２およびブラックマトリクス３１の表面上には、カラーフィルター３２が形成されている。また、ブラックマトリクス３１およびカラーフィルター３２の表面上には、保護膜としてのオーバーコート３３が形成されている。オーバーコート３３の表面上には、ポリイミドなどの有機膜からなる図示しない配向膜が形成されている。そして、基板１側の配向膜と基板２側の配向膜との間にシール材３４が設けられており、基板１と基板２とが貼り合わされている。そして、基板１側の配向膜と基板２側の配向膜との間には、液晶層３５が封入されている。

次に、図３および図５〜図１０を参照して、本実施形態における液晶表示装置１００の製造プロセスについて説明する。
まず、図５に示すように、大板状態の基板１ａの表面上にゲート電極１１を形成する。次に、ゲート電極１１と基板１ａとの表面上に、ＣＶＤ法により、ＳｉＮなどからなるゲート絶縁膜１２を形成する。なお、ゲート絶縁膜１２は、基板１ａの略全面に形成される。そして、ゲート絶縁膜１２を介してゲート電極１１と平面的に見て重なるように半導体層１３を形成する。次に、半導体層１３上に、ゲート電極１１および半導体層１３と平面的に見て重なるようにソース電極１４およびドレイン電極１５を形成する。これにより、薄膜トランジスタ１６が形成される。

次に、薄膜トランジスタ１６とゲート絶縁膜１２との表面上に、塗布法により、アクリル系の感光性樹脂からなる保護膜としての平坦化膜１７を形成する。なお、平坦化膜１７は、基板１ａの略全面に形成される。そして、たとえばフォトリソグラフィー技術により、非表示領域６の端部（大判状態の基板１ａを分断する際の分断線近傍）側の平坦化膜１７を除去する。また、平坦化膜１７の端部を除去するのと同時に、薄膜トランジスタ１６のドレイン電極１５を露出するように、平坦化膜１７にコンタクトホール１７ａを形成する。

次に、図６に示すように、平坦化膜１７の表面上、露出したドレイン電極１５の表面上、および、露出したゲート絶縁膜１２の表面上に、スパッタ法により、ＩＴＯやＩＺＯなどからなる透明導電膜４１を形成する。なお、透明導電膜４１の一部は、コンタクトホール１７ａを介して、ドレイン電極１５と電気的に接続される。

次に、透明導電膜４１の表面上に図示しないレジストを形成した後、透明導電膜４１の一部をエッチングにより除去することによって、図７に示すように、表示領域５に画素電極１８を形成するとともに、非表示領域６に画素電極１８とは電気的に分離された導電層１９を形成する。つまり、本実施形態では、画素電極１８と導電層１９とは、同一の層から形成される。なお、導電層１９は、平坦化膜１７の側端面の下端部１７ｂと、ゲート絶縁膜１２の上面との境界領域を覆うように形成される。具体的には、導電層１９は、平坦化膜１７の側端面と、側端面に接続される平坦化膜１７の略平坦な上面と、側端面に接続されるゲート絶縁膜１２の上面とに形成される。また、導電層１９は、平面的に見て、平坦化膜１７の外周部のうち、基板１の駆動ＩＣ４が設けられない３つの辺（図１参照）に沿って延びるように形成される。その後、レジストを除去する。

次に、図８に示すように、画素電極１８および導電層１９の表面上に、ＣＶＤ法により、ＳｉＮなどからなる低温パッシベーション膜２０（２０ａ）を形成する。これにより、本実施形態では、低温パッシベーション膜２０ａは、導電層１９の分断線側（矢印Ｘ１方向側）の端部とゲート絶縁膜１２の上面との境界領域を覆うように形成されるとともに、導電層１９の分断線と反対側（矢印Ｘ２方向側）の端部と平坦化膜１７の表面との境界領域も覆うように形成される。また、低温パッシベーション膜２０ａは、互いに隣接する液晶表示装置１００の非表示領域６に跨るように形成される。

そして、図９に示すように、低温パッシベーション膜２０（２０ａ）の表面上に、スパッタ法とエッチングとを用いて、ＩＴＯやＩＺＯなどからなり、複数のスリット２１ａを有する共通電極２１を形成する。次に、共通電極２１の表面上に、塗布法により、ポリイミドなどからなる図示しない配向膜を形成する。

次に、大板状態の基板２ａの表面上に、たとえば黒色の樹脂材料からなる膜を形成し、エッチングすることにより、ブラックマトリクス３１を形成する。その後、フォトリソグラフィー技術により、画素３（図１参照）毎に赤（Ｒ）、緑（Ｇ）および青（Ｂ）のカラーフィルター３２を形成する。次に、ブラックマトリクス３１およびカラーフィルター３２の表面上に、塗布法により、アクリル系の感光性樹脂からなるオーバーコート３３を形成する。その後、オーバーコート３３の表面上にポリイミドなどからなる図示しない配向膜を形成する。

次に、たとえばディスペンサ方式により、図示しない配向膜の表面上にシール材３４を塗布するとともに、基板１ａと基板２ａとの貼り合わせを行う。
最後に、基板１ａおよび基板２ａを分断線に沿って分断するとともに、基板１ａと基板２ａとの間に液晶層３５を注入する。ここで、分断の際には、導電層１９の上面と側面とが低温パッシベーション膜２０（２０ａ）に覆われるように、低温パッシベーション膜２０（２０ａ）を分断する。そして、駆動ＩＣ４およびバックライト７を取り付けることによって、横電界モードの液晶表示装置１００（図１参照）が完成する。

本実施形態では、上記のように、平坦化膜１７の側端面の下端部１７ｂと平坦化膜１７が設けられるゲート絶縁膜１２の上面との境界領域を覆う導電層１９を設けることによって、平坦化膜１７が剥離するのを導電層１９によって抑制することができる。また、導電層１９の基板１の端部側の端部とゲート絶縁膜１２の上面との境界領域を覆う低温パッシベーション膜２０ａを設けることによって、導電層１９が平坦化膜１７から剥離するのを低温パッシベーション膜２０ａによって抑制することができる。その結果、平坦化膜１７が剥離するのをより抑制することができるので、平坦化膜１７が剥離することに起因して、薄膜トランジスタ１６を構成するソース電極１４およびドレイン電極１５が腐食するのを抑制することができる。

また、本実施形態では、上記のように、低温パッシベーション膜２０ａを、基板１の端部まで延びるように形成するとともに、導電層１９を、基板１の端部よりも内側に形成して、低温パッシベーション膜２０ａを、導電層１９の上面と側面とを覆うように形成した。これにより、導電層１９が露出するのを低温パッシベーション膜２０ａによって抑制することができるので、導電層１９が水分などにより腐食するのを抑制することができる。その結果、導電層１９が平坦化膜１７から剥離するのをより抑制することができる。

また、本実施形態では、上記のように、低温パッシベーション膜２０ａを、導電層１９の基板１の端部側の端部とゲート絶縁膜１２の上面との境界領域のみならず、導電層１９の基板１の端部と反対側の端部と平坦化膜１７の表面との境界領域も覆うように設けた。これにより、導電層１９の基板１の端部側が平坦化膜１７の表面から剥離するのを低温パッシベーション膜２０ａにより抑制できるとともに、導電層１９の基板１の端部と反対側の端部が平坦化膜１７の表面から剥離するのを低温パッシベーション膜２０ａにより抑制することができる。その結果、導電層１９が平坦化膜１７から剥離するのをより抑制することができる。

また、本実施形態では、上記のように、平坦化膜１７を、薄膜トランジスタ１６を構成するソース電極１４およびドレイン電極１５の表面を直接覆うように形成して、導電層１９を、平坦化膜１７の側端面の下端部１７ｂとゲート絶縁膜１２の上面との境界領域を覆うように設けて、低温パッシベーション膜２０ａを、導電層１９の基板１の端部側の端部とゲート絶縁膜１２の上面との境界領域を覆うように設けた。これにより、低温パッシベーション膜２０ａが剥離した場合にも、平坦化膜１７の側端面の下端部１７ｂと平坦化膜１７が設けられるゲート絶縁膜１２の上面との境界領域が導電層１９によって覆われているので、平坦化膜１７が剥離してソース電極１４およびドレイン電極１５が露出するのを抑制することができる。

また、本実施形態では、上記のように、導電層１９を、平坦化膜１７の側端面と、平坦化膜１７の側端面に接続される平坦化膜１７の略平坦な上面とを覆うように形成した。これにより、導電層１９と平坦化膜１７との接触面積が大きくなるので、導電層１９が平坦化膜１７から剥離するのをさらに抑制することができる。

また、本実施形態では、上記のように、導電層１９を、画素電極１８と同一の層から形成した。これにより、導電層１９と、画素電極１８とを同一の製造工程によって形成することができるので、容易に、平坦化膜１７の剥離を抑制するための導電層１９を形成することができる。

また、本実施形態では、上記のように、導電層１９の表面上に設けられる低温パッシベーション膜２０ａを、画素電極１８と共通電極２１との間に設けられる低温パッシベーション膜２０と同一の層から形成した。これにより、導電層１９の表面上に設けられる低温パッシベーション膜２０ａと、画素電極１８と共通電極２１との間に設けられる低温パッシベーション膜２０とを同一の製造工程によって形成することができるので、容易に、平坦化膜１７および導電層１９の剥離を抑制するための低温パッシベーション膜２０ａを形成することができる。

また、本実施形態では、上記のように、導電層１９を、基板１の駆動ＩＣ４が設けられない３辺に沿って延びるように設けた。これにより、平坦化膜１７の外周部のうち、少なくとも駆動ＩＣ４が設けられない３辺が剥離するのを導電層１９によって抑制することができる。

図１０〜図１２は、それぞれ、上記した本実施形態による液晶表示装置１００を用いた電子機器の第１の例〜第３の例を説明するための図である。図１０〜図１２を参照して、本実施形態による液晶表示装置１００を用いた電子機器について説明する。

本実施形態による液晶表示装置１００は、図１０〜図１２に示すように、第１の例としてのＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）３００、第２の例としての携帯電話４００、および、第３の例としての情報携帯端末５００（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）などに用いることが可能である。

図１０の第１の例によるＰＣ３００においては、表示画面３１０などに本実施形態による液晶表示装置１００を用いることが可能である。図１１の第２の例による携帯電話４００においては、表示画面４１０に本実施形態による液晶表示装置１００を用いることが可能である。図１２の第３の例による情報携帯端末５００においては、表示画面５１０に本実施形態による液晶表示装置１００を用いることが可能である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、導電層が、平坦化膜の側端面と、側端面に接続される平坦化膜の平坦な上面と、平坦化膜の側端面に接続されるゲート絶縁膜の上面とに形成される例を示したが、本発明はこれに限らない。本発明では、導電層は、平坦化膜の側端面の下端部と平坦化膜の下層絶縁膜の上面との境界領域を少なくとも覆うように形成されていればよい。

また、上記実施形態では、低温パッシベーション膜が、導電層の上面および側面を覆うように形成される例を示したが、本発明はこれに限らない。本発明では、低温パッシベーション膜は、少なくとも導電層の基板の端部側の端部と平坦化膜の下層絶縁膜の上面との境界領域を覆うように形成されていればよい。

また、上記実施形態では、導電層が、基板の駆動ＩＣが設けられない３辺に沿って延びるように設けられている例を示したが、本発明はこれに限らない。たとえば、導電層が、基板の駆動ＩＣが設けられない３辺のうちの１辺または２辺に沿って延びるように設けられていてもよい。また、導電層を、基板の駆動ＩＣが設けられない辺のみならず、基板の駆動ＩＣが設けられる辺に沿って延びるように設けてもよい。

また、上記実施形態では、導電層が、画素電極と同一の層からなる例を示したが、本発明はこれに限らない。本発明では、平坦化膜の表面上に共通電極を設けて、導電層が、共通電極と同一の層からなるようにしてもよい。

また、上記実施形態では、半導体層が、アモルファスシリコン（ａ−Ｓｉ）から形成されている例を示したが、本発明はこれに限らない。たとえば、半導体層をポリシリコン（ｐ−Ｓｉ）から形成してもよい。

１ 基板 ４ 駆動ＩＣ（集積回路） １２ ゲート絶縁膜（下層） １６ 薄膜トランジスタ １７ 平坦化膜（有機膜） １７ｂ 下端部 １８
画素電極（第１透明電極） １９ 導電層 ２０ 低温パッシベーション膜（第２絶縁膜） ２０ａ 低温パッシベーション膜（第１絶縁膜） ２１ 共通電極（第２透明電極）

Claims (9)

1. 基板と、
   前記基板の表面上に形成される薄膜トランジスタと、
   前記薄膜トランジスタの表面を覆うように形成される有機膜と、
   前記有機膜の側端面の下端部と前記有機膜が設けられる下層の上面との境界領域を少なくとも覆うように設けられる導電層と、
   前記導電層の前記基板の端部側の端部と前記下層の上面との境界領域を少なくとも覆うように設けられる第１絶縁膜とを備える、液晶表示装置。
2. 前記第１絶縁膜は、前記基板の端部まで延びるように形成されるとともに、前記導電層は、前記基板の端部よりも内側に形成されており、
   前記第１絶縁膜は、前記導電層の上面と側面とを覆うように形成されている、請求項１に記載の液晶表示装置。
3. 前記第１絶縁膜は、前記導電層の前記基板の端部と反対側の端部と、前記有機膜の表面との境界領域を覆うように設けられている、請求項１または２に記載の液晶表示装置。
4. 前記下層は、前記基板の端部まで延びるように形成され、前記薄膜トランジスタを構成するゲート絶縁膜を含み、
   前記有機膜は、前記薄膜トランジスタを構成するソース電極およびドレイン電極の表面を直接覆うとともに、前記ゲート絶縁膜を覆うように形成され、
   前記導電層は、前記有機膜の側端面の下端部と前記ゲート絶縁膜の上面との境界領域を少なくとも覆うように設けられ、
   前記第１絶縁膜は、前記導電層の前記基板の端部側の端部と前記ゲート絶縁膜の上面との境界領域を少なくとも覆うように設けられている、請求項１〜３のいずれか１項に記載の液晶表示装置。
5. 前記有機膜は、前記薄膜トランジスタが形成される前記基板の表面を略平坦にするための平坦化膜を含み、
   前記導電層は、前記平坦化膜の側端面と、前記平坦化膜の側端面に接続される前記平坦化膜の略平坦な上面の一部とを覆うように形成されている、請求項１〜４のいずれか１項に記載の液晶表示装置。
6. 前記有機膜の表面上に設けられ、画素電極または共通電極のうちの一方を構成する第１透明電極をさらに備え、
   前記導電層は、前記第１透明電極と同一の層から形成されている、請求項１〜５のいずれか１項に記載の液晶表示装置。
7. 前記第１透明電極の表面上に設けられる第２絶縁膜と、
   前記第２絶縁膜の表面上に設けられ、前記画素電極または前記共通電極のうちの他方を構成する第２透明電極とをさらに備え、
   前記導電層の表面上に設けられる前記第１絶縁膜は、前記第１透明電極と前記第２透明電極との間に設けられる前記第２絶縁膜と同一の層から形成されている、請求項６に記載の液晶表示装置。
8. 前記基板は、平面的に見て、略矩形形状に形成され、
   前記導電層は、少なくとも前記基板の集積回路が設けられない３辺のうちの少なくとも１辺に沿って延びるように設けられている、請求項１〜７のいずれか１項に記載の液晶表示装置。
9. 請求項１〜８のいずれか１項に記載の液晶表示装置を備える、電子機器。

Images