JP2014014160A - クラスタリングネットワークトポロジ - Google Patents
クラスタリングネットワークトポロジ Download PDFInfo
- Publication number
- JP2014014160A JP2014014160A JP2013187109A JP2013187109A JP2014014160A JP 2014014160 A JP2014014160 A JP 2014014160A JP 2013187109 A JP2013187109 A JP 2013187109A JP 2013187109 A JP2013187109 A JP 2013187109A JP 2014014160 A JP2014014160 A JP 2014014160A
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- slave
- memory module
- ring
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4637—Interconnected ring systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】クラスタリングネットワークトポロジにおいてスレーブデバイスのグループは並列アクセスされ、このためリングに沿った待ち時間は、クラスタの個数に比例し、集積回路の個数には比例しない。クラスタのデバイスは、入力及び出力リングセグメントを共有し、これより入力セメントに到来するパケットは、クラスタ内の全デバイスによって受信され解釈される。1つのクラスタにおけるスレーブ同士が、潜在的にはコントローラの指令に従って、それらスレーブの高々1つがいつでも出力セグメントをアクティブに駆動することを確実にするように連携する。デバイスは、デバイスID、クラスタID又はこれらの組合せを通じてアドレッシングされうる。本発明はマルチチップモジュール実装及び垂直回路積層形態に適する。
【選択図】図8
Description
本出願は、参照により本明細書に組み込まれている、2008年1月11日に出願した米国特許出願第12/013,148号の優先権を主張するものである。
410 コントローラまたはマスタデバイス
411〜415 メモリまたは他のメモリまたは非メモリスレーブデバイス
500 リング型トポロジネットワーク
510〜513 デバイス
800 クラスタリングネットワーク
810 コントローラ
811〜814 クラスタ
820〜823 スレーブ
830〜832 スレーブ
840 スレーブ
850〜815 スレーブ
1000 クラスタリングネットワーク
1010 コントローラ
1011〜1013 クラスタ
1020〜1023 スレーブ
1030〜1032 スレーブ
1040〜1041 スレーブ
1100 マルチチップモジュール
1110〜1113 デバイス
1150 代替モジュール
1300 デバイス
1400 クラスタリングネットワーク
1410 コントローラ
1411〜1414 クラスタ
1420〜1423 スレーブ
1430〜1432 スレーブ
1440 スレーブ
1450〜1451 スレーブ
Claims (27)
- クラスタリング構成で接続された複数のメモリモジュールを備えるメモリシステムであって、
入力および出力リングセグメントに相互接続されている複数のメモリモジュールとパケット通信を行うメモリコントローラを備え、
前記の入力および出力リングセグメントはリング型構成で相互接続され、
前記複数のメモリモジュールの少なくとも一部は、並列接続され、これにより、同じ入力リングセグメントおよび同じ出力リングセグメントを共有する複数のメモリモジュールからなるクラスタを形成し、
各クラスタは、同じ入力リングセグメントからのパケットが複数のスレーブメモリモジュールの少なくとも一部によって受信されるように、前記クラスタにおいて各メモリモジュールのために前記入力リングセグメントを制御するように構成されたマスタメモリモジュールとして指定された少なくとも1つのメモリモジュールを有する、メモリシステム。 - 複数のスレーブメモリモジュールを備えるシステムであって、
共同でリングの一部を形成する少なくとも第1および第2のクラスタを備える複数のスレーブメモリモジュールと、
前記リング内で前記複数のスレーブメモリモジュールとパケット通信を行うコントローラメモリモジュールと、
を備え、
前記第2または第1のクラスタのいずれかは、前記第1または第2のクラスタに対する次のクラスタであり、
前記第2のクラスタは、前記リングにおいて少なくとも第1および第2のスレーブメモリモジュールを備え、
前記第2のクラスタの前記第1のスレーブメモリモジュールは、前記第2のクラスタの前記第2のスレーブメモリモジュールと並列に接続されており、
各クラスタは、同じ入力リングセグメントからのパケットが複数のスレーブメモリモジュールの少なくとも一部によって受信されるように、前記クラスタにおいて各メモリモジュールのために前記入力リングセグメントを制御するように構成されたマスタメモリモジュールとして指定された少なくとも1つのメモリモジュールを有する、システム。 - 前記スレーブメモリモジュールは、メモリモジュールIDを使用して前記コントローラメモリモジュールによってアドレッシングされ、
前記メモリモジュールIDは、前記スレーブメモリモジュールに電力が供給されている間に、リセットされうるか、または再割り当てされうる、請求項2に記載のシステム。 - 前記スレーブメモリモジュールは、クラスタIDとメモリモジュールIDとの組み合わせを使用して前記コントローラメモリモジュールによってアドレッシングされる請求項2に記載のシステム。
- 前記メモリモジュールID、前記クラスタID、またはこれらの両方は、動作中にリセットされうるか、または再割り当てされうる請求項4に記載のシステム。
- 前記クラスタが1つのクラスタマスタとして指定されている1つのメモリモジュールを備え、前記クラスタマスタは前記クラスタ内の高々1つのスレーブが接続先の前記出力リングセグメントを駆動するように前記クラスタのスレーブを調整する動作が可能である請求項1に記載のシステム。
- 前記クラスタの前記スレーブは、前記出力リングセグメントを駆動するように特定のスレーブがイネーブルされていることを前記クラスタマスタに単線で伝達する請求項6に記載のシステム。
- 前記クラスタの前記スレーブは、マルチソースシングルデスティネーション一芯導線上で前記クラスタマスタと通信する請求項6に記載のシステム。
- 前記クラスタマスタは、前記クラスタ内のすべてのスレーブをターゲットとするコマンドのすべてを解釈し、これにより、どのスレーブがプライミングされているかを、前記スレーブから情報を直接受信することなく前記クラスタマスタが判定することができる請求項6に記載のシステム。
- 前記クラスタマスタは、どのスレーブがイネーブルされているかに関係なく前記入力リングセグメントから前記出力リングセグメントにコマンドパケットを回送するように動作可能である請求項6に記載のシステム。
- 前記クラスタマスタは、どのスレーブがイネーブルされているかに関係なく前記入力リングセグメントから前記出力リングセグメントにコマンドパケットを回送するように動作可能である請求項6に記載のシステム。
- イネーブルされたメモリモジュールは、一時的クラスタマスタになり、前記入力リングセグメントから前記出力リングセグメントへコマンドパケットだけでなくデータパケットも回送する責任を有することになる請求項6に記載のシステム。
- 前記一時的マスタステータスは、イネーブルされなくなった後でも前記クラスタ内の他の何らかのスレーブがイネーブルされるようなときが来るまでイネーブルされたメモリモジュールに渡されたままである請求項12に記載のシステム。
- 1つのパケットの先頭は、前のパケットの末尾に少なくとも1/2サイクルだけあけて続き、これによりデータの転送が行われていない間にクラスタが前記クラスタの出力リングセグメントのいくつかの要素のうちのすべてを駆動する責任を移すことができる請求項1に記載のシステム。
- クラスタ内の前記メモリモジュールは、ワイヤードAND型構成で前記出力リングセグメントに接続される請求項1に記載のシステム。
- クラスタ内の前記メモリモジュールは、フォールトトレラントクラスタ内リングを形成する2つのクラスタ内出力および2つのクラスタ内入力を有する請求項1に記載のシステム。
- 前記スレーブメモリモジュールのうちの1つまたは複数は、マルチチップモジュール(MCM)の中に配置される請求項1に記載のシステム。
- 前記MCMは、コントローラメモリモジュールをさらに備える請求項17に記載のシステム。
- 前記MCMは、複数のレベルを持つ垂直方向に集積されたスタックとして実装され、
それぞれのクラスタの前記メモリモジュールは、異なるレベルに配置される
請求項17に記載のシステム。 - 前記MCMは、複数のレベルを持つ垂直方向に集積されたスタックとして実装され、
前記スタック内のすべての前記メモリモジュールは、単一クラスタを構成する
請求項17に記載のシステム。 - 前記スレーブメモリモジュールのうちの少なくともいくつかは、メモリモジュールである請求項2に記載のシステム。
- ネットワーク通信の方法であって、
共通入力セグメントおよび共通出力セグメントを共有して、システムのリング内にスレーブメモリモジュールのそれぞれによってスレーブメモリモジュールのクラスタを形成するように並列接続された複数のスレーブメモリモジュールを備えるステップと、
各クラスタが、前記クラスタにおいて各メモリモジュールのために前記入力セグメントを制御するように構成されたマスタメモリモジュールとして指定された少なくとも1つのメモリモジュールを備えるステップと、
メモリモジュールID、クラスタID、またはこれらの組み合わせを使用して前記スレーブメモリモジュールをアドレッシングし、前記リングに沿ってコマンドまたはデータパケットの経路指定を行うステップとを含む方法。 - 前記スレーブメモリモジュールに電力が供給されている間に、クラスタID、メモリモジュールID、または両方をリセットまたは再割り当てするステップを含む請求項22に記載の方法。
- クラスタ内のメモリモジュールを、そのクラスタの前記スレーブを調整して前記クラスタ内の高々1つのスレーブをそのクラスタによって共有される前記出力セグメントを駆動するようにイネーブルする動作が可能なクラスタマスタとして指定するステップを含む請求項22に記載の方法。
- 前記クラスタマスタは、どのスレーブがイネーブルされているかに関係なく前記入力セグメントから前記出力セグメントにコマンドパケットを回送するように動作可能である請求項24に記載の方法。
- クラスタ内の高々1つのスレーブが前記共有される出力セグメントを駆動していることを確実にするステップを含む請求項22に記載の方法。
- コントローラメモリモジュールがリング型構成で入力および出力リングセグメントに相互接続されている複数のスレーブメモリモジュールとパケット通信を行うタイプのネットワークトポロジの拡張方法であって、
同じ入力リングセグメントからのパケットが複数のスレーブメモリモジュールの少なくとも一部によって受信されるように、前記スレーブメモリモジュールの少なくとも一部を並列接続し、これにより、同じ入力および出力リングセグメントを共有するクラスタを形成するステップと、
前記コントローラメモリモジュールを使用し、メモリモジュールID、クラスタID、またはこれらの組み合わせを使用して前記スレーブメモリモジュールをアドレッシングするステップと、
前記クラスタにおいて各メモリモジュールのために前記入力リングセグメントを制御するようにマスタメモリモジュールとして各クラスタ内に少なくとも1つのメモリモジュールを構成するステップと
を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/013,148 | 2008-01-11 | ||
US12/013,148 US8594110B2 (en) | 2008-01-11 | 2008-01-11 | Ring-of-clusters network topologies |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010542225A Division JP2011509634A (ja) | 2008-01-11 | 2008-11-26 | クラスタリングネットワークトポロジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014014160A true JP2014014160A (ja) | 2014-01-23 |
JP5678310B2 JP5678310B2 (ja) | 2015-03-04 |
Family
ID=40364475
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010542225A Pending JP2011509634A (ja) | 2008-01-11 | 2008-11-26 | クラスタリングネットワークトポロジ |
JP2013187109A Expired - Fee Related JP5678310B2 (ja) | 2008-01-11 | 2013-09-10 | クラスタリングネットワークトポロジ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010542225A Pending JP2011509634A (ja) | 2008-01-11 | 2008-11-26 | クラスタリングネットワークトポロジ |
Country Status (7)
Country | Link |
---|---|
US (2) | US8594110B2 (ja) |
EP (1) | EP2243257A1 (ja) |
JP (2) | JP2011509634A (ja) |
KR (1) | KR101507196B1 (ja) |
CN (1) | CN101971574B (ja) |
TW (1) | TWI457765B (ja) |
WO (1) | WO2009088574A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7688652B2 (en) * | 2007-07-18 | 2010-03-30 | Mosaid Technologies Incorporated | Storage of data in memory via packet strobing |
US8312088B2 (en) * | 2009-07-27 | 2012-11-13 | Sandisk Il Ltd. | Device identifier selection |
US8392614B2 (en) | 2009-07-27 | 2013-03-05 | Sandisk Il Ltd. | Device identifier selection |
CN104657132B (zh) * | 2009-12-17 | 2018-08-03 | 东芝存储器株式会社 | 半导体系统、半导体装置以及电子装置初始化方法 |
DE102010041427A1 (de) | 2010-09-27 | 2012-03-29 | Robert Bosch Gmbh | Verfahren zum Übertragen von Daten |
CN102346726A (zh) * | 2011-09-20 | 2012-02-08 | 四川卫士通信息安全平台技术有限公司 | 板载多芯片高速环形互联方法 |
US8825967B2 (en) | 2011-12-08 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Independent write and read control in serially-connected devices |
JP2014048979A (ja) * | 2012-08-31 | 2014-03-17 | Fujitsu Ltd | 情報処理システム、識別情報決定装置、識別情報決定方法、及びプログラム |
US9740178B2 (en) * | 2013-03-14 | 2017-08-22 | GM Global Technology Operations LLC | Primary controller designation in fault tolerant systems |
KR101816944B1 (ko) * | 2013-10-02 | 2018-01-09 | 엘에스산전 주식회사 | UART Ring 통신의 ID 자동 설정방법 |
US9672182B2 (en) * | 2014-08-21 | 2017-06-06 | Infineon Technologies Ag | High-speed serial ring |
KR102023534B1 (ko) * | 2015-04-17 | 2019-09-23 | 엘에스산전 주식회사 | 슬레이브 디바이스 및 이의 제어 방법 |
WO2017058183A1 (en) | 2015-09-30 | 2017-04-06 | Hewlett Packard Enterprise Development Lp | Network nodes in a ring network |
MX2018004710A (es) * | 2015-10-16 | 2018-07-06 | Hubbell Inc | Luminaria de montaje molecular. |
CA3015725C (en) | 2016-02-26 | 2022-03-22 | Micro Motion, Inc. | Communicating with two or more slaves |
JP6594813B2 (ja) * | 2016-03-24 | 2019-10-23 | 株式会社神戸製鋼所 | 通信制御システム及び通信制御方法 |
DE102017208836A1 (de) * | 2017-05-24 | 2018-11-29 | Wago Verwaltungsgesellschaft Mbh | Statussignalausgabe |
US10488892B1 (en) * | 2017-10-20 | 2019-11-26 | Smart Modular Technologies, Inc. | Portable module system |
US10585689B1 (en) * | 2017-12-20 | 2020-03-10 | Cisco Technology, Inc. | Shared memory interface for application processes |
US10872291B2 (en) * | 2017-12-22 | 2020-12-22 | Alibaba Group Holding Limited | On-chip communication system for neural network processors |
DE102021105919A1 (de) * | 2021-03-11 | 2022-09-15 | Ebm-Papst Mulfingen Gmbh & Co. Kg | Adressierbares Master-Slave-System sowie Verfahren zum Adressieren von Slave-Einheiten |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4014A (en) * | 1845-04-26 | Improvement in machines for skimming liquids | ||
JP2006079618A (ja) * | 2004-09-08 | 2006-03-23 | Hewlett-Packard Development Co Lp | 高可用性クラスタノードの除去および通信 |
JP2006202280A (ja) * | 2004-12-30 | 2006-08-03 | Nokia Inc | 状態の同期化を有するクラスタのための仮想マルチキャスト経路指定 |
Family Cites Families (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4663706A (en) * | 1982-10-28 | 1987-05-05 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
US4617566A (en) | 1983-12-15 | 1986-10-14 | Teleplex Corporation | Addressable-port, daisy chain telemetry system with self-test capability |
US5243703A (en) | 1990-04-18 | 1993-09-07 | Rambus, Inc. | Apparatus for synchronously generating clock signals in a data processing system |
US5204669A (en) | 1990-08-30 | 1993-04-20 | Datacard Corporation | Automatic station identification where function modules automatically initialize |
US5319598A (en) | 1990-12-10 | 1994-06-07 | Hughes Aircraft Company | Nonvolatile serially programmable devices |
US5132635A (en) | 1991-03-05 | 1992-07-21 | Ast Research, Inc. | Serial testing of removable circuit boards on a backplane bus |
US5430859A (en) | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US5422435A (en) | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
US5379291A (en) | 1992-12-29 | 1995-01-03 | International Business Machines Corporation | Apparatus for fiber distributed data interface dynamic station bypass via skipping and hopping |
US5502817A (en) | 1993-04-02 | 1996-03-26 | University Research Foundation, Inc. | Ultra high speed data collection, processing and distribution ring with parallel data paths between nodes |
US5323060A (en) | 1993-06-02 | 1994-06-21 | Micron Semiconductor, Inc. | Multichip module having a stacked chip arrangement |
US5602780A (en) | 1993-10-20 | 1997-02-11 | Texas Instruments Incorporated | Serial to parallel and parallel to serial architecture for a RAM based FIFO memory |
US5452259A (en) | 1993-11-15 | 1995-09-19 | Micron Technology Inc. | Multiport memory with pipelined serial input |
US5404460A (en) | 1994-01-28 | 1995-04-04 | Vlsi Technology, Inc. | Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus |
US5475854A (en) | 1994-01-28 | 1995-12-12 | Vlsi Technology, Inc. | Serial bus I/O system and method for serializing interrupt requests and DMA requests in a computer system |
DE4429433C1 (de) | 1994-08-19 | 1995-10-26 | Siemens Ag | Adreßzuordnungsverfahren |
KR0142367B1 (ko) | 1995-02-04 | 1998-07-15 | 김광호 | 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로 |
US5742840A (en) | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
JPH0991197A (ja) | 1995-09-22 | 1997-04-04 | Sharp Corp | データ転送制御装置 |
US5777345A (en) | 1996-01-03 | 1998-07-07 | Intel Corporation | Multi-chip integrated circuit package |
US5828899A (en) | 1996-01-04 | 1998-10-27 | Compaq Computer Corporation | System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port |
US5941974A (en) | 1996-11-29 | 1999-08-24 | Motorola, Inc. | Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits |
KR100243335B1 (ko) | 1996-12-31 | 2000-02-01 | 김영환 | 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치 |
EP0891056A3 (en) * | 1997-07-08 | 2005-06-29 | Canon Kabushiki Kaisha | Communication network, node apparatus and method for controlling the same |
US6148364A (en) | 1997-12-30 | 2000-11-14 | Netlogic Microsystems, Inc. | Method and apparatus for cascading content addressable memory devices |
JPH11145996A (ja) * | 1997-11-12 | 1999-05-28 | Canon Inc | 通信ネットワーク及びそこで用いる伝送制御方法 |
US6002638A (en) | 1998-01-20 | 1999-12-14 | Microchip Technology Incorporated | Memory device having a switchable clock output and method therefor |
US6144576A (en) | 1998-08-19 | 2000-11-07 | Intel Corporation | Method and apparatus for implementing a serial memory architecture |
US6304921B1 (en) | 1998-12-07 | 2001-10-16 | Motorola Inc. | System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices |
US7130958B2 (en) | 2003-12-02 | 2006-10-31 | Super Talent Electronics, Inc. | Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes |
US6680904B1 (en) | 1999-12-27 | 2004-01-20 | Orckit Communications Ltd. | Bi-directional chaining of network access ports |
US6816933B1 (en) | 2000-05-17 | 2004-11-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
US6317350B1 (en) | 2000-06-16 | 2001-11-13 | Netlogic Microsystems, Inc. | Hierarchical depth cascading of content addressable memory devices |
US6779072B1 (en) * | 2000-07-20 | 2004-08-17 | Silicon Graphics, Inc. | Method and apparatus for accessing MMR registers distributed across a large asic |
US6317352B1 (en) | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
US6853557B1 (en) | 2000-09-20 | 2005-02-08 | Rambus, Inc. | Multi-channel memory architecture |
US6658509B1 (en) | 2000-10-03 | 2003-12-02 | Intel Corporation | Multi-tier point-to-point ring memory interface |
US6996644B2 (en) | 2001-06-06 | 2006-02-07 | Conexant Systems, Inc. | Apparatus and methods for initializing integrated circuit addresses |
US7043727B2 (en) * | 2001-06-08 | 2006-05-09 | Micromuse Ltd. | Method and system for efficient distribution of network event data |
US6900528B2 (en) | 2001-06-21 | 2005-05-31 | Micron Technology, Inc. | Stacked mass storage flash memory package |
US7280549B2 (en) | 2001-07-09 | 2007-10-09 | Micron Technology, Inc. | High speed ring/bus |
JP2003030993A (ja) | 2001-07-17 | 2003-01-31 | Toshiba Corp | 半導体記憶装置 |
TW532011B (en) * | 2001-09-21 | 2003-05-11 | Jiun-Sheng Chen | Network topology structure on board of computer cluster |
US6928501B2 (en) | 2001-10-15 | 2005-08-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
US6763426B1 (en) | 2001-12-27 | 2004-07-13 | Cypress Semiconductor Corporation | Cascadable content addressable memory (CAM) device and architecture |
US7062601B2 (en) | 2002-06-28 | 2006-06-13 | Mosaid Technologies Incorporated | Method and apparatus for interconnecting content addressable memory devices |
CA2396632A1 (en) | 2002-07-31 | 2004-01-31 | Mosaid Technologies Incorporated | Cam diamond cascade architecture |
KR100487539B1 (ko) | 2002-09-02 | 2005-05-03 | 삼성전자주식회사 | 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치 |
US7032039B2 (en) | 2002-10-30 | 2006-04-18 | Atmel Corporation | Method for identification of SPI compatible serial memory devices |
US7308524B2 (en) | 2003-01-13 | 2007-12-11 | Silicon Pipe, Inc | Memory chain |
US6988173B2 (en) * | 2003-05-12 | 2006-01-17 | International Business Machines Corporation | Bus protocol for a switchless distributed shared memory computer system |
US20050071542A1 (en) | 2003-05-13 | 2005-03-31 | Advanced Micro Devices, Inc. | Prefetch mechanism for use in a system including a host connected to a plurality of memory modules via a serial memory interconnect |
US7309923B2 (en) | 2003-06-16 | 2007-12-18 | Sandisk Corporation | Integrated circuit package having stacked integrated circuits and method therefor |
KR100557068B1 (ko) * | 2003-08-06 | 2006-03-03 | 삼성전자주식회사 | 실내 백본망을 위한 ieee 1394 기반의 단방향 링 시스템 |
US7031221B2 (en) | 2003-12-30 | 2006-04-18 | Intel Corporation | Fixed phase clock and strobe signals in daisy chained chips |
TWI264956B (en) * | 2004-03-12 | 2006-10-21 | Univ Nat Chiao Tung | Method for performing access point handoff for mobile node |
US7475174B2 (en) | 2004-03-17 | 2009-01-06 | Super Talent Electronics, Inc. | Flash / phase-change memory in multi-ring topology using serial-link packet interface |
US8375146B2 (en) | 2004-08-09 | 2013-02-12 | SanDisk Technologies, Inc. | Ring bus structure and its use in flash memory systems |
US6950325B1 (en) | 2004-10-07 | 2005-09-27 | Winbond Electronics Corporation | Cascade-connected ROM |
US7738871B2 (en) * | 2004-11-05 | 2010-06-15 | Interdigital Technology Corporation | Wireless communication method and system for implementing media independent handover between technologically diversified access networks |
US20060104270A1 (en) * | 2004-11-16 | 2006-05-18 | Inching Chen | Method and apparatus for communicating within a segmented network |
US7340618B2 (en) * | 2005-03-16 | 2008-03-04 | International Business Machines Corporation | System and method for regulating system power by controlling memory usage based on an overall system power measurement |
TWI283978B (en) * | 2005-09-27 | 2007-07-11 | Alpha Networks Inc | A dynamic wireless meshing networks supporting load balance and flow control |
US20070076502A1 (en) | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
US8069328B2 (en) | 2006-03-28 | 2011-11-29 | Mosaid Technologies Incorporated | Daisy chain cascade configuration recognition technique |
US8364861B2 (en) | 2006-03-28 | 2013-01-29 | Mosaid Technologies Incorporated | Asynchronous ID generation |
US7498991B2 (en) | 2007-07-02 | 2009-03-03 | Cirocomm Technology Corp. | Miniature combo built-in antenna structure |
US8397011B2 (en) * | 2007-10-05 | 2013-03-12 | Joseph Ashwood | Scalable mass data storage device |
-
2008
- 2008-01-11 US US12/013,148 patent/US8594110B2/en not_active Expired - Fee Related
- 2008-11-26 CN CN200880124561.5A patent/CN101971574B/zh not_active Expired - Fee Related
- 2008-11-26 JP JP2010542225A patent/JP2011509634A/ja active Pending
- 2008-11-26 EP EP08869521A patent/EP2243257A1/en not_active Withdrawn
- 2008-11-26 KR KR1020107016557A patent/KR101507196B1/ko active IP Right Grant
- 2008-11-26 WO PCT/US2008/084869 patent/WO2009088574A1/en active Application Filing
-
2009
- 2009-01-09 TW TW098100742A patent/TWI457765B/zh not_active IP Right Cessation
-
2013
- 2013-09-10 JP JP2013187109A patent/JP5678310B2/ja not_active Expired - Fee Related
- 2013-10-18 US US14/057,102 patent/US8902910B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4014A (en) * | 1845-04-26 | Improvement in machines for skimming liquids | ||
JP2006079618A (ja) * | 2004-09-08 | 2006-03-23 | Hewlett-Packard Development Co Lp | 高可用性クラスタノードの除去および通信 |
JP2006202280A (ja) * | 2004-12-30 | 2006-08-03 | Nokia Inc | 状態の同期化を有するクラスタのための仮想マルチキャスト経路指定 |
Also Published As
Publication number | Publication date |
---|---|
US8902910B2 (en) | 2014-12-02 |
KR101507196B1 (ko) | 2015-03-31 |
US20090180483A1 (en) | 2009-07-16 |
JP5678310B2 (ja) | 2015-03-04 |
JP2011509634A (ja) | 2011-03-24 |
CN101971574B (zh) | 2015-01-21 |
CN101971574A (zh) | 2011-02-09 |
US20140115190A1 (en) | 2014-04-24 |
TWI457765B (zh) | 2014-10-21 |
KR20100126665A (ko) | 2010-12-02 |
US8594110B2 (en) | 2013-11-26 |
EP2243257A1 (en) | 2010-10-27 |
TW200939036A (en) | 2009-09-16 |
WO2009088574A9 (en) | 2009-10-08 |
WO2009088574A1 (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5678310B2 (ja) | クラスタリングネットワークトポロジ | |
US7409491B2 (en) | System memory board subsystem using DRAM with stacked dedicated high speed point to point links | |
US9838017B2 (en) | Methods and systems for high bandwidth chip-to-chip communcations interface | |
US9043526B2 (en) | Versatile lane configuration using a PCIe PIe-8 interface | |
US9443561B1 (en) | Ring networks for intra- and inter-memory I/O including 3D-stacked memories | |
JP2022023108A (ja) | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム | |
JP5600773B2 (ja) | システムおよび情報通信方法 | |
US7952944B2 (en) | System for providing on-die termination of a control signal bus | |
US7593288B2 (en) | System for providing read clock sharing between memory devices | |
CN112703488B (zh) | 用于半导体封装的串行接口 | |
WO2010000622A1 (en) | Enhancing bus efficiency in a memory system | |
CN112513827A (zh) | 使用hbm物理接口的高带宽芯片到芯片接口 | |
JP2006201909A (ja) | データ転送システム及び電子機器 | |
US7533212B1 (en) | System memory board subsystem using DRAM with integrated high speed point to point links | |
KR20050118754A (ko) | 데이터 헤더 오류 체크를 통한 버스 사용 효율 향상 방법 | |
US11115147B2 (en) | Multichip fault management | |
CN107980223A (zh) | 以太网互联电路及装置 | |
WO2024102915A1 (en) | Pcie retimer providing failover to redundant endpoint using inter-die data interface | |
US9990323B2 (en) | Configuring a communication interconnect for electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5678310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |