CN102346726A - 板载多芯片高速环形互联方法 - Google Patents
板载多芯片高速环形互联方法 Download PDFInfo
- Publication number
- CN102346726A CN102346726A CN2011102797804A CN201110279780A CN102346726A CN 102346726 A CN102346726 A CN 102346726A CN 2011102797804 A CN2011102797804 A CN 2011102797804A CN 201110279780 A CN201110279780 A CN 201110279780A CN 102346726 A CN102346726 A CN 102346726A
- Authority
- CN
- China
- Prior art keywords
- chip
- loop
- speed
- chips
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
本发明公开了一种板载多芯片高速环形互联方法，它包括以下步骤：将多个芯片通过高速并行数据总线环形连接；将每个独立的芯片在硬件上设置为不同的ID；设置环路上的一个芯片为环路节点芯片；数据包沿一定方向从上游向下游传输；每个环路上的芯片判断环路上所传输的数据包是否与该芯片的ID匹配，匹配则取下数据包进行处理，不匹配则透传到下一级芯片。本发明无需采用运算能力强的高速芯片，有效降低了高速PCB板的制造成本；代替了各芯片之间两两相连的芯片互联方式，具有布线工作量小、不易出错和可操作性强，适用于大规模、多功能PCB板等特点；代替了每块芯片都与一个中心节点芯片连接的芯片互联方式，大大增强了PCB板的稳定性。
Description
技术领域
本发明涉及一种板载多芯片高速环形互联方法。
背景技术
随着微电子技术的飞速发展，电子元器件封装也开始向高密度、轻量化、小型化和多功能化等方向发展，印制电路板的诞生和发展顺应了这样的市场需求。随着PCB板和半导体工艺的发展，电路板上芯片的后期封装技术也从原来的单芯片封装技术（SOC，system on chip）发展为多芯片封装技术（SOP，system on package）。想要得到高速的PCB板，一是采用高速芯片来实现，然而运算能力强的高速芯片本身价格很高，相应的高速PCB板生产成本很难得到有效控制；二是采用多芯片互联的方式来实现PCB板高速运行的需求。
现有的多芯片互联方法有以下两种：（1）各芯片之间两两相连，这种互联方法4块芯片的互联需要布6根连接线，5块芯片的互联需要布10根连接线，如果需要互联很多块芯片，布线工作量庞大且容易出错，可操作性很差，无法适用于大规模、多功能PCB板；（2）每块芯片都与一个中心节点芯片连接，经过中心节点芯片完成任意两块芯片之间的数据交换，这种互联方式克服了第一种方式布线复杂的缺点，但是一旦中心节点芯片出现问题，整个PCB板上所有芯片将无法通信和正常工作，所以这种互联方式的稳定性很差。
除此之外，现有的对芯片高速互联方法还具有以下缺点：普通简单的芯片互联无法满足PCB板的高速运行目的；高速PCB板芯片的互联结构复杂，协议处理复杂，芯片互联中IO管脚的扇出多，不易维护和检修工作的开展。
发明内容
本发明的目的在于解决现有板载多芯片互联方法的不足，提供一种新型的板载多芯片高速环形互联方法，克服传统互联方法采用芯片刻孔串联连接，不能适用于大规模、多功能PCB板的应用，普通简单的芯片互联无法满足PCB板的高速运行目的；高速PCB板芯片的互联结构复杂，协议处理复杂，芯片互联中IO管脚的扇出多，不易维护和检修工作的开展等缺点。
本发明的目的是通过以下技术方案来实现的：板载多芯片高速环形互联方法，它包括以下步骤：
（1）将板载的多个芯片之间通过高速并行数据总线环形连接；
（2）将每个独立的芯片在硬件上设置为不同的ID；
（3）在通信环路上设置一个高速通信的节点芯片；
（4）数据发送，环形通路上数据流向可以是顺时针，也可是逆时针方向，但一旦开始工作，就只能确定唯一的方向，从任意一芯片来看，环路数据的流入方向称为上游，流出方向称之为下游；
（5）数据接收，除节点芯片之外，每个环路上的芯片判断环路上传输的数据包是否与该芯片的ID匹配，匹配则该芯片取下该数据包进行处理，不匹配则透传到环路中的下一级芯片进行判断，依次类推。
本发明它还包括一个数据包终结步骤，即节点芯片将与所有芯片ID都不匹配的数据包终结。
本发明所述的节点芯片为通信环路中的任意芯片。
本发明的有益效果是：无需采用运算能力强的高速芯片，有效降低了高速PCB板的制造成本；代替了各芯片之间两两相连的芯片互联方式，具有布线工作量小、不易出错和可操作性强，适用于大规模、多功能PCB板等特点；代替了每块芯片都与一个中心节点芯片连接的芯片互联方式，大大增强了PCB板的稳定性，同时具有满足PCB板的高速运行要求，互联结构简单、协议处理简单，大大减少芯片互联中IO管脚的扇出，便于维护和检修等特点。
具体实施方式
下面结合具体实施例进一步描述本发明的技术方案：板载多芯片高速环形互联方法，它包括以下步骤：
（1）将板载的多个芯片之间通过高速并行数据总线连接，总线类型可以是现有的各种总线；
（2）将每个独立的芯片在硬件上设置为不同的ID；
（3）在通信环路上设置一个高速通信的节点芯片，节点芯片可以是管理芯片，也可以是环路上管理芯片外的任意芯片；
（4）数据发送，环形通路上数据流向可以是顺时针，也可是逆时针方向，但一旦开始工作，就只能确定唯一的方向，从任意一芯片来看，环路数据的流入方向称为上游，流出方向称之为下游，环路上的芯片接收到的数据均是从上游传输而来，发送数据均是往下游发送；
（5）数据接收，除节点芯片之外，每个环路上的芯片判断环路上传输的数据包是否与该芯片的ID匹配，匹配则该芯片取下该数据包进行处理，不匹配则透传到环路中的下一级芯片进行判断，依次类推。
板载多芯片高速环形互联方法还包括一个数据包终结步骤，节点芯片将与所有芯片ID都不匹配的数据包终结，避免无效数据包在环路上驻留。
Claims (3)
1.板载多芯片高速环形互联方法，其特征在于：它包括以下步骤：
（1）将板载的多个芯片之间通过高速并行数据总线环形连接；
（2）将每个独立的芯片在硬件上设置为不同的ID；
（3）在通信环路上设置一个高速通信的节点芯片；
（4）数据发送，环形通路上数据流向可以是顺时针，也可是逆时针方向，但一旦开始工作，就只能确定唯一的方向，从任意一芯片来看，环路数据的流入方向称为上游，流出方向称之为下游；
（5）数据接收，除节点芯片之外，每个环路上的芯片判断环路上传输的数据包是否与该芯片的ID匹配，匹配则该芯片取下该数据包进行处理，不匹配则透传到环路中的下一级芯片进行判断，依次类推。
2.根据权利要求1所述的板载多芯片高速环形互联方法，其特征在于：它还包括一个数据包终结步骤，即节点芯片将与所有芯片ID都不匹配的数据包终结。
3.根据权利要求1所述的板载多芯片高速环形互联方法，其特征在于：所述的节点芯片为通信环路中的任意芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102797804A CN102346726A (zh) | 2011-09-20 | 2011-09-20 | 板载多芯片高速环形互联方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102797804A CN102346726A (zh) | 2011-09-20 | 2011-09-20 | 板载多芯片高速环形互联方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102346726A true CN102346726A (zh) | 2012-02-08 |
Family
ID=45545415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102797804A Pending CN102346726A (zh) | 2011-09-20 | 2011-09-20 | 板载多芯片高速环形互联方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102346726A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101036132A (zh) * | 2004-08-09 | 2007-09-12 | 桑迪士克股份有限公司 | 环形总线结构及其在快闪存储器系统中的使用 |
| CN101872331A (zh) * | 2009-04-21 | 2010-10-27 | 上海威璞电子科技有限公司 | 采用节点模式的高速环形总线协议 |
| CN101971574A (zh) * | 2008-01-11 | 2011-02-09 | 莫塞德技术公司 | 群集环网络拓扑 |
-
2011
- 2011-09-20 CN CN2011102797804A patent/CN102346726A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101036132A (zh) * | 2004-08-09 | 2007-09-12 | 桑迪士克股份有限公司 | 环形总线结构及其在快闪存储器系统中的使用 |
| CN101971574A (zh) * | 2008-01-11 | 2011-02-09 | 莫塞德技术公司 | 群集环网络拓扑 |
| CN101872331A (zh) * | 2009-04-21 | 2010-10-27 | 上海威璞电子科技有限公司 | 采用节点模式的高速环形总线协议 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9438536B2 (en) | 50 Gb/s Ethernet using serializer/deserializer lanes | |
| US9064715B2 (en) | Networking packages based on interposers | |
| WO2008000193A1 (fr) | Système et procédé d'échange permettant d'augmenter la bande passante d'échange | |
| CN105897574B (zh) | 一种支持双网双主冗余的Modbus RTU/TCP网关装置 | |
| CN101262366B (zh) | 目标单板调试方法、系统及分布式设备 | |
| CN109904141A (zh) | 具有电光互连电路的集成电路封装 | |
| CN103106173A (zh) | 多核处理器核间互联的方法 | |
| CN103916909A (zh) | 基带池系统 | |
| CN206433003U (zh) | 以太网链路切换装置 | |
| CN109885526A (zh) | 一种基于OpenVPX总线的信息处理平台 | |
| CN106372028A (zh) | 一种节省总线资源的串行接口转换装置及其转换方法 | |
| CN108111494A (zh) | 一种1553B总线与FlexRay总线的协议转换装置 | |
| CN111193971B (zh) | 一种面向机器学习的分布式计算互连网络系统及通信方法 | |
| CN103064475A (zh) | 一种服务设备 | |
| CN102763087A (zh) | Cpu间互联容错的实现方法及系统 | |
| CN202121600U (zh) | 光开关保护的以太网光纤掉电直通交换机 | |
| CN107105355A (zh) | 一种交换方法及交换系统 | |
| WO2020258917A1 (zh) | 一种数据交换芯片及服务器 | |
| CN102346726A (zh) | 板载多芯片高速环形互联方法 | |
| CN104980371B (zh) | 微服务器 | |
| CN101026575A (zh) | 高可用、高可扩展的模块化网络服务器体系结构 | |
| CN101247235B (zh) | 机架式设备及其主控模块和子模块 | |
| CN107911288A (zh) | 列车通信网卡及列车控制管理系统 | |
| CN208489861U (zh) | 一种新型基于环形网络控制技术的结构 | |
| CN101695040B (zh) | 一种模块化交换机及其进行数据交换的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120208 |