CN106372028A - 一种节省总线资源的串行接口转换装置及其转换方法 - Google Patents

一种节省总线资源的串行接口转换装置及其转换方法 Download PDF

Info

Publication number
CN106372028A
CN106372028A CN201610782489.1A CN201610782489A CN106372028A CN 106372028 A CN106372028 A CN 106372028A CN 201610782489 A CN201610782489 A CN 201610782489A CN 106372028 A CN106372028 A CN 106372028A
Authority
CN
China
Prior art keywords
serial
data
parallel
circuit
uart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610782489.1A
Other languages
English (en)
Other versions
CN106372028B (zh
Inventor
石华武
尧小军
朱翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING JIAXUN FEIHONG TECHNOLOGY Co.,Ltd.
Original Assignee
Beijing Jiaxun Feihong Electrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jiaxun Feihong Electrical Co Ltd filed Critical Beijing Jiaxun Feihong Electrical Co Ltd
Priority to CN201610782489.1A priority Critical patent/CN106372028B/zh
Publication of CN106372028A publication Critical patent/CN106372028A/zh
Application granted granted Critical
Publication of CN106372028B publication Critical patent/CN106372028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002Serial port, e.g. RS232C

Abstract

本发明公开了一种节省总线资源的串行接口转换装置及其转换方法,其中,串行接口转换方法包括如下步骤:S1,判断UART是否有起始位变化,当主控板发送电路端UART有起始位变化时,转向S2;否则,转向S5;S2,将UART有起始位变化的串行接口进行转换,并确定串行数据的输出通道号;S3,根据输出通道号寻找对应时隙的业务板接收电路;S4,对应时隙的业务板接收电路接收主控板发送电路发送的串行数据,将串行数据进行转换,输出;S5,将UART有起始位变化的串行接口进行转换,并确定串行数据的输出时隙;S6,根据输出时隙寻找对应的通道号,通过通道号将串行数据发送到主控板接收电路,将串行数据进行转换,输出。该方法使数据在总线上分时复用,节省了总线资源。

Description

一种节省总线资源的串行接口转换装置及其转换方法
技术领域
本发明涉及一种串行接口转换装置,尤其涉及一种节省总线资源的串行接口转换装置,同时涉及基于该串行接口转换装置实现串行接口转换的转换方法,属于数据通信技术领域。
背景技术
总线的操作过程是完成两个模块之间传送信息,启动操作过程的是主模块,另外一个是从模块。主模块申请总线控制权,总线控制器进行裁决。主模块得到总线控制权后寻址从模块,从模块确认后进行数据传送。某一时刻总线上只能有一个主模块占用总线。
但是,在数据通信系统的系统设备中,常涉及到一块板与多块板进行通信的情况。例如:主控板与各业务接口板之间进行通信,一般会采用以太网或HDLC进行通信。这些通信方式一方面需要总线较多或者需要专用接口芯片实现,成本很高。例如,一块主控板通过以太网与10块业务板通信,则主控板与每块板之间至少需要连4条以太网线,背板上需要连接40条线,占用大量的总线资源。另一方面,并不是所有的串行接口上接收的串行数据都适合在总线上传输,这就需要在串行数据传输到总线之前对其进行格式转换,使其格式符合总线传输的要求。
但是,目前一块板与多块板进行通信时,并没有一种方法可以对上述问题进行很好地解决,以满足系统的通信需求。
发明内容
本发明所要解决的首要技术问题在于提供一种节省总线资源的串行接口转换装置。
本发明所要解决的另一技术问题在于提供一种基于该串行接口转换装置实现串行接口转换的转换方法。
为实现上述发明目的,本发明采用下述的技术方案:
一种节省总线资源的串行接口转换装置,包括主控板发送电路、主控板接收电路、多个业务板接收电路和多个业务板发送电路;
其中,所述主控板发送电路与多个所述业务板接收电路通过一条串行总线连接;
所述主控板接收电路与多个所述业务板发送电路通过一条串行总线连接;
所述主控板发送电路、所述主控板接收电路、所述业务板接收电路和所述业务板发送电路通过串口与外部设备连接。
其中较优地,所述主控板发送电路包括UART串行转并行电路、并行转串行电路和选择器电路;
其中,所述UART串行转并行电路用以将接收的串行数据转换为并行数据发送到所述并行转串行电路;
所述并行转串行电路将接收到的并行数据按UART标准格式输出到接收端的UART口;
所述选择器电路对数据传输过程中的位时钟信号和帧同步信号进行计数,根据计数的值范围,选择对应的通道将符合UART标准格式的数据进行输出。
其中较优地,所述业务板接收电路包括串行转并行模块和并行转UART串行模块;
其中,所述串行转并行模块用以将接收的对应通道主控板发送电路传送来的串行数据锁存在并行总线上,判断串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行模块;
所述并行转UART串行模块将接收的并行数据按UART的格式输出串行数据到外部设备。
其中较优地,所述业务板发送电路包括UART串行转并行模块、并行转串行模块和输出控制电路;
其中,所述UART串行转并行模块用以将接收的串行数据转换为并行数据发送到并行转串行模块;
所述并行转串行模块将并行数据转换成串行数据,输出到背板信号线上;
所述输出控制电路用以给出控制信号,在与所述业务板发送电路的槽位号相同的时隙上输出低电平,让所述业务板发送电路的串行数据送到背板连线。
其中较优地,所述主控板接收电路包括串行转并行电路、并行转UART串行电路;
其中,所述串行转并行电路用以将对应通道接收对应时隙业务板发送电路传送来的串行数据锁存在并行总线上,判断串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行电路;
所述并行转UART串行电路将接收的并行数据按UART的格式输出串行数据到外部设备。
一种节省总线资源的串行接口转换方法,基于上述的串行接口转换装置实现,包括如下步骤:
S1,判断UART是否有起始位变化,当主控板发送电路端UART有起始位变化时,转向步骤S2;当业务板发送电路端UART有起始位变化时,转向步骤S5;
S2,将UART有起始位变化的任意串行接口转换成符合总线连接规则的串行接口,并根据数据传输过程中的位时钟信号和帧同步信号确定串行数据的输出通道号;
S3,根据数据的输出通道号寻找对应时隙的业务板接收电路;
S4,所述对应时隙的业务板接收电路接收主控板发送电路发送的串行数据,将串行数据进行转换,输出到外部设备;
S5,将UART有起始位变化的任意串行接口转换成符合总线连接规则的串行接口,并根据业务板发送电路的槽位号确定串行数据的输出时隙;
S6,根据串行数据的输出时隙寻找对应的通道号,通过通道号将串行数据发送到主控板接收电路,将串行数据进行转换,输出到外部设备。
其中较优地,在步骤S2中,将UART有起始位变化的任意串行接口转换成符合总线连接规则的串行接口,并根据数据传输过程中的位时钟信号和帧同步信号确定串行数据的输出通道号,包括如下步骤:
S21,当检测到主控板发送电路端UART有起始位时,开始接收数据,当停止位按预计时序到达时,接收的8位数据判定为有效数据,UART串行转并行电路输出一个10位的并行数据;
S22,当并行转串行电路收到10位的并行数据时,判断2位指示数据是否有效,如果为有效数据,则把接收到的8位数据按UART的格式输出到接收端的UART口;
S23,选择器电路对数据传输过程中的位时钟信号和帧同步信号进行计数,根据计数的值范围,确定串行数据的输出通道号。
其中较优地,在步骤S4中,所述对应时隙的业务板接收电路接收主控板发送电路发送的串行数据,将串行数据进行转换,输出到外部设备,包括如下步骤:
S41,对应时隙的业务板接收电路接收主控板发送电路发送的10位串行数据,并把后8位数据锁存在并行总线上;
S42,根据前两位串行数据判断接收的10位串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行模块;当串行数据无效时,转向步骤S44。
S43,将并行数据按UART的格式输出串行数据到外部设备;
S44,并行转串行电路输出全1,判定UART上没有数据。
其中较优地,在步骤S5中,将UART有起始位变化的任意串行接口转换成符合总线连接规则的串行接口,并根据业务板发送电路的槽位号确定串行数据的输出时隙,包括如下步骤:
S51,当检测到业务板发送电路端UART有起始位时,开始接收数据,当停止位按预计时序到达时,接收的8位数据判定为有效数据,UART串行转并行模块输出一个10位的并行数据;
S52,并行转串行模块将接收的并行数据转换成串行数据;
S53,输出控制电路给出控制信号,在与所述业务板发送电路的槽位号相同的时隙上输出低电平,使串行数据输出到背板信号线上。
其中较优地,在步骤S6中,所述将串行数据进行转换,输出到外部设备包括如下步骤:
S61,串行转并行电路用对应通道接收业务板发送电路传送来的10位串行数据,并把后8位数据锁存在并行总线上;
S62,根据前两位串行数据判断接收的10位串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行电路;当串行数据无效时,转向步骤S64;
S63,将并行数据按UART的格式输出串行数据到外部设备;
S64,并行转串行电路输出全1,判定UART上没有数据。
本发明提供的基于该串行接口转换装置实现串行接口转换的转换方法,发送端和接收端中间采用同步的TDM总线连接,数据在TDM总线上分时复用,一方面可靠性得到很大提到,无误码等产生,大大节省了总线资源。另一方面,外部设备的任意串行接口转换成符合总线连接规则的串行接口,使任意外部设备的任意串行接口都可以将串行数据发送到串行总线上进行数据传输。除此之外,多个不同物理单板的输出连到同一条信号线上,通过高阻控制,做到一个单板故障不影响其它单板的数据收发,提高了数据传输过程中系统的稳定性。
附图说明
图1为本发明所提供的节省总线资源的串行接口转换装置的结构示意图;
图2为本发明所提供的一个实施例中,主控板发送电路框图;
图3为本发明所提供的一个实施例中,业务板接收电路框图;
图4为本发明所提供的一个实施例中,业务板发送电路框图;
图5为本发明所提供的一个实施例中,主控板接收电路框图;
图6为本发明所提供的一个实施例中,主控板接收电路与业务板发送电路、主控板发送电路与业务板接收电路的信号连接框图;
图7为本发明所提供的节省总线资源的串行接口转换方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的详细说明。
如图1所示,本发明所提供的节省总线资源的串行接口转换装置,用以一块板与多块板进行通信时通过串行接口的转换,以节省总线资源。包括主控板发送电路、主控板接收电路、多个业务板接收电路和多个业务板发送电路。其中,主控板发送电路、主控板接收电路、业务板接收电路和业务板发送电路通过串口与外部设备连接,串口都为异步串行接口UART(异步收发传输器)。主控板发送电路与多个业务板接收电路通过一条串行总线连接;主控板接收电路与多个业务板发送电路通过一条串行总线连接。例如时分复用常用的TDM总线。
如图2所示,主控板发送电路包括UART串行转并行电路、并行转串行电路和选择器电路。其中,UART串行转并行电路用以接收外部设备通过串口发送的数据,并将接收的数据转换为并行数据一起发送到并行转串行电路。并行转串行电路接收到并行数据之后,将并行数据按UART标准格式输出到接收端的UART口。选择器电路对数据传输过程中的位时钟信号和帧同步信号进行计数,根据计数的值范围,选择对应的通道将并行转串行电路转换的符合UART标准格式的数据进行输出。在本发明所提供的实施例中,不同通道对应不同时隙的业务板接收电路。为了适应不同的串口波特率,波特率发生器可通过软件进行调节。为了多路复用到一条信号线上,主控板发送电路采用时隙选择器,把各位发送信号分时输出到总线,完成总线的分时复用,具体数据转换过程和传输过程在下文中进行详细描述。
如图3所示,业务板接收电路包括串行转并行模块和并行转UART串行模块。其中,串行转并行模块用以接收对应通道主控板发送电路传送来的串行数据,并将数据锁存在并行总线上,判断串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行模块。并行转UART串行模块接收并行数据,将接收的并行数据按UART的格式输出串行数据到PC等外部设备。每个业务板接收电路接收方向只处理自已时隙的数据,业务板接收电路上根据槽位号,接收与自身槽位号相同的时隙上的数据,具体处理过程在下文中进行详细描述。
如图4所示,业务板发送电路包括UART串行转并行模块、并行转串行模块和输出控制电路。其中,UART串行转并行模块接收PC等外部设备通过串口发送的数据,并将接收的数据转换为并行数据一起发送到并行转串行模块。并行转串行模块接收到并行数据之后,将并行数据转换成串行数据,输出到背板信号线上。串行数据输出的时刻与槽位号有关,当槽位号为1时,输出的10位数据在1时隙出现,对应主控板接收电路S1信道。
在本发明所提供的实施例中,多个业务板发送电路的串行数据输出到背板的同一条信号线上。输出控制电路用以给出控制信号,在与本槽位号相同的时隙上输出低电平,让本业务板发送电路的串行数据送到背板连线,其它时隙输出高电平,使输出芯片处于高阻状态。通过高阻控制,做到一个单板故障不影响其它单板的数据收发,提高了数据传输过程中系统的稳定性。
如图5所示,主控板接收电路包括串行转并行电路、并行转UART串行电路。其中,串行转并行电路用对应通道接收对应时隙业务板发送电路传送来的串行数据,并将数据锁存在并行总线上,判断串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行电路。并行转UART串行电路接收并行数据,将接收的并行数据按UART的格式输出串行数据到PC等外部设备。
图6为主控板接收电路与业务板发送电路、主控板发送电路与业务板接收电路的信号连接框图。其中,主控板发送电路与业务板接收电路的信号连接框图中,3组信号分别为位时钟信号、帧同步信号和数据发送信号,同时进行传递,选择器电路对数据传输过程中的位时钟信号和帧同步信号进行计数,根据计数的值范围,选择对应的通道输出。
如图7所示,是节省总线资源的串行接口转换方法的流程图,主要用于一块板与多块板进行通信时通过串行接口的转换,以节省总线资源。在本发明所提供的一个实施例中,主要以主控板和业务板为例进行说明,具体包括如下步骤:
S1,判断UART是否有起始位变化,当主控板发送电路端UART有起始位变化时,转向步骤S2;当业务板发送电路端UART有起始位变化时,转向步骤S5。
判断UART是否有起始位变化,当主控板发送电路端UART有起始位变化时,说明有PC等外部设备将数据通过串行接口传送出来,发送到主控板发送电路。转向步骤S2,进入主控板发送电路的处理流程。当业务板发送电路端UART有起始位变化时,说明有PC等外部设备将数据通过串行接口传送出来,发送到业务板发送电路。转向步骤S5,进入业务板发送电路的处理流程。
S2,将外部设备的任意串行接口转换成符合总线连接规则的串行接口,并根据数据传输过程中的位时钟信号和帧同步信号确定串行数据的输出通道号。
在实际数据传输过程中,并不是所有的串行接口都适用于与总线连接进行数据传输。在本发明所提供的实施例中,通过将外部设备的任意串行接口转换成符合总线连接规则的串行接口,使任意外部设备的任意串行接口都可以将串行数据发送到串行总线上进行数据传输。并根据数据传输过程中的位时钟信号和帧同步信号确定串行数据的输出通道号,不同通道对应不同时隙的业务板接收电路。为了多路复用到一条信号线上,发送端主控板发送电路采用时隙选择器,把各位发送信号分时输出到总线,完成总线的分时复用,节省了总线资源。其中,将外部设备的任意串行接口转换成符合总线连接规则的串行接口,并根据数据传输过程中的位时钟信号和帧同步信号确定串行数据的输出通道号,具体包括如下步骤:
S21,当检测到主控板发送电路端UART有起始位时,开始接收数据,当停止位按预计时序到达时,此8位数据判定为有效数据,UART串行转并行电路输出一个10位的并行数据。其中,采用此2位数据来指示数据是否有效。例如:当前两位数据为01时表示数据有效,后面8位表示真实的数据。当uart上没有数据进入或者检测到不满足UART标准格式的数据时,并行总线上输出的10位数据为全0。
S22,当并行转串行电路收到10位的数据位时,先判断2位指示数据是否有效,如果为有效数据,则把接收到的8位数据按UART的格式输出到接收端的UART口。
S23,选择器电路对数据传输过程中的位时钟信号和帧同步信号进行计数,根据计数的值范围,确定串行数据的输出通道号。在本发明所提供的实施例中,转换完成的串行数据选择从通道号S1、S2…输出。当计数器值在0-9时选择通道号S1输出,在10-19时选择通道号S2输出,其它时隙照此类推。这样就可以把各个UART的数据分时通过同一条总线串行输出,完成总线的分时复用。
S3,根据数据的输出通道号寻找对应时隙的业务板接收电路。
在业务板接收电路中,每个业务板接收电路接收方向只处理自已时隙的数据,业务板接收电路上根据槽位号,接收与自已槽位号相同的时隙上的数据。根据数据的输出通道号寻找对应时隙的业务板接收电路。
S4,该对应时隙的业务板接收电路接收主控板发送电路发送的串行数据,将串行数据进行转换,输出到外部设备。
该对应时隙的业务板接收电路接收主控板发送电路发送的串行数据,将串口数据进行转换,输出到外部设备,具体包括如下步骤:
S41,对应时隙的业务板接收电路接收主控板发送电路发送的10位串行数据,先把后8位数据锁存在并行总线上;
S42,根据前两位串行数据判断接收的10位串行数据是否有效,当前2位为01时,串行数据有效;当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行模块;当前2位数据不是01,不满足数据有效的要求。当串行数据无效时,转向步骤S44。
S43,将并行数据按UART的格式输出串行数据到外部设备。即1位开始位,8个数据位和1个停止位。
S44,并行转串行电路输出全1,说明UART上没有数据。
S5,将外部设备的任意串行接口转换成符合总线连接规则的串行接口,并根据业务板发送电路的槽位号确定串行数据的输出时隙。
在实际数据传输过程中,并不是所有的串行接口都适用于与总线连接进行数据传输。在本发明所提供的实施例中,通过将外部设备的任意串行接口转换成符合总线连接规则的串行接口,使任意外部设备的任意串行接口都可以将串行数据发送到串行总线上进行数据传输。并根据业务板发送电路的槽位号确定串行数据的输出时隙,不同输出时隙对应主控板接收电路的不同通道号。为了多路复用到一条信号线上,业务板发送电路端采用时隙选择器,把各位发送信号分时输出到总线,完成总线的分时复用,节省了总线资源。其中,将外部设备的任意串行接口转换成符合总线连接规则的串行接口,并根据业务板发送电路的槽位号确定串行数据的输出时隙,具体包括如下步骤:
S51,当检测到业务板发送电路端UART有起始位时,开始接收数据,当停止位按预计时序到达时,此8位数据判定为有效数据,UART串行转并行模块输出一个10位的并行数据。其中,采用前2位数据来指示数据是否有效。例如:前二位为01表示数据有效,后面8位表示真实的数据。当uart上没有数据进入或者检测到不满足UART标准格式的数据时,并行总线上输出的10位数据为全0。
S52,并行转串行模块接收到并行数据之后,将并行数据转换成串行数据。
S53,输出控制电路给出控制信号,在与本业务板发送电路的槽位号相同的时隙上输出低电平,使串行数据输出到背板信号线上。
在本发明所提供的实施例中,多个业务板发送电路的串行数据输出到背板的同一条信号线上。每个业务板发送电路发送方向,把数据输出到与自已槽位号相同的时隙,不是自已时隙的时间阶段,让总线输出高阻,不影响到其它业务板的发送。输出控制电路用以给出控制信号,在与本槽位号相同的时隙上输出低电平,让本业务板发送电路的串行数据送到背板连线,其它时隙输出高电平,使输出芯片处于高阻状态。做到一个单板故障不影响其它单板的数据收发,提高了数据传输过程中系统的稳定性。例如:当业务板发送电路的槽位号为1时,输出的10位串行数据在1时隙出现。
在本发明所提供的实施例中,由于各业务板发送电路输出都连到背板的同一条信号线,为了做到单个业务板发送电路故障不影响其它业务板发送电路,在业务板发送电路上利用看门狗电路,在业务板发送电路运行正常情况下才让自已相应时隙数据有输出,在上电复位或看门狗复位时,默认输出为高阻。
S6,根据串行数据的输出时隙寻找对应的通道号,通过通道号将串行数据发送到主控板接收电路,将串行数据进行转换,输出到外部设备。
根据串行数据的输出时隙寻找对应的通道号,通过通道号将串行数据发送到主控板接收电路。当主控板接收电路接收到串行数据之后,将串行数据进行转换,输出到外部设备,具体包括如下步骤:
S61,串行转并行电路用对应通道接收业务板发送电路传送来的10位串行数据,先把后8位数据锁存在并行总线上;
S62,根据前两位串行数据判断接收的10位串行数据是否有效,当前2位为01时,串行数据有效;当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行电路;当前2位数据不是01,不满足数据有效的要求。当串行数据无效时,转向步骤S64。
S63,将并行数据按UART的格式输出串行数据到外部设备。即1位开始位,8个数据位和1个停止位。
S64,并行转串行电路输出全1,说明UART上没有数据。
综上所述,本发明所提供的节省总线资源的串行接口转换方法,发送端和接收端中间采用同步的TDM总线连接,数据在TDM总线上分时复用,一方面可靠性大大提到,无误码等产生,大大节省了总线资源。另一方面,外部设备的任意串行接口转换成符合总线连接规则的串行接口,使任意外部设备的任意串行接口都可以将串行数据发送到串行总线上进行数据传输。除此之外,多个不同物理单板的输出连到同一条信号线上,采用上电复位或看门狗复等高阻控制,做到一个单板故障不影响其它单板的数据收发,提高了数据传输过程中系统的稳定性。另外,为了适应不同的串口波特率,波特率发生器可通过软件进行调节。
以上对本发明所提供的节省总线资源的串行接口转换装置及其转换方法进行了详细的说明。对本领域的一般技术人员而言,在不背离本发明实质精神的前提下对它所做的任何显而易见的改动,都将构成对本发明专利权的侵犯,将承担相应的法律责任。

Claims (10)

1.一种节省总线资源的串行接口转换装置,其特征在于包括主控板发送电路、主控板接收电路、多个业务板接收电路和多个业务板发送电路;
其中,所述主控板发送电路与多个所述业务板接收电路通过一条串行总线连接;
所述主控板接收电路与多个所述业务板发送电路通过一条串行总线连接;
所述主控板发送电路、所述主控板接收电路、所述业务板接收电路和所述业务板发送电路通过串口与外部设备连接。
2.如权利要求1所述的串行接口转换装置,其特征在于:
所述主控板发送电路包括UART串行转并行电路、并行转串行电路和选择器电路;
其中,所述UART串行转并行电路用以将接收的串行数据转换为并行数据发送到所述并行转串行电路;
所述并行转串行电路将接收到的并行数据按UART标准格式输出到接收端的UART口;
所述选择器电路对数据传输过程中的位时钟信号和帧同步信号进行计数,根据计数的值范围,选择对应的通道将符合UART标准格式的数据进行输出。
3.如权利要求1所述的串行接口转换装置,其特征在于:
所述业务板接收电路包括串行转并行模块和并行转UART串行模块;
其中,所述串行转并行模块用以将接收的对应通道主控板发送电路传送来的串行数据锁存在并行总线上,判断串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行模块;
所述并行转UART串行模块将接收的并行数据按UART的格式输出串行数据到外部设备。
4.如权利要求1所述的串行接口转换装置,其特征在于:
所述业务板发送电路包括UART串行转并行模块、并行转串行模块和输出控制电路;
其中,所述UART串行转并行模块用以将接收的串行数据转换为并行数据发送到并行转串行模块;
所述并行转串行模块将并行数据转换成串行数据,输出到背板信号线上;
所述输出控制电路用以给出控制信号,在与所述业务板发送电路的槽位号相同的时隙上输出低电平,让所述业务板发送电路的串行数据送到背板连线。
5.如权利要求1所述的串行接口转换装置,其特征在于:
所述主控板接收电路包括串行转并行电路、并行转UART串行电路;
其中,所述串行转并行电路用以将对应通道接收对应时隙业务板发送电路传送来的串行数据锁存在并行总线上,判断串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行电路;
所述并行转UART串行电路将接收的并行数据按UART的格式输出串行数据到外部设备。
6.一种节省总线资源的串行接口转换方法,基于权利要求1所述的串行接口转换装置实现,其特征在于包括如下步骤:
S1,判断UART是否有起始位变化,当主控板发送电路端UART有起始位变化时,转向步骤S2;当业务板发送电路端UART有起始位变化时,转向步骤S5;
S2,将UART有起始位变化的任意串行接口转换成符合总线连接规则的串行接口,并根据数据传输过程中的位时钟信号和帧同步信号确定串行数据的输出通道号;
S3,根据数据的输出通道号寻找对应时隙的业务板接收电路;
S4,所述对应时隙的业务板接收电路接收主控板发送电路发送的串行数据,将串行数据进行转换,输出到外部设备;
S5,将UART有起始位变化的任意串行接口转换成符合总线连接规则的串行接口,并根据业务板发送电路的槽位号确定串行数据的输出时隙;
S6,根据串行数据的输出时隙寻找对应的通道号,通过通道号将串行数据发送到主控板接收电路,将串行数据进行转换,输出到外部设备。
7.如权利要求6所述的串行接口转换方法,其特征在于在步骤S2中,将UART有起始位变化的任意串行接口转换成符合总线连接规则的串行接口,并根据数据传输过程中的位时钟信号和帧同步信号确定串行数据的输出通道号,包括如下步骤:
S21,当检测到主控板发送电路端UART有起始位时,开始接收数据,当停止位按预计时序到达时,接收的8位数据判定为有效数据,UART串行转并行电路输出一个10位的并行数据;
S22,当并行转串行电路收到10位的并行数据时,判断2位指示数据是否有效,如果为有效数据,则把接收到的8位数据按UART的格式输出到接收端的UART口;
S23,选择器电路对数据传输过程中的位时钟信号和帧同步信号进行计数,根据计数的值范围,确定串行数据的输出通道号。
8.如权利要求6所述的串行接口转换方法,其特征在于在步骤S4中,所述对应时隙的业务板接收电路接收主控板发送电路发送的串行数据,将串行数据进行转换,输出到外部设备,包括如下步骤:
S41,对应时隙的业务板接收电路接收主控板发送电路发送的10位串行数据,并把后8位数据锁存在并行总线上;
S42,根据前两位串行数据判断接收的10位串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行模块;当串行数据无效时,转向步骤S44。
S43,将并行数据按UART的格式输出串行数据到外部设备;
S44,并行转串行电路输出全1,判定UART上没有数据。
9.如权利要求6所述的串行接口转换方法,其特征在于在步骤S5中,将UART有起始位变化的任意串行接口转换成符合总线连接规则的串行接口,并根据业务板发送电路的槽位号确定串行数据的输出时隙,包括如下步骤:
S51,当检测到业务板发送电路端UART有起始位时,开始接收数据,当停止位按预计时序到达时,接收的8位数据判定为有效数据,UART串行转并行模块输出一个10位的并行数据;
S52,并行转串行模块将接收的并行数据转换成串行数据;
S53,输出控制电路给出控制信号,在与所述业务板发送电路的槽位号相同的时隙上输出低电平,使串行数据输出到背板信号线上。
10.如权利要求6所述的串行接口转换方法,其特征在于在步骤S6中,所述将串行数据进行转换,输出到外部设备包括如下步骤:
S61,串行转并行电路用对应通道接收业务板发送电路传送来的10位串行数据,并把后8位数据锁存在并行总线上;
S62,根据前两位串行数据判断接收的10位串行数据是否有效,当串行数据有效时,将串行数据转换成并行数据传送到并行转UART串行电路;当串行数据无效时,转向步骤S64;
S63,将并行数据按UART的格式输出串行数据到外部设备;
S64,并行转串行电路输出全1,判定UART上没有数据。
CN201610782489.1A 2016-08-30 2016-08-30 一种节省总线资源的串行接口转换装置及其转换方法 Active CN106372028B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610782489.1A CN106372028B (zh) 2016-08-30 2016-08-30 一种节省总线资源的串行接口转换装置及其转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610782489.1A CN106372028B (zh) 2016-08-30 2016-08-30 一种节省总线资源的串行接口转换装置及其转换方法

Publications (2)

Publication Number Publication Date
CN106372028A true CN106372028A (zh) 2017-02-01
CN106372028B CN106372028B (zh) 2019-05-31

Family

ID=57899168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610782489.1A Active CN106372028B (zh) 2016-08-30 2016-08-30 一种节省总线资源的串行接口转换装置及其转换方法

Country Status (1)

Country Link
CN (1) CN106372028B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107329919A (zh) * 2017-07-05 2017-11-07 福州福大海矽微电子有限公司 单线通信方法及电子设备
CN107391422A (zh) * 2017-07-19 2017-11-24 上海航天测控通信研究所 多路异步串行通讯数据访问系统及方法
CN109284242A (zh) * 2018-08-10 2019-01-29 烽火通信科技股份有限公司 背板上多槽位的交互通信方法及装置
CN110635980A (zh) * 2018-06-21 2019-12-31 深圳市中航比特通讯技术有限公司 一种受控的共享总线及方法
CN111953498A (zh) * 2020-07-31 2020-11-17 新华三技术有限公司 一种信号传输方法及装置
CN112291256A (zh) * 2020-11-06 2021-01-29 北京中航通用科技有限公司 Uart网关数据传输方法
CN114676078A (zh) * 2022-03-25 2022-06-28 惠州高盛达智显科技有限公司 一种基于uart接口信号的自动识别方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923670A (en) * 1996-06-12 1999-07-13 Samsung Electronics Co., Ltd. Multi-port type universal asynchronous receiver/ transmitter system using time division system
CN1406099A (zh) * 2001-08-21 2003-03-26 华为技术有限公司 一种基于背板传输多路电路数据的方法
US20030091059A1 (en) * 2001-09-27 2003-05-15 Dion Pike Master-slave communications system and method for a network element
CN1490734A (zh) * 2002-10-14 2004-04-21 华为技术有限公司 一种紧凑型外围部件互连总线系统中控制平面的实现方法
CN1758583A (zh) * 2004-10-09 2006-04-12 华为技术有限公司 时钟、信令复用方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923670A (en) * 1996-06-12 1999-07-13 Samsung Electronics Co., Ltd. Multi-port type universal asynchronous receiver/ transmitter system using time division system
CN1406099A (zh) * 2001-08-21 2003-03-26 华为技术有限公司 一种基于背板传输多路电路数据的方法
US20030091059A1 (en) * 2001-09-27 2003-05-15 Dion Pike Master-slave communications system and method for a network element
CN1490734A (zh) * 2002-10-14 2004-04-21 华为技术有限公司 一种紧凑型外围部件互连总线系统中控制平面的实现方法
CN1758583A (zh) * 2004-10-09 2006-04-12 华为技术有限公司 时钟、信令复用方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王书雁: ""基于FPGA图像信号及数据信号接入图像处理系统的设计"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107329919A (zh) * 2017-07-05 2017-11-07 福州福大海矽微电子有限公司 单线通信方法及电子设备
CN107329919B (zh) * 2017-07-05 2019-06-11 福州福大海矽微电子有限公司 单线通信方法及电子设备
CN107391422A (zh) * 2017-07-19 2017-11-24 上海航天测控通信研究所 多路异步串行通讯数据访问系统及方法
CN110635980A (zh) * 2018-06-21 2019-12-31 深圳市中航比特通讯技术有限公司 一种受控的共享总线及方法
CN109284242A (zh) * 2018-08-10 2019-01-29 烽火通信科技股份有限公司 背板上多槽位的交互通信方法及装置
CN111953498A (zh) * 2020-07-31 2020-11-17 新华三技术有限公司 一种信号传输方法及装置
CN111953498B (zh) * 2020-07-31 2022-07-12 新华三技术有限公司 一种信号传输方法及装置
CN112291256A (zh) * 2020-11-06 2021-01-29 北京中航通用科技有限公司 Uart网关数据传输方法
CN112291256B (zh) * 2020-11-06 2023-12-01 北京中航通用科技有限公司 Uart网关数据传输方法
CN114676078A (zh) * 2022-03-25 2022-06-28 惠州高盛达智显科技有限公司 一种基于uart接口信号的自动识别方法

Also Published As

Publication number Publication date
CN106372028B (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
CN106372028B (zh) 一种节省总线资源的串行接口转换装置及其转换方法
CN101198943B (zh) 点到点链路协商方法和装置
CN101252537B (zh) 一种交换网通信系统、方法和主控板
CN101242284B (zh) 基于spi总线的通信方法和网络设备
CN102195946A (zh) 基于arm技术的智能通信控制器
CN108111494A (zh) 一种1553B总线与FlexRay总线的协议转换装置
CN101313481B (zh) 一种利用背板业务总线传送业务的方法及装置
CN106656872A (zh) 混合物理编码子层以及数据发送、接收方法
CN103795520B (zh) 一种基于fpga报文实时同步方法
CN101847135B (zh) 串接通信系统及其通信方法
CN101202634B (zh) 提高带宽利用率的单板和数据传输系统以及方法
CN101599998A (zh) 一种远动数据专用通道传输方法
CN100521690C (zh) 实现第一部件与第二部件通信的系统及部件
CN101355589B (zh) 以太网设备、以太网通信系统、及以太网设备的配置方法
WO2016141724A1 (zh) 一种实时总线及其实现方法
CN101471793B (zh) 速率适配的方法和设备、交换板与线卡
CN104917704A (zh) 同一架构中复用10GBase-R PCS和40GBase-R PCS的方法及系统
EP2547014B1 (en) Transmission/reception system and transmission / reception method
KR101209005B1 (ko) 지능형 데이터 통신 게이트웨이 장치를 포함하는 통신 시스템
CN100388701C (zh) 一种同步数字体系中的辅助数据口装置及其通信方法
CN101582055A (zh) 一种串口接管方法及装置
CN104836754A (zh) 利用高速Serdes实现背板自协商功能的方法及装置
WO2019039234A1 (ja) 受電端末、通信システム、および給電方法
CN101127930B (zh) 一种通过单个空闲开销字节复用传输多种业务数据的方法
CN108833248A (zh) 一种基于环形网络控制技术的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220218

Address after: Room 411, 4th floor, building 1, yard 88, Jindai Road, Haidian District, Beijing 100095

Patentee after: BEIJING JIAXUN FEIHONG TECHNOLOGY Co.,Ltd.

Address before: 100095 Building 1, courtyard 88, Jindai Road, Haidian District, Beijing

Patentee before: BEIJING JIAXUN FEIHONG ELECTRICAL CO.,LTD.