TWI457765B - 叢集環之網路拓樸之系統、方法及半導體裝置 - Google Patents

叢集環之網路拓樸之系統、方法及半導體裝置 Download PDF

Info

Publication number
TWI457765B
TWI457765B TW098100742A TW98100742A TWI457765B TW I457765 B TWI457765 B TW I457765B TW 098100742 A TW098100742 A TW 098100742A TW 98100742 A TW98100742 A TW 98100742A TW I457765 B TWI457765 B TW I457765B
Authority
TW
Taiwan
Prior art keywords
cluster
devices
slave
slave devices
ring
Prior art date
Application number
TW098100742A
Other languages
English (en)
Other versions
TW200939036A (en
Inventor
Steven A Przybylski
Original Assignee
Conversant Intellectual Property Man Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Man Inc filed Critical Conversant Intellectual Property Man Inc
Publication of TW200939036A publication Critical patent/TW200939036A/zh
Application granted granted Critical
Publication of TWI457765B publication Critical patent/TWI457765B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4637—Interconnected ring systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Description

叢集環之網路拓樸之系統、方法及半導體裝置
本揭示內容一般係關於環型網路拓樸且特定言之係關於一種經修改的環狀拓樸，其名為一叢集環之拓樸，其中若干群組的從屬裝置係並行存取，由此降低延時，同時改良容錯性及其他性質。
在一環狀拓樸互連網路中，在子系統內的所有裝置均在一環狀或迴路組態內配置，且一般所有通信均為環繞環單向。由此，在環內的每一裝置具有緊接"前面"的確切一其他裝置與緊接其"後面"的確切一裝置。
在許多環狀拓樸網路中，環係由其內的每一裝置來實體且電性中斷。在該些網路中，環自身係由連接環內該等裝置的若干環片段所組成。該片段數目等於在環內的裝置數目。在每一片段上的通信係單向的且每一者均具有一驅動器端，其中確切一裝置驅動資訊至該片段；及一接收器端，其中確切一裝置從該驅動裝置接收資訊。從在環上的一裝置之角度看，其在上面接收資訊的環片段係名為其輸入片段，而其驅動資訊至其上的片段係名為其輸出片段。
一般使環內的一裝置較特殊，因為其係主控裝置。其時常且同義稱為控制器。例如，在由此一環狀拓樸互連所構造的記憶體子系統中，主控裝置或控制器一般負責在其控制下發佈讀取及寫入及其他命令至環上的記憶體以及安排環繞環的資料通信兩者。在環內的其他裝置係從屬裝置且一般(但非排他地)為記憶體。該些從屬裝置響應來自在環上所傳送的來自控制器之命令且在讀取及其他命令的情況下，也在環上將資料回傳至控制器。一般而言，在環上的通信之時序係由控制器來決定且不由該等從屬裝置自由地起始。
環狀拓樸係較流行，因為其概念簡單、一般可延伸且可每裝置僅要求若干接針。並且由於僅使用點對點通信，信號完整性及片段長度之議題比許多其他互連拓樸遠更易處理。然而，此類環狀拓樸互連突現的三個明顯缺點係關於延時、容錯性及功率消耗。
關於延時，對於在此類內的所有網路，從一控制器至一存取裝置並返回至該控制器的唯一路徑係穿過環內的所有其他裝置。如此，在一控制器存取一從屬裝置並命令其藉由遞送資料回至該控制器來響應的情況下，操作延時具有兩個主要分量：在從屬裝置內的固有操作延時；及環繞環的通信延時。由於環穿過該等裝置之每一者，故該些裝置之每一者將向環繞環流動的該等命令及資料呈現一些較小延時。此外，該等環片段自身可添加一非微不足道的數量至通信延時。
則此類環狀拓樸互連之一固有特性係環繞環的總延時係穿過該等裝置之所有延時加上連接該等裝置的該等環片段之延時之和。環繞環的總延時係較重要，由於從一控制器至一裝置並返回的總從屬裝置讀取存取時間係總環延時與從屬裝置的內部讀取存取延時之和。對於其中總存取延時係貢獻於系統層級效能之一明顯分量的情形，降低總環延時係一重要額外補貼。因而在一些已知範例中，儘管一環狀拓樸網路可能能夠支援大量裝置，但單獨基於延時，其可能對於涉及不止少量裝置之所有應用均不切實際。
環狀拓樸網路的另一明顯問題係其不容錯。若環上的該等裝置或片段之任一者故障，則環繞環的通信係不可能，即使其他裝置仍完全工作亦如此。環狀拓樸網路之此特性在一些系統環境而非其他內較明顯。然而，特別對於記憶體系統，存在許多系統應用程式，其強加以下要求：即使存在一單一損壞裝置，記憶體子系統仍能夠完美地操作。
環狀拓樸網路的一第三明顯問題係在環內的每一裝置耗費功率以環繞網路傳達每一封包。取決於傳信技術，環內的每一從屬裝置在每一命令封包上(不論接收器如何)並在每一讀取資料封包上(不論來源如何)耗費功率。對比之下，使用一些其他網路拓樸，從屬裝置僅耗費功率以將讀取資料傳達回至控制器。故，即使給定點對點通信，每發送位元由一從屬裝置所耗費之功率可以更少，但一環狀拓樸網路之總功率效率可比一些非環狀替代方案明顯更差。
先前已嘗試減輕或避免環狀拓樸網路之負面特性之某些。該些努力分成四類。在第一類別中，總延時係藉由儘可能小地保持每裝置延時來最小化。此係揭示於美國專利5,778,419及RamLink記憶體介面(用於基於可擴展固有介面(SCI)傳信之IEEE高頻寬記憶體介面標準(RamLink)，IEEE標準1596.4-1996)中的方案。另一方案係藉由人為地限制環內的裝置數目來限制環繞環的總延時。此揭露於美國專利第5,778,419號中，其中環內的裝置數目係限於5(一主控裝置及4個從屬裝置)。
一第三技術係建立環的一階層，其中在主環(即環控制整體主控裝置)上的該等裝置之每一者係一代理器，其用作用於一從屬裝置子環的一主控裝置(參見圖1)。目標指向特定從屬裝置的命令係由適當代理器截取並轉譯成在包括目標從屬裝置之單一特定子環上的命令。處理該等缺陷的一第四方法係具有代理器的一環，其依次控制以非環為主的裝置。例如，在圖2中，每一代理器控制一傳統並行記憶體子系統。
該些先前解決方案既無法完全利用一環狀拓樸之固有優點，也無法充足地解決以上所說明之環狀拓樸網路之該等問題。例如，已計算環狀拓樸之環以將用於一具有n個從屬裝置之系統的通信延時降低至2 x sqrt(n)加上代理器內的任何額外排程延遲。降低每從屬裝置延遲會降低比例常數，但總通信延時仍會與環內的裝置數目保持比例。限制環內的裝置數目至一較小數目約束總通信延時，但也限制在更大系統內互連之效用性。
用以改良環狀網路效能之一些方案涉及使用多晶片模組。多晶片模組係封裝結構，其內裝載多於一個的積體電路以及上面安裝多晶片模組之板或載體所共同的一組信號接針。在實施方式章節中提供一更精確的定義。將在多晶片模組內的積體電路直接施加至一環狀拓樸互連係將在多晶片模組內的所有裝置串聯連接成環。此組態之拓樸及延時如同每一積體電路在其自己的封裝內且將該等封裝串聯連接成環。結果將會係相當於圖3中所示者的一封裝斷面，其中吾人可看見鏈接進入至在接合導線上的最低裝置內，離開最低裝置並進入其上面者，並如此沿堆疊而上，到達頂點，接合導線連接最高裝置與封裝以形成出埠環片段。
圖3之組態由於數個原因而不夠理想。首先，儘管該些裝置表現為一單一封裝，但其邏輯上呈現為五個裝置，從而呈現相當五個裝置的延時。其次，在裝置之相對側上的傳入及傳出片段之此特定配置可能不方便。一般而言，n個裝置的一多晶片模組實體上呈現為一裝置，但邏輯上呈現為n個裝置。此組態無法足夠地利用多晶片封裝內的該等積體電路之緊密近接性來解決其中不採取一多晶片模組方案之較大環的限制之某些。
本發明之具體實施例存在於一經修改的環狀拓樸內，其名為一叢集環之拓樸，其中若干群組的從屬裝置(名為群集)係並行存取。在一些方面中該等群集表現為在環內的一單一節點。藉由此組態，環繞環的延時係與群集數目成比例且不與積體電路數目成比例。相關聯於資料通信的功率消耗係小於在一同類傳統環狀網路中的功率消耗，且若干具體實施例提供一較高程度的容錯性。該拓樸互連係完全適用於多晶片模組及/或個別封裝積體電路之使用。
依據本發明之具體實施例，若干群組的裝置係並聯連接，共用輸入及輸出片段。群集包括一或多個裝置，且實務中每群集的裝置數目將會相對較小。在若干揭示具體實施例中，到達該輸入片段上的封包係由在一群集內的所有裝置接收並解譯。在其他具體實施例中，每群集無、一些或除一者外全部的從屬裝置係睡眠或否則停用，使得其不輸入並解譯傳入封包。不論如何，在所有具體實施例中，可能在該控制器的指導下，一群集之該等從屬裝置協作以確保其中最多一個在任一給定時間正在主動驅動該輸出片段。
依據本發明之具體實施例之一叢集環之網路拓樸包含一控制器裝置，其係與在一環狀組態內互連至輸入及輸出片段的複數個從屬裝置封包化通信，其中該等從屬裝置之至少某些係並聯連接，從而形成共用相同輸入及輸出片段的一群集。在至少一具體實施例中，該等裝置係藉由一群集ID與一裝置ID之組合來加以定址，由此顯著地降低所需位元之數目及相關聯延時。
在該等群集之至少一者中，指定作為一群集主控裝置的一裝置係操作以協調該群集之該等從屬裝置，使得在該群集內最多一從屬裝置正在驅動該輸出區段。該群集之該等從屬裝置可透過一單一導線對該群集主控裝置傳達表示一特定從屬裝置已就緒以用於從該輸入片段至該輸出片段之資料傳輸。例如，該群集之該等從屬裝置可透過一單一多來源單目的地導體而與該群集主控裝置通信。替代性地，該群集主控裝置解譯目標指向該群集內的所有從屬裝置的所有命令，使該群集主控裝置從該等從屬裝置直接接收資訊即可決定哪一從屬裝置就緒。在任一情況下，該群集主控裝置係操作以將命令封包從該輸入片段轉遞至該輸出片段而不論可能存在的哪些從屬裝置已就緒。
雖然可使用任何適當形式或整合，但本發明之一些具體實施例適合於利用多晶片模組實施方案及其他垂直堆疊形式，因為個別群集可指派至堆疊內的不同層級。此允許該輸入片段到達在堆疊之一側上的所有裝置並允許該輸出片段從堆疊之另一側離開。替代性地，該等接合導線可將在一裝置上的該輸入片段接合墊連接至在垂直相鄰裝置上的接合墊，並在該堆疊之輸出片段側上具有一組同類連接。在本發明網路內的各種裝置可能係記憶體裝置，但本發明在此方面不受限制。
本發明之具體實施例處理環狀拓樸互連可在環內包括許多裝置時具有較長延時，從而可限制該互連之效用性及有效性的問題。本發明之具體實施例還解決相關聯於高功率消耗之問題及相關聯於現有環狀網路拓樸之較差容錯性。
本發明之具體實施例係關於環狀拓樸電子互連，其中在環內的一裝置係控制器，但本發明在此方面不受限制且將同等適用於環狀網路之其他變化方案及其他系統及子系統類型。在此說明書中，術語"主控裝置"及"控制器"同義使用。類似地，從屬裝置及記憶體同義使用而不將本發明之具體實施例限於主要為記憶體裝置的從屬裝置。應明白，本發明還同等地適用於包括所有或一些非記憶體從屬裝置的環。此外，在此說明書中，同義使用"互連"、"網路"及"互連網路"以意指一任意導線集合(整體或部分集合成一或多個匯流排)直接或間接連接一電子或同類裝置之集合。
本發明之具體實施例還關於在電子系統內使用多晶片模組。在許多實例中，多片矽係一起封裝成一單一基板或封裝。此通常同時垂直地(其中該等矽片係在一堆疊內彼此層疊地放置)或水平地(其中該等矽片係在一單一封裝或模組內彼此並排地放置)進行。一變化方案係其中多片矽(或更一般而言，具有製造於至少一表面上之電子組件的一薄片半導體材料)係個別封裝並接著在一堆疊內垂直黏著該等封裝。至少若干範例性具體實施例適用於所有該些情況，但一揭示具體實施例係根據封裝在一起的矽片之一堆疊來加以說明。
在此揭示內容中，措詞"多晶片模組"係定義為用於所有此類封裝或黏著技術的一通用術語，且不限於此類結構的任一樣式或類型。並且在此揭示內容中，一積體電路係定義為一片矽或其他半導體材料，其具有(諸如但不限於)導線、電晶體、二極體及感測器製造至該材料之一或多個表面內或上的電子組件。術語裝置與積體電路在本文中同義使用。
術語"模組"係定義為封裝或基板或類似結構，該等積體電路係黏著至其上或內且其促進該等積體電路在模組自身最終黏著之媒體上連接至導體。該模組自身可能或可能不包括除互連外的其他結構且可能或可能不具有除積體電路外的黏著至其內或上的其他組件。在一些多晶片模組中，接合導線將該等積體電路連接至彼此及/或模組自身。在其他者中，該等積體電路直接連接至作為模組之部分的該等導體。例如，多晶片模組的一常見形式係一封裝，其中數個積體電路係彼此層疊地黏著至一垂直堆疊內且其中接合導線將該等積體電路彼此連接至該模組內的該等導體。
現參考圖4，其顯示範例性環狀拓樸互連網路400之一圖式。在網路400中，資訊環繞一單向環流動，從而在裝置間流動。在此情況下，該圖顯示一環，其中該等裝置之一者係一控制器或主控裝置410，其存取記憶體或其他記憶體或非記憶體從屬裝置411至415。位址、資料及控制資訊均以相同方向，一般以相同時序，且一般部分在相同導體上環繞該環流動。圖5顯示一此類環狀拓樸網路500之信號。在所解說範例中，將該等裝置510至513連接成一環的該環之該等片段包含一四個導體的資料路徑與兩個選通信號。資料以封包來環繞該環流動。圖4還指示在該環內的每一從屬裝置均具有一唯一位址。在所解說情況下，該等從屬控制器位址從0開始，使第一從屬裝置用以從該控制器接收封包，並從此處連續增加至最後從屬裝置。
在所解說網路之至少一些實例中，該等封包包含源自一從屬裝置內流回至該控制器之資料或源自該控制器處並流動至一或多個從屬裝置之命令封包的任一者。該些兩種類型的封包係分別名為讀取資料封包與命令封包。命令封包包括一裝置位址與一用於一或多個從屬裝置執行之命令。該命令封包之裝置位址部分係該封包之第一位元組且其指定哪一或哪些裝置執行該命令。取決於該命令之語義，該命令封包之剩餘部分可能包括在該(等)目標裝置內的一些資料儲存器之一位址並還可能包括一些資料。
在所解說的網路之至少一些實例中，資料係在共同時脈之每一邊緣上發送。由於有四個資料導線，故每一時脈週期發送一位元組。圖6顯示在該兩個選通與流入並流出一單一從屬裝置之命令或資料封包之間的關係。當一命令封包由一從屬裝置接收時，"命令選通輸入(Command Strobe In；CSI)"信號界定該封包之開始及結束。當接收一資料封包時，傳入封包係由"資料選通輸入(Data Strobe In；DSI)"來界定。
對於資料封包與命令封包兩者，穿過每一裝置的延時係較小數目個時脈循環且可能(但不必要)固定為裝置設計之部分，但在環上的不同裝置可具有不同的流經延時。圖6之範例中所隱含解說之從屬裝置展現一循環的一流經延時，其中命令封包與資料封包兩者在將其鎖存於輸入片段上之後的一完整循環出現於輸出片段資料線(Q0..3)上。在輸出片段上，從屬裝置藉由對應地驅動"命令選通輸出(Command Strobe Out)"與"資料選通輸出(Data Strobe Out)"來界定在該等輸出資料線上的封包。
以命令封包向從屬裝置傳送命令。圖7顯示可對應於圖6中所示之命令封包的命令封包之結構。該第一位元組包含欲執行該命令的從屬裝置之裝置位址。第二位元係一單位元組命令。後續位元組之數目及語義取決於所指定的實際命令。該控制器決定該等後續位元組取決於在該第二位元組內所指定之特定命令。特定言之，當該控制器期望將資料寫入至一從屬裝置的儲存器內時，該等後續位元組將會包括該儲存器之從屬裝置本機位址與該寫入資料。解說於圖7中的命令封包係傳送最高有效半位元組(nibble)優先。在該第一上升邊緣上，在資料線D0、D1、D2及D3上傳送最高有效半位元組，即位元4、5、6及7。在該第一時脈循環之後半部分期間，在對應資料線上傳送該第一位元組之最低有效半位元組，即位元0、1、2及3。對於該命令之所有後續位元組遵從相同的型樣。在具有超過8位元之一位址的情況下，諸如在圖7之三個命令特定位元組中所解說者，該等半位元組及位元組之序列對應於最低有效位元組優先與最高有效半位元組優先。
資料封包可用以將所有種類的資料從一從屬裝置傳達回至控制器。當控制器想要從屬裝置傳回資料至控制器時，其傳送一讀取資料傳輸命令，其使從屬裝置就緒用於資料封包之到達。該讀取資料傳輸命令指示控制器想要從屬裝置傳回至控制器的資料。當控制器準備接收請求的資料時，其沿環傳送一資料封包，其內具有任意資料。該資料封包之開始及結束係藉由在該等資料選通信號(對應地CSO與CSI)上的上升及下降邊緣來加以指示。當就緒的從屬裝置偵測到讀取資料封包之到達時，其忽略在封包內的傳入資料且不是將其複製至輸出片段上，而是驅動先前由該資料所請求之資料。在至少一些範例中，欲傳輸之資料量並不指定於讀取資料傳輸命令內，而是由在"資料選通輸入/輸出(Data Strobe In/Out)"之上升及下降邊緣之間的時脈循環數目來加以指定。
在依據本發明之具體實施例之一叢集環之(群集環)拓樸網路中，裝置係並聯連接，共用輸入及輸出環片段。群集包括一或多個裝置，且在實務中每群集的裝置數目將相對較小。在若干具體實施例中，到達於輸入片段上的封包係由在一群集內的所有裝置接收並解譯。在其他具體實施例中，每群集無、一些或除一者外全部的從屬裝置係睡眠或否則停用，使得其不輸入並解譯傳入封包。一般而言，可能在該控制器的指導下，一群集之該等從屬裝置協作以確保在任一給定時間其中最多一個正在主動驅動輸出片段。本文中所揭示的本發明之具體實施例之不同範例主要依據一群集之該等裝置如何協作以完成此點來變動。
圖8係一範例性叢集環之網路800之一圖式，其顯示一控制器810與四個群集811至814的一環。該等群集分別在其內具有四個從屬裝置820至823、三個從屬裝置830至832、一從屬裝置840及兩個從屬裝置850至851，但本發明不限於群集或每群集從屬裝置的任一特定範例。在至少一具體實施例中，該等群集被賦予唯一群集ID。在圖8之範例中，該第一群集具有群集ID 0且後續群集具有1、2及3的群集ID。在每一群集內，該等裝置還被賦予唯一裝置ID。同樣地，在此範例中，在群集內的一第一從屬裝置被賦予0的一裝置ID，且後續從屬裝置(若有的話)被賦予1、2、3等等的裝置。應注意，在本發明之所有具體實施例中，詞語"裝置"應視為意指"離散"。雖然可使用離散裝置來實施各種具體實施例，但該等"裝置"還可整合至相同電路上。
在環內的每一裝置由此係藉由其群集ID及其裝置ID之聯合來加以唯一識別。例如，支援多達16個群集，每群集多達16個從屬裝置的一網路可具有一位元組裝置位址欄位，其由一4位元群集ID欄位與一4位元裝置ID欄位所組成。在此範例中，若在環內的每一裝置具有一循環的一流經延時，則一完整組裝的網路將會具有16個循環的一通信延時。對比圖4之環狀拓樸網路，使用相同的裝置數目，也使用一的一流經延時，將會具有256個循環的一通信延時。依此方式，該群集之環狀拓樸允許具有許多裝置之系統而不線性複合其延時。
在圖8之具體實施例中，在每一群集內具有裝置ID 0的裝置係名為群集主控裝置(其應理解為可使用某其他裝置ID來識別群集主控裝置)。該群集主控裝置的一作用係協調該群集之該等從屬裝置使得在群集內的最多一從屬裝置正在驅動出埠片段。為此目的，可存在從群集內的每一非群集主控裝置從屬裝置至群集之群集主控裝置的一特殊導線。此導線係用以將一特定從屬裝置就緒傳達至該群集主控裝置。該群集主控裝置負責驅動輸出片段(選通以及輸出資料匯流排)，除了在接收一資料封包及在群集內的另一從屬裝置就緒時外。在此情形下，該群集主控裝置驅動Data Strobe Out信號，但釋放該等Data Out信號(即其輸出驅動器進入一高阻抗狀態)使得就緒從屬裝置可將其讀取資料插入至資料封包內。
在另一具體實施例中，一單一導體連接在群集內的所有從屬裝置。在此一具體實施例中，將保持下列條件：在整個環內最多一從屬裝置可馬上就緒，故每群集可存在最多一就緒從屬裝置。因此一單一多來源單目的地導體(又稱為一n:1通信)可用以向主控裝置指示一從屬裝置正就緒。
在另一具體實施例中，該群集主控裝置解譯目標指向其群集內的所有從屬裝置的所有命令，使得其瞭解在其群集內的任何其他從屬裝置何時就緒且故其不必從群集內的其他從屬裝置接收其是否個別就緒的一指示。此具體實施例可在其中群集主控裝置先驗瞭解在群集內的所有其他從屬裝置之命令集的情形下較有價值。此在同質群集內確定如此，且在異質群集內較不可能，其中一起耦合成一群集的裝置係完全不同類型或相同類型的不同版本。
在以上所說明具體實施例之所有者中，就緒從屬裝置還可負責在其就緒且一資料封包到達時驅動Data Strobe Out信號以及Data Out信號。然而，群集主控裝置將會仍負責將命令封包從群集的輸入片段轉遞至其輸出片段而不論哪些可能存在的從屬裝置就緒。
在另一同類群組的具體實施例中，一就緒裝置變成一暫時主控裝置並變成負責將命令封包以及資料封包從輸入片段轉遞至輸出片段，不論其目前是否將讀取資料插入至一資料封包內。群集主控裝置可在一就緒裝置不再變得就緒時轉向群集之裝置0。取決於網路協定之細節，此可能在資料封包之結束時、在就緒從屬裝置已將讀取資料插入其內的資料封包之結束之後的一新命令封包之開始時或某其他條件。此轉向一未就緒狀態可藉由該等先前說明方法之任一者傳達至群集主控裝置或由群集主控裝置隱含理解。
在另一替代方案中，暫時主控裝置狀態一直為一就緒裝置，即使在其不就緒之後亦如此，並如此直至諸如在群集內的某其他從屬裝置變得就緒的時間。在此刻，暫時主控裝置狀態傳輸至該新就緒裝置並保留與該裝置一起直至在群集內的某其他裝置變得就緒。對於此組具體實施例，就緒狀態之通信可藉由單一導體之一環或藉由一共用導線來加以傳達。在前者情況下，一新就緒裝置沿該群集內單一導體環來傳送一上升邊緣(參考圖9)。在鏈接內的每一裝置將該上升邊緣轉遞至該群集內環的下一從屬裝置。當該上升邊緣到達目前暫時主控裝置時，其交出暫時群集主控裝置狀態並將該上升邊緣轉遞至群集內的下一從屬裝置。當該上升邊緣返回至新就緒的從屬裝置時，假定其現具有暫時群集主控裝置狀態且其現負責將命令及資料封包轉遞至該群集的輸出片段。習知此項技術者將會明白用於傳達並仲裁就緒狀態及暫時群集主控裝置狀態之其他傳信約定及互連拓樸。
在至少一具體實施例中，一封包之開頭跟隨先前封包之結束後面至少一半循環。此間隙確保使群集有機會在不存在任何正在傳輸的資料時偏移負責驅動群集之輸出片段的一些元件之所有者。
替代性地，在出埠片段上所使用的傳信技術係一佈線AND型。使用此類型傳信技術，若多於一個裝置驅動一信號，則所接收的值係該兩個被驅動值之邏輯AND。例如，具有一外部上拉電阻器之一開路集極驅動器係一佈線AND傳信技術之一範例。若兩個驅動裝置之任一者將輸出信號拉低，則所接收值係較低。其他佈線AND及其相應佈線OR傳信技術為習知此項技術者所熟知。
在該些具體實施例中，群集主控裝置不斷地驅動輸出片段，將傳入命令及資料封包複製至輸出片段，確切如在圖8之網路中。非群集主控裝置從屬裝置僅驅動讀取資料至該等傳出片段Data Out線上，覆寫該控制器放置在該處的資料。該控制器使用1來填充所有傳出資料封包，使得當在資料封包內的資料係與來自一就緒從屬裝置之讀取資料邏輯AND時，到達該控制器之所得資料確切係來自該就緒裝置之讀取資料。該等從屬裝置不與其群集夥伴通信。其僅需知道其是否係群集主控裝置。對於使用其他佈線型傳信技術的同類具體實施例，插入於來自控制器之出埠資料封包內的最初值係使用用於該傳信技術所實施之邏輯功能的識別值來加以填充。
在所有具體實施例中，在環內的每一裝置係使用一位址來唯一識別。在至少一具體實施例中，如上所說明，該等從屬裝置具有在每一群集內唯一的一裝置ID。在至少一具體實施例中，每一從屬裝置藉由感測在專用ID輸入線(數目等於群集ID與裝置ID之聯合內的位元數目)的電壓來決定其群集ID與裝置ID。
應注意，該等裝置ID可在利用一重設信號之重設之後設定，該重設信號係菊鏈式穿過群集內的該等裝置之每一者。每一從屬裝置具有一Reset In信號與一Reset Out信號兩者。群集主控裝置從屬裝置之Reset In可連接至全域系統重設。每一群集主控裝置之Reset Out信號可連接至在其各別群集內將以一裝置ID 1結束的該等從屬裝置之Reset In信號等等。環子系統使用Reset的一簡單高至低轉變來從一重設狀態出來。在每一群集內的第一裝置將在Reset In上的簡單、單一轉變辨識為其係對應群集主控裝置且其裝置ID係0的指示。每一群集主控裝置接著使用一系列的三個轉變來解除判定Reset Out：高至低、低至高接著再次高至低。下一裝置將在重設上的三個轉變的序列辨識為一指示，即其係群集內的第二裝置並因此其裝置ID係1。
此型樣繼續，每一裝置計數在Reset In內的轉變數目以決定其自己的裝置ID，並接著將轉變數目增加二以確保下一裝置係指派大一的一裝置ID。在全部設定該等裝置ID之後，可以與設定該等裝置ID相同的方式來設定該等群集ID值。在重設環之後，控制器使用全部零沿環傳送一特殊封包。在整個網路內的每一從屬裝置均將該值作為其群集ID。每一群集之群集主控裝置在將其繼續傳送至下一群集之前遞增在該特殊封包內的值。替代性地，該控制器可使用某其他值來填充該特殊封包且該等群集主控裝置可在該特殊封包內的值上遞增、遞減或另外操作以建立下一群集之群集ID。習知此項技術者應認識到，重設信號之意義並非發明重要性。
圖10顯示依據另一範例性具體實施例之另一叢集環之網路1000之一圖式。網路1000包括一控制器1010與三個群集1011至1013。該等群集分別在其內具有四個從屬裝置1020至1030、三個從屬裝置1030至1032及兩個從屬裝置1040至1041，但同樣應注意本發明不限於群集或每群集從屬裝置的任一特定範例。在圖10之組態中，用以仲裁暫時群集主控裝置狀態的群集內環係用以傳達裝置ID。所有從屬裝置均具有一Reset In輸入。非群集主控裝置的所有從屬裝置均使該等輸入接地。該等群集主控裝置均使其Reset In輸入連接至全域環重設。一旦辨識Reset In之一高至低轉變，該等群集主控裝置便將其狀態辨識為群集主控裝置，將其裝置ID設定為零，並沿該群集內環傳送一同類增長脈衝流以依序初始化在該群集內的所有其他裝置之群集ID。
在另一具體實施例中，指示在每一群集內的哪一裝置為群集主控裝置係藉由使用一專用信號來硬佈線。使用以上說明用於設定群集ID之程序來先設定群集ID，隨後同樣藉由以上說明用於設定該等裝置ID之程序來設定該等裝置ID。在另一具體實施例中，與該等重設信號與暫時群集主控裝置仲裁信號分離的一組專用信號係用以依據習知此項技術者所明白之技術來初始化該等裝置ID。
現參考圖11A，顯示一垂直堆疊多晶片模組1100，其中在該堆疊內的所有裝置1110至1113構成一單一群集。輸入片段到達在一側上的所有裝置而輸出片段離開該模組之另一側。圖11B顯示在一替代性模組1150內的裝置1110至1113之相同堆疊，該模組不同於模組1100，因為該等接合導線將在一裝置上的該等輸入片段接合墊連接至在垂直相鄰裝置上的接合墊，且在該堆疊之輸出片段側上具有一組同類連接。應注意，在此類實施方案中，該堆疊可包括多於一個的群集、一或多個群集及一控制器等等。
在至少一已知環狀網路中，若任一裝置故障，則在控制器與所有裝置之間的往返通信會停止。然而，依據本發明之具體實施例，若一非群集主控裝置完全故障，則通信將會無阻礙地繼續。該故障裝置將從來不會向其指示器判定其已就緒。若該故障裝置以一方式故障以便不斷地判定其已就緒，則可能禁止與群集之該等裝置通信的能力。然而，與其他群集之通信將不受影響。若一群集主控裝置故障，則將會中斷往返通信。
圖12表示一替代性具體實施例，儘管每環的任一裝置故障，但其仍能夠工作。在其中，每一從屬裝置具有兩個群集內輸出(名為Next Out與Skip Out)與兩個群集內輸入(名為Next In與Skip In)。每一裝置之Next Out係連接至群集內的邏輯上下一裝置之Next In，且最後裝置之Next Out係連接至第一裝置(即正常情況下為群集主控裝置的裝置)之Next In。Next信號由此形成一簡單群集內環。
每一裝置之Skip Out係連接至群集內的下一唯一裝置之Skip In。下一從屬裝置至最後從屬裝置之Skip Out連接至群集內的第一從屬裝置之Skip In，且在群集內最後從屬裝置之Skip Out連接至群集內第二從屬裝置之Skip In。在此容錯具體實施例中，每一容錯群集在其內具有至少兩個從屬裝置，並因此始終明確哪一裝置係經由該等Skip信號連接之下一唯一從屬裝置。在群集內的首兩個從屬裝置之Reset In信號係連接至兩個環全域信號，其係名為Primary Reset(主重設)與Backup Reset(備份重設)。
裝置ID之初始化及指派進行如下。該控制器升高Primary Reset並將其維持高位準達一足夠時間以由每一群集內的第一從屬裝置來辨識Primary Reset。此第一從屬裝置接著將自身指派為群集主控裝置並將其裝置ID設定為0。其接著升高Next Out與Skip Out，且在群集內的所有其他從屬裝置在Skip In或Next In上將一高位準傳播至Skip Out與Next Out兩者並將自身置於一重設狀態下。
當Primary Reset下降時，該群集主控裝置辨識下降邊緣並在Next Out將三個轉變的一脈衝串傳送至第二裝置(高至低，低至高，接著再次高至低)，並在Skip Out上傳送五個轉變的一脈衝串。在群集內的每一其他從屬裝置遵從下列規則：當Next In或Skip Out係高位準達一延伸週期時，進入一重設狀態並清除從屬裝置的裝置ID與群集ID；當在一重設狀態下時，觀察在Next In與Skip In兩者上的一轉變串。若一轉變串在任一信號上進入，則計數轉變數目，減去一並除以二並將裝置ID設定至結果。忽略在任一輸入上的後續轉變串。當設定裝置ID時，在Next Out上傳送長度2x裝置ID+3的Next Out上的一轉變串並在Skip Out上傳送長度2x裝置ID+5的一轉變串。其後，進入正常操作模式並觀察該入埠片段以獲得一特殊封包以設定群集ID，如上所說明。群集主控裝置可在其Next In與Skip In上觀察轉變串以便理解在其群集內的裝置數目。
若此後，控制器不能看見一封包環繞環到底，則可能該等主要群集主控裝置之一者以其以阻止正常操作的一方式故障的方式而無作用。在此情況下，應使用Backup Reset來重新初始化。此將每一群集內的第二從屬裝置設定為具有裝置ID 0的群集主控裝置。
此具體實施例促進與每環之一無作用從屬裝置的操作。儘管每群集多達一個從屬裝置故障但仍作用的一相關具體實施例係完全相同，除了控制器有能力逐個群集地使用Primary Reset或Backup Reset外。如此，若在第一群集上的第一從屬裝置與在第二群集內的第二裝置係同時損害，則控制器可仍單獨相應地在兩個群集內指派群集主控裝置。利用此概念之延伸的額外具體實施例亦可行，此促進與每群集多個裝置故障之操作。
由於圖12之容錯群集藉由相同的先前說明協定來與環內的先前群集(或控制器)與下一群集(或控制器)通信，一單一環可包括容錯群集與非容錯群集的一混合。
圖13係一裝置1300之圖式，其可用於依據範例性具體實施例之網路內，且係額外詳細地揭示於美國臨時專利申請案第60/902,003號中，其標題為"Non-volatile Memory System(非揮發性記憶體系統)"。裝置1300具有一輸入埠，在此情況下其由一輸入資料匯流排與兩個輸入選通信號所組成，該等輸入選通信號係用以指示資訊何時在該輸入資料匯流排上流動。儘管顯示該等資料匯流排片段為4位元寬，但是資料寬度可以係大於或等於一位元的任一寬度，由於本發明不論資料匯流排長度如何均可操作。該裝置具有一輸出埠，其由一輸出資料匯流排與兩個輸出選通信號所組成，該等輸出選通信號係用以指示何時由從屬裝置開始驅動資料至該輸出資料匯流排上。同樣地，在此及所有其他圖示中的4位元輸出資料匯流排寬度完全係範例性且不指示本發明之範疇。除了該輸入埠、該輸出埠外，此特定裝置具有較小數目的額外非功率信號。該裝置還具有一時脈輸入(在此情況下單端，但還可能差動)；一重設輸入，其係用以初始化該裝置至一已知初始化狀態下；一Chip Enable輸入，其係用以開啟該等輸入及輸出埠並由此啟用環繞環的通信。
圖14顯示依據另一範例性具體實施例之另一叢集環之網路1400之一圖式。網路1400包括一控制器1410與四個群集1411至1414。該等群集分別在其內具有四個從屬裝置1420至1423、三個從屬裝置1430至1432、一從屬裝置1440及兩個從屬裝置1450至1451，但同樣應注意本發明不限於群集或每群集從屬裝置的任一特定範例。依據圖14之範例之特徵在於，從屬裝置定址係線性且不由一群集號碼與一群集內裝置ID所組成。若可用於一裝置位址之位元數目係較小使得將其分割成兩個完全不同部分將會不合理地約束群集數目之最大值或每群集最大裝置數目，則此替代方案將會較佳。在此情況下，裝置位址係在藉由一單位元串聯掃描鏈之重設之後設定，該串聯掃描鏈係菊鏈式穿過環內的所有裝置，但習知此項技術者將會清楚其他此類機構而無過多實驗。在此具體實施例中，一拉高的專用信號指示在每一群集內的哪一裝置係最初或永久性群集主控裝置。控制器將會使用該掃描鏈來初始化該等裝置位址並接著針對其是否為一群集主控裝置來詢問所有裝置，由此決定確切的網路拓樸。視需要地，一旦已決定該拓樸，控制器便可向該等群集主控裝置通知在其群集內該等裝置之裝置位址，故其理解其需要響應哪些裝置位址。在另一替代方案中，該等群集主控裝置可詢問在其群集內的非主控裝置從屬裝置以決定哪些裝置在其各別群集內。在另一替代方案中，該等群集主控裝置不必瞭解在其各別群集內的該等裝置之裝置位址且僅基於來自該等從屬裝置之指示(即其已就緒用於在下一資料封包上的資料輸出)來改變其行為。
可進行所說明具體實施例之某些改造及修改。因此，以上所論述的具體實施例應視為解說性而非限制性。
400．．．網路
410．．．控制器/主控裝置
411至415．．．記憶體或非記憶體從屬裝置
500．．．環狀拓樸網路
510至513．．．裝置
800．．．叢集環之網路
810．．．控制器
811至814．．．群集
820至823．．．從屬裝置
830至832．．．從屬裝置
840．．．從屬裝置
850至851．．．從屬裝置
1000．．．叢集環之網路
1010．．．控制器
1011至1013．．．群集
1020至1023．．．從屬裝置
1030至1032．．．從屬裝置
1040至1041．．．從屬裝置
1100．．．垂直堆疊多晶片模組
1110至1113．．．裝置
1150．．．模組
1300．．．裝置
1400．．．叢集環之網路
1410．．．控制器
1411至1414．．．群集
1420至1423．．．從屬裝置
1430至1432．．．從屬裝置
1440．．．從屬裝置
1450至1451．．．從屬裝置
已藉由範例方式參考附圖。相似或相同參考數字可能已在不同圖中用以表示相似組件。
圖1顯示依據先前技術之一拓樸的若干環之一環之一圖式；
圖2顯示依據先前技術之一網路拓樸的一子系統環之一圖式；
圖3以斷面顯示依據先前技術具有穿過每一裝置之一環狀拓樸網路的一多晶片模組之一圖式；
圖4顯示一環狀拓樸互連網路之一範例之一圖式，其中該等裝置之一者係一控制器或主控裝置；
圖5顯示一環狀拓樸網路之另一圖式，該圖式顯示相關聯於輸入及輸出片段的信號；
圖6顯示流入並接著流出圖5之環狀網路之一從屬裝置的一命令封包與一資料封包之一時序圖；
圖7顯示一命令封包之內部結構之一圖式；
圖8顯示依據一範例性具體實施例之一網路拓樸的一群集環之一第一範例之一圖式；
圖9顯示具有不同於圖8之群集內通信信號配置的一群集環之一第二範例之一圖式；
圖10顯示用以仲裁暫時群集主控裝置狀態的一群集內環如何用以傳達裝置ID；
圖11A以斷面顯示一多晶片模組之一圖式，其中該等裝置係垂直堆疊且其中在該堆疊內的所有裝置在一叢集環之網路內形成一單一群集；
圖11B以斷面顯示一替代性多晶片模組之一圖式，其中該等裝置係垂直堆疊且其中在該堆疊內的所有裝置在一叢集環之網路內形成一單一群集；
圖12顯示在依據至少一範例之一叢集環之拓樸互連網路內的一群集之一圖式；
圖13顯示用於一先前解說環狀網路之一單一從屬裝置之一圖式；以及
圖14解說具有不同於該第一或第二範例之一群集內通信信號配置的一群集環之一第三範例。
800．．．叢集環之網路
810．．．控制器
811至814．．．群集
820至823．．．從屬裝置
830至832．．．從屬裝置
840．．．從屬裝置
850至851．．．從屬裝置

Claims (32)

  1. 一種包括以一叢集環之網路組態連接的複數個裝置之系統，該系統包含：一控制器裝置，其與互連至輸入及輸出環片段的複數個從屬裝置封包化通信；該等輸入及輸出環片段係在一環狀組態內互連；且其中該等從屬裝置之至少某些係並聯連接，由此形成共用相同輸入環片段與相同輸出環片段的從屬裝置之一群集。
  2. 如請求項1之系統，其中該群集包括指定為一群集主控裝置之一裝置，該群集主控裝置係操作以協調該群集之從屬裝置，使得在該群集內最多一從屬裝置正在驅動其所連接的該輸出環片段。
  3. 如請求項2之系統，其中該群集之該等從屬裝置透過一單一導線對該群集主控裝置傳達表示一特定從屬裝置已啟用以驅動該輸出環片段。
  4. 如請求項2之系統，其中該群集之該等從屬裝置透過一單一多來源單目的地導體而與該群集主控裝置通信。
  5. 如請求項2之系統，其中該群集主控裝置解譯目標指向在該群集內所有從屬裝置的所有命令，使該群集主控裝置無需從該等從屬裝置直接接收狀態資訊即可決定哪一從屬裝置就緒。
  6. 如請求項2之系統，其中該群集主控裝置係操作以將命令封包從該輸入環片段轉遞至該輸出環片段而不論可能 存在的哪一從屬裝置已啟用。
  7. 如請求項2之系統，其中該群集主控裝置係操作以將命令封包從該輸入環片段轉遞至該輸出環片段而不論可能存在的哪一從屬裝置已啟用。
  8. 如請求項2之系統，其中一啟用裝置成為一暫時群集主控裝置並負責將命令封包及資料封包從該輸入環片段轉遞至該輸出環片段。
  9. 如請求項8之系統，其中該暫時主控裝置即使不再啟用之後，其狀態仍保持為一啟用裝置，直到諸如在該群集內的某個其他從屬裝置成為啟用之時為止。
  10. 如請求項1之系統，其中一封包之開頭接在先前封包之末端之後的至少一半循環，以允許群集在不傳輸任何資料時轉移驅動該群集之輸出環片段之一些元件之全體之責任。
  11. 如請求項1之系統，其中在一群集內的該等裝置係在一佈線AND組態內連接至該輸出環片段。
  12. 如請求項1之系統，其中在該群集內的該等裝置具有兩個群集內輸出與兩個群集內輸入，其形成一容錯群集內環。
  13. 如請求項1之系統，其中該等從屬裝置之一或多個者係位在一多晶片模組(MCM)內。
  14. 如請求項13之系統，其中該MCM進一步包括一控制器裝置。
  15. 如請求項13之系統，其中： 該MCM係實施為具有多個層級的一垂直整合堆疊；以及每一群集之該等裝置係佈置於不同層級上。
  16. 如請求項13之系統，其中：該MCM係實施為具有多個層級的一垂直整合堆疊；以及在該堆疊內的所有裝置構成一單一群集。
  17. 一種連接複數個裝置之系統，其包括：複數個從屬裝置，該複數個從屬裝置包括至少第一及第二群集，其集合地形成一環之部分，且無論該第二群集或該第一群集係個別地相對於該第二群集或該第一群集之一下一群集，該第二群集在該環中包括至少第一及第二從屬裝置，該第二群集之該第一從屬裝置與該第二群集之該第二從屬裝置並聯連接，該等第一及第二從屬裝置共用相同輸入與輸出片段且該等第一及第二從屬裝置兩者經由相同輸入片段接收封包；及一控制器裝置，其在該環中且與該複數個從屬裝置封包化通信。
  18. 如請求項17之系統，其中該等從屬裝置係使用一裝置ID由該控制器裝置來定址，且該等裝置ID可當電源應用至該等從屬裝置時被重設或重新指派。
  19. 如請求項17之系統，其中該等從屬裝置係使用一群集ID與一裝置ID之組合由該控制器裝置來定址。
  20. 如請求項19之系統，其中該等裝置ID、該等群集ID或兩 者可在操作期間重設或重新指派。
  21. 如請求項17之系統，其中該等從屬裝置之至少某些者係記憶體裝置。
  22. 如請求項17之系統，其中該等從屬裝置之一或多者係位在一多晶片模組(MCM)內。
  23. 如請求項22之系統，其中該MCM進一步包括一控制器裝置。
  24. 如請求項22之系統，其中：該MCM係實施為具有多個層級的一垂直整合堆疊；以及每一群集之該等裝置係佈置於不同層級上。
  25. 如請求項22之系統，其中：該MCM係實施為具有多個層級的一垂直整合堆疊；以及在該堆疊內的所有裝置構成一單一群集。
  26. 一種網路通信之方法，其包含以下步驟：提供複數個從屬裝置，其係並聯連接使得其共用一共同輸入片段與一共同輸出片段，以在一系統之一環中形成具有該等從屬裝置之每一者的從屬裝置之一群集；以及使用裝置ID、群集ID或其一組合來定址該等從屬裝置，以環繞該環而繞送命令或資料封包。
  27. 如請求項26之方法，其包括當電源應用至該等從屬裝置時重設或重新指派一群集ID、一裝置ID或兩者之步驟。
  28. 如請求項26之方法，其包括將一群集內的一裝置指定為 一群集主控裝置之步驟，該群集主控裝置係操作以協調該群集之該等從屬裝置，使得該群集內最多一個從屬裝置啟用以驅動由該群集所共用的該輸出片段。
  29. 如請求項28之方法，其中該群集主控裝置係操作以將命令封包從該輸入片段轉遞至該輸出片段，而不論可能存在的哪些從屬裝置已啟用。
  30. 如請求項26之方法，其包括確保在一群集內的最多一個從屬裝置正在驅動該共用輸出片段之步驟。
  31. 一種用於網路拓樸之方法，該網路拓樸中一控制器裝置係與互連至一環狀組態中輸入及輸出環片段之複數個從屬裝置封包化通信，該方法包含以下步驟：並聯連接該等從屬裝置之至少某些者，由此形成共用相同的輸入及輸出環片段之一群集；以及使用該控制器裝置以使用裝置ID、群集ID或其一組合來定址該等從屬裝置。
  32. 一種半導體裝置，其包含：一輸入埠；一輸出埠；以及記憶體儲存器；該裝置係可操作作為在一叢集環之網路內的一群集主控裝置，其能夠協調在一群集內的非主控裝置從屬裝置，使得在一時間下在一群集內最多一個裝置正在驅動一共用輸出環片段。
TW098100742A 2008-01-11 2009-01-09 叢集環之網路拓樸之系統、方法及半導體裝置 TWI457765B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/013,148 US8594110B2 (en) 2008-01-11 2008-01-11 Ring-of-clusters network topologies

Publications (2)

Publication Number Publication Date
TW200939036A TW200939036A (en) 2009-09-16
TWI457765B true TWI457765B (zh) 2014-10-21

Family

ID=40364475

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100742A TWI457765B (zh) 2008-01-11 2009-01-09 叢集環之網路拓樸之系統、方法及半導體裝置

Country Status (7)

Country Link
US (2) US8594110B2 (zh)
EP (1) EP2243257A1 (zh)
JP (2) JP2011509634A (zh)
KR (1) KR101507196B1 (zh)
CN (1) CN101971574B (zh)
TW (1) TWI457765B (zh)
WO (1) WO2009088574A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688652B2 (en) * 2007-07-18 2010-03-30 Mosaid Technologies Incorporated Storage of data in memory via packet strobing
US8312088B2 (en) * 2009-07-27 2012-11-13 Sandisk Il Ltd. Device identifier selection
US8392614B2 (en) 2009-07-27 2013-03-05 Sandisk Il Ltd. Device identifier selection
CN104657132B (zh) * 2009-12-17 2018-08-03 东芝存储器株式会社 半导体系统、半导体装置以及电子装置初始化方法
DE102010041427A1 (de) 2010-09-27 2012-03-29 Robert Bosch Gmbh Verfahren zum Übertragen von Daten
CN102346726A (zh) * 2011-09-20 2012-02-08 四川卫士通信息安全平台技术有限公司 板载多芯片高速环形互联方法
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
JP2014048979A (ja) * 2012-08-31 2014-03-17 Fujitsu Ltd 情報処理システム、識別情報決定装置、識別情報決定方法、及びプログラム
US9740178B2 (en) * 2013-03-14 2017-08-22 GM Global Technology Operations LLC Primary controller designation in fault tolerant systems
KR101816944B1 (ko) * 2013-10-02 2018-01-09 엘에스산전 주식회사 UART Ring 통신의 ID 자동 설정방법
US9672182B2 (en) * 2014-08-21 2017-06-06 Infineon Technologies Ag High-speed serial ring
KR102023534B1 (ko) * 2015-04-17 2019-09-23 엘에스산전 주식회사 슬레이브 디바이스 및 이의 제어 방법
WO2017058183A1 (en) 2015-09-30 2017-04-06 Hewlett Packard Enterprise Development Lp Network nodes in a ring network
MX2018004710A (es) * 2015-10-16 2018-07-06 Hubbell Inc Luminaria de montaje molecular.
CA3015725C (en) 2016-02-26 2022-03-22 Micro Motion, Inc. Communicating with two or more slaves
JP6594813B2 (ja) * 2016-03-24 2019-10-23 株式会社神戸製鋼所 通信制御システム及び通信制御方法
DE102017208836A1 (de) * 2017-05-24 2018-11-29 Wago Verwaltungsgesellschaft Mbh Statussignalausgabe
US10488892B1 (en) * 2017-10-20 2019-11-26 Smart Modular Technologies, Inc. Portable module system
US10585689B1 (en) * 2017-12-20 2020-03-10 Cisco Technology, Inc. Shared memory interface for application processes
US10872291B2 (en) * 2017-12-22 2020-12-22 Alibaba Group Holding Limited On-chip communication system for neural network processors
DE102021105919A1 (de) * 2021-03-11 2022-09-15 Ebm-Papst Mulfingen Gmbh & Co. Kg Adressierbares Master-Slave-System sowie Verfahren zum Adressieren von Slave-Einheiten

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778419A (en) * 1995-08-16 1998-07-07 Microunity Systems Engineering, Inc. DRAM with high bandwidth interface that uses packets and arbitration
TW532011B (en) * 2001-09-21 2003-05-11 Jiun-Sheng Chen Network topology structure on board of computer cluster
US20060104270A1 (en) * 2004-11-16 2006-05-18 Inching Chen Method and apparatus for communicating within a segmented network
US20060140150A1 (en) * 2004-11-05 2006-06-29 Interdigital Technology Corporation Wireless communication method and system for implementing media independent handover between technologically diversified access networks
TWI264956B (en) * 2004-03-12 2006-10-21 Univ Nat Chiao Tung Method for performing access point handoff for mobile node
TWI283978B (en) * 2005-09-27 2007-07-11 Alpha Networks Inc A dynamic wireless meshing networks supporting load balance and flow control

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4014A (en) * 1845-04-26 Improvement in machines for skimming liquids
US4663706A (en) * 1982-10-28 1987-05-05 Tandem Computers Incorporated Multiprocessor multisystem communications network
US4617566A (en) 1983-12-15 1986-10-14 Teleplex Corporation Addressable-port, daisy chain telemetry system with self-test capability
US5243703A (en) 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5204669A (en) 1990-08-30 1993-04-20 Datacard Corporation Automatic station identification where function modules automatically initialize
US5319598A (en) 1990-12-10 1994-06-07 Hughes Aircraft Company Nonvolatile serially programmable devices
US5132635A (en) 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5379291A (en) 1992-12-29 1995-01-03 International Business Machines Corporation Apparatus for fiber distributed data interface dynamic station bypass via skipping and hopping
US5502817A (en) 1993-04-02 1996-03-26 University Research Foundation, Inc. Ultra high speed data collection, processing and distribution ring with parallel data paths between nodes
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US5602780A (en) 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5452259A (en) 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5404460A (en) 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5475854A (en) 1994-01-28 1995-12-12 Vlsi Technology, Inc. Serial bus I/O system and method for serializing interrupt requests and DMA requests in a computer system
DE4429433C1 (de) 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
KR0142367B1 (ko) 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
JPH0991197A (ja) 1995-09-22 1997-04-04 Sharp Corp データ転送制御装置
US5777345A (en) 1996-01-03 1998-07-07 Intel Corporation Multi-chip integrated circuit package
US5828899A (en) 1996-01-04 1998-10-27 Compaq Computer Corporation System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port
US5941974A (en) 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
KR100243335B1 (ko) 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
EP0891056A3 (en) * 1997-07-08 2005-06-29 Canon Kabushiki Kaisha Communication network, node apparatus and method for controlling the same
US6148364A (en) 1997-12-30 2000-11-14 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
JPH11145996A (ja) * 1997-11-12 1999-05-28 Canon Inc 通信ネットワーク及びそこで用いる伝送制御方法
US6002638A (en) 1998-01-20 1999-12-14 Microchip Technology Incorporated Memory device having a switchable clock output and method therefor
US6144576A (en) 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US6304921B1 (en) 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
US7130958B2 (en) 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
US6680904B1 (en) 1999-12-27 2004-01-20 Orckit Communications Ltd. Bi-directional chaining of network access ports
US6816933B1 (en) 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6317350B1 (en) 2000-06-16 2001-11-13 Netlogic Microsystems, Inc. Hierarchical depth cascading of content addressable memory devices
US6779072B1 (en) * 2000-07-20 2004-08-17 Silicon Graphics, Inc. Method and apparatus for accessing MMR registers distributed across a large asic
US6317352B1 (en) 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6853557B1 (en) 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
US6658509B1 (en) 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
US6996644B2 (en) 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
US7043727B2 (en) * 2001-06-08 2006-05-09 Micromuse Ltd. Method and system for efficient distribution of network event data
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US7280549B2 (en) 2001-07-09 2007-10-09 Micron Technology, Inc. High speed ring/bus
JP2003030993A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体記憶装置
US6928501B2 (en) 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6763426B1 (en) 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
US7062601B2 (en) 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
CA2396632A1 (en) 2002-07-31 2004-01-31 Mosaid Technologies Incorporated Cam diamond cascade architecture
KR100487539B1 (ko) 2002-09-02 2005-05-03 삼성전자주식회사 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치
US7032039B2 (en) 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
US7308524B2 (en) 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US6988173B2 (en) * 2003-05-12 2006-01-17 International Business Machines Corporation Bus protocol for a switchless distributed shared memory computer system
US20050071542A1 (en) 2003-05-13 2005-03-31 Advanced Micro Devices, Inc. Prefetch mechanism for use in a system including a host connected to a plurality of memory modules via a serial memory interconnect
US7309923B2 (en) 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
KR100557068B1 (ko) * 2003-08-06 2006-03-03 삼성전자주식회사 실내 백본망을 위한 ｉｅｅｅ 1394 기반의 단방향 링 시스템
US7031221B2 (en) 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
US7475174B2 (en) 2004-03-17 2009-01-06 Super Talent Electronics, Inc. Flash / phase-change memory in multi-ring topology using serial-link packet interface
US8375146B2 (en) 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
US7664994B2 (en) * 2004-09-08 2010-02-16 Hewlett-Packard Development Company, L.P. High-availability cluster node removal and communication
US6950325B1 (en) 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM
US7729350B2 (en) * 2004-12-30 2010-06-01 Nokia, Inc. Virtual multicast routing for a cluster having state synchronization
US7340618B2 (en) * 2005-03-16 2008-03-04 International Business Machines Corporation System and method for regulating system power by controlling memory usage based on an overall system power measurement
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US8069328B2 (en) 2006-03-28 2011-11-29 Mosaid Technologies Incorporated Daisy chain cascade configuration recognition technique
US8364861B2 (en) 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US7498991B2 (en) 2007-07-02 2009-03-03 Cirocomm Technology Corp. Miniature combo built-in antenna structure
US8397011B2 (en) * 2007-10-05 2013-03-12 Joseph Ashwood Scalable mass data storage device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778419A (en) * 1995-08-16 1998-07-07 Microunity Systems Engineering, Inc. DRAM with high bandwidth interface that uses packets and arbitration
TW532011B (en) * 2001-09-21 2003-05-11 Jiun-Sheng Chen Network topology structure on board of computer cluster
TWI264956B (en) * 2004-03-12 2006-10-21 Univ Nat Chiao Tung Method for performing access point handoff for mobile node
US20060140150A1 (en) * 2004-11-05 2006-06-29 Interdigital Technology Corporation Wireless communication method and system for implementing media independent handover between technologically diversified access networks
US20060104270A1 (en) * 2004-11-16 2006-05-18 Inching Chen Method and apparatus for communicating within a segmented network
TWI283978B (en) * 2005-09-27 2007-07-11 Alpha Networks Inc A dynamic wireless meshing networks supporting load balance and flow control

Also Published As

Publication number Publication date
US8902910B2 (en) 2014-12-02
KR101507196B1 (ko) 2015-03-31
US20090180483A1 (en) 2009-07-16
JP5678310B2 (ja) 2015-03-04
JP2011509634A (ja) 2011-03-24
CN101971574B (zh) 2015-01-21
CN101971574A (zh) 2011-02-09
US20140115190A1 (en) 2014-04-24
KR20100126665A (ko) 2010-12-02
US8594110B2 (en) 2013-11-26
EP2243257A1 (en) 2010-10-27
TW200939036A (en) 2009-09-16
WO2009088574A9 (en) 2009-10-08
JP2014014160A (ja) 2014-01-23
WO2009088574A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
TWI457765B (zh) 叢集環之網路拓樸之系統、方法及半導體裝置
US7594052B2 (en) Integrated circuit and method of communication service mapping
US7952944B2 (en) System for providing on-die termination of a control signal bus
JP2022023108A (ja) 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム
US7409491B2 (en) System memory board subsystem using DRAM with stacked dedicated high speed point to point links
US7581073B2 (en) Systems and methods for providing distributed autonomous power management in a memory system
US7957173B2 (en) Composite memory having a bridging device for connecting discrete memory devices to a system
CN101405708B (zh) 自动计算机器的存储器系统
US9443561B1 (en) Ring networks for intra- and inter-memory I/O including 3D-stacked memories
US7593288B2 (en) System for providing read clock sharing between memory devices
US20070276976A1 (en) Systems and methods for providing distributed technology independent memory controllers
US20100005214A1 (en) Enhancing bus efficiency in a memory system
US6499079B1 (en) Subordinate bridge structure for a point-to-point computer interconnection bus
JP2004525449A (ja) 相互接続システム
RU2004139118A (ru) Определение и конфигурирование пути передачи данных в сети
US20070226407A1 (en) Integrated Circuit And Method For Buffering To Optimize Burst Length In Networks On Chips
CN112513827A (zh) 使用hbm物理接口的高带宽芯片到芯片接口
US7917728B2 (en) Integrated circuit and method for transaction retraction
TW202034320A (zh) 終端電阻電路及其控制方法
US11989145B2 (en) Write busy signaling for interface structures
US9990323B2 (en) Configuring a communication interconnect for electronic devices
TW202318183A (zh) 使用基於小晶片的儲存架構的裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees