JP2014013850A - 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置 - Google Patents

炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置 Download PDF

Info

Publication number
JP2014013850A
JP2014013850A JP2012151022A JP2012151022A JP2014013850A JP 2014013850 A JP2014013850 A JP 2014013850A JP 2012151022 A JP2012151022 A JP 2012151022A JP 2012151022 A JP2012151022 A JP 2012151022A JP 2014013850 A JP2014013850 A JP 2014013850A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide substrate
semiconductor device
manufacturing
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012151022A
Other languages
English (en)
Inventor
Satomi Ito
里美 伊藤
Takeyoshi Masuda
健良 増田
Keiji Wada
圭司 和田
Itaru Saito
格 斉藤
Makoto Harada
真 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012151022A priority Critical patent/JP2014013850A/ja
Publication of JP2014013850A publication Critical patent/JP2014013850A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】表面粗さの悪化を抑制しつつ、高濃度にアルミニウムがドープされたエピタキシャル成長膜を形成可能な炭化珪素基板の製造方法および当該炭化珪素基板の製造方法が実施される半導体装置の製造方法、ならびにより高性能な半導体装置を製造することが可能な炭化珪素基板および当該炭化珪素基板を備える半導体装置を提供する。
【解決手段】炭化珪素基板10の製造方法は、炭化珪素からなるベース基板20を準備する工程と、準備されたベース基板20をサセプタ上に接触させて配置する工程と、サセプタ上に配置されたベース基板20を加熱しつつ、ベース基板20のカーボン面側の主表面20A上にアルミニウムがドープされたボディ層32を形成する工程とを備えている。ボディ層32を形成する工程では、アルゴンを含むキャリアガスが導入された雰囲気ガス中においてベース基板20が加熱される。
【選択図】図2

Description

本発明は、炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置に関するものであり、より特定的には、表面粗さの悪化を抑制しつつ、高濃度にアルミニウムがドープされたエピタキシャル成長膜を形成可能な炭化珪素基板の製造方法および当該炭化珪素基板の製造方法が実施される半導体装置の製造方法、ならびにより高性能な半導体装置を製造することが可能な炭化珪素基板および当該炭化珪素基板を備える半導体装置に関するものである。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を構成材料として採用する半導体装置の製造プロセスでは、炭化珪素基板の主表面上におけるエピタキシャル成長や、エピタキシャル成長膜へのイオン注入などにより不純物がドープされた活性領域が形成される。炭化珪素基板の主表面上におけるエピタキシャル成長膜の形成については、種々の方法が提案されている(たとえば、非特許文献1〜3参照)。
Kazutoshi Kojima et al、「Epitaxial Growth of High−Quality 4H−SiC Carbon−Face by Low−Pressure Hot−Wall Chemical Vapor Deposition」、Japanese Journal of Applied Physics、The Japan Society of Applied Physics、2003年5月10日、Vol.42、p.637−639 Tsunenobu Kimoto et al、「Incorporation mechanism of N,Al,andB Impurities in chemical vapor deposition of SiC」、Amecican Institute of Physics、1995年6月8日、Vol.67、p.2385−2387 U Forsberg et al、「Aluminum doping of epitaxial silicon carbide」、Journal of Crystal Growth、ELSEVIER、2002年8月22日、Vol.253、p.340−350
炭化珪素基板のカーボン面上においてアルミニウムがドープされたエピタキシャル成長膜を高温で成長させる場合、アルミニウム原子と炭素原子との結合が弱いため、膜中に取り込まれたアルミニウム原子は気相中に再蒸発する。そのため、アルミニウムが高濃度にドープされたエピタキシャル成長膜を高温で成長させることは困難であるという問題がある。また、エピタキシャル成長における成長温度を低くするとアルミニウム原子の再蒸発を抑制することができる一方、エピタキシャル成長膜の表面に欠陥が発生し易くなり、良好な表面モフォロジを得ることが困難になる。このように、炭化珪素基板のカーボン面上のエピタキシャル成長においては、エピタキシャル成長膜の表面粗さの悪化を抑制しつつ、アルミニウムを高濃度に導入することは困難であった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、表面粗さの悪化を抑制しつつ、高濃度にアルミニウムがドープされたエピタキシャル成長膜を形成可能な炭化珪素基板の製造方法および当該炭化珪素基板の製造方法が実施される半導体装置の製造方法、ならびにより高性能な半導体装置を製造することが可能な炭化珪素基板および当該炭化珪素基板を備える半導体装置を提供することである。
本発明の炭化珪素基板の製造方法は、炭化珪素からなるベース基板を準備する工程と、準備されたベース基板をサセプタ上に接触させて配置する工程と、サセプタ上に配置されたベース基板を加熱しつつ、ベース基板のカーボン面側の主表面上にアルミニウムがドープされたエピタキシャル成長膜を形成する工程とを備えている。エピタキシャル成長膜を形成する工程では、希ガスを含むキャリアガスが導入された雰囲気ガス中においてベース基板が加熱される。
従来のエピタキシャル成長膜の形成においては、水素ガスがキャリアガスとして採用されていたのに対し、本発明の炭化珪素基板の製造方法では、水素ガスに比べてより熱伝導率が低い希ガスを含むキャリアガスが導入された雰囲気ガス中においてベース基板を加熱しつつエピタキシャル成長膜が形成される。そのため、ベース基板から雰囲気ガスへの伝熱が抑制され、高温でベース基板を加熱した場合においても雰囲気ガスの温度上昇を抑制することができる。その結果、ベース基板を高温に保持することによりエピタキシャル成長膜の表面粗さの悪化が抑制され、かつ雰囲気ガスの温度上昇を抑制することによりアルミニウム原子の再蒸発を抑制することができる。したがって、本発明の炭化珪素基板の製造方法によれば、表面粗さの悪化を抑制しつつ、高濃度にアルミニウムが導入されたエピタキシャル成長膜を形成可能な炭化珪素基板の製造方法を提供することができる。
なお、カーボン面側の主表面とは、六方晶の単結晶炭化結晶のカーボン面として定義される(000−1)面とのなす角が0°以上90°未満の面を意味している。また、希ガスを含むキャリアガスとは、意図的に導入された希ガスを含むものを意味し、不可避的な不純物として含むものを意味するものではない。
上記炭化珪素基板の製造方法において、キャリアガスに含まれる希ガスの割合は、5体積%以上30体積%以下であってもよい。これにより、ベース基板から雰囲気ガスへの伝熱をより効果的に抑制することができる。その結果、アルミニウム原子の再蒸発をより効果的に抑制することができる。
上記炭化珪素基板の製造方法において、希ガスは、アルゴンであってもよい。このように、希ガスには安価なアルゴンを好適に採用することができる。
上記炭化珪素基板の製造方法において、キャリアガスは、水素をさらに含んでいてもよい。これにより、結晶性に優れたエピタキシャル成長膜を形成することができる。
本発明の半導体装置の製造方法は、炭化珪素基板を準備する工程と、準備された炭化珪素基板上に電極を形成する工程とを備えている。炭化珪素基板を準備する工程では、上記本発明の炭化珪素基板の製造方法により製造された炭化珪素基板が準備される。
本発明の半導体装置の製造方法では、表面粗さの悪化を抑制しつつ、高濃度にアルミニウムが導入されたエピタキシャル成長膜を形成可能な炭化珪素基板の製造方法により製造された炭化珪素基板が準備される。これにより、炭化珪素基板の表面粗さの悪化や、エピタキシャル成長膜におけるアルミニウムのドープ濃度の低下に起因する性能の低下が抑制された半導体装置を製造することができる。したがって、本発明の半導体装置の製造方法によれば、より高性能な半導体装置を製造することができる。
本発明の炭化珪素基板は、炭化珪素からなるベース基板と、ベース基板のカーボン面側の主表面上に形成されたエピタキシャル成長膜とを備えている。エピタキシャル成長膜におけるアルミニウム濃度は、7×1017cm−3以上5×1018cm−3以下である。エピタキシャル成長膜のベース基板側とは反対側の主表面の表面粗さは、RMS値で1μm以下である。
本発明の炭化珪素基板は、表面粗さの悪化が抑制され、かつ高濃度にアルミニウムがドープされた炭化珪素基板となっている。これにより、炭化珪素基板の表面粗さの悪化や、エピタキシャル成長膜におけるアルミニウムのドープ濃度の低下に起因する半導体装置の性能の低下を抑制することができる。したがって、本発明の炭化珪素基板によれば、より高性能な半導体装置を製造することができる。
本発明の半導体装置は、炭化珪素基板と、炭化珪素基板上に形成された電極とを備えている。炭化珪素基板は、上記本発明の炭化珪素基板である。
本発明の半導体装置は、上記本発明の炭化珪素基板を備えている。したがって、本発明の半導体装置によれば、炭化珪素基板の表面粗さの悪化や、エピタキシャル成長膜におけるアルミニウムのドープ濃度の低下に起因する性能の低下が抑制された、より高性能な半導体装置を提供することができる。
以上の説明から明らかなように、本発明の炭化珪素基板の製造方法によれば、表面粗さの悪化を抑制しつつ、高濃度にアルミニウムがドープされたエピタキシャル成長膜を形成可能な炭化珪素基板の製造方法を提供することができる。また、本発明の半導体装置の製造方法および炭化珪素基板によれば、より高性能な半導体装置を製造することができる。また、本発明の半導体装置によれば、より高性能な半導体装置を提供することができる。
半導体装置の構成を示す概略図である。 炭化珪素基板の構成を示す概略図である。 半導体装置の製造方法を概略的に示すフローチャートである。 炭化珪素基板の製造方法を概略的に示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略図である。 炭化珪素基板の製造方法を説明するための概略図である。 炭化珪素基板の製造方法を説明するための概略図である。 半導体装置の製造方法を説明するための概略図である。 半導体装置の製造方法を説明するための概略図である。 半導体装置の製造方法を説明するための概略図である。 半導体装置の製造方法を説明するための概略図である。 半導体装置の製造方法を説明するための概略図である。 半導体装置の製造方法を説明するための概略図である。 炭化珪素基板の微細構造を示す概略図である。 ポリタイプ4Hの六方晶における(000−1)面の結晶構造を示す図である。 図15中線分XVI−XVIに沿う(11−20)面の結晶構造を示す図である。 図14の複合面の表面近傍における結晶構造を(11−20)面内において示す図である。 図14の複合面を(01−10)面から見た図である。 巨視的に見たチャネル面および(000−1)面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および<0−11−2>方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。 図14の変形例を示す図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示す。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
まず、本発明の一実施の形態の半導体装置および炭化珪素基板の構造について説明する。図1を参照して、本実施の形態の半導体装置としてのMOSFET1は、炭化珪素基板10と、酸化膜40と、ゲート電極41と、層間絶縁膜42と、ソース電極50と、ドレイン電極60と、ソース配線51と、裏面保護電極61とを備えている。炭化珪素基板10は、本実施の形態の炭化珪素基板である。
図1および図2を参照して、炭化珪素基板10は、炭化珪素からなるベース基板20と、ベース基板20の主表面20A上に形成されたエピタキシャル成長膜であるドリフト層31およびボディ層32とを含んでいる。主表面20Aは、カーボン面側の面であり、たとえば(000−1)面に対して<11−20>方向に4°のオフ角を有している。ボディ層32の主表面10Aを含む領域には、ソース領域33とコンタクト領域34とが形成されている。
ベース基板20は、たとえば窒素(N)などのn型不純物を含むことにより導電型がn型となっている。ドリフト層31は、ベース基板20の主表面20A上に形成されたエピタキシャル成長膜であり、たとえば窒素(N)などのn型不純物を含むことにより導電型がn型となっている。ドリフト層31に含まれるn型不純物の濃度値は、ベース基板20に含まれるn型不純物の濃度値よりも低い値となっている。
ボディ層32は、ドリフト層31から見てベース基板20とは反対側に形成されたエピタキシャル成長膜である。ボディ層32は、p型不純物であるアルミニウム(Al)を含むことにより、導電型がp型となっている。ボディ層32におけるアルミニウム(Al)濃度は、7×1017cm−3以上5×1018cm−3以下となっており、たとえば1×1018cm−3となっている。ボディ層32のベース基板20側とは反対側の主表面10Aの表面粗さは、RMS(Root Mean Square)値で0.05μm以上1μm以下となっている。
ソース領域33は、主表面10Aを含むようにボディ層32内に形成されている。ソース領域33は、たとえばリン(P)などのn型不純物を含むことにより導電型がn型となっている。ソース領域33に含まれるn型不純物の濃度値は、ドリフト層31に含まれるn型不純物の濃度値よりも高くなっている。
コンタクト領域34は、主表面10Aを含み、かつソース領域33に隣接するようにボディ層32内に形成されている。コンタクト領域34は、たとえばアルミニウム(Al)や硼素(B)などのp型不純物を含むことにより導電型がp型となっている。コンタクト領域34に含まれるp型不純物の濃度値は、ボディ層32に含まれるアルミニウムの濃度よりも高くなっている。
炭化珪素基板10には、一方の主表面10A側に開口するトレンチTRが形成されている。トレンチTRは、側壁面SWと底面BWとを含み、側壁面SWがソース領域33、ボディ層32およびドリフト層31に亘るようにソース領域33およびボディ層32を貫通し、底面BWがドリフト層31に位置するように形成されている。側壁面SWは、ボディ層32においてチャネル面CHを含んでいる。側壁面SWは、所定の結晶面(以下、特殊面という)を有する。特殊面の構造については、後に詳述する。
酸化膜40は、トレンチTRの表面(側壁面SWおよび底面BW)および主表面10Aを覆うように形成されている。酸化膜40は、たとえば二酸化珪素(SiO)からなっている。
ゲート電極41は、トレンチTR内において、側壁面SWおよび底面BWを覆うように形成された酸化膜40に接触するように形成されている。ゲート電極41は、たとえば不純物が添加されたポリシリコン、Alなどの導電体からなっている。
ソース電極50は、ソース領域33およびコンタクト領域34に接触するように形成されている。ソース電極50は、ソース領域33に対してオーミック接触することができる材料、たとえばNiSi(ニッケルシリサイド)、TiSi(チタンシリサイド)、AlSi(アルミシリサイド)およびTiAlSi(チタンアルミシリサイド)などからなっており、ソース領域33に対して電気的に接続されている。
層間絶縁膜42は、酸化膜40と共にゲート電極41を取囲むように形成されており、ゲート電極41をソース電極50およびソース配線51に対して電気的に絶縁している。層間絶縁膜42は、たとえば二酸化珪素(SiO)からなっている。
ソース配線51は、層間絶縁膜42およびソース電極50を覆うように形成されている。ソース配線51は、たとえばAlなどの導電体からなっており、ソース電極50を介してソース領域33と電気的に接続されている。
ドレイン電極60は、ベース基板20から見てドリフト層31とは反対側の主表面20B上に形成されている。ドレイン電極60は、ベース基板20とオーミック接触することができる材料、たとえばソース電極50と同様の材料からなっており、ベース基板20に対して電気的に接続されている。裏面保護電極61は、ドレイン電極60を覆うように形成されている。裏面保護電極61は、たとえばAlなどの導電体からなっている。
次に、MOSFET1の動作について説明する。図1を参照して、ゲート電極41に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極50とドレイン電極60との間に電圧が印加されても、ボディ層32とドリフト層31との間に形成されるpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極41に閾値電圧以上の電圧が印加されると、ボディ層32において側壁面SWに接する領域であるチャネル面CHに反転層が形成される。その結果、ソース領域33とドリフト層31とが電気的に接続され、ソース電極50とドレイン電極60との間に電流が流れる。以上のようにして、MOSFET1は動作する。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法では、上記本実施の形態の半導体装置としてのMOSFET1が製造される。図3を参照して、まず、工程(S10)として、炭化珪素基板準備工程が実施される。この工程(S10)では、以下に説明する本実施の形態の炭化珪素基板の製造方法により製造された上記本実施の形態の炭化珪素基板10が準備される。
図4を参照して、本実施の形態の炭化珪素基板の製造方法では、まず、工程(S11)として、ベース基板準備工程が実施される。この工程(S11)では、図5を参照して、たとえば4H型の六方晶炭化珪素からなり、主表面20Aを有するベース基板20が準備される。主表面20Aは、カーボン面側の面であり、たとえば(000−1)面に対して<11−20>方向に4°のオフ角を有している。
次に、工程(S12)として、ベース基板配置工程が実施される。この工程(S12)では、図6を参照して、上記工程(S11)にて準備されたベース基板20が、炭化珪素により表面が被覆されたカーボン製のサセプタ2のプレート3上に接触して配置される。プレート3は、たとえばタンタルカーバイド(TaC)からなっている
次に、工程(S13)として、エピタキシャル成長膜形成工程が実施される。この工程(S13)では、図7を参照して、ベース基板20の主表面20A上においてエピタキシャル成長膜であるドリフト層31およびボディ層32が形成される。まず、水素(H)を含むキャリアガスと、モノシラン(SiH)、プロパン(C)および窒素(N)などを含む反応ガスとがサセプタ内に導入される。そして、上記キャリアガスおよび反応ガスが導入された雰囲気ガス中において、サセプタ上に配置されたベース基板20が加熱されつつベース基板20の主表面20A上に窒素(N)がドープされたエピタキシャル成長膜であるドリフト層31が形成される。
次に、水素(H)および希ガスであるアルゴン(Ar)を含むキャリアガスと、モノシラン(SiH)、プロパン(C)およびトリメチルアルミニウム(TMA:Tri Methyl Aluminum)などを含む反応ガスとがサセプタ内に導入される。そして、1600℃、50kPaの条件でベース基板20が加熱されつつ、ドリフト層31上にアルミニウム(Al)がドープされたエピタキシャル成長膜であるボディ層32が形成される。なお、水素(H)を含むキャリアガスを採用することにより、エピタキシャル成長における結晶表面(テラス)上での二次元核の形成が抑制され、より結晶性に優れたボディ層32を形成することができる。
この工程(S13)において、キャリアガスに含まれる希ガスには、安価なアルゴン(Ar)を好適に採用することができるが、これに限られるものではない。たとえば、キャリアガスは、ヘリウム(He)、ネオン(Ne)、キセノン(Xe)、クリプトン(Kr)およびラドン(Rn)のうち少なくとも一の希ガスを含んでいてもよい。また、キャリアガスに含まれる希ガスの割合は特に限られるものではないが、5体積%以上30体積%以下であることが好ましい。なお、本実施の形態では、5体積%以上30体積%以下のアルゴン(Ar)を含み、残部が水素(H)からなるキャリアガスが採用される。以上の工程(S11)〜(S13)が実施されることにより本実施の形態の炭化珪素基板の製造方法が完了し、炭化珪素基板10が準備される。
次に、図3を参照して、工程(S20)として、ソース領域形成工程が実施される。この工程(S20)では、図8を参照して、ボディ層32内にリン(P)イオンを注入することにより、ボディ層32の主表面10Aを含む領域にソース領域33が形成される。
次に、工程(S30)として、トレンチ形成工程が実施される。この工程(S30)では、図9を参照して、まず、たとえばP−CVD(Plasma−Chemical Vapor Deposition)法により、炭化珪素基板10の主表面10Aのうちトレンチを形成すべき領域に開口を有し、SiO(二酸化珪素)からなるマスク70が形成される。次に、たとえば六フッ化硫黄(SF)ガスおよび酸素を含む雰囲気中において、誘導接合型反応性イオンエッチング(ICP−RIE:Inductive Coupled Plasma Reactive Ion Etching)などにより、炭化珪素基板10のエッチングを進行させる。次に、図10を参照して、たとえば塩素などのハロゲン系ガスおよび酸素を含む雰囲気中において熱エッチングが施される。そして、上記エッチング処理が完了した後にマスク70が除去される。このようにして、ソース領域33、ボディ層32およびドリフト31層が露出する側壁面SW、およびドリフト層31に位置する底面BWを有するトレンチTRが炭化珪素基板10に形成される。
次に、工程(S40)として、コンタクト領域形成工程が実施される。この工程(S40)では、図11を参照して、たとえばアルミニウム(Al)イオンをソース領域33内に注入することにより、ソース領域33に隣接するコンタクト領域34が形成される。
次に、工程(S50)として、ゲート酸化膜形成工程が実施される。この工程(S50)では、図12を参照して、酸素を含む雰囲気中において炭化珪素基板10を加熱することにより、トレンチTRの表面(側壁面SWおよび底面BW)、および主表面10Aを含む領域にわたり二酸化珪素(SiO)からなる酸化膜40が形成される。
次に、工程(S60)として、ゲート電極形成工程が実施される。この工程(S60)では、図13を参照して、たとえばLP(Low Pressure)CVD法により、トレンチTR内にポリシリコン膜が形成される。これにより、トレンチTRの表面を含む領域に形成された酸化膜40に接触するようにゲート電極41が形成される。
次に、工程(S70)として、層間絶縁膜形成工程が実施される。この工程(S70)では、図1を参照して、たとえばP(Plasma)−CVD法により、絶縁体である二酸化珪素(SiO)からなる層間絶縁膜42が、酸化膜40と共にゲート電極41を取囲むように形成される。
次に、工程(S80)として、オーミック電極形成工程が実施される。この工程(S80)では、図1を参照して、まず、ソース電極50を形成すべき領域において、層間絶縁膜42および酸化膜40が除去され、ソース領域33およびコンタクト領域34が露出した状態になる。そして、当該領域において、たとえばNiからなる膜が形成される。一方、ベース基板20において、ドリフト層31が形成される側とは反対側の主表面20B上に、たとえばNiからなる膜が形成される。その後、合金加熱処理が施され、上記Niからなる膜の少なくとも一部がシリサイド化されることにより、ソース電極50およびドレイン電極60がそれぞれ形成される。
次に、工程(S90)として、配線形成工程が実施される。この工程(S90)では、図1を参照して、たとえば蒸着法により導電体であるAlからなるソース配線51が、層間絶縁膜42およびソース電極50を覆うように形成される。一方、たとえばAlからなる裏面保護電極61が、ドレイン電極60を覆うように形成される。以上の工程(S10)〜(S90)を実施することによりMOSFET1が製造され、本実施の形態の半導体装置の製造方法が完了する。
以上のように、従来のエピタキシャル成長によるボディ層32の形成においては水素ガスがキャリアガスとして採用されていたのに対し、本実施の形態の炭化珪素基板の製造方法では、水素ガスに比べてより熱伝導率が低い希ガスを含むキャリアガスが導入された雰囲気ガス中においてベース基板20を加熱しつつボディ層32が形成される。そのため、ベース基板20から雰囲気ガスへの伝熱が抑制され、高温でベース基板20を加熱した場合においても雰囲気ガスの温度上昇を抑制することができる。その結果、ベース基板20を高温に保持することによりボディ層32の表面粗さの悪化を抑制しつつ、雰囲気ガスの温度上昇を抑制することによりアルミニウム原子の再蒸発を抑制することができる。したがって、本実施の形態の炭化珪素基板の製造方法によれば、表面粗さの悪化を抑制しつつ、高濃度にアルミニウムが導入されたボディ層32を形成することができる。
また、本実施の形態の半導体装置の製造方法では、工程(S10)において、上記本実施の形態の炭化珪素基板の製造方法により製造された炭化珪素基板10が準備される。これにより、炭化珪素基板の表面粗さの悪化や、ボディ層におけるアルミニウムのドープ濃度の低下に起因する性能の低下が抑制されたMOSFET1を製造することができる。したがって、本実施の形態の半導体装置の製造方法によれば、より高性能なMOSFET1を製造することができる。
また、上述のように、本実施の形態の炭化珪素基板の製造方法では、キャリアガスに含まれるアルゴンガスの割合は、5体積%以上30体積%以下であることが好ましい。これにより、ベース基板20から雰囲気ガスへの伝熱をより効果的に抑制することができる。その結果、ボディ層32中にドープされたアルミニウムの再蒸発をより効果的に抑制することができる。
また、本実施の形態の炭化珪素基板10は、表面粗さの悪化が抑制され、かつ高濃度にアルミニウムがドープされた炭化珪素基板となっている。これにより、炭化珪素基板の表面粗さの悪化や、ボディ層におけるアルミニウムのドープ濃度の低下に起因する半導体装置の性能の低下を抑制することができる。したがって、本実施の形態の炭化珪素基板10によれば、より高性能な半導体装置を製造することができる。
また、本実施の形態の半導体装置としてのMOSFET1は、上記本実施の形態の炭化珪素基板10を備えているため、より高性能な半導体装置となっている。具体的には、MOSFET1では、炭化珪素基板10のボディ層32において高濃度にアルミニウムがドープされているため、閾値電圧の設定が容易であり、またボディ層32におけるパンチスルーの発生を抑制することができる。なお、ボディ層32において高濃度に不純物がドープされる場合、通常チャネル移動度が低下するが、MOSFET1においては、後に詳述する特殊面を有する側壁面SWに沿ってチャネル領域が形成されるため、チャネル移動度の低下は抑制される。
以下、特殊面の構造について詳述する。チャネル面CHを含む側壁面SW(図1)が特殊面を有することで、チャネル面CHも特殊面を有し得る。図14に示すように、特殊面を有する側壁面SWは、面S1(第1の面)を含む。面S1は面方位{0−33−8}を有し、好ましくは面方位(0−33−8)を有する。好ましくは側壁面SWは面S1を微視的に含む。好ましくは側壁面SWはさらに面S2(第2の面)を微視的に含む。面S2は面方位{0−11−1}を有し、好ましくは面方位(0−11−1)を有する。ここで「微視的」とは、原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばTEM(Transmission Electron Microscope)を用いることができる。
好ましくは側壁面SWは複合面SRを有する。複合面SRは、面S1およびS2が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、TEMまたはAFM(Atomic Force Microscopy)により観察し得る。複合面SRは面方位{0−11−2}を有し、好ましくは面方位(0−11−2)を有する。この場合、複合面SRは{000−1}面に対して巨視的に62°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なX線回折を用いた方法を用い得る。好ましくは、チャネル面CH上においてキャリアが流れる方向であるチャネル方向CDは、上述した周期的繰り返しが行われる方向に沿っている。
次に、複合面SRの詳細な構造について説明する。一般に、ポリタイプ4Hの炭化珪素単結晶を(000−1)面から見ると、図15に示すように、Si原子(またはC原子)は、A層の原子(図中の実線)と、この下に位置するB層の原子(図中の破線)と、この下に位置するC層の原子(図中の一点鎖線)と、この下に位置するB層の原子(図示せず)とが繰り返し設けられている。つまり4つの層ABCBを1周期としてABCBABCBABCB・・・のような周期的な積層構造が設けられている。
図16に示すように、(11−20)面(図15中の線分XVI−XVIに沿う断面)において、上述した1周期を構成する4つの層ABCBの各層の原子は、(0−11−2)面に完全に沿うようには配列されていない。図16においてはB層の原子の位置を通るように(0−11−2)面が示されており、この場合、A層およびB層の各々の原子は(0−11−2)面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が(0−11−2)に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図17に示すように、複合面SRは、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。面S1および面S2の各々の長さは、Si原子(またはC原子)の原子間隔の2倍である。なお面S1および面S2が平均化された面は、(0−11−2)面(図16)に対応する。
図18に示すように、複合面SRを(01−10)面から見て単結晶構造は、部分的に見て立方晶と等価な構造(面S1の部分)を周期的に含んでいる。具体的には複合面SRは、上述した立方晶と等価な構造における面方位(001)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位(001)を有する面(図18においては面S1)と、この面につながりかつこの面方位と異なる面方位を有する面(図18においては面S2)とによって表面を構成することは4H以外のポリタイプにおいても可能である。ポリタイプは、たとえば6Hまたは15Rであってもよい。
次に図19を参照して、側壁面SWの結晶面と、チャネル面CHの移動度MBとの関係について説明する。図19のグラフにおいて、横軸は、チャネル面CHを有する側壁面SWの巨視的な面方位と(000−1)面とのなす角度D1を示し、縦軸は移動度MBを示す。プロット群CMは側壁面SWが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群MCはそのような熱エッチングがなされない場合に対応する。
プロット群MCにおける移動度MBは、チャネル面CHの表面の巨視的な面方位が(0−33−8)のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が(0−33−8)とされることによって、微視的な面方位(0−33−8)、つまり原子レベルまで考慮した場合の面方位(0−33−8)が形成される割合が確率的に高くなったためと考えられる。
一方、プロット群CMにおける移動度MBは、チャネル面CHの表面の巨視的な面方位が(0−11−2)のとき(矢印EX)に最大となった。この理由は、図17および図18に示すように、面方位(0−33−8)を有する多数の面S1が面S2を介して規則正しく稠密に配置されることで、チャネル面CHの表面において微視的な面方位(0−33−8)が占める割合が高くなったためと考えられる。
なお移動度MBは複合面SR上において方位依存性を有する。図20に示すグラフにおいて、横軸はチャネル方向と<0−11−2>方向との間の角度D2を示し、縦軸はチャネル面CHの移動度MB(任意単位)を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度MBを大きくするには、チャネル方向CD(図14)が有する角度D2は、0°以上60°以下であることが好ましく、ほぼ0°であることがより好ましいことがわかった。
図21に示すように、側壁面SWは複合面SRに加えてさらに面S3(第3の面)を含んでもよい。この場合、側壁面SWの{000−1}面に対するオフ角は、理想的な複合面SRのオフ角である62°からずれる。このずれは小さいことが好ましく、±10°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{0−33−8}面となる表面がある。より好ましくは、側壁面SWの(000−1)面に対するオフ角は、理想的な複合面SRのオフ角である62°からずれる。このずれは小さいことが好ましく、±10°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が(0−33−8)面となる表面がある。
より具体的には側壁面SWは、面S3および複合面SRが周期的に繰り返されることによって構成された複合面SQを含んでもよい。このような周期的構造は、たとえば、TEMまたはAFM(Atomic Force Microscopy)により観察し得る。
エピタキシャル成長膜におけるアルミニウムのドープ濃度に関して、本発明の効果を確認する実験を行った。まず、炭化珪素からなるベース基板として、一方の主表面が(000−1)面に対して<11−20>方向に4°のオフ角を有するものを準備した。そして、当該一方の主表面にRCA洗浄を施した。次に、準備したベース基板をサセプタ内に配置した。次に、サセプタ内にキャリアガスおよび反応ガスを所定の流量で導入した。そして、1600℃、50kPaの条件でベース基板を加熱しつつ、当該一方の主表面上にアルミニウムがドープされたエピタキシャル成長膜を形成した。キャリアガスとしては、水素(H)およびアルゴン(Ar)を含むものを採用し、それぞれの流量は125slm、25slmとした。また、反応ガスは、モノシラン(SiH)およびトリメチルアルミニウム(TMA)を含むものを採用し、それぞれの流量は45sccm、50sccmとした。また、C/Siは2とした。そして、形成されたエピタキシャル成長膜におけるアルミニウムの濃度について調査した。
上記実験結果について説明する。形成されたエピタキシャル成長膜におけるアルミニウムの濃度は、7×1015cm−3以上となっていた。これにより、本発明の炭化珪素基板の製造方法においては、高濃度にアルミニウムがドープされたエピタキシャル成長膜を形成可能であることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置は、表面粗さの悪化を抑制しつつ、高濃度にアルミニウムがドープされたエピタキシャル成長膜を形成することが要求される炭化珪素基板の製造方法および当該炭化珪素基板の製造方法が実施される半導体装置の製造方法、ならびにより高性能な半導体装置を製造することが要求される炭化珪素基板および当該炭化珪素基板を備える半導体装置において、特に有利に適用され得る。
1 MOSFET、2 サセプタ、3 プレート、10 炭化珪素基板、10A,20A,20B 主表面、20 ベース基板、31 ドリフト層、32 ボディ層、33 ソース領域、40 酸化膜、41 ゲート電極、42 層間絶縁膜、50 ソース電極、51 ソース配線、60 ドレイン電極、61 裏面保護電極、70 マスク。

Claims (7)

  1. 炭化珪素からなるベース基板を準備する工程と、
    準備された前記ベース基板をサセプタ上に接触させて配置する工程と、
    前記サセプタ上に配置された前記ベース基板を加熱しつつ、前記ベース基板のカーボン面側の主表面上にアルミニウムがドープされたエピタキシャル成長膜を形成する工程とを備え、
    前記エピタキシャル成長膜を形成する工程では、希ガスを含むキャリアガスが導入された雰囲気ガス中において前記ベース基板が加熱される、炭化珪素基板の製造方法。
  2. 前記キャリアガスに含まれる前記希ガスの割合は、5体積%以上30体積%以下である、請求項1に記載の炭化珪素基板の製造方法。
  3. 前記希ガスは、アルゴンである、請求項1または2に記載の炭化珪素基板の製造方法。
  4. 前記キャリアガスは、水素をさらに含む、請求項1〜3のいずれか1項に記載の炭化珪素基板の製造方法。
  5. 炭化珪素基板を準備する工程と、
    準備された前記炭化珪素基板上に電極を形成する工程とを備え、
    前記炭化珪素基板を準備する工程では、請求項1〜4のいずれか1項に記載の炭化珪素基板の製造方法により製造された炭化珪素基板が準備される、半導体装置の製造方法。
  6. 炭化珪素からなるベース基板と、
    前記ベース基板のカーボン面側の主表面上に形成されたエピタキシャル成長膜とを備え、
    前記エピタキシャル成長膜におけるアルミニウム濃度は、7×1017cm−3以上5×1018cm−3以下であり、
    前記エピタキシャル成長膜の前記ベース基板側とは反対側の主表面の表面粗さは、RMS値で1μm以下である、炭化珪素基板。
  7. 炭化珪素基板と、
    前記炭化珪素基板上に形成された電極とを備え、
    前記炭化珪素基板は、請求項6に記載の炭化珪素基板である、半導体装置。
JP2012151022A 2012-07-05 2012-07-05 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置 Pending JP2014013850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012151022A JP2014013850A (ja) 2012-07-05 2012-07-05 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012151022A JP2014013850A (ja) 2012-07-05 2012-07-05 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2014013850A true JP2014013850A (ja) 2014-01-23

Family

ID=50109361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012151022A Pending JP2014013850A (ja) 2012-07-05 2012-07-05 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置

Country Status (1)

Country Link
JP (1) JP2014013850A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220408A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016021299A1 (ja) * 2014-08-06 2016-02-11 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340512A (ja) * 1999-03-23 2000-12-08 Matsushita Electric Ind Co Ltd 半導体膜の成長方法及び半導体装置の製造方法
JP2002508298A (ja) * 1997-12-17 2002-03-19 クリー インコーポレイテッド 極めて均一な炭化ケイ素エピタキシャル層の成長
JP2005109408A (ja) * 2003-10-02 2005-04-21 Toyo Tanso Kk 縦型ホットウォールCVDエピタキシャル装置、SiCエピタキシャル成長方法及びSiCエピタキシャル成長膜
JP2005324994A (ja) * 2004-05-14 2005-11-24 Tsunenobu Kimoto SiC単結晶の成長方法およびそれにより成長したSiC単結晶
JP2008311542A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd SiCエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるSiC半導体装置の製造方法
JP2012250888A (ja) * 2011-06-05 2012-12-20 Toyota Central R&D Labs Inc SiC単結晶及びその製造方法、並びに、SiCウェハ及び半導体デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508298A (ja) * 1997-12-17 2002-03-19 クリー インコーポレイテッド 極めて均一な炭化ケイ素エピタキシャル層の成長
JP2000340512A (ja) * 1999-03-23 2000-12-08 Matsushita Electric Ind Co Ltd 半導体膜の成長方法及び半導体装置の製造方法
JP2005109408A (ja) * 2003-10-02 2005-04-21 Toyo Tanso Kk 縦型ホットウォールCVDエピタキシャル装置、SiCエピタキシャル成長方法及びSiCエピタキシャル成長膜
JP2005324994A (ja) * 2004-05-14 2005-11-24 Tsunenobu Kimoto SiC単結晶の成長方法およびそれにより成長したSiC単結晶
JP2008311542A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd SiCエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるSiC半導体装置の製造方法
JP2012250888A (ja) * 2011-06-05 2012-12-20 Toyota Central R&D Labs Inc SiC単結晶及びその製造方法、並びに、SiCウェハ及び半導体デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220408A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016021299A1 (ja) * 2014-08-06 2016-02-11 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016039215A (ja) * 2014-08-06 2016-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9966372B2 (en) 2014-08-06 2018-05-08 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device having parallel contact holes between adjacent trenches

Similar Documents

Publication Publication Date Title
JP6835192B2 (ja) 炭化珪素半導体装置
US9608074B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US8952393B2 (en) Silicon carbide semiconductor device
JP6171678B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2014241368A (ja) 炭化珪素半導体装置
US9490319B2 (en) Silicon carbide semiconductor device
US20130119407A1 (en) Method for manufacturing semiconductor device, and semiconductor device
JP2015220407A (ja) 炭化珪素半導体装置およびその製造方法
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5811973B2 (ja) 炭化珪素半導体装置の製造方法
JP5900243B2 (ja) 炭化珪素半導体装置の製造方法
CA2787098A1 (en) Silicon carbide semiconductor device
JP2014013850A (ja) 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
US20130341648A1 (en) Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
US9679986B2 (en) Silicon carbide semiconductor device
JP2014033068A (ja) 炭化珪素半導体装置の製造方法および炭化珪素基板
JP2014075475A (ja) 炭化珪素半導体装置の製造方法
US9793365B2 (en) Method for manufacturing silicon carbide semiconductor device having trench
EP2937905B1 (en) Silicon carbide semiconductor device
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
US20130306987A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2016149496A (ja) 半導体積層体の製造方法および半導体装置の製造方法
JP2014075474A (ja) 炭化珪素半導体装置の製造方法
JP2014063871A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160802