JP2014033068A - 炭化珪素半導体装置の製造方法および炭化珪素基板 - Google Patents

炭化珪素半導体装置の製造方法および炭化珪素基板 Download PDF

Info

Publication number
JP2014033068A
JP2014033068A JP2012172591A JP2012172591A JP2014033068A JP 2014033068 A JP2014033068 A JP 2014033068A JP 2012172591 A JP2012172591 A JP 2012172591A JP 2012172591 A JP2012172591 A JP 2012172591A JP 2014033068 A JP2014033068 A JP 2014033068A
Authority
JP
Japan
Prior art keywords
silicon carbide
protective film
semiconductor device
single crystal
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012172591A
Other languages
English (en)
Inventor
Satomi Ito
里美 伊藤
Hideto Tamaso
秀人 玉祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012172591A priority Critical patent/JP2014033068A/ja
Publication of JP2014033068A publication Critical patent/JP2014033068A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】エピタキシャル成長時の基板の裏面の表面粗さの増大を抑制する。
【解決手段】(0001)面から8度以内のオフ角を有する第1の主面P1と、第1の主面P1と反対の第2の主面P2とを有する、炭化珪素からなる単結晶基板80が準備される。第1の主面P1を覆う保護膜73が形成される。保護膜73によって第1の主面P1が覆われた状態を保ちながら第2の主面P2上における炭化珪素のエピタキシャル成長を行うことによって、単結晶基板80と第2の主面P2上に設けられたエピタキシャル層81とを有する炭化珪素基板101が形成される。エッチングによって保護膜73が除去される。
【選択図】図8

Description

この発明は、炭化珪素半導体装置の製造方法および炭化珪素基板に関するものである。
電力用半導体装置に適した材料のひとつとして考えられているものとして、ポリタイプ4Hの結晶構造を有する炭化珪素(4H−SiC)がある。
「Keiji Wada et al., "Epitaxial growth of 4H-SiC on 4° off-axis (0 0 0 1) and (0 0 0 -1) substrates by hot-wall chemical vapor deposition", Journal of Crystal Growth, Volume 291, Issue 2 (2006), pp. 370-374」によれば、高純度でかつ良好な表面モフォロジでの再現性のあるエピ層の成長のため、4H−SiCホモエピタキシャル成長は主に、8度オフ角(0001)Si面基板上に行われている旨が記載されている。またチャネル移動度を顕著に高めた高性能電力用MOSFETの製造に向けて、(0001)Si面に置き換わる有望な候補として、(000−1)C面について言及されている。(000−1)C面上には、広いC/Si比の範囲において、マクロスコピックなステップバンチングなしにエピ層を形成し得る、と記載されている。
Keiji Wada et al., "Epitaxial growth of 4H-SiC on 4° off-axis (0 0 0 1) and (0 0 0 -1) substrates by hot-wall chemical vapor deposition", Journal of Crystal Growth, Volume 291, Issue 2 (2006), pp. 370-374
基板のC面上にエピタキシャル成長が行われる場合、C面と反対の面であるSi面はエピタキシャル成長が行われない面、すなわち裏面である。上記文献のように、C面上に形成されたエピタキシャル層の品質についての検討はあったものの、その際の裏面の状態については検討がなされていなかった。
本発明者らは、C面あるいはC面からある程度以内のオフ角を有する面上にエピタキシャル成長が行われる際、裏面の表面粗さが顕著に増大することを見出した。裏面の表面粗さが過大な場合、その基板を用いた半導体装置の製造に支障が生じ得る。たとえば、フォトリソグラフィにおけるエピタキシャル基板の上面へのフォーカス合わせが、裏面からの光散乱によって乱されることがある。これを解消するために仮にCMP(Chemical Mechanical Polishing)が行われたとすると、CMPの研磨材の残留が後の工程に悪影響を及ぼし得る。本発明は、このような課題を解決するために成されたものであり、この発明の一の目的は、エピタキシャル成長時における基板の裏面の表面粗さの増大を抑制することができる炭化珪素半導体装置の製造方法を提供することである。また本発明の他の目的は、裏面の表面粗さが小さい炭化珪素半導体基板を提供することである。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。(0001)面から8度以内のオフ角を有する第1の主面と、第1の主面と反対の第2の主面とを有する、炭化珪素からなる単結晶基板が準備される。単結晶基板の第1の主面を覆う保護膜が形成される。保護膜によって第1の主面が覆われた状態を保ちながら単結晶基板の第2の主面上における炭化珪素のエピタキシャル成長を行うことによって、単結晶基板と単結晶基板の第2の主面上に設けられたエピタキシャル層とを有する炭化珪素基板が形成される。炭化珪素基板が形成された後に、エッチングによって保護膜が除去される。
この製造方法によれば、単結晶基板の第2の主面上におけるエピタキシャル成長時に、第1の主面が保護膜によって保護される。これにより、エピタキシャル成長工程の際の第1の主面の表面粗さの増大を抑制することができる。
保護膜は炭素原子を含んでもよい。これにより、炭化珪素からなる単結晶基板に対する保護膜の密着性を確保しやすくなる。
保護膜は、炭素原子の酸化によって炭化珪素の昇華温度未満の温度で酸化分解可能な材料からなってもよい。これにより、酸化分解を用いて保護膜を除去することができる。
保護膜が除去される際に、保護膜が酸化されてもよい。これにより、保護膜が酸化分解によって除去される。
保護膜が酸化される際に、酸化雰囲気下で保護膜に対してドライエッチングが行われてもよい。これによりドライエッチングによって保護膜が酸化されるので、ドライエッチングの速度を高めることができる。
保護膜が形成される際に、単結晶基板の第1の主面を覆う有機膜が形成され、この有機膜が炭化されてもよい。これにより保護膜を有機膜から形成することができる。
有機膜が形成される際に、単結晶基板の第1の主面上にレジストが塗布されてもよい。これによりレジストから有機膜を形成することができる。
保護膜は、単結晶基板の第1の主面上に無機物を堆積することによって形成されてもよい。これにより堆積法によって保護膜を形成することができる。
無機物は、カーボンおよびダイヤモンドライクカーボンのいずれかであってもよい。これにより保護膜を容易に形成することができる。
保護膜は、エピタキシャル層を形成する工程における単結晶基板の最高温度よりも高い融点を有する金属炭化物からなってもよい。この場合、緻密な保護膜を形成することができる。よって単結晶基板の第1の主面をより確実に保護することができる。
金属炭化物はタンタル原子を含んでもよい。これにより緻密な保護膜を形成することができる。よって単結晶基板の第1の主面をより確実に保護することができる。
保護膜が除去される際に、保護膜に対してウエットエッチングが行われてもよい。これにより保護膜が除去される際に第1の主面に与えられるダメージを抑えることができる。
炭化珪素基板が形成される際に、炭化珪素基板へ水素ガスが供給されてもよい。この場合、単結晶基板の第1の主面が水素ガスから保護膜によって保護される。これにより第1の主面の表面粗さの増大を抑制することができる。
上記製造方法において、フォトリソグラフィ法によって炭化珪素基板が加工されてもよい。本願発明によれば単結晶基板の第1の主面の表面粗さの増大が抑制されるので、表面粗さに起因してフォトリソグラフィが困難となることを防ぐことができる。
本発明の炭化珪素基板は単結晶基板およびエピタキシャル層を有する。単結晶基板は、第1の主面と、第1の主面と反対の第2の主面とを有する。第1の主面は、(0001)面から8度以内のオフ角を有し、かつRa50nm以下の表面粗さを有する。エピタキシャル層は単結晶基板の第2の主面上に設けられている。
この炭化珪素基板によれば、第1の主面の表面粗さがRa50nm以下とされる。これにより、この炭化珪素基板を用いた半導体装置の製造において、第1の主面の表面粗さに起因した問題の発生を抑制することができる。
上記のように本発明によれば、単結晶基板の第2の主面上におけるエピタキシャル成長時に、第1の主面が保護膜によって保護される。これにより、エピタキシャル成長工程の際の第1の主面の表面粗さの増大を抑制することができる。
本発明の実施の形態1における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図1の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分斜視図である。 図1の炭化珪素半導体装置の製造方法の第1工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第2工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第3工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第4工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第5工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第6工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第7工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第8工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第9工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第10工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第11工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第12工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第13工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第14工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第15工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第16工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第17工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第18工程を概略的に示す部分断面図である。 炭化珪素半導体装置が有する炭化珪素層の表面の微細構造を概略的に示す部分断面図である。 ポリタイプ4Hの六方晶における(000−1)面の結晶構造を示す図である。 図22の線XXIII−XXIIIに沿う(11−20)面の結晶構造を示す図である。 図21の複合面の表面近傍における結晶構造を(11−20)面内において示す図である。 図21の複合面を(01−10)面から見た図である。 巨視的に見たチャネル面および(000−1)面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および<0−11−2>方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。 図21の変形例を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”(バー)を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
(実施の形態1)
図1および図2に示すように、本実施の形態のMOSFET201(炭化珪素半導体装置)は、エピタキシャル基板101と、ゲート酸化膜91(ゲート絶縁膜)と、ゲート電極92と、層間絶縁膜93と、ソース電極94と、ソース配線層95と、ドレイン電極98とを有する。エピタキシャル基板101は、炭化珪素からなり、好ましくはポリタイプ4Hを有する。エピタキシャル基板101は具体的には、単結晶基板80と、nドリフト層81(エピタキシャル層)と、pベース層82と、n領域83と、pコンタクト領域84とを有する。
単結晶基板80は、n型(第1の導電型)を有する。nドリフト層81は単結晶基板80上に形成されたエピタキシャル層である。nドリフト層81はn型を有する。nドリフト層81の不純物濃度は、単結晶基板80の不純物濃度よりも低いことが好ましい。nドリフト層81のドナー濃度は、好ましくは1×1015cm-3以上5×1016cm-3以下であり、たとえば8×1015cm-3である。
pベース層82はp型を有する。pベース層82はnドリフト層81上に設けられている。pベース層82の不純物濃度は、たとえば1×1018cm-3である。n領域83はn型を有する。n領域83は、pベース層82によってnドリフト層81から隔てられるようにpベース層82上に設けられている。pコンタクト領域84はp型を有する。pコンタクト領域84はpベース層82につながっている。
エピタキシャル基板101のエピタキシャル層側の面(図1の上面)にはトレンチTRが設けられている。トレンチTRは側壁面SWおよび底面BTを有する。側壁面SWはn領域83およびpベース層82を貫通してnドリフト層81に至っている。側壁面SWはpベース層82上において、MOSFET201のチャネル面を含む。
側壁面SWはエピタキシャル基板101の上面に対して傾斜しており、これによりトレンチTRは開口に向かってテーパ状に拡がっている。側壁面SWの面方位は、(000−1)面に対して50°以上65°以下傾斜していることが好ましい。好ましくは側壁面SWは、特にpベース層82上の部分において、所定の結晶面(特殊面とも称する)を有する。特殊面の詳細については後述する。底面BTはnドリフト層81上に位置している。本実施の形態においてはエピタキシャル基板101の上面とほぼ平行な平坦な形状を有する。
ゲート酸化膜91は、トレンチTRの側壁面SWおよび底面BTの各々を覆っている。ゲート電極92はゲート酸化膜91上に設けられている。ソース電極94は、n領域83およびpコンタクト領域84の各々に接している。ソース配線層95はソース電極94に接している。ソース配線層95は、たとえばアルミニウム層である。層間絶縁膜93はゲート電極92とソース配線層95との間を絶縁している。
次にMOSFET201の製造方法について、以下に説明する。
図3に示すように、裏面P1(図3中では上側に描かれている)および上面P2(図3中では下側に描かれている)を有する単結晶基板80が準備される。裏面P1(第1の主面)は、(0001)面から8度以内のオフ角を有する。上面P2(第2の主面)は、裏面P1と反対の面であり、裏面P1とほぼ平行な面である。よって上面P2は、(000−1)面から8度以内のオフ角を有する。好ましくは、裏面P1のオフ角は4度以内である。また好ましくは裏面P1のオフ角は2度超である。
図4に示すように、単結晶基板80の裏面P1上にレジスト71が塗布される。このレジスト71が固化されることで、単結晶基板80の裏面P1を覆うレジスト膜72(有機膜)が形成される(図5)。レジスト膜72が炭化されることで、単結晶基板80の裏面P1を覆う保護膜73が形成される(図6)。炭化のための温度は、好ましくは750℃以上である。保護膜73は有機膜の炭化によって形成されるので、保護膜73の材料は主に炭素原子からなる。またこの材料は、炭素原子の酸化によって容易に酸化分解可能であり、そのために必要な温度は、炭化珪素の昇華温度である2000℃程度よりも小さい。
図7に示すように、単結晶基板80を成膜工程中に支持するための部材であるサセプタ50が準備される。サセプタ50は、たとえばカーボンから作られている。保護膜73がサセプタ50に面するように、単結晶基板80がサセプタ50上に載置される。
図8に示すように、単結晶基板80の上面P2上において炭化珪素のエピタキシャル成長が行われる。これにより、単結晶基板80と単結晶基板80の上面P2上に設けられたnドリフト層81(エピタキシャル層)とを有するエピタキシャル基板101(炭化珪素基板)が形成される。このエピタキシャル成長の間、保護膜73によって裏面P1が覆われた状態が保たれる。エピタキシャル成長の完了後、エピタキシャル基板101がサセプタ50から分離される(図9)。
このエピタキシャル成長はCVD(Chemical Vapor Deposition)法により行われ得る。この際、エピタキシャル基板101へキャリアガスとして水素ガスが供給され得る。原料ガスとしては、たとえば、シラン(SiH4)とプロパン(C38)との混合ガスを用い得る。この際、不純物として、たとえば窒素(N)やリン(P)を導入することが好ましい。
次に、エッチングによって保護膜73が除去される(図10)。これにより、露出された裏面P1を有するエピタキシャル基板101が得られる。裏面P1の表面粗さはRa50nm以下であり、好ましくはRa20nm以下である。保護膜73が除去される際に、保護膜73が酸化される。具体的には、保護膜73が酸化される際に、酸化雰囲気下で保護膜73に対してドライエッチングが行われる。なおnドリフト層81の表面粗さ(図10における上面の表面粗さ)は、好ましくは1nm以下とされる。
図11に示すように、nドリフト層81上にpベース層82およびn領域83が形成される。これらの形成は、たとえばnドリフト層81の全面上へのイオン注入により行い得る。pベース層82を形成するためのイオン注入においては、たとえばアルミニウム(Al)などの、p型を付与するための不純物がイオン注入される。またn領域83を形成するためのイオン注入においては、たとえばリン(P)などの、n型を付与するための不純物がイオン注入される。なおイオン注入の代わり、不純物の添加をともなうにエピタキシャル成長が用いられてもよい。
図12に示すように、エピタキシャル基板101のn領域83上にレジスト膜60が形成される。次にレジスト膜60に対する露光および現像が行われる。これにより、pコンタクト領域84が形成されることになる位置に対応した開口を有するマスク層61(図13)が形成される。次にマスク層61を用いたイオン注入により、pコンタクト領域84が形成される。次にマスク層61が除去される(図14)。このように、フォトリソグラフィ法によってエピタキシャル基板101に対して局所的な不純物領域を形成するという加工が行われる。
次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは1500℃以上1900℃以下であり、たとえば1700℃程度である。熱処理の時間は、たとえば30分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばAr雰囲気である。
図15に示すように、n領域83およびpコンタクト領域84からなる面上に、開口部を有するマスク層40がフォトリソグラフィ法によって形成される。マスク層40として、たとえばシリコン酸化膜などを用いることができる。開口部はトレンチTR(図1)の位置に対応して形成される。次に、マスク層40を用いて、エピタキシャル基板101の加工が行われる。言い換えればフォトリソグラフィ法によってエピタキシャル基板101が加工される。以下にその詳細について説明する。
図16に示すように、マスク層40の開口部において、n領域83と、pベース層82と、nドリフト層81の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング(RIE)、特に誘導結合プラズマ(ICP)RIEを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いたICP−RIEを用いることができる。このようなエッチングにより、トレンチTR(図1)が形成されるべき領域に、エピタキシャル基板101の厚さ方向(図中の縦方向)にほぼ沿った側壁を有する凹部TQが形成される。
次に、凹部TQにおいて熱エッチングが行われる。熱エッチングは、たとえば、少なくとも1種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも1種類以上のハロゲン原子は、塩素(Cl)原子およびフッ素(F)原子の少なくともいずれかを含む。この雰囲気は、たとえば、Cl2、BCL3、SF6、またはCF4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば700℃以上1000℃以下として、熱エッチングが行われる。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素(N2)ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を700℃以上1000℃以下とした場合、SiCのエッチング速度はたとえば約70μm/時になる。また、この場合に、酸化珪素から作られたマスク層40は、SiCに対する選択比が極めて大きいので、SiCのエッチング中に実質的にエッチングされない。
図17に示すように、上記の熱エッチングにより、エピタキシャル基板101上にトレンチTRが形成される。好ましくは、トレンチTRの形成時、側壁面SW上、特にpベース層82上において、特殊面が自己形成される。次にマスク層40がエッチングなど任意の方法により除去される。
図18に示すように、トレンチTRの側壁面SWおよび底面BTの各々を覆うゲート酸化膜91が形成される。ゲート酸化膜91は、たとえば熱酸化により形成され得る。
ゲート酸化膜91の形成後に、雰囲気ガスとして一酸化窒素(NO)ガスを用いるNOアニールが行われてもよい。温度プロファイルは、たとえば、温度1100℃以上1300℃以下、保持時間1時間程度の条件を有する。これにより、ゲート酸化膜91とpベース層82との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、NOガス以外のガスが雰囲気ガスとして用いられてもよい。
このNOアニールの後にさらに、雰囲気ガスとしてアルゴン(Ar)を用いるArアニールが行われてもよい。Arアニールの加熱温度は、上記NOアニールの加熱温度よりも高く、ゲート酸化膜91の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば1時間程度である。これにより、ゲート酸化膜91とpベース層82との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Arガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
図19に示すように、ゲート酸化膜91上にゲート電極92が形成される。具体的には、トレンチTRの内部の領域をゲート酸化膜91を介して埋めるように、ゲート酸化膜91上にゲート電極92が形成される。ゲート電極92の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とCMPとによって行い得る。
図20を参照して、ゲート電極92の露出面を覆うように、ゲート電極92およびゲート酸化膜91上に層間絶縁膜93が形成される。層間絶縁膜93およびゲート酸化膜91に開口部が形成されるようにエッチングが行われる。この開口部により上面P2上においてn領域83およびpコンタクト領域84の各々が露出される。次に上面P2上においてn領域83およびnコンタクト領域84の各々に接するソース電極94が形成される。nドリフト層81上に、単結晶基板80を介して、ドレイン電極98が形成される。
再び図1を参照して、ソース配線層95が形成される。これにより、MOSFET201が得られる。
本実施の形態の製造方法によれば、図8に示すように、単結晶基板80の上面P2上におけるエピタキシャル成長時に、裏面P1が保護膜73によって保護される。これにより、エピタキシャル成長工程の際の裏面P1の表面粗さの増大を抑制することができる。
保護膜73は炭素原子を含む。これにより、炭化珪素からなる単結晶基板80に対する保護膜73の密着性を確保しやすくなる。
保護膜73は、炭素原子の酸化によって炭化珪素の昇華温度未満の温度で酸化分解可能な材料からなる。これにより、酸化分解を用いて保護膜73を除去することができる。保護膜73が除去される際に、保護膜73が酸化される。これにより、保護膜73が酸化分解によって除去される。保護膜73が酸化される際に、酸化雰囲気下で保護膜73に対してドライエッチングが行われる。これによりドライエッチングによって保護膜73が酸化されるので、ドライエッチングの速度を高めることができる。
保護膜73が形成される際に、単結晶基板80の裏面P1を覆うレジスト膜72(図5)が形成され、このレジスト膜72が炭化される。これにより保護膜73(図6)をレジスト膜72から形成することができる。レジスト膜72が形成される際に、単結晶基板80の裏面P1上にレジストが塗布される。これによりレジストからレジスト膜72を形成することができる。
エピタキシャル基板101が形成される際(図8)に、炭化水素に対して浸食性を有する水素ガスがエピタキシャル基板101へ供給される。この水素ガスから単結晶基板80の裏面P1が保護膜73によって保護される。これにより裏面P1の表面粗さの増大を抑制することができる。
フォトリソグラフィ法によってエピタキシャル基板101が加工される(図12〜図14)。本実施形態によれば単結晶基板80の裏面P1の表面粗さの増大が抑制されるので、表面粗さに起因してフォトリソグラフィが困難となることを防ぐことができる。
エピタキシャル基板101(図11)によれば、裏面P1の表面粗さがRa10nm以下とされる。これにより、このエピタキシャル基板101を用いた半導体装置の製造において、裏面P1の表面粗さに起因した問題の発生を抑制することができる。
(実施の形態2)
本実施の形態においては、保護膜73の単結晶基板80の裏面P1上への形成が、実施の形態1と異なり、無機物を堆積することによって形成される(図6)。この無機物は、カーボンおよびダイヤモンドライクカーボンのいずれかであってもよい。これにより保護膜73を容易に形成することができる。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
(実施の形態3)
本実施の形態においては、保護膜73が単結晶基板80の裏面P1上に無機物を堆積することによって形成される(図6)。保護膜73は、nドリフト層81を形成する工程における単結晶基板80の最高温度よりも高い融点を有する金属炭化物からなる。これにより緻密な保護膜73を形成することができる。よって単結晶基板80の裏面P1をより確実に保護することができる。この金属炭化物はタンタル原子を含むことが好ましい。より具体的には、保護膜73は炭化タンタル(TaC)からなってもよい。これにより緻密な保護膜73を形成することができる。よって単結晶基板80の裏面P1をより確実に保護することができる。
また本実施の形態において、保護膜73が除去される際に、保護膜73に対してウエットエッチングが行われてもよい。これにより保護膜73が除去される際に裏面P1に与えられるダメージを抑えることができる。エッチング液としては、たとえば硫酸またはフッ化水素を用いることができる。
(特殊面)
上述した側壁面SWは、特にpベース層82上の部分において、特殊面を有する。特殊面を有する側壁面SWは、図21に示すように、面方位(0−33−8)を有する面S1(第1の面)を含む。言い換えれば、トレンチTRの側壁面SW上においてpベース層82には、面S1を含む表面が設けられている。
より好ましくは、側壁面SWは面S1を微視的に含み、側壁面SWはさらに、面方位(0−11−1)を有する面S2(第2の面)を微視的に含む。ここで「微視的」とは、原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばTEM(Transmission Electron Microscope)を用いることができる。
好ましくは、側壁面SWの面S1および面S2は、面方位(0−11−2)を有する複合面SRを構成している。すなわち複合面SRは、面S1およびS2が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、TEMまたはAFM(Atomic Force Microscopy)により観察し得る。この場合、複合面SRは(000−1)面に対して巨視的に62°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なX線回折を用いた方法を用い得る。
好ましくは、チャネル面上においてキャリアが流れる方向(すなわちMOSFETの厚さ方向(図1などにおける縦方向))であるチャネル方向CDは、上述した周期的繰り返しが行われる方向に沿っている。
次に複合面SRの詳細な構造について説明する。
一般に、ポリタイプ4Hの炭化珪素単結晶を(000−1)面から見ると、図22に示すように、Si原子(またはC原子)は、A層の原子(図中の実線)と、この下に位置するB層の原子(図中の破線)と、この下に位置するC層の原子(図中の一点鎖線)と、この下に位置するB層の原子(図示せず)とが繰り返し設けられている。つまり4つの層ABCBを1周期としてABCBABCBABCB・・・のような周期的な積層構造が設けられている。
図23に示すように、(11−20)面(図22の線XXIII−XXIIIの断面)において、上述した1周期を構成する4つの層ABCBの各層の原子は、(0−11−2)面に完全に沿うようには配列されていない。図23においてはB層の原子の位置を通るように(0−11−2)面が示されており、この場合、A層およびC層の各々の原子は(0−11−2)面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が(0−11−2)に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図24に示すように、複合面SRは、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。面S1および面S2の各々の長さは、Si原子(またはC原子)の原子間隔の2倍である。なお面S1および面S2が平均化された面は、(0−11−2)面(図23)に対応する。
図25に示すように、複合面SRを(01−10)面から見て単結晶構造は、部分的に見て立方晶と等価な構造(面S1の部分)を周期的に含んでいる。具体的には複合面SRは、上述した立方晶と等価な構造における面方位(001)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位(001)を有する面(図22においては面S1)と、この面につながりかつこの面方位と異なる面方位を有する面(図22においては面S2)とによって表面を構成することは4H以外のポリタイプにおいても可能である。
次に図26を参照して、側壁面SWの結晶面と、チャネル面の移動度MBとの関係について説明する。図26のグラフにおいて、横軸は、チャネル面を有する側壁面SWの巨視的な面方位と(000−1)面とのなす角度D1を示し、縦軸は移動度MBを示す。プロット群CMは側壁面SWが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群MCはそのような熱エッチングがなされない場合に対応する。
プロット群MCにおける移動度MBは、チャネル面の表面の巨視的な面方位が(0−33−8)のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が(0−33−8)とされることによって、微視的な面方位(0−33−8)、つまり原子レベルまで考慮した場合の面方位(0−33−8)が形成される割合が確率的に高くなったためと考えられる。
一方、プロット群CMにおける移動度MBは、チャネル面の表面の巨視的な面方位が(0−11−2)のとき(矢印EX)に最大となった。この理由は、図24および図25に示すように、面方位(0−33−8)を有する多数の面S1が面S2を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位(0−33−8)が占める割合が高くなったためと考えられる。
なお移動度MBは複合面SR上において方位依存性を有する。図27に示すグラフにおいて、横軸はチャネル方向と<0−11−2>方向との間の角度D2を示し、縦軸はチャネル面の移動度MB(任意単位)を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度MBを大きくするには、チャネル方向CD(図21)が有する角度D2は、0°以上60°以下であることが好ましく、ほぼ0°であることがより好ましいことがわかった。
図28に示すように、側壁面SWは複合面SRに加えてさらに面S3(第3の面)を含んでもよい。より具体的には、面S3および複合面SRが周期的に繰り返されることによって構成された複合面SQを側壁面SWが含んでもよい。この場合、側壁面SWの(000−1)面に対するオフ角は、理想的な複合面SRのオフ角である62°からずれる。このずれは小さいことが好ましく、±10°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が(0−33−8)面となる表面がある。
このような周期的構造は、たとえば、TEMまたはAFMにより観察し得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
71 レジスト、72 レジスト膜(有機膜)、73 保護膜、80 単結晶基板、81 nドリフト層(エピタキシャル層)、82 pベース層、83 n領域、84 pコンタクト領域、91 ゲート酸化膜(ゲート絶縁膜)、92 ゲート電極、93 層間絶縁膜、94 ソース電極、95 ソース配線層、98 ドレイン電極、101 エピタキシャル基板、201 MOSFET(炭化珪素半導体装置)、BT 底面、P1 裏面(第1の主面)、P2 上面(第2の主面)、SW 側壁面、TR トレンチ。

Claims (15)

  1. (0001)面から8度以内のオフ角を有する第1の主面と、前記第1の主面と反対の第2の主面とを有する、炭化珪素からなる単結晶基板を準備する工程と、
    前記単結晶基板の前記第1の主面を覆う保護膜を形成する工程と、
    前記保護膜によって前記第1の主面が覆われた状態を保ちながら前記単結晶基板の前記第2の主面上における炭化珪素のエピタキシャル成長を行うことによって、前記単結晶基板と前記単結晶基板の前記第2の主面上に設けられたエピタキシャル層とを有する炭化珪素基板を形成する工程と、
    前記炭化珪素基板を形成する工程の後に、エッチングによって前記保護膜を除去する工程とを備える、炭化珪素半導体装置の製造方法。
  2. 前記保護膜は炭素原子を含む、請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記保護膜は、前記炭素原子の酸化によって炭化珪素の昇華温度未満の温度で酸化分解可能な材料からなる、請求項2に記載の炭化珪素半導体装置の製造方法。
  4. 前記保護膜を除去する工程は、前記保護膜を酸化する工程を含む、請求項3に記載の炭化珪素半導体装置の製造方法。
  5. 前記保護膜を酸化する工程は、酸化雰囲気下で前記保護膜に対してドライエッチングを行う工程を含む、請求項4に記載の炭化珪素半導体装置の製造方法。
  6. 前記保護膜を形成する工程は、
    前記単結晶基板の前記第1の主面を覆う有機膜を形成する工程と、
    前記有機膜を炭化する工程とを含む、請求項2〜5のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  7. 前記有機膜を形成する工程は、前記単結晶基板の前記第1の主面上にレジストを塗布する工程を含む、請求項6に記載の炭化珪素半導体装置の製造方法。
  8. 前記保護膜を形成する工程は、前記単結晶基板の前記第1の主面上に無機物を堆積することによって行われる、請求項2〜5のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  9. 前記無機物は、カーボンおよびダイヤモンドライクカーボンのいずれかである、請求項8に記載の炭化珪素半導体装置の製造方法。
  10. 前記保護膜は、前記エピタキシャル層を形成する工程における前記単結晶基板の最高温度よりも高い融点を有する金属炭化物からなる、請求項2に記載の炭化珪素半導体装置の製造方法。
  11. 前記金属炭化物はタンタル原子を含む、請求項10に記載の炭化珪素半導体装置の製造方法。
  12. 前記保護膜を除去する工程は、前記保護膜に対してウエットエッチングを行う工程を含む、請求項10または11に記載の炭化珪素半導体装置の製造方法。
  13. 前記炭化珪素基板を形成する工程は、前記炭化珪素基板へ水素ガスを供給する工程を含む、請求項1〜12のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  14. フォトリソグラフィ法によって前記炭化珪素基板を加工する工程をさらに備える、請求項1〜13のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  15. (0001)面から8度以内のオフ角を有しかつRa50nm以下の表面粗さを有する第1の主面と、
    前記第1の主面と反対の第2の主面とを有する単結晶基板を備え、さらに
    前記単結晶基板の前記第2の主面上に設けられたエピタキシャル層を備える、炭化珪素基板。
JP2012172591A 2012-08-03 2012-08-03 炭化珪素半導体装置の製造方法および炭化珪素基板 Pending JP2014033068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012172591A JP2014033068A (ja) 2012-08-03 2012-08-03 炭化珪素半導体装置の製造方法および炭化珪素基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012172591A JP2014033068A (ja) 2012-08-03 2012-08-03 炭化珪素半導体装置の製造方法および炭化珪素基板

Publications (1)

Publication Number Publication Date
JP2014033068A true JP2014033068A (ja) 2014-02-20

Family

ID=50282669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012172591A Pending JP2014033068A (ja) 2012-08-03 2012-08-03 炭化珪素半導体装置の製造方法および炭化珪素基板

Country Status (1)

Country Link
JP (1) JP2014033068A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015160750A (ja) * 2014-02-26 2015-09-07 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
JP2015207695A (ja) * 2014-04-22 2015-11-19 住友電気工業株式会社 エピタキシャルウエハの製造方法およびエピタキシャルウエハ
JP2020181965A (ja) * 2019-04-26 2020-11-05 富士電機株式会社 半導体基板の製造方法および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015160750A (ja) * 2014-02-26 2015-09-07 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
JP2015207695A (ja) * 2014-04-22 2015-11-19 住友電気工業株式会社 エピタキシャルウエハの製造方法およびエピタキシャルウエハ
JP2020181965A (ja) * 2019-04-26 2020-11-05 富士電機株式会社 半導体基板の製造方法および半導体装置の製造方法
JP7259527B2 (ja) 2019-04-26 2023-04-18 富士電機株式会社 半導体基板の製造方法および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US10014376B2 (en) Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same
WO2014199748A1 (ja) 炭化珪素半導体装置
US9543412B2 (en) Method for manufacturing silicon carbide semiconductor device
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2015012019A1 (ja) 炭化珪素半導体装置およびその製造方法
US8772113B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2014033068A (ja) 炭化珪素半導体装置の製造方法および炭化珪素基板
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
JP2015129066A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板
WO2014027520A1 (ja) 炭化珪素半導体装置
JP2014075475A (ja) 炭化珪素半導体装置の製造方法
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9679986B2 (en) Silicon carbide semiconductor device
US9793365B2 (en) Method for manufacturing silicon carbide semiconductor device having trench
JP2014013850A (ja) 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置
JP2015082632A (ja) 炭化珪素半導体装置およびその製造方法
JP2014075474A (ja) 炭化珪素半導体装置の製造方法
JP2014063871A (ja) 炭化珪素半導体装置の製造方法
JP2014049458A (ja) 炭化珪素半導体装置の製造方法