JP2013535864A - 静電放電回路 - Google Patents

静電放電回路 Download PDF

Info

Publication number
JP2013535864A
JP2013535864A JP2013518642A JP2013518642A JP2013535864A JP 2013535864 A JP2013535864 A JP 2013535864A JP 2013518642 A JP2013518642 A JP 2013518642A JP 2013518642 A JP2013518642 A JP 2013518642A JP 2013535864 A JP2013535864 A JP 2013535864A
Authority
JP
Japan
Prior art keywords
power
voltage node
esd
global
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013518642A
Other languages
English (en)
Other versions
JP2013535864A5 (ja
JP5629376B2 (ja
Inventor
ヴィー.コソノキー スティーブン
アール.アンダーソン ウォーレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2013535864A publication Critical patent/JP2013535864A/ja
Publication of JP2013535864A5 publication Critical patent/JP2013535864A5/ja
Application granted granted Critical
Publication of JP5629376B2 publication Critical patent/JP5629376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0013Arrangements for reducing power consumption in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

集積回路(IC)が開示される。ICは、第1のグローバル電圧ノードおよび第2のグローバル電圧ノードを含む。ICは、それぞれが第1のグローバル電圧ノードに結合された2つ以上の電力ドメイン(21,22)をさらに含む。2つ以上の電力ドメイン(21,22)はそれぞれ、機能ユニット(24)および機能ユニット(24)に結合されたローカル電圧ノードを含む。複数の電力ドメイン(21,22)はそれぞれ、ローカル電圧ノードと第2のグローバル電圧ノードとの間に結合された電力ゲート制御(power-gating)トランジスタ(25)と、ESD(静電放電)回路(26)であって、ESD事象の発生を検出するように構成され、また、ESD事象を検出することに応答してトランジスタ(25)の起動をもたらすようにさらに構成される、ESD回路(26)とをさらに含む。
【選択図】図1

Description

本発明は、電子回路に関し、より詳細には、静電放電(ESD)による損傷を防ぐための回路に関する。
電子デバイスを取り扱う危険のうちの1つの危険は、静電放電(ESD)に起因する危険である。ESDは、静電場による異なる電位の2つの地点間における突然の電流の増加である。2つの地点間の接触は、電界用の放電経路を提供する可能性がある。2つの地点間の電位差が非常に大きい可能性があるため、ESDに起因する電流もまた非常に大きい可能性がある。
半導体デバイス(たとえば、集積回路)は、ESDによる損傷を特に受け易い。製造プロセス中に、また、現場で後ほど、半導体デバイスおよび/またはアセンブリの取り扱いは、ESD事象をもたらす可能性がある。こうしたESD事象は、半導体デバイスを損傷または破壊しうる。電気デバイスおよびアセンブリを取り扱う職員は、接地用ストラップの使用または接地付き靴の装着などの予防処置をとって、取り扱われる構成要素にESDが損傷を与えることを防止すること様な、予備注意を払う事ができる。しかし、これらの予備処置は、常に十分であるわけではない場合がある。したがって、多くの最新の電子デバイスは、ESD保護が組込まれた状態で設計される。1つのタイプのESD回路は、ESDクランプと呼ばれる。ESDクランプは、電力ノードとグラウンドノードとの間に結合されたRC(抵抗性−容量性)回路、および、RC回路の抵抗器とキャパシタの接合部に結合されたゲート端子を有する比較的大きなトランジスタを含むことができる。ESD事象が起こると、RC回路の接合部の電圧が、トランジスタを起動することができ、それにより、放電による電流用の放電経路が提供される。
集積回路(IC)が開示される。
一実施形態では、ICは、第1のグローバル電圧ノードおよび第2のグローバル電圧ノードを含む。ICは、それぞれが第1のグローバル電圧ノードに結合された2つ以上の電力ドメインをさらに含む。2つ以上の電力ドメインはそれぞれ、機能ユニットおよび機能ユニットに結合されたローカル電圧ノードを含む。複数の電力ドメインはそれぞれ、ローカル電圧ノードと第2のグローバル電圧ノードとの間に結合されたトランジスタと、ESD(静電放電)回路であって、ESD事象の発生を検出するように構成され、また、ESD事象を検出することに応答してトランジスタの起動をもたらすようにさらに構成される、ESD回路とをさらに含む。
一実施形態では、方法は、ESD(静電放電)回路がESD事象を検出することを含む。ESD回路は、ICの複数の電力ドメインのうちの1つの電力ドメインに関連し、複数の電力ドメインはそれぞれは、複数のESD回路の対応する1つのESD回路に関連し、また、第1のグローバル電圧ノードと第2のグローバル電圧ノードとの間に結合される。方法は、ESD事象を検出することに応答して、第2のグローバル電圧ノードと複数の電力ドメインの1つの電力ドメインのローカル電圧ノードとの間に放電経路を設けることをさらに含む。
本発明の他の態様は、以下の詳細な説明を読み、添付図面を参照すると、明らかになるであろう。
ESD放電経路を提供する電力ゲート制御トランジスタをそれぞれが利用する複数の電力ドメインを有する集積回路(IC)の一実施形態を示す図である。 IC内のESD回路の一実施形態を示す図である。 ESD放電経路を提供する電力ゲート制御トランジスタをそれぞれが利用する複数の電力ドメインを有するICの別の実施形態を示す図である。 IC内のESD回路の別の実施形態を示す図である。 ESD放電経路を提供する複数の電力ゲート制御トランジスタをそれぞれが利用する複数の電力ドメインを有するICの別の実施形態を示す図である。 IC内にESD放電経路を設けるための方法の一実施形態を示すフロー図である。 ICの実施形態を表す構造を記憶する搬送媒体の一実施形態のブロック図である。
本発明は種々の変更および代替形態を受けるが、本発明の特定の実施形態は、図面において例として示され、本明細書で詳細に述べられることになる。しかし、本発明に対する図面および説明は、開示される特定の形態に本発明を限定することを意図されるのではなく、逆に、本発明は、添付特許請求の範囲によって規定される本発明の趣旨および範囲内に入る全ての変更形態、等価形態、および代替形態を包含することが理解されるべきである。
本開示は、電力を節約するために、選択的にかつ独立してパワーオンまたはパワーオフされることができる複数の電力ドメインを有する集積回路(IC)用のESD(静電放電)保護を対象とする。各電力ドメインにおいて、ESD検出回路が、ESD事象を検出するために実装されることができる。ESD事象を検出すると、ESD検出回路は、電力ゲート制御トランジスタを起動する信号を生成することができ、電力ゲート制御トランジスタは、それにより、ESD事象によって生成された電流用の放電経路を完成させることができる。各電力ドメインのESD検出回路はまた、ICの電力制御ユニットに結合されることができる。選択された電力ドメインは、そのそれぞれのESD検出回路に第1の指示を電力制御ユニットが提供することに応答してパワーアップされることができ、それにより、電力ゲート制御トランジスタが起動される。同様に、選択された電力ドメインは、ESD検出回路に第2の指示を電力制御ユニットが提供することに応答してパワーダウンされることができ、それにより、電力ゲート制御トランジスタが停止されることができる。したがって、電力ゲート制御トランジスタは、対応する電力ドメインに電力を印加するまたは対応する電力ドメインから電力を取除く機能に加えて、ESD保護のために使用されることもできる。これは、次に、特にESD保護のために余分のトランジスタを設ける必要性を排除することができ、それにより、ICダイ上の面積節約をもたらす。こうしたICの種々の実施形態が、ここでさらに詳細に論じられる。
本開示のために、ESD事象は、静電場に起因する異なる電位の2つの地点間における突然の電流の増加として定義されることができる。こうしたESD事象は、電子回路内で(たとえば、IC内で)起こると、放電経路がない状態で、電子回路内の回路要素に損傷をもたらす可能性がある。
グローバル電圧ノードは、本開示のために、ICまたは他のタイプの電子システムの2つ以上の電力ドメインに結合される任意の電圧ノード(たとえば、電圧供給ノード、グラウンドノード)として定義されることができ、ICまたは他のタイプの電子システムにおいて、その電力ドメイン内の回路要素は、他の電力ドメイン内の回路要素と独立してパワーオンまたはパワーオフされることができる。本開示のためのローカル電圧ノードは、特定の電力ドメインの回路要素にとってローカルであり、したがって、別の電力ドメイン内の回路要素に結合されない電圧ノードとして定義されることができる。したがって、本開示のために、特定の電力ドメインに電力を印加することは、その電力ドメインのローカル電圧ノードを対応するグローバル電圧ノードに結合すること(たとえば、ローカル電圧供給ノードをグローバル電圧供給ノードに結合すること)を含むことができる。

ICおよびESD回路の実施形態:
図1は、ESD放電経路を提供するための電力ゲート制御トランジスタをそれぞれが利用する複数の電力ドメインを有するICの一実施形態を示す図である。図示する実施形態では、IC 10は、第1の電力ドメイン21および第2の電力ドメイン22を含む。所与の実施形態における電力ドメインの正確な数は、変動する可能性があり、したがって、ここで示す例は、制限的であることを意図されない。図示する実施形態の電力ドメイン21および22はそれぞれ、グローバル電圧供給ノード、Vddから電圧を受取るために結合される。さらに、IC 10は、グローバルリターン電圧ノードとして役立つ第2の電圧ノード、Vssを含む。減結合キャパシタンス27は、グローバル電圧供給ノードとグローバル電圧リターンノードとの間に設けられることができる。減結合キャパシタンス27は、1つまたは複数のキャパシタを使用して実装されることができ、IC 10の両端に分配されることができる。電源ノイズは、減結合キャパシタンス27を通してリターンノードに短絡されることができ、それにより、グローバル電圧供給ノードとグローバルリターン電圧ノードとの電圧差を実質的に一定値に維持する。
図示する実施形態の電力ドメイン21および22はそれぞれ、ローカルリターンノード、Vss−Local 1およびVss−Local 2をそれぞれ含む。1つまたは複数のキャパシタからなるローカル減結合キャパシタンス23は、電力ドメイン21および22のそれぞれに設けられることができる。これらのキャパシタは、上述したグローバル減結合キャパシタンス27の機能と同様の機能を提供することができ、また同様に、以下でさらに詳細に述べるように、ESD事象によって生成した電流用の放電経路の一部分を提供することができる。
各電力ゲート制御トランジスタ25は、電力ドメイン21および22のローカルリターンノードとグローバル電圧リターンノード、Vssとの間に結合される。電力ドメイン21および22の特定の電力ドメインは、その対応する電力ゲート制御トランジスタ25を起動することによってパワーオンされることができ、電力ゲート制御トランジスタ25は、そのローカルリターンノードをグローバルリターンノード、Vssに効果的に結合することができる。電力ドメイン21および22は、互いに独立してパワーオンおよびパワーオフされることができることが留意される。
IC 10は、互いに独立してパワーオンまたはパワーオフされることができる複数の電力ドメインを含む多くの異なるタイプのICのうちの1つのICであるとすることができる。たとえば、IC 10は、一実施形態では、マルチコアプロセッサとすることができ、各機能ユニット24は、コアを構成する回路要素を備える。別の実施形態では、IC 10は、電池電力を維持することが重要である可搬型デバイスで使用することを意図されるICとすることができ、各電力ドメインは、使用中でないときにパワーオフされることができる対応する機能ユニット24を含む。機能ユニット24は、IC 10のいくつかの実施形態において同一とすることができ、一方、他の実施形態では、機能ユニット24は、互いに異なるとすることができることが留意されるべきである。一般に、IC 10は、他の部分と独立してパワーオンまたはパワーオフされることができる部分(たとえば、電力ドメイン)を含む任意のタイプのICとすることができる。同様に、機能ユニット24は、IC 10の1つまたは複数の意図される機能を実施する任意のタイプの機能回路要素とすることができる。
図示する実施形態の電力ドメイン21および22のそれぞれは、その対応する電力ゲート制御トランジスタ25を起動することによってパワーオンされることができる。図示する実施形態では、各電力ゲート制御トランジスタ25は、それぞれのESD検出回路26に結合されたゲート端子を有する。各ESD検出回路26は、電力制御ユニット28からそれぞれの信号を受信するために結合される。ESD検出回路26は、それぞれのパワーオン信号(たとえば、電力ドメイン21へのPower On 1、電力ドメイン22へのPower On 2)を受信すると、その電力ドメインの電力ゲート制御トランジスタ25のゲート端子上で受信される信号(「Detect/On」)をアサートすることによって応答することができる。これらの信号は、電力制御ユニット28によるそれぞれのパワーオン信号のデアサーションに応答してそれぞれのESD検出回路26によってデアサート(de-assert)されることができる。したがって、電力制御ユニット28は、IC 10の通常動作中に電力が電力ドメイン21および22に提供されるか否かを効果的に制御することができる。
電力ゲート制御トランジスタ25のゲート端子上での(「Detect/On」)信号のアサーションは、次に、そのトランジスタを起動することができ、したがって、そのローカルリターン電圧ノードをグローバルリターン電圧ノードに効果的に結合する。たとえば、電力ドメイン21の電力ゲート制御トランジスタ25が起動される場合、Vss−Localは、Vss−Globalに効果的に結合されることができ、それにより、電力が機能ユニット24に提供されることが可能になる。逆に、電力ゲート制御トランジスタ25のゲート端子上での信号のデアサーションは、機能ユニット24から電力を取除くことができる。たとえば、電力ドメイン21の電力ゲート制御トランジスタ25のゲート端子に提供される信号がデアサートされる場合、Vss−Localは、Vss−Globalに効果的に減結合されることができ、したがって、電力がその電力ドメインから取除かれることができる。
上述した電力ゲート制御機能に加えて、電力ゲート制御トランジスタ25はまた、ESD事象中に生成され電流用の放電経路を完成するために使用されることができる。各ESD検出回路26は、電力ドメイン21および22のそれぞれにおいて普通なら回路要素に損傷を与える可能性があるESD事象を検出するように構成されることができる。ESD事象の検出に応答して、ESD検出回路26は、その対応する「Detect/On」信号をアサートすることができ、それにより、そのそれぞれの電力ドメインの電力ゲート制御トランジスタ25が起動される。電力ドメイン21および22の電力ゲート制御トランジスタ25が活動状態であると、電流用の放電経路が、キャパシタンス23を通り、ローカル電圧リターンノード(たとえば、Vss−Local 1)に至り、活動状態の電力ゲート制御トランジスタ25を通って設けられることができる。
したがって、図示する実施形態の電力ゲート制御トランジスタ25は、先に述べた電力ゲート制御機能を実施する機能に加えて、ESD放電経路を設ける機能性を提供することができる。述べた方法でESD放電経路を設けるために電力ゲート制御トランジスタを使用することは、この機能を実施する別個のトランジスタを設ける必要性をなくすることができる。したがって、これは、IC 10などのICのESD保護の装備を可能にし、一方同様に、比較的大きい可能性がある別個のESDトランジスタによって普通なら消費される回路エリアを節約する。
図2は、IC 10のESD回路26の一実施形態を示す図である。例証のために、さらなる素子が、これらの他の素子に対するESD検出回路26の関係を十分に示すために図2に示され、便宜上図1の場合と同様にここで番号付けされる。
図示する実施形態では、ESD検出回路26は、直列に結合されたキャパシタ32および抵抗器33を含む。キャパシタ32および抵抗器33の接合部、すなわち「Event」とラベル付けされたノードは、ORゲート31への入力として使用される。図示する実施形態のキャパシタ32は、Eventノードとグローバル電圧供給ノードとの間に結合される。抵抗器33は、Eventノードとグローバルリターン電圧ノードとの間に結合される。ESD事象がない状態で、Eventノードは、キャパシタ32によってグローバル電圧供給ノード上に存在する電圧Vddから減結合されることができる。そのため、Eventノードは、抵抗器33を通してグローバルリターン電圧ノード上に存在する電圧、Vss−Globalに向かってプルされることができる。さらに、Power On 1が電力制御ユニット28によってアサートされない場合、ESD事象がない状態で、ORゲート31の出力は、ロー(low)とすることができる。そのため、Power On 1がアサートされないときにESD事象がない状態で、ORゲート31の出力に結合される電力ゲート制御トランジスタ25のゲート端子は、ローである。この実施形態では、電力ゲート制御トランジスタ25は、そのゲート端子上の論理ハイ電圧に応答して起動することができるNMOS(nチャネル金属酸化物半導体)トランジスタである。したがって、ORゲート31の出力がローであるとき、電力ゲート制御トランジスタ25は未活動状態である。
ESD事象が起こると、VddとVss−Globalとの電圧差が急速に増大する可能性がある。キャパシタの両端の電圧が瞬時に変化できないため、抵抗器33を通って流れる電流の量は、ESD事象に応答して急速に増大する可能性がある。したがって、抵抗器33を通る電流の急激な増大(sudden rush)は、EventノードとVss−Globalとの間の対応する電圧降下を増加させる可能性がある。電圧降下が十分である場合、ORゲート31は、Eventノード上に存在する電圧を論理1と解釈することができる。それに応答して、ORゲート31は、論理1(すなわち、この場合、論理ハイ信号)をアサートすることができ、それにより、電力ゲート制御トランジスタ25の起動をもたらす。先に述べたように、電力ゲート制御トランジスタ25の起動は、ローカル電圧リターンノード(この例ではVss−Local1)をVss−Globalに効果的に結合することができる。そのため、ESD事象の検出に応答した電力ゲート制御トランジスタ25の起動は、電力ドメイン(この例で電力ドメイン21)を通したVddとVss−Globalとの間の放電経路を完成させることができる。電力ドメイン21が普通なら未活動状態であるときに電力ドメイン21を通る放電経路を設けることは、したがって、電力ドメイン21に含まれる回路要素(たとえば、機能ユニット24)に対するESD損傷を防止することができる。
図3は、ESD放電経路を提供する電力ゲート制御トランジスタをそれぞれが利用する複数の電力ドメインを有する集積回路(IC)の別の実施形態を示す図である。この特定の実施形態では、IC 40は、電力ドメイン41および42を含む。電力ドメイン41および42はそれぞれ、対応する機能ユニット24、対応するローカル減結合キャパシタ23、対応する電力ゲート制御トランジスタ45、および対応するESD検出回路46を含む。図示する実施形態の電力制御ユニット28および減結合キャパシタンス27は、図1および図2に示す同じ番号付けされた素子と類似する。
図示する実施形態では、IC 40は、グローバル電圧供給ノード、Vdd−Globalおよびグローバル電圧リターンノード、Vss−Globalを含む。電力ドメイン41および42はそれぞれ、ローカル電圧供給ノード、Vdd−Local 1およびVdd−Local 2をそれぞれ含む。対応する電力ゲート制御トランジスタ45は、そのそれぞれのローカル電圧供給ノードVdd−Localとグローバル供給電圧ノードVdd−Globalとの間に結合される。図1および図2に示す実施形態と対照的に、電力ゲート制御トランジスタは、PMOS(pチャネル金属酸化物半導体)トランジスタである。さらに、図4をわずかの間参照すると、ESD検出回路46は、図1および図2のESD検出回路26で利用されたORゲート31の代わりにNORゲート57を利用する。そのため、ESD事象が起こると、Eventノード上で検出される論理1は、NORゲート57に、その出力をローに駆動させ、したがって、NORゲート57に結合された対応する電力ゲート制御トランジスタ45を起動させることができる。電力ゲート制御トランジスタ45が電力ドメイン41および42のいずれかで起動されると、対応するローカル電圧供給ノードは、グローバル電圧供給ノードに効果的に結合されることができる。こうして、ESD事象による電流用の放電経路が、活動状態の電力ゲート制御トランジスタ45および対応するローカル減結合キャパシタ23を通して設けられることができ、対応するローカル減結合キャパシタ23は、Vss−Globalとその特定の電力ドメイン用のローカル電圧供給ノードとの間に結合される。
電力ドメイン41および42のそれぞれ用の電力ゲート制御トランジスタ45はまた、電力制御ユニット28から対応する信号(たとえば、電力ドメイン41のESD検出回路46のPower On 1)を受信するESD検出回路45に応答して起動されることができる。そのため、電力ドメイン41のESD検出回路46に提供されるPower On 1信号のアサーションは、NORゲート57に、その出力をローに駆動させ、したがって、対応する電力ゲート制御トランジスタ45を起動させる。電力制御ユニット28からPower On 2信号を受信することに基づくESD検出回路46の動作は、同じとすることができる。
図5は、ESD放電経路を提供する複数の電力ゲート制御トランジスタをそれぞれが利用する複数の電力ドメインを有するICの別の実施形態を示す図である。図示する実施形態のIC 50は、図1に示すIC 10と同様であり、同じ番号付けされた素子は同じ機能を実施する。しかし、IC 50内の電力ドメイン21および22はそれぞれ、IC 10の電力ドメイン用の単一の電力ゲート制御トランジスタ25の代わりに電力ゲート制御トランジスタ25の複数事例を含む。電力ゲート制御トランジスタの複数事例を実装することは、いくつかの実施形態では、これらのトランジスタが、単一の電力ゲート制御トランジスタだけが利用される実施形態より小さいことを可能にする。
図示する実施形態では、電力ドメイン21および22はそれぞれ、減結合キャパシタ23に並列に結合されるさらなるトランジスタ55を含む。トランジスタ55の各事例は、そのそれぞれのESD回路26に結合されたゲート端子を含む。より詳細には、トランジスタ55のそれぞれのゲート端子は、対応するESD回路26の、図2の実施形態に示すEventノードに結合されることができる。したがって、図示する実施形態のトランジスタ55は、ESD事象に応答して起動されることに加えて、そのそれぞれの電力ドメインに電力を提供するために起動されることができるトランジスタ25と対照的に、ESD事象だけに応答して起動されるように構成される。活動状態であると、トランジスタ55の所与の事例は、対応するキャパシタ23と並列に、VddとそれぞれのVss−Localノードとの間にさらなる放電経路を提供することができる。
一般に、いろいろな実施形態のICが、先の議論に従って実装されることができ、電力ゲート制御トランジスタの機能は、ESD保護デバイスとして2倍になる可能性がある。こうした電力ゲート制御トランジスタは、グローバル電圧供給ノードとローカル電圧供給ノードとの間、グローバルグラウンドノードとローカルグラウンドノードとの間、および/または他のローカル電圧ノードと他のグローバル電圧ノードとの間に結合されることができる。ESD回路は、こうした電力ゲート制御トランジスタに結合されることができ、ESD事象に応答した電力ゲート制御トランジスタの起動を可能にして、放電経路を設け、したがって、そのそれぞれの電力ドメインに対する損傷を防止することができる。電力ゲート制御トランジスタはまた、独立して、そのそれぞれの電力ドメインに電力を印加する、または、そのそれぞれの電力ドメインから電力を取除くために使用されることができる。

方法のフロー
図6は、IC内にESD放電経路を設けるための方法の一実施形態を示すフロー図である。図示する実施形態では、方法60は、ESD事象の検出(ブロック62)で始まる。ESD事象の検出に応答して、1つまたは複数のESD検出回路であって、それぞれが特定の電力ドメインに関連することができる、1つまたは複数のESD検出回路によって指示が生成される(ブロック64)。各ESD検出回路は、特定の電力ドメイン用の対応する電力ゲート制御トランジスタに結合されることができる。所与の電力ドメインについて、ESD事象が検出されるときに(ブロック66, いいえ)そのそれぞれの電力ゲート制御トランジスタが活動状態でない場合、その電力ゲート制御トランジスタが起動されて(ブロック68)、ESD事象によって生成される電流用の放電経路が設けられることができる。ESD事象が起こったときに、対応する電力ドメインに関連する電力ゲート制御トランジスタの一部または全てが既に活動状態である場合(ブロック66、はい)、活動状態の電力ゲート制御トランジスタならびに対応する減結合キャパシタンスを通して放電経路が既に設けられているため、これらの電力ドメインについてさらなる処置がとられる必要はない。各電力ドメイン用の電力ゲート制御トランジスタは、他の電力ドメインに関連する電力ゲート制御トランジスタと独立して起動または停止されることできるため、一部は、所与の時間に活動状態であるとすることができ、一方、他は未活動状態であることが留意される。したがって、時々、ESD事象が起こるときに、普通なら未活動状態の電力ゲート制御トランジスタを、他の電力ゲート制御トランジスタが既に活動状態にある間に、わずかの間起動することが必要である場合がある。

コンピュータアクセス可能記憶媒体:
次に図7を考えると、先に論じたIC 10、40、または50の任意のIC(または、全て)を表すデータベースを含むコンピュータアクセス可能記憶媒体300のブロック図が示される。一般的に言えば、コンピュータアクセス可能記憶媒体は、コンピュータに命令および/またはデータを提供するために、使用中にコンピュータによってアクセス可能な任意の一時的でない記憶媒体を含むことができる。たとえば、コンピュータアクセス可能記憶媒体は、磁気または光媒体などの記憶媒体、たとえばディスク(固定式のまたは取外し可能の)、テープ、CD−ROM、あるいは、DVD−ROM、CD−R、CD−RW、DVD−R、DVD−RW、またはブルーレイを含むことができる。記憶媒体は、さらに、RAM(たとえば、シンクロナスダイナミックRAM(SDRAM)、ダブルデータレート(DDR、DDR2、DDR3など)SDRAM、低電力DDR(LPDDR2など)SDRAM、ラムバスDRAM(RDRAM)、スタティックRAM(SRAM)など)、ROM、フラッシュメモリなどの揮発性または不揮発性メモリ媒体、ユニバーサルシリアルバス(USB)インタフェースなどの周辺インタフェースを介してアクセス可能な不揮発性メモリ(たとえば、フラッシュメモリ)を含むことができる。記憶媒体は、ネットワークおよび/または無線リンクなどの通信媒体を介してアクセス可能な微小電気機械システム(MEMS)ならびに記憶媒体を含むことができる。
一般に、コンピュータアクセス可能記憶媒体300上に担持されるIC 10、40、および/または50を表すデータベースまたは他のタイプのデータ構造は、プログラムによって読まれ、記述されるIC(複数可)を構成するハードウェアを作製するために直接的にまたは間接的に使用されうるデータベースとすることができる。たとえば、データベースは、VerilogまたはVHDLなどの高レベル設計言語(HDL)でのハードウェア機能の動作レベル記述またはレジスタ転送レベル(RTL)記述とすることができる。記述は、合成ツールによって読まれることができ、合成ツールは、記述を合成して、合成ライブラリから、ゲートおよび他の回路のリストを含むネットリストを生成することができる。ネットリストは、記述されるIC(複数可)を構成するハードウェアの機能性を同様に表す、ゲートのセットおよび他の回路要素を含む。ネットリストは、その後、マスクに適用される幾何学的形状を記述するデータセットを生成するために配置され経路制御されることができる。マスクは、その後、種々の半導体作製工程で使用されて、記述されるIC(複数可)に対応する1つまたは複数の半導体回路が生成されることができる。あるいは、コンピュータアクセス可能記憶媒体300上のデータベースは、所望に応じて、ネットリスト(合成ライブラリを持つかまたは持たない)またはデータセットとすることができる。
コンピュータアクセス可能記憶媒体300は、IC 10、40、および/または50の1つまたは複数の表現を担持するが、他の実施形態は、エージェントの任意のセット(たとえば、ESD回路26、電力制御ユニット28、機能ユニット24など)、エージェントの所定部分(たとえば、ORゲート31)などを含む、これらのICの任意の部分の表現を、所望に応じて担持することができる。
本発明は特定の実施形態を参照して述べられたが、実施形態が例証的であること、および、本発明の範囲がそのように制限されないことが理解されるであろう。述べる実施形態に対する任意の変形、変更、付加、および改善が可能である。これらの変形、変更、付加、および改善は、添付特許請求の範囲内で詳述される本発明の範囲内に入ることができる。

Claims (22)

  1. 集積回路であって、
    第1のグローバル電圧ノードおよび第2のグローバル電圧ノードと、
    それぞれが前記第1のグローバル電圧ノードに結合された2つ以上の電力ドメインとを備え、前記2つ以上の電力ドメインはそれぞれ、
    ローカル電圧ノードと、
    前記ローカル電圧ノードと前記第2のグローバル電圧ノードとの間に結合された第1のトランジスタと、
    ESD(静電放電)回路であって、ESD事象の発生を検出するように構成され、また、前記ESD事象を検出することに応答して前記第1のトランジスタの起動をもたらすようにさらに構成されるESD回路とを含む、集積回路。
  2. 前記電力ドメインはそれぞれ、前記第1のグローバル電圧ノードとそのそれぞれのローカル電圧ノードとの間に結合された機能ユニットを含み、前記電力ドメインのそれぞれの前記ESD回路は、集積回路の電力制御ユニットから第1の指示を受信することに応答して前記第1のトランジスタを起動することによって、前記複数の電力ドメインのそれぞれの1つの電力ドメインの前記機能ユニットに電力を提供するようにさらに構成される請求項1に記載の集積回路。
  3. ESD事象がない状態で、前記第1のトランジスタは、前記電力制御ユニットから第2の指示を受信する前記ESD回路に応答して未活動状態になるように構成される請求項2に記載の集積回路。
  4. 記電力制御ユニットは、前記複数の電力ドメインのパワーオンおよびパワーオフを互いに独立して制御するようにさらに構成され、前記複数の電力ドメインの特定の電力ドメインをパワーオンすることは、前記複数の電力ドメインの前記特定の電力ドメインの前記ESD回路に前記第1の指示を提供することを含み、前記複数の電力ドメインの前記特定の電力ドメインから電力を取除くことは、前記複数の電力ドメインの前記特定の電力ドメインの前記ESD回路に前記第2の指示を提供することを含む請求項2に記載の集積回路。
  5. 前記ESD回路は、
    前記第1のグローバル電圧ノードと前記第2のグローバル電圧ノードとの間に直列に結合された抵抗器およびキャパシタを有するRC(抵抗性−容量性)回路と、
    前記抵抗器および前記キャパシタの接合部(junction)に結合された第1の入力を有する論理ゲートとを含む請求項2に記載の集積回路。
  6. 前記論理ゲートは、前記電力制御ユニットから前記第1の指示を受信するために結合された第2の入力をさらに含む請求項5に記載の集積回路。
  7. 前記第1のグローバル電圧ノードは電源ノードであり、前記第2のグローバル電圧ノードはリターンノードである請求項1に記載の集積回路。
  8. 前記第1のグローバル電圧ノードはリターンノードであり、前記第2のグローバル電圧ノードは電源ノードである請求項1に記載の集積回路。
  9. 前記複数の電力ドメインのそれぞれは、前記第1のグローバル電圧ノードと前記第1のグローバル電圧ノードのそれぞれのローカル電圧ノードとの間に結合された1つまたは複数の減結合キャパシタを含む請求項1に記載の集積回路。
  10. 前記複数の電力ドメインはそれぞれ、前記第1のグローバル電圧ノードとそのそれぞれのローカル電圧ノードとの間に結合された第2のトランジスタを含み、前記ESD回路は、前記ESD事象を検出することに応答して前記第2のトランジスタを起動するように構成される請求項9に記載の集積回路。
  11. 前記2つ以上の電力ドメインのそれぞれは、それぞれのローカル電圧ノードと前記第2のグローバル電圧ノードとの間に結合された2つ以上のトランジスタを含み、前記2つ以上のトランジスタのそれぞれは、そのそれぞれのESD回路に結合され、前記それぞれのESD回路は、前記ESD事象を検出することに応答して、または、電力制御ユニットから対応する指示を受信することに応答して、前記2つ以上のトランジスタを起動するように構成される請求項1に記載の集積回路。
  12. ESD(静電放電)回路がESD事象を検出することであって、前記ESD回路は、集積回路(IC)の複数の電力ドメインのうちの1つの電力ドメインに関連し、前記複数の電力ドメインはそれぞれ、複数のESD回路の対応する1つのESD回路に関連し、また、第1のグローバル電圧ノードと第2のグローバル電圧ノードとの間に結合される、ESD回路がESD事象を検出すること、および、
    前記ESD事象を検出することに応答して、前記第2のグローバル電圧ノードと前記複数の電力ドメインの前記1つの電力ドメインのローカル電圧ノードとの間に放電経路を設けることを含む方法。
  13. 前記放電経路を前記設けることは、前記ESD回路が前記ローカル電圧ノードと前記第2のグローバル電圧ノードとの間に結合された1つまたは複数のトランジスタを起動することを含む請求項12に記載の方法。
  14. 電力制御ユニットから第1の指示を受信することに応答して、前記ESD回路が前記ローカル電圧ノードと前記第2のグローバル電圧ノードとの間に結合された前記1つまたは複数のトランジスタを起動することをさらに含む請求項13に記載の方法。
  15. 前記電力制御ユニットが前記複数の電力ドメインの特定の電力ドメインを互いに独立してパワーオンすることをさらに含み、また、前記複数の電力ドメインの前記特定の電力ドメインに第2の指示を提供することによって、前記電力制御ユニットが、独立して、前記複数の電力ドメインの特定の電力ドメインを互いに独立してパワーダウンすることをさらに含む請求項14に記載の方法。
  16. 前記1つまたは複数のトランジスタを起動することは、グローバル供給電圧ノードをローカル供給電圧ノードに結合することを含み、前記第2のグローバル電圧ノードは前記グローバル供給電圧ノードであり、前記第1のグローバル電圧ノードはリターン電圧ノードである請求項13に記載の方法。
  17. 前記1つまたは複数のトランジスタを起動することは、グローバルリターン電圧ノードをローカルリターン電圧ノードに結合することを含み、前記第2のグローバル電圧ノードは前記グローバルリターン電圧ノードであり、前記第1のグローバル電圧ノードは供給電圧ノードである請求項13に記載の方法。
  18. コンピュータシステム上で実行可能なプログラムによって作用されるデータ構造を記憶する一時的でないコンピュータ可読媒体であって、前記プログラムは、前記データ構造に作用して、前記データ構造によって記述される回路要素を含む集積回路を作製するプロセスの一部分を実施し、前記データ構造において記述される前記回路要素は、
    第1のグローバル電圧ノードおよび第2のグローバル電圧ノードを含む集積回路(IC)と、
    それぞれが前記第1のグローバル電圧ノードに結合された2つ以上の電力ドメインとを有し、前記2つ以上の電力ドメインはそれぞれ、
    ローカル電圧ノードと、
    前記ローカル電圧ノードと前記第2のグローバル電圧ノードとの間に結合された一個のトランジスタと、
    ESD事象の発生を検出するように構成され、また、前記ESD事象を検出することに応答して前記トランジスタの起動をもたらすようにさらに構成される、ESD回路とを含む、コンピュータ可読媒体。
  19. 前記データ構造において記述される前記ESD回路は、前記集積回路の電力制御ユニットから第1の指示を受信することに応答して前記トランジスタを起動することによって、前記複数の電力ドメインのそれぞれの1つの電力ドメインの機能ユニットに電力を提供するようにさらに構成され、前記電力ドメインのそれぞれの前記機能ユニットは、前記第1のグローバル電圧ノードとそのそれぞれのローカル電圧ノードとの間に結合される請求項18に記載のコンピュータ可読媒体。
  20. 前記データ構造において記述される前記電力制御ユニットは、前記複数の電力ドメインのそれぞれを互いに独立にパワーオンするようにさらに構成され、前記複数の電力ドメインの特定の電力ドメインをパワーオンすることは、前記複数の電力ドメインの前記特定の電力ドメインの前記ESD回路に前記第1の指示を提供することを含み、前記複数の電力ドメインの前記特定の電力ドメインから電力を取除くことは、前記複数の電力ドメインの前記特定の電力ドメインの前記ESD回路に前記第2の指示を提供することを含む請求項19に記載のコンピュータ可読媒体。
  21. 前記データ構造において記述される前記ICの前記2つ以上の電力ドメインのそれぞれは、それぞれのローカル電圧ノードと前記第2のグローバル電圧ノードとの間に結合された2つ以上のトランジスタを含み、前記2つ以上のトランジスタはそれぞれ、そのそれぞれのESD回路に結合され、前記それぞれのESD回路は、前記ESD事象を検出することに応答して、または、電力制御ユニットから対応する指示を受信することに応答して、前記2つ以上のトランジスタを起動するように構成される請求項18に記載のコンピュータ可読媒体。
  22. 前記データ構造は、以下のタイプのデータ、すなわち、
    HDL(高レベル設計言語)データ、
    RTL(レジスタ転送レベル)データ、
    グラフィックデータシステム(GDS)IIデータ
    の1つまたは複数を含む請求項18に記載のコンピュータ可読媒体。
JP2013518642A 2010-06-30 2011-06-29 静電放電回路 Active JP5629376B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/827,017 2010-06-30
US12/827,017 US8400743B2 (en) 2010-06-30 2010-06-30 Electrostatic discharge circuit
PCT/US2011/042362 WO2012003214A1 (en) 2010-06-30 2011-06-29 Electrostatic discharge circuit

Publications (3)

Publication Number Publication Date
JP2013535864A true JP2013535864A (ja) 2013-09-12
JP2013535864A5 JP2013535864A5 (ja) 2014-08-14
JP5629376B2 JP5629376B2 (ja) 2014-11-19

Family

ID=44583368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013518642A Active JP5629376B2 (ja) 2010-06-30 2011-06-29 静電放電回路

Country Status (6)

Country Link
US (1) US8400743B2 (ja)
EP (1) EP2589149B1 (ja)
JP (1) JP5629376B2 (ja)
KR (1) KR101753861B1 (ja)
CN (1) CN102959865B (ja)
WO (1) WO2012003214A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467261B2 (en) * 2010-07-09 2013-06-18 International Business Machines Corporation Implementing smart switched decoupling capacitors to efficiently reduce power supply noise
US8988839B2 (en) * 2011-11-01 2015-03-24 Qualcomm Incorporated Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing
WO2013076527A1 (en) * 2011-11-22 2013-05-30 Freescale Semiconductor, Inc. Integrated circuit, integrated circuit package and method of providing protection against an electrostatic discharge event
WO2013099321A1 (ja) 2011-12-26 2013-07-04 Nakanuma Tadashi 熱電発電装置
US8804290B2 (en) * 2012-01-17 2014-08-12 Texas Instruments Incorporated Electrostatic discharge protection circuit having buffer stage FET with thicker gate oxide than common-source FET
US9679891B2 (en) * 2014-03-20 2017-06-13 Apple Inc. Optimized ESD clamp circuitry
US9871506B2 (en) * 2014-04-16 2018-01-16 Qualcomm Incorporated Switchable decoupling capacitors
US9488996B2 (en) 2014-05-29 2016-11-08 Qualcomm Incorporated Bias techniques and circuit arrangements to reduce leakage current in a circuit
US9438244B2 (en) * 2014-10-28 2016-09-06 Xilinx, Inc. Circuits for and methods of controlling power within an integrated circuit
US9705307B2 (en) 2015-01-27 2017-07-11 Qualcomm Incorporated Self-sensing reverse current protection switch
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
TWI739762B (zh) * 2015-10-09 2021-09-21 美商羅門哈斯公司 中空聚合物組合物
KR101888911B1 (ko) * 2015-12-02 2018-08-17 엘지디스플레이 주식회사 표시장치 및 그 표시장치로 전압을 공급하는 인쇄회로보드
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
CN105977938B (zh) * 2016-06-17 2018-09-25 中国电子科技集团公司第二十四研究所 芯片esd保护电路
US10826290B2 (en) * 2016-12-23 2020-11-03 Nxp B.V. Electrostatic discharge (ESD) protection for use with an internal floating ESD rail
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor
CN109753134B (zh) * 2018-12-24 2022-04-15 四川大学 一种基于全局解耦的gpu内部能耗控制系统及方法
US11251176B2 (en) 2019-11-07 2022-02-15 Nxp B.V. Apparatus for suppressing parasitic leakage from I/O-pins to substrate in floating-rail ESD protection networks
US11495535B2 (en) 2020-12-17 2022-11-08 Advanced Micro Devices, Inc. Fuses to measure electrostatic discharge during die to substrate or package assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138381A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp 半導体集積回路装置およびその製造方法および内部電圧発生回路
JP2002270774A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置
JP2006128696A (ja) * 2004-10-29 2006-05-18 Agere Systems Inc 半導体装置の静電気放電保護
JP2007520889A (ja) * 2004-02-07 2007-07-26 サムスン エレクトロニクス カンパニー リミテッド 静電気保護機能を有するバッファ回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947267B2 (en) * 2001-01-03 2005-09-20 Macronix International Co., Ltd. RC controlled ESD circuits for mixed-voltage interface
US6693780B2 (en) * 2001-08-02 2004-02-17 Koninklijke Philips Electronics N.V. ESD protection devices for a differential pair of transistors
JP3947044B2 (ja) 2002-05-31 2007-07-18 富士通株式会社 入出力バッファ
US6867957B1 (en) 2002-10-09 2005-03-15 Pericom Semiconductor Corp. Stacked-NMOS-triggered SCR device for ESD-protection
US7369815B2 (en) * 2003-09-19 2008-05-06 Qualcomm Incorporated Power collapse for a wireless terminal
JP4390515B2 (ja) * 2003-09-30 2009-12-24 Necエレクトロニクス株式会社 出力mosトランジスタの過電圧保護回路
JP2006311507A (ja) 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
US7902654B2 (en) * 2006-05-10 2011-03-08 Qualcomm Incorporated System and method of silicon switched power delivery using a package
US7812582B2 (en) * 2006-09-14 2010-10-12 Qualcomm Incorporated System and method of power distribution control of an integrated circuit
JP5053579B2 (ja) * 2006-06-28 2012-10-17 寛治 大塚 静電気放電保護回路
US7692907B2 (en) 2006-09-11 2010-04-06 Industrial Technology Research Institute Circuit for electrostatic discharge (ESD) protection
US7511550B2 (en) * 2006-09-26 2009-03-31 Agere Systems Inc. Method and apparatus for improving reliability of an integrated circuit having multiple power domains
JP5198785B2 (ja) * 2007-03-30 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置
US7809925B2 (en) * 2007-12-07 2010-10-05 International Business Machines Corporation Processing unit incorporating vectorizable execution unit
JP5326628B2 (ja) * 2008-03-03 2013-10-30 富士通株式会社 電子回路装置
US8345394B2 (en) * 2009-10-05 2013-01-01 Analog Devices, Inc. ESD protection circuit for a switching power converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138381A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp 半導体集積回路装置およびその製造方法および内部電圧発生回路
JP2002270774A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置
JP2007520889A (ja) * 2004-02-07 2007-07-26 サムスン エレクトロニクス カンパニー リミテッド 静電気保護機能を有するバッファ回路
JP2006128696A (ja) * 2004-10-29 2006-05-18 Agere Systems Inc 半導体装置の静電気放電保護

Also Published As

Publication number Publication date
WO2012003214A1 (en) 2012-01-05
US20120002334A1 (en) 2012-01-05
KR101753861B1 (ko) 2017-07-04
JP5629376B2 (ja) 2014-11-19
CN102959865A (zh) 2013-03-06
KR20130028778A (ko) 2013-03-19
EP2589149B1 (en) 2018-10-17
US8400743B2 (en) 2013-03-19
EP2589149A1 (en) 2013-05-08
CN102959865B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
JP5629376B2 (ja) 静電放電回路
Kim et al. A multi-mode power gating structure for low-voltage deep-submicron CMOS ICs
US8381163B2 (en) Power-gated retention flops
US20120275236A1 (en) Method and Apparatus for Power Domain Isolation during Power Down
US9589604B1 (en) Single ended bitline current sense amplifier for SRAM applications
JP6873185B2 (ja) 低電力または非アクティブモード中の電流漏れを制御および/または低減するための方法および回路
TWM473593U (zh) 用於減少對記憶體的寫入最小供應電壓之設備
US9727680B2 (en) Structure for reducing pre-charge voltage for static random-access memory arrays
CN107996018A (zh) 使用跨导放大器的具有相单个输出电压误差反馈的多相降压转换器
Usami et al. Energy efficient write verify and retry scheme for MTJ based flip-flop and application
US11296599B1 (en) Analog supply generation using low-voltage digital supply
US11909306B2 (en) Transient compensation for power converter circuits
US7649385B2 (en) Logic with state retentive sleep mode
US20160191041A1 (en) Circuit and Method for Power-On Reset of an Integrated Circuit
US20150089250A1 (en) Contention Prevention for Sequenced Power Up of Electronic Systems
US20150194418A1 (en) Electrostatic discharge equalizer
US11848269B2 (en) Techniques to create power connections from floating nets in standard cells
Singh et al. Power-gating noise minimization by three-step wake-up partitioning
Asada Low-power technology for image-processing LSIs
KR20220031089A (ko) 크로스 도메인 전력 제어 회로
US11493888B2 (en) Delay circuit with multiple dependencies
US11675380B2 (en) Voltage regulation using local feedback
KR102480543B1 (ko) 전류 누설 검출을 이용한 홀드-업 커패시턴스 건강상태 측정
US20170276705A1 (en) Power detection circuit
US10177760B1 (en) Circuit with impedance elements connected to sources and drains of pMOSFET headers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140630

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140630

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R150 Certificate of patent or registration of utility model

Ref document number: 5629376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250