KR102480543B1

KR102480543B1 - 전류 누설 검출을 이용한 홀드-업 커패시턴스 건강상태 측정

Info

Publication number: KR102480543B1
Application number: KR1020210081783A
Authority: KR
Inventors: 럭키 리차드 에스; 해들리 로빈슨 브라이언; 데이비드 프로서리 앤드류
Original assignee: 웨스턴 디지털 테크놀로지스, 인코포레이티드
Priority date: 2020-10-15
Filing date: 2021-06-23
Publication date: 2022-12-22
Also published as: CN114371964A; DE102021114909A1; US20220122631A1; US11506696B2; KR20220050025A

Abstract

저장 디바이스와 같은 장치에 전력을 공급하는 전력 공급 라인에 결합된 하나 이상의 커패시터들의 누설 전류를 측정하기 위한 회로들이 개시된다. 일 실시예에서, 회로는 전력 공급 라인과 접지에 대한 제1 및 제2 각자의 스위치들 사이의 제1 및 제2 저항기들을 포함한다. 제어기는 전압 라인을 제1 전압으로 충전할 수 있다. 그 후, 제어기는 제1 식별된 시간 동안 제1 저항기를 통해 제1 전압을 제2 전압으로 방전한다. 전압 라인을 재충전한 후에, 제어기는 이어서 제2 식별된 시간 동안 적어도 제2 저항기를 통해 제1 전압을 제2 전압으로 방전한다. 제어기는 제1 및 제2 식별 시간들, 및 이어서 기생 저항으로부터의 누설 전류를 사용하여 기생 저항을 결정한다. 후속 측정들로부터 누설 전류 인자를 제거하는 것은 테스트 정확도를 크게 개선할 수 있고, 달리 적절하게 작동하는 드라이브들 또는 다른 시스템들의 제거를 요구한 테스트 프로세스에서 거짓 포지티브들을 피할 수 있다.

Description

전류 누설 검출을 이용한 홀드-업 커패시턴스 건강상태 측정{HOLD-UP CAPACITANCE HEALTH MEASUREMENT WITH CURRENT LEAKAGE DETECTION}

관련 출원들의 상호 참조

본 출원은, 2020년 10월 15일에 출원되고 발명의 명칭이 "Hold-Up Capacitance Health Measurement With Current Leakage Detection"인 미국 가특허 출원 제63/092,155호의 이익 및 우선권을 주장하며, 그의 전체 내용은 본 명세서에 완전히 기술된 것처럼 본 명세서에 참고로 포함된다.

기술분야

본 개시내용은 일반적으로 전자 디바이스들에 관한 것이며, 보다 구체적으로는 홀드 업(hold-up) 커패시터들에서의 에너지 누설 검출에 관한 것이다.

커패시터들은 종종 전압원 또는 공급 노드에 접속되어, 전력 고장의 경우에, 공급 노드로부터 전력을 수신하는 회로 상에서 교환되는 데이터의 무결성을 보호한다. 그러한 회로들의 일례는 예를 들어 솔리드 스테이트 디스크 드라이브들과 같은 비휘발성 메모리(NVM)를 포함한다. 호스트 디바이스로부터 다수의 기록 요청들을 수신한 후에, 그러나 모든 기록 동작들을 완료하기 전에, 드라이브는 전력 고장을 경험할 수 있다. 그 경우에, 홀드-업 커패시터(들)는 드라이브가 디바이스 고장 전에 모든 계류중인 기록 동작들을 완료할 수 있게 하기에 충분히 긴 시간 동안 공급 노드에서 충분한 에너지를 유지하는 것을 도울 수 있다.

이들 홀드-업 커패시터들은 그들이 파워-오프 이벤트들 동안 특정 지속기간 동안 이러한 필요한 홀드-업 에너지를 유지할 수 있도록 보장하기 위해 주기적인 "건강상태" 테스트들을 겪을 수 있다. 건강상태 테스트들은, 초과된다면, 불충분한 성능의 지각을 렌더링하고 따라서 "실패" 드라이브를 제공하는, 커패시터들을 통한 누설 전류를 측정하기 위한 펌웨어를 사용할 수 있다. 이러한 경우들의 누설 전류는, 일례로, 그의 크기가 드라이브의 표준 부하 저항기를 통한 전형적인 동작 전류에 비해 충분히 높은 경우 부족한 것으로 인지될 수 있다.

그러나, 많은 경우들에서, 실패한 테스트를 생성하는 동일한 누설 전류는 여전히 홀드-업 커패시터가 실제 전력 고장에서의 동일한 임계 조건들 하에서 정확하게 수행할 수 있게 할 수 있는데, 이는 이들 경우들의 테스트가 실패들을 잘못 예측하고 있음을 의미한다. 이들 "거짓 포지티브들"은 드라이브 에너지를 유지하는 데 필요한 큰 전류와 비교하여 작은 크기의 누설 전류로 인해 발생한다. 달리 말하면, 이러한 테스트들은 종종 동일한 홀드-업 커패시터들이 전력 드레인 이벤트에서 완벽하게 잘 기능할 수 있는 경우에도 실패를 초래한다. 이들 상황에서 드라이브를 재구성하거나 완벽하게 양호한 드라이브를 서비스로부터 제거하는 것은 비용이 많이 들고 불필요하다.

회로의 일 태양이 본 명세서에 개시된다. 회로는 전압 라인과 접지 사이의 그리고 기생 저항을 갖는 커패시터를 포함한다. 회로는 또한 전압 라인과 접지에 대한 제1 및 제2 각자의 스위치들 사이의 제1 및 제2 저항기들을 포함한다. 회로는 제어기를 추가로 포함한다. 제어기는 전압 라인을 제1 전압으로 충전하도록 구성된다. 그 때, 제어기는 제1 식별된 시간 동안 제1 저항기를 통해 제1 전압을 제2 전압으로 방전하도록 구성된다. 전압 라인을 제1 전압으로 재충전할 때, 제어기는 이어서 제2 식별된 시간 동안 적어도 제2 저항기를 통해 제1 전압을 제2 전압으로 방전하도록 구성된다. 제어기는 제1 및 제2 식별된 시간들을 사용하여 기생 저항을 결정하도록 구성된다.

회로의 다른 태양이 본 명세서에 개시된다. 회로는 전압 라인과 접지 사이의 그리고 기생 저항을 갖는 커패시터를 포함한다. 회로는 전압 라인과 접지에 대한 제1 스위치 사이의 제1 저항기를 추가로 포함한다. 회로는 제1 스위치와 접지에 대한 제2 스위치 사이의 제2 저항기를 포함한다. 회로는 제어기를 추가로 포함한다. 제어기는 전압 라인에 결합되고, 전압 라인을 제1 전압으로 충전하도록 구성된다. 제어기는 제1 식별된 시간 동안 제1 저항기를 통해 제1 전압을 제2 전압으로 방전하도록 추가로 구성된다. 전압 라인을 제1 전압으로 재충전한 후에, 제어기는 제2 식별된 시간 동안 제1 및 제2 저항기들을 통해 제1 전압을 제2 전압으로 방전하도록 구성된다. 이어서, 제어기는 제1 및 제2 식별된 시간들을 사용하여 기생 저항을 결정하도록 구성된다.

회로의 또 다른 태양이 본 명세서에 개시된다. 회로는 전압 라인과 접지 사이의 그리고 기생 전류 싱크(pi _s )를 갖는 커패시터를 포함한다. 회로는 또한 전압 라인과 접지에 대한 제1 및 제2 각자의 스위치들 사이의 제1 및 제2 전류 싱크들(i _s )을 포함한다. 제어기는 전압 라인을 제1 전압으로 충전하도록 구성된다. 제어기는 이어서 제1 식별된 시간 동안 제1 i _s 를 통해 제1 전압을 제2 전압으로 방전하도록 구성된다. 전압 라인을 제1 전압으로 재충전한 후에, 제어기는 제2 식별된 시간 동안 적어도 제2 i _s 를 통해 제1 전압을 제2 전압으로 방전하도록 구성된다. 회로는 제1 및 제2 식별된 시간들을 사용하여 pi _s 를 통한 전류를 결정하도록 구성된다.

장치들 및 방법들의 다양한 태양들이 예시로서 제시되고 설명되는 하기의 상세한 설명으로부터 저장 디바이스 및 방법의 다른 태양들이 당업자에게 즉시 명백해질 것으로 이해된다. 실현되는 바와 같이, 이러한 태양들은 다른 그리고 상이한 형태들로 구현될 수 있고, 그의 여러 세부사항들은 다양한 다른 태양들에서 수정될 수 있다. 따라서, 도면 및 상세한 설명은 사실상 예시적인 것으로 간주되어야 하며 제한적인 것은 아니다.

이제, 본 발명의 다양한 태양들이, 첨부 도면을 참조하여, 제한으로서가 아니라 예로서 상세한 설명에서 제시될 것이다.
도 1a는 VDD 공급 노드와 접지 사이의 홀드-업 커패시터 및 VDD와 접지 사이의 복수의 (솔리드 스테이트 드라이브) SSD 드라이브들의 예시적인 실시예를 예시하는 블록도이다.
도 1b는 도 1b의 회로에서 홀드-업 커패시터를 테스트하기 위한 회로의 블록도이다.
도 2는 스위치들을 사용하여 2개의 병렬 저항기들을 통해 상이한 방전 시간들을 측정함으로써 누설 전류를 결정하기 위한 커패시터 테스트 회로의 회로도이다.
도 3은 직렬 상태인 2개의 저항기들 및 접지에 대한 저항기의 방전 시간들을 사용하여 홀드-업 커패시터 테스트를 수행하기 위한 대안적인 회로 구성이다.
도 4는 스위치들을 사용하여 홀드-업 커패시터를 제1 전압으로 충전하는 것을 예시하는 회로도이다.
도 5는 스위치들을 사용한 누설 저항 및 제1 저항기를 통한 홀드-업 커패시터의 방전을 예시하는 회로도이다.
도 6은 스위치들을 사용한 누설 저항 및 제2 저항기를 통한 홀드-업 커패시터의 방전을 예시하는 회로도이다.
도 7은 병렬 상태인 제1 및 제2 저항기들을 통한 홀드-업 커패시터의 방전 및 스위치들을 사용한 누설 저항을 예시하는 회로도이다.
도 8은 직렬 상태인 2개의 저항기들을 통한 홀드-업 커패시터의 방전 및 스위치들을 사용한 누설 저항을 예시하는 회로도이다.
도 9는 도 8의 스위치들을 사용한 누설 저항 및 제1 저항기를 통한 홀드-업 커패시터의 방전을 예시하는 회로도이다.
도 10은 누설 저항을 통한 홀드-업 커패시터의 방전을 예시하는 회로도이다.
도 11은 스위치들을 사용한 누설 저항 및 부하 저항기를 통한 홀드-업 커패시터의 방전을 예시하는 회로도이다.
도 12는 각각 하나의 스위치와 직렬이고 병렬 상태인 한 쌍의 전류 싱크들을 사용하여 홀드-업 커패시터를 테스트하기 위한 회로를 예시하는 회로도이다.

첨부된 도면들과 관련하여 하기에서 설명되는 상세한 설명은 본 발명의 다양한 예시적인 실시예들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 유일한 실시예들을 표현하도록 의도되지 않는다. 상세한 설명은 본 발명의 완전한 이해를 제공하려는 목적으로 구체적인 상세사항들을 포함한다. 그러나, 본 발명이 이러한 구체적인 상세사항들 없이 실시될 수 있다는 것은 당업자들에게 명백할 것이다. 일부 경우에, 주지된 구조물들 및 컴포넌트들은 본 발명의 개념들을 모호하게 하는 것을 피하기 위해 블록도 형태로 도시된다. 두문자어들 및 다른 서술적 용어는 단지 편의상 그리고 명확함을 위해 사용될 수 있으며, 본 발명의 범주를 제한하도록 의도되지 않는다.

단어들 "예시적" 및 "예"는 본 명세서에서 일례, 사례, 또는 예시의 역할을 의미하는 데 사용된다. 본 명세서에서 "예시적인"으로 기술되는 임의의 예시적인 실시예는 반드시 다른 예시적인 실시예들에 비해 바람직하거나 유리한 것으로 해석되어야 하는 것은 아니다. 마찬가지로, 장치, 방법 또는 제조 물품의 "예시적인 실시예"라는 용어는 본 발명의 모든 예시적인 실시예들이 기술된 컴포넌트들, 구조, 특징부들, 기능성, 프로세스들, 이점들, 이득들, 또는 작동 모드들을 포함하는 것을 요구하지는 않는다.

본 개시내용의 원리들은 본 명세서에 기술된 테스트 회로들에 결합될 수 있는 상이한 유형들의 제어기들에 의해 구현될 수 있다. 이들 제어기들 및 그 컴포넌트들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 임의의 조합을 사용하여 구현될 수 있다.

예로서, 제어기의 요소, 컴포넌트, 또는 이들의 임의의 조합이 하나 이상의 프로세서들을 사용하여 구현될 수 있다. 프로세서들의 예들은 마이크로프로세서들, 마이크로제어기들, GPU들(graphics processing units), CPU들(central processing units), 애플리케이션 프로세서들, DSP들(digital signal processors), RISC(reduced instruction set computing) 프로세서들, SoC(systems on a chip), 기저대역 프로세서들, FPGA들(field programmable gate arrays), PLD들(programmable logic devices), 상태 머신들, 게이팅된 로직, 이산적 하드웨어 회로들, 및 본 개시 전반에 걸쳐 설명되는 다양한 기능을 수행하도록 구성되는 다른 적절한 하드웨어를 포함한다. 하나 이상의 프로세서들은 본 명세서에 기술된 루틴들을 수행하도록 구성된 워크스테이션 또는 서버 컴퓨터의 일부일 수 있다. 하나 이상의 프로세서들은 소프트웨어 및 펌웨어를 실행할 수 있다. 소프트웨어 및 펌웨어는, 소프트웨어, 펌웨어, 미들웨어, 객체 코드 소스 코드, 또는 다른 것으로 지칭되는지에 관계없이, 명령들, 명령 세트들, 코드, 코드 세그먼트들, 프로그램 코드, 프로그램들, 서브프로그램들, 소프트웨어 컴포넌트들, 애플리케이션들, 소프트웨어 애플리케이션들, 소프트웨어 패키지들, 루틴들, 서브루틴들, 오브젝트들, 실행가능물들, 실행 스레드들, 절차들, 함수들 등을 의미하도록 광범위하게 해석되어야 한다.

따라서, 하나 이상의 예시적인 실시예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령 또는 코드로서 저장되거나 이로서 인코딩될 수 있다.

본 개시내용은 전력이 실패할 때 디바이스들 내의 데이터를 보호하는 데 사용되는 커패시터 기반 회로들에 관한 것이다. 본 개시내용의 목적을 위해, 커패시터라는 용어는 달리 언급되지 않는 한 하나 이상의 커패시터들을 그 범주 내에 포함할 것이다. 따라서, 예를 들어, 본 명세서에서 지칭되는 바와 같이 그리고 종종(그러나 필수적은 아님) "C"로 표시된 바와 같은 커패시터는 단일 커패시터, 수 개의 커패시터들, 커패시터 뱅크 등을 포함하는 임의의 수를 설명할 수 있다. 커패시터가 이러한 정의 하에서 2개의 노드들 사이에 위치되는 경우, 순 커패시턴스는 본 기술 분야의 전문가들에 의해 통상적으로 사용되고 알려진 바와 같이 이해되는데, 예를 들어, 이는 본 명세서에서 2개의 노드들 사이에 복수의 요소들을 포함할 수 있는 커패시터의 추가 구성 정보에 대한 필요성 없이 당업자들에 의해 병렬 또는 직렬로 계산될 수 있기 때문이다. 실시예들의 일 세트에서, 커패시터는 전력 공급 노드(예를 들어, 회로 및 전력 요구들의 특성에 따라 5 볼트, 28 볼트 등)와 접지 사이에 위치될 수 있다. 그러나, 다른 실시예들에서, 전력 공급부는 공급부 또는 접지 노드 이외의 전압 노드에 접속될 수 있다. 본 개시내용의 목적을 위해, 회로 또는 복수의 회로가 또한 예컨대 데이터 트랜잭션들을 수행하기 위해 전력 공급부에 (직접적으로 또는 간접적으로) 결합된다. 문제가 되는 회로가 특정 유형의 회로일 필요는 없지만, 일 실시예에서, 기업의 솔리드 스테이트 전력 공급부가 사용된다. 커패시터(또는 그 뱅크)의 커패시턴스 값은 공급 전압의 값뿐만 아니라 부착되는 회로들의 요구들에 기초하여 선택된다.

회로는, 예를 들어, 데이터를 교환하는 프로세스에 있을 수 있다. 회로가 데이터 교환을 시작한 후에, 그러나 변화의 완료 전에, 공급 노드는 급격한 전력 글리치(glitch) 또는 완전한 전력 고장을 겪을 수 있다. 이러한 상황들에서, 회로에서 전력 손실 이전에 개시되었던 데이터 트랜잭션들 각각을 완료하는 것이 바람직하다. 예를 들어, 일 실시예에서, 회로는 데이터를 백업하기 위한 하나 이상의 기업 클래스 솔리드 스테이트 저장 드라이브들일 수 있다. 정상 동작의 과정 동안, 드라이브들 중 하나는 호스트 디바이스로부터 기록 요청들을 수신할 수 있다. 요청들을 확인응답한 후에, 그러나 실제 데이터 기록들을 완료하기 전에, 급격한 전력 손실이 경험되어 공급 노드가 더 이상 전력을 제공받지 않는 것으로 가정된다. 이러한 이유로, 커패시터는 공급부와 접지 사이에 결합된다. 커패시터는 공급 노드에서의 에너지의 방전을 늦추도록 구성되어, 노드가 드라이브를 동작불가능하게 할 임계 전력량을 상실하는 시간 전에, 드라이브는 뛰어난 기록들을 완료하기에 충분한 시간을 갖는다. 그 시간 후에, 기록들이 완료되고 데이터의 무결성이 보존될 때, 디바이스는 전력이 다시 한번 복원될 때까지 파워 다운될 수 있다.

이 예에서, 커패시터가 존재하지 않았거나 그의 커패시턴스(또는 하나 초과의 커패시터에 대한 순 커패시턴스)의 값이 불충분하면, 데이터가 손실될 것이다. 따라서, 커패시터의 성능이 시간 경과에 따라 저하되는 경우, 결국 그것은 기록들이 완료될 수 있게 하기에 충분한 크기로 공급 노드의 에너지를 유지하는 데 더 이상 효과적이지 않을 것이다.

이러한 이유로, 커패시터의 주기적인 "건강상태" 테스트가 시간 경과에 따라 수행되어 커패시터가 적절하게 기능하고 있음을 보장할 수 있다. 저장 드라이브의 예에서, 커패시터가 주기적 건강상태 테스트들을 통과한다면, 드라이브는 전력 정지의 경우에도 적절한 기록들을 계속 보장할 수 있을 것이다. 대조적으로, 실패한 테스트는 드라이브가 전력 고장의 경우에 기록들의 완료를 더 이상 보장할 수 없음을 의미할 것이다. 최상으로, 드라이브 상의 데이터는 "판독 전용"일 수 있다.

이러한 유형의 건강상태 테스트의 전제는 알려진 저항을 통해 커패시터(뱅크)를 부분적으로 방전함으로써, 설정된 전압에 도달할 시간이 측정될 수 있다는 것이다. 그 결과, 공급 노드는 재충전될 수 있고, 커패시터는 다시 부분적으로 충전될 수 있지만, 이 때, 아래에서 명백해질 이유들로 상이한 부하 하에 있다. 따라서, 일 실시예에서, 펌웨어 루틴은, 방전을 개시하고 특정 전압으로 감쇠될 커패시터에 의해 소요되는 시간을 모니터링함으로써 건강상태 테스트를 시작할 수 있다. 이 시간은 일반적으로 일부 특정 임계치보다 큰 것으로 설정될 수 있다. 그렇지 않으면, 저장 디바이스들의 경우, 호스트 기록들이 종료되고 에러가 보고된다. 일반적으로, 이러한 방전 기술은 관련 계산들을 통해 커패시터가 에너지 정지 이벤트에서 데이터 무결성을 보장하기 위해 특정 시간 동안 일부 필요한 에너지 임계치를 유지할 수 있음을 보장해야 한다.

이러한 기술에 의한 하나의 잠재적인 문제는 커패시터 누설 전류가 온도, 컴포넌트 연령, 컴포넌트들의 수, 및 커패시터 유형에 따라 변한다는 것이다. 특히, 프로세스 코너들의 잘못된 에지들에서, 각각의 커패시터의 기생 저항은 방전 속도를 상당히 증가시킴으로써 방전 테스트 결과들을 변경하기에 충분한 전류를 인출할 수 있다. 이에 의해, 방전 시간이 감소되고, 이러한 이용가능한에서 이용가능한 홀드-업 에너지는 실질적으로 과소 추정될 수 있다. 이러한 과소 추정은 잘못된 테스트 고장들 또는 거짓 포지티브들을 초래할 수 있는데, 이는 일부 경우들에서 드라이브가 완전히 동작불가능하거나 결함있는 것으로 간주되고, 잠재적으로 서비스로부터 제거됨을 의미한다. 이들 결과들 각각은, 최소한, 준최적(suboptimal)이다.

위에서 논의된 누설 전류는 보통 방전 테스트 동안 문제가 되지 않는데, 그 이유는, 더 종종, 그의 크기가 정상 동작에서 회로의 설정된 부하 저항을 통해 유도되는 전류의 크기와 유사하기 때문이다. 즉, 누설 전류는 종종 입력 전력 고장 동안 문제가 되지 않는데, 그 이유는, 누설 전류의 크기가 노드를 적절히 홀드-업하는 데 필요한 큰 드라이브 에너지에 비해 비례적으로 매우 작고, 따라서, 노드를 조기에 방전하는 데 필요할 전류의 큰 크기 때문이다. 그러나, 많은 상황들에서 방전 테스트의 특성은 최소 에너지 인출을 사용하는 것이다. 이는, 최소 에너지 인출을 사용하는 것이, 커패시터 뱅크에 의해 서빙되는 회로(예컨대, 드라이브)가 건강상태 테스트 동안에도 계속해서 이용가능하고 동작할 수 있다는 것을 의미하기 때문이다. 그러나, 본 발명자들은 커패시터 누설 전류가 정상 동작 동안 설정된 부하 저항기들을 통해 측정된 드레인에 비해 큰 퍼센티지지만 실제 전력 정지의 시작시에 인출된 총 전류의 단지 작은 퍼센티지일 수 있다고 결정하였기 때문에, 많은 제조사들에 의해 현재 구성된 테스트는 정확한 결과를 생성하지 않을 수 있다.

따라서, 본 개시내용의 일 태양에서, 커패시터의 누설 저항을 검출 및 고려함으로써 홀드-업 측정치들의 정확도를 증가시키는 기술들이 개시된다. 단일 방전을 수행하고 측정치들을 취하는 것 대신에, 예를 들어, 본 명세서에 설명된 기술은 다수의 커패시터 방전 테스트들로부터의 결과들을 조합하여 커패시터 뱅크의 순 기생 저항을 통해 공통 누설 전류 성분을 제거한다. 다양한 실시예들에서, 각각의 방전 테스트는 상이한 드레인 저항기들로 실행된다. 이러한 다수의 측정치들은 각각의 개별 테스트에서 달리 존재하는 커패시터 누설의 효과를 무효화하기 위해 본 명세서에 도시된 바와 같이 수학적으로 조합될 수 있다.

도 1a는 VDD 공급 노드와 접지 사이의 홀드-업 커패시터(100) 및 VDD와 접지 사이의 복수의 (솔리드 스테이트 드라이브) SSD 드라이브들의 예시적인 실시예를 예시하는 블록도(100)이다. 도 1a는 본 명세서의 실시예들이 발견될 수 있는 예시적인 회로의 개요를 제공하도록 의도된다. 전원 VDD는 이 예에서 공급 노드로서 작용하는 노드(110)에 전력을 공급할 수 있다. 리드 저항기 R이 또한 정상 동작 하에서 부하 저항기로서 도시되어 있다. 4개의 SSD 드라이브 회로 보드들(102, 104, 106, 108)이 VDD와 접지(GND) 사이에 도시된다. 회로 보드들 각각은 복수의 저장 드라이브들을 포함할 수 있다. 실제 동작에서, 노드(110)와 SSD 보드들 사이에 개재 회로 요소들이 있을 수 있다. 마지막으로, 커패시터 C는 홀드-업 디바이스로서 작용하는 커패시터 또는 커패시터들의 뱅크이다. 커패시터 C가 실제로 직렬, 병렬 또는 둘 모두의 구성들인 복수의 커패시터들인 경우, 뱅크는 커패시터 뱅크와 병렬인 순 기생 저항을 가질 것이고 그 기생 저항을 통해 순 누설 전류가 흐를 것이다.

도 1b는 도 1b의 회로에서 홀드-업 커패시터(들)(C_holdup)를 테스트하기 위한 회로(110)의 블록도이다. 도시된 실시예에서, R₂는 도 1a의 R과 유사한 부하 저항기이다. 모듈(112)은 본 실시예에서 테스트 목적들을 위해, 예를 들어, vHOLD-UP의 전압을 제어하고 스위치들 FET1 및 FET2를 제어하기 위해 사용될 수 있는 제거가능한 제어기이고, 여기서 스위치들은 MOSFET 트랜지스터들인 것으로 가정된다. 타원형 영역(116)은 아래의 도면들을 참조하여 더 상세히 도시된 바와 같이, 회로 방전 테스트 동안 사용하기 위한 선택적인 트랜지스터 및 저항기를 포함하는 선택적인 부하를 표현한다. 기생 저항 R_L은 실제 물리적 저항기가 아니라 홀드-업 커패시터들과 평행한 값을 갖는다. 또한, 제어기(114)가 부하 저항기 R₁에 접속되는 것으로 도시되어 있지 않지만, 이 예에서 제어기(114)가 FET들 둘 모두를 제어하는 것으로 가정됨에 유의한다. 커패시터를 충전하기 위해 FET들을 사용한 후에, 제어기는 커패시터를 R₁을 통해 그리고 개별적으로 R₂를통해 선택적으로 방전할 수 있고, 각각을 통한 방전 시간을 레코딩할 수 있다. 누설 저항은 알려진 부하 저항과 병렬이지만, 누설 저항은 테스트들 둘 모두에서 공통이다. 또한, FET₁을 참조하면, 게이트와 소스 사이에 다이오드가 이어지고, 게이트가 드레인에 연결되어 제어기가 VDD와 같은 임의의 원하는 전압에서 VHoldup을 설정할 수 있게 한다는 것에 또한 유의한다.

제어기(114) 및/또는 모듈(112)은 즉석에서 사용될 수 있는 외부 제어기일 수 있으며, 이 경우 그것은 제거가능할 수 있다(예컨대, "핫스왑(hotswap)" 제어기 등). 다른 실시예들에서, 제어기(114) 및/또는 모듈(112)은 회로 구조의 통합된 부분일 수 있다. 또한, 제어기(114)는 플래시 제어기의 일부일 수 있다. 다른 실시예들에서, 제어기(114)의 기능의 부분들은 (예컨대, 회로 보드들 중 하나의 일부로서) 디바이스 내에 통합될 수 있고, 다른 부분들은 부착가능하고/하거나 제거가능할 수 있다. 또 다른 실시예들에서, 제어기(114)는 FET들에 접속되는 일부 외부 디바이스에 결합된 외부 제어기일 수 있다. 제어기(114)는 또한 계산들을 수행하고 시간 및 다른 측정치들이 홀드-업 테스트들과 관련되게 하기 위한 하나 이상의 프로세서들 및 메모리를 포함할 수 있다. 모듈(112) 및/또는 제어기(114)는 또한 네트워킹 능력들을 가질 수 있고, 다른 위치로부터 제어가능할 수 있다. 제어기(114)는 또한 필요에 따라 통과 및 실패 결정들을 할 수 있다.

제어기(114)는 또한 커패시터 C_holdup을 충전 및 방전시키도록 구성될 수 있다. 따라서, 예로서, FET₁ 및 FET₂가 각각 턴오프 및 턴온되어 R1을 통해 용량성 부하를 방전시킬 때, 회로의 총 부하 저항은 Ra = R1 || RL이다(여기서, "a"는 테스트 실행 a를 나타낸다). 유사하게, 커패시터가 재충전된 후 그리고 FET₁ 및 FET₂가 각각 턴온 및 턴오프되어 R₂를 통한 용량성 부하를 방전시킬 때, 회로의 총 부하 저항은 Rb = R₂ || R_L이다.

일반적으로 전압 V1 내지 V2로부터의 커패시터 방전에 대해, 방전 시간은 둘 모두의 경우들에 대해 잘 알려진 공식들로 계산될 수 있다:

T1 =(Ra)(C)ln(V1/V2) 및

T2 =(Rb)(C)ln(V1/V2).

양 (C)ln(V2/V2)가 일정하게 유지될 수 있기 때문에, (C)ln(V1/V2) = T1/Ra = T2/Rb로 풀린다.

누설 저항을 풀면:

R_L = (T1 -T2) / ((T2/R2) - ((R1-R2)/R1))이 도출된다.

따라서, 일 실시예에서, 계산된 누설 저항(R_L)은 이어서 커패시턴스 범위에 대응하는 방전 시간 임계치를 변경하기 위해 사용될 수 있다. 또한, 일단 R_L이 알려지면 누설 전류 계산이 간단하다는 것에 유의하여야 한다.

위의 일반적인 설명은 누설 전류뿐만 아니라 커패시터 뱅크의 기생 저항을 계산하기 위해 식별된 공식을 사용하는 다양한 방식으로 확장될 수 있고, 그 후, 주어진 커패시턴스 범위에 대한 방전 시간 임계치는 필요한 시간 동안 공급 노드에서 원하는 에너지를 유지할 수 있는 커패시터 뱅크들이 더 이상 '거짓 포지티브들'을 초래하는 것으로 결정되지 않도록 하는 방식으로 설정될 수 있다.

도 2는 스위치들을 사용하여 2개의 병렬 저항기들을 통해 상이한 방전 시간들을 측정함으로써 누설 전류를 결정하기 위한 커패시터 테스트 회로의 회로도(200)이다. 이 예는 도 1b의 것과 유사하지만, 이제 핵심 노드들 및 예시적인 회로 레이아웃들이 논의된 더 일반적인 방식으로 수행된다. 예를 들어, 트랜지스터들은 이제 스위치들로 지칭되는데, 이는 실제로 이들 스위치들이 전계 효과 트랜지스터들로 제한될 필요가 없기 때문이다. 수동 스위치들 및 적정한 속도로 현장 테스트들을 통과하기에 충분히 빠른 사실상 임의의 유형의 IC 스위치뿐만 아니라, 바이폴라 접합 트랜지스터들이 동등하게 적합할 수 있다. 스위치들은 이산적일 수 있고, 또한 예를 들어 회로 보드 상의 개별 컴포넌트로서 구현될 수 있다.

본 개시내용 전체에 걸친 저항기들은 일반적으로 그의 기호 값들을 사용하여 참조된다. 저항기들에 대한 하나의 일반적인 요구는 이들이 상당히 잘 일치한다는 것이다. 그렇지 않으면, 본 개시내용의 목적을 위한 저항기들은 별개의 컴포넌트들일 수 있고, 실리콘에서 (예를 들어, 금속들 또는 트랜지스터들을 사용하여) 구현되는 저항들, 및 충분히 일치하는 특성을 갖는 저항기들로서 기능할 수 있는 사실상 임의의 유형의 디바이스가 본 개시내용과 관련하여 사용될 수 있다. 또한, 홀드업을 위해 사용되는 커패시터들은 별개의 디바이스들일 수 있다. 실리콘에서 더 작은 스케일로 구현되는 경우, 커패시터들은 예를 들어 적절히 구성된 트랜지스터들일 수 있다.

이제 도 2를 참조하면, 공급 노드는 V_Node로서 식별될 수 있다. 회로는, 전원을 제공하기 위한 Vin, 커패시터(들)로서의 C, 용량성 부하에 기초하여 기생 저항으로서의 RL, 각각 스위치들 S2, S3과 각각 직렬인 2개의 병렬 저항기들 R1, R2로 모델링된다. V_Node는 스위치 S1에 의해 Vin으로부터 절단된다. 따라서, 통상의 동작에서, 문제가 되는 회로들은 S1이 폐쇄되어, V_Node에서 Vin에 의해 전력을 공급받을 것이다. 이 예의 목적을 위해 R1 또는 R2를 포함할 수 있는 부하 저항기가 또한 존재할 수 있지만; 그러나, 부하 저항기가 회로 내의 다른 장소들에서 발견될 수 있다는 것이 당업자들에 의해 이해될 것이다. 단순화를 위해 그리고 본 개시내용의 개념들을 과도하게 모호하게 하는 것을 피하기 위해, 이러한 예시에서 일반 회로(예컨대, SSD 드라이브)가 생략되었고, 테스트 셋업에 대한 모델만이 도시되어 있다. 도 2에서의 테스트 회로의 테스트 동작의 추가 상세사항들은 특정 스위치 상태들을 갖는 도시된 유사한 도면들에 의해 후술될 것이다.

도 3은 직렬 상태인 2개의 저항기들 및 접지에 대한 저항기의 방전 시간들을 사용하여 홀드-업 커패시터 테스트를 수행하기 위한 대안적인 회로 구성(300)이다. 도 3은 베이스 회로(명료함을 위해 생략됨)가 정상 동작을 겪을 때 도 2와 사실상 동일한 동작 원리를 갖는다. 즉, 데이터를 교환하는 회로들은 VDD 노드(여기서, 또한 V_Node로 식별됨)와 접지 사이에서 발견될 수 있고, R1 및 R2 중 하나 또는 둘 모두는 필요에 따라 유사한 부하 저항을 제공하는 데 사용될 수 있다. 도 2와 도 3 사이의 핵심 차이점은, 저항기들 R1 및 R2의 위치설정, 및 스위치들 S2 및 S3의 상태이다. 예로서, 도 2를 다시 참조하면, V_Node의 전압에서 R1을 방전시킬 때 S3이 개방되어 유지되는 동안 S2는 폐쇄되고, R2를 방전시키는 경우에는 그 반대이다(S2가 개방되어 유지되는 동안 S3이 폐쇄됨).

하기에 논의되는 바와 같이, S1은 또한 방전 기간들 동안 개방된 상태로 유지된다. 다시 도 3을 참조하면, 테스트에 사용될 2개의 방전 노드들은 (1) R1을 접지로 방전시키고, (2) R1과 R2의 직렬 조합을 접지로 방전시킨다. 전자를 달성하기 위해, S2는 개방되고 S3은 폐쇄된다. 이 경우에, R1은 R2를 바이패스하고 S3에서의 폐쇄 회로로 인해 접지로 직접 방전할 것이다. 역으로, S3이 개방되고 및 S2가 폐쇄되면, V_Node 또는 충전된 커패시터는 (RL 기생 경로에 더하여) R1과 R2의 직렬 조합으로서 저항성 경로를 볼 것이다. 따라서, R1 및 R2가 하나의 방전 이벤트에 대해 도 3에 사용될 수 있고, R1 그 자체가 다른 방전 이벤트에 사용될 수 있다. 이들 테스트들은 이하에서 더욱 상세하게 논의된다.

도 4는 스위치들을 사용하여 홀드-업 커패시터 C를 제1 전압 V_Node로 충전하는 것을 예시하는 회로도(400)이다. 도 4의 구성은 스위치들의 구성 및 예시된 테스트의 상태를 제외하고는, 도 2의 구성과 동일하다. 예를 들어, 회로의 펌웨어는 테스트 동안의 동작으로부터 특정 회로들을 일시적으로 보류한 것으로 가정되지만, 이는, 예를 들어, 방전들이 사소한 경우 또는 예를 들어, 대안적인 전원을 제공하기 위해 대체 노드가 이용가능하게 된 경우 반드시 요구되지는 않는다. 커패시터를 충전하기 위해, 임의의 전압이 사용될 수 있지만, 일 실시예에서, 단순화를 위해 상부 레일 또는 V1=VDD가 선택될 수 있다. 또한, 테스트 직전에, 모두 3개의 스위치들이 개방되는 것으로 가정된다. 펌웨어는 (예컨대, 도 1b의 제어기(114) 또는 다른 수단을 사용하여) C를 충전함으로써 테스트를 시작할 수 있다. V_Node는 S2 및 S3을 개방하고 S1을 폐쇄함으로써 전압 V1로 충전될 수 있다. S1이 폐쇄될 때, 전압원 Vin은 화살표들(402, 404, 406)에 의해 도시된 바와 같이 전류가 커패시터/커패시터 뱅크 C를 통해 (그리고 일반적으로 높은 R_L 값을 통해 더 적게) 흐르게 한다.

도 5는 스위치들을 사용한 누설 저항 R_L 및 제1 저항기 R1을 통한 홀드-업 커패시터 C의 방전을 예시하는 회로도(500)이다. 이제 커패시터가 도 4의 V1로 충전되었으므로, 도 5에서의 테스트의 제1 부분은 제1 저항 값(뿐만 아니라 RL)을 통해 그 전압 V1을 방전하고, C가 제2 특정 전압, 즉, V2로 방전하는 데 걸리는 방전 시간을 식별하는 것이다. 도 5의 예에서, V_Node는 통상적으로 공급 노드 VDD에 대응한다. 도 4의 이전 구성에서, 스위치들은 S1이 폐쇄되고 S2 및 S3이 개방되도록 위치되었다. 이것은 C가 미리 결정된 값 V1(예컨대, VDD)로 충전되는 것을 가능하게 하였다. 도 5에서, 제어기는 S1 및 S3을 개방하고 S2를 폐쇄한다. 이러한 구성은 이어서, R1을 통한 전류 경로를 제공하면서 전력 공급부로부터 V_Node를 폐쇄한다. 기생 저항 RL을 통한 전류의 방전이 도 5에 화살표들(502, 504, 506)로 도시되며, 이는 RL을 통한 전류 경로를 표현한다. R1을 통한 전류의 방전이 화살표들(502, 504, 508, 510)로 도시되어 있으며, 이는 다시 R1을 통한 전류 경로를 표현한다. 방전은 V_Node의 전압이 미리 결정된 전압 V2에 도달할 때까지 계속된다. V_Node 상의 전압은 예를 들어 제어기(114), 또는 V_Node에서 V1로부터 V2로의 방전 시간에 대응하는 방전 시간(T1)을 레코딩할 수 있는 다른 제어기에 의해 모니터링될 수 있다. 따라서, 이 때, 제어기는 V1, V2, C, R1, R2 및 T1의 값들을 갖는다.

회로(500)의 다음의 원하는 동작은 V_Node를 값 V1(즉, 이전 단계들에서 사용된 동일한 값)로 재충전하고, 이어서 다른 저항성 경로를 통해 V1을 방전하여 제2 방전 시간 T2를 결정하는 것이다. 이를 달성하기 위해, 회로(400)가 전압 V1에 대한 C의 초기 충전을 나타낸 도 4를 다시 한번 참조한다. 여기서 다시, 제1 방전으로 인해 에너지가 손실된 커패시터(들)가 V1로 재충전된다. 예를 들어, 제어기는 S2를 개방할 수 있다. S3은 마지막 방전 단계(도 5)에서 이미 개방되어, 이제 S2 및 S3 둘 모두가 개방된다. 제어기는 S1을 폐쇄할 수 있다. 다시 한번, V_Node에서의 Vin의 존재는 전류가 커패시터를 통해 흐르게 하고, 제어기는 V_Node= V1이 될 때까지 충전이 계속되게 한다.

도 6은 스위치들을 사용한 누설 저항 및 제2 저항기를 통한 홀드-업 커패시터의 방전을 예시하는 회로도이다. 상기 도 4의 예를 계속 참조하면, 도 6에서의 V_Node는 다시 값 V1에 있다. 제어기는 이제 방전을 수행하기 위해 저항 R2를 사용하여 전압들 V1로부터 V2로 V_Node의 제2 방전을 수행할 준비가 되어 있다. 제어기는 S1을 개방하여 S3을 폐쇄한 동안 S2를 개방할 수 있다. C로부터의 전류는 부분적으로 RL을 통해, 그러나 주로 R2를 통해 방전된다. 제어기는 V_Node에서 전압을 모니터링하고, V_Node가 정확히 V2로 감소되자마자 S3을 개방한다. 제어기는 저항기 R2를 통한 방전의 방전 시간 T2를 식별한다.

이 시점에서, 제어기는 방전 시간들 T1 및 T2, 방전들 R1 및 R2에 대응하는 저항 값들, 및 처음에 결정된 전압 값들 V1 및 V2를 갖는다. 제어기는 이제 기생 저항 RL 및 누설 전류를 식별하기 위해 필요한 계산들을 수행할 수 있다. 또한, 제어기는 계산이 측정된 값들과 매칭되는 것을 보장하기 위해 방전 시간들을 독립적으로 확인할 수 있다.

제어기는 이제 먼저 다음 수학식 (i)로 전압 V₁로부터 V₂까지 커패시터(C)의 부하(R₁)로의 방전 시간(T₁)을 계산함으로써 방전 시간의 그의 측정을 검증할 수 있다:

그 후에, 제어기는 다음 수학식 (ii)를 사용하여, 제2 방전 시간 T2를 확인하기 위해 다른 저항기 R2 및 동일한 전압 범위 및 커패시턴스를 사용하여 동일한 계산을 수행할 수 있다:

커패시턴스 및 전압비의 자연 로그의 곱이 수학식들 둘 모두에서 동일하기 때문에, 제1 수학식은 방전 시간들 및 부하 저항들의 비에 도달하기 위해 제2 수학식에 의해, 또는 수학식 (iii)에서 나눠질 수 있다:

커패시터들은 누설을 갖기 때문에, 부하들은 그와 병렬로 등가 저항기(R_L)를 갖는다. R₁은 실제로

R₂는 실제로

따라서 다음을 얻는다:

일부 산술 조작에 의해 수학식 (iv)로 종료된다:

(iv)

시뮬레이션으로부터의 방전 시간들(T1, T2)은 커패시터들 C로 인한 기생 또는 누설 저항에 도달하기 위해 수학식 (iv)에 적용될 수 있다. 따라서, 2개의 알려진 저항성 부하들의 테스트 시간들에 의해, 커패시터 C의 기생 저항이 결정될 수 있다. 기생 저항을 통해 누설 전류 i_L을 결정하기 위해 옴(ohm)의 법칙을 사용하는 것은 간단한 방식이다. 누설 전류가 알려지면, 이는, V_Node에서의 에너지 임계치가 전력 정지 이벤트에서 데이터의 무결성을 보존하기에 충분한지 여부를 결정하기 위해 고려될 수 있다.

일례로서, 하기 값들이 가능하다.

C=500uF

R₁ = 8.869K (피드백 네트워크에서 350KΩ과 병렬로 9.1K(2개의 병렬인 각각 18.2KΩ))

R₂ = 4.435K (350K와 병렬로 4.55K(4개의 병렬인 각각 18.2KΩ))

R_L = 27.3K (28 V 내지 26.6 V의 95% 방전 범위에 걸쳐 평균 1 mA를 제공함)

이어서, 상기 값들에 기초하여, T1 및 T1을 식별하기 위해 본 개시내용에 기술된 바와 같이 시뮬레이션이 실행될 수 있다. T1 및 T2를 획득하면, 수학식 (iv)를 사용하여 누설 저항을 계산할 수 있다. 이와 같이, 시뮬레이션에 기초하여 결정된 2개의 알려진 저항성 부하들의 테스트 시간들에 의해, 누설 저항이 결정될 수 있다. 옴의 법칙은 누설 전류 i_L을 제공할 수 있다.

도 7은 병렬 상태인 제1 및 제2 저항기들을 통한 홀드-업 커패시터의 방전 및 스위치들을 사용한 누설 저항을 예시하는 회로도(700)이다. 도 7은 도 4 내지 도 6에 설명된 실시예에 대한 대안적인 실시예를 도시한다. 도 7에서, C의 V1로의 충전 및 재충전은 도 4에서와 동일하다. 또한, 도 7에서, 제1 저항성 방전 경로로서 R1의 초기 사용은 또한 도 5에서와 동일하다. 그러나, 이 실시예에서 제2 저항으로서 R2를 사용하는 대신에, R1과 R2의 병렬 조합이 제2 저항으로서 사용된다. 따라서, 커패시터(뱅크)는 초기에 도 4에서와 같이 제1 값 V1로 충전된다. 그 후에, S1 및 S3이 개방되고, 제1 방전이 도 5에서와 같이 R1을 통해 일어난다. 제1 방전이 완료되고 방전 시간 T1이 제어기에 의해 측정된 후에, 제어기는 이어서 S1을 폐쇄하고, S2 및 S3을 개방하여 커패시터 C를 다시 값 V1로 재충전한다. 다음으로, 도 7에서, S1이 다시 개방되지만, 이 때 제어기는 S2 및 S3 둘 모두를 동시에 폐쇄한다. 이어서, 커패시터는 다시 방전되어, 이때 R1과 R2의 병렬 조합을 통해 방전된다. 즉, 커패시터는 제1 분기에서 화살표들(702, 704 및 706), 제2 분기(R1)에서 702, 704, 708, 및 710, 그리고 제3 분기(R2)에서 702, 704, 708, 712 및 714를 통해 방전된다. 특정 전압 V2에 도달하는 측정된 방전 시간 T2는 더 짧은 것으로 가정될 수 있는데, 그 이유는 순 저항이 더 낮고 전류가 경로들 둘 모두를 통해 흐를 수 있기 때문이다.

도 7의 실시예를 참조하여 제어기에 의해 취해진 방전 시간 측정들 T1 및 T2에 이어서, 수학식 (i) 내지 수학식 (iv)를 포함하는 동일한 계산이 RL을 결정하는 데 적용가능하며, 이때 이는 단지

를 제2 저항값으로서 사용할 뿐이다. 도 7은 본 개시내용의 사상 및 범주로부터 벗어남이 없이 저항 값들의 다수의 변형들이 가능하고 동일한 목표들을 달성함을 보여준다.

도 8은 직렬 상태인 2개의 저항기들을 통한 홀드-업 커패시터의 방전 및 스위치들을 사용한 누설 저항을 예시하는 회로도(800)이다. 위에서 논의된 바와 같이, 도 8의 경우의 측정은 제1 저항으로서 R1+ R2(제어기는 개방된 S3 및 폐쇄된 S2를 가짐)와 제2 저항으로서 R1(제어기는 개방된 S2 및 폐쇄된 S3을 가짐)의 직렬 조합의 사용을 수반한다. 커패시터 C가 통상적인 방식으로 전압 V_Node = V1로 사전 충전되었다는 것, 즉, 제어기가 S2 및 S3을 개방하고 S1을 폐쇄하여 커패시터를 충전하였다는 것이 도 8의 실시예의 목적을 위해 가정된다. 다음으로, 도 8은 커패시터의 제1 방전을 도시한다. 제어기는 S1을 개방하고 S2를 폐쇄하고(S3이 개방된 상태로 남아 있음) 전압이 V1로부터 V2로 감소되는 V_Node에서의 방전 시간을 측정한다. 이전의 경우들에서 참인 바와 같이, 기생 또는 누설 저항 RL은 V_Node로부터 접지로의 저항성 경로를 표현하고, 따라서 일부 전류는 각각의 방전 기간 동안 RL을 통해 흐른다는 것에 유의해야 한다. 즉, 화살표들(802, 804, 806)에 의해 도시된 바와 같이, 전류의 일부분은 C의 기생 저항 RL을 통해 흐른다. 전류의 주요 부분은 화살표들(802, 804, 808, 810)을 통해 그리고 R1 및 R2를 통해 흐른다. 커패시터가 R1 + R2의 더 큰 저항 값을 통해 방전되는 도 8의 경우는 또한 광 부하로 알려져 있다.

도 9는 도 8의 스위치들을 사용한 누설 저항 및 제1 저항기를 통한 홀드-업 커패시터의 제2 방전을 예시하는 회로도(900)이다. 재충전 단계는 먼저 제어기가, Vin(또는 등가 전력 공급부)이 커패시터 C(이는 통상적인 바와 같이 V_Node와 접지 사이의 복수의 커패시터들일 수 있음)를 V1로 충전할 수 있게 하기 위해 발생한다. 그 후에, 도 9에 도시된 바와 같이, 제어기는 접지로부터 R2를 연결해제하는 S2를 개방한다. 방전 전류는 통상적으로 RL을 통해 화살표들(902, 904, 906)을 통해 그리고 또한 R1을 통해 902, 904, 908, 910, 912, 914를 통해 흐른다. 이전과 같이, 제어기는 회로가 V1로부터 V2로 방전되는 데 걸리는 시간을 측정한다. 도 9의 실시예는 과부하로 간주된다. 요약하면, 제어기는 도 8의 T1을 측정하기 위한 저항으로서 R1 및 R2의 직렬 조합을 사용하고, 제어기는 도 9의 T2를 측정하기 위한 저항으로서 R1을 사용한다.

제어기는, 이전과 같이, 다음 수학식으로 전압 V₁로부터 V₂까지 커패시터(C)의 부하(R_a)로의 방전 시간(T₁)을 또한 계산할 수 있다:

다음으로, 제어기는 동일한 범위에 걸쳐 상이한 부하(R_b)를 사용하여 동일한 계산을 행하여, 다음을 획득할 수 있다:

제어기는 비를 취하여 다음에 도달할 수 있다:

이전 실시예에서와 같이, 커패시터들은 누설을 가지며, 결과적으로 부하들은 그와 병렬로 등가 저항기(R_L)를 갖는다.

R_a는 실제로

R_b는 실제로

이 경우 Ra는 R₁ + R₂이고, Rb는 R₁이다. 따라서, 방전 시간의 비는 다음과 같다:

다시, 산술 조작에 의해, 하기의 표현이 획득될 수 있다:

여기서

R₁=R₂=R이면, 이 수학식은 다음과 같이 단순화된다:

요약하면, 시뮬레이션을 통해 식별되는 2개의 알려진 저항성 부하들의 테스트 시간에 의해, 누설 저항이 결정될 수 있고, 옴의 법칙의 간단한 적용은 제어기가 누설 전류를 획득하게 한다.

다른 실시예에서, 단지 하나의 외부 부하를 사용하여 홀드-업 테스트를 수행하는 것이 가능하다. 예를 들어, 커패시터의 누설은 제1 부하로서 격리될 수 있고, 외부 부하는 제2 부하로서 사용될 수 있다. 계산들은 더 간단해지지만, 커패시터의 자연 누설이 낮기 때문에, 또는 달리 말하면 등가 저항이 매우 높기 때문에, 테스트 지속기간이 비교적 길어질 것이다. 자연 누설에 의한 증가된 테스트 시간은 그 시간 동안 발생하는 전력 고장의 더 큰 가능성을 상승시키고(그리고 커패시터는 완전 충전보다 작은 것을 가짐), 이러한 구성은 제한된 수의 테스트들을 갖는 시스템에 대해 또는 잠재적으로 덜 긴급한 결과들을 갖는 회로 구성들에 대해 가장 잘 사용된다.

이러한 실시예의 예가 도 10에 도시되어 있다. 도 10은 스위치들을 사용한 누설 저항을 통한 홀드-업 커패시터의 방전을 예시하는 회로도(1000)이다. 통상적인 바와 같이, 공급 노드 V_Node는 제1 전압 V1로 충전된다. 스위치들 S1 및 S2 둘 모두가 개방되고, 커패시터가 RL을 통해 제2 전압으로 방전되는 시간이 측정된다. 전류 방전 경로는 1002로부터 1004 및 누설 저항 경로(1006)를 통해 직접 이어진다.

도 11은 스위치들을 사용한 누설 저항 및 부하 저항기를 통한 홀드-업 커패시터의 방전을 예시하는 회로도(1100)이다. 다른 경우들에서와 같이, V_Node는 S2를 개방하고 S1을 폐쇄함으로써 재충전된다. 이어서 S1이 개방되고 S2가 폐쇄되고, 커패시터가 V2로 방전된 후에 T2가 측정된다. S2가 폐쇄될 때, 전술된 바와 같이 RL을 통한 방전에 더하여, R이 경로(1102, 1104, 1110, 1112)를 통해 방전되고, RL 및 R 둘 모두가 V1로부터 V2까지 방전하는 시간이 또한 측정될 수 있다.

제어기(112)는, 다음 수학식으로 전압 V₁로부터 V₂까지 커패시터(C)의 부하(R_a)로의 방전 시간(T1)을 계산할 수 있다:

제어기(112)가 동일한 범위에 걸쳐 상이한 부하(R_b)를 사용하여 동일한 측정을 행하는 경우, 그 결과는 다음과 같다:

제어기가 비를 취하면, 그 결과는 다음과 같다:

커패시터들이 누설을 갖기 때문에, 부하는 그와 병렬로 등가 저항기(R_L)를 갖는다. 누설이 제1 부하일 경우, Ra는 도 10에 예시된 바와 같이 단지 RL이다. 그리고, 도 22의 회로에 도시된 바와 같이, R_b는 다음과 같다:

이 경우에, Ra는 R_L이고, Rb는 단지 R이다. 따라서, 수학식은 다음과 같이 단축된다:

제어기는 그 때 측정된 값들을 사용하여 누설 또는 기생 저항을 결정할 수 있다.

본 개시내용의 다른 태양에서, 부하들로서의 저항들 대신에, 테스트는 전류 부하들 또는 싱크들을 구현할 수 있다. 이러한 구성의 예가 도 12에 도시되어 있다. 도 12는 각각 하나의 스위치와 직렬이고 병렬 상태인 한 쌍의 전류 싱크들을 사용하여 홀드-업 커패시터를 테스트하기 위한 회로를 예시하는 회로도(1200)이다. 전류 싱크들은 임의의 공지된 기술을 사용하여 물리적으로 구현될 수 있다. 예를 들어, 전류 싱크들은 예를 들어 별개의 집적 회로들, 또는 설계된 컴포넌트들의 맞춤형 세트일 수 있다. 다른 구성들에서, 전류 싱크들은, CMOS를 사용하여 예컨대 피드백 루프 내의 출력 및 하나 이상의 전류 미러들 등을 갖는 연산 증폭기를 이용하여, 실리콘에서 생성될 수 있다. 전류 싱크들은 또한 바이폴라 접합 트랜지스터들을 사용하여 구현될 수 있다. 고전류가 수반되는 경우들에서, 전류 싱크들은 별개의 디바이스들로서 구현될 가능성이 있을 것이다.

이제 도 12를 참조하면, 동일한 입력 스테이지가 Vin, S1 및 공급 노드 V_Node로 도시된다. 테스트 회로(1200)는 커패시터 C(이전에 언급된 바와 같이 복수의 커패시터들일 수 있음)를 갖는 것으로, 그리고 이 실시예에서, 병렬로 구현되고 각각의 각자의 전류 싱크 i2 및 i2와 각각 직렬인 스위치 S2 및 S3을 갖는 2개의 전류 싱크들 i1 및 i2를 갖는 것으로 도시되어 있다. 커패시터는 이전의 실시예들에 따라 충전 및 방전될 수 있는데, 즉, 제어기는 S1을 폐쇄하고, C를 그의 V1 값으로 충전하도록 S2 및 S3을 개방 상태로 유지한다. 제1 방전 동안, S2는 폐쇄되고(S1 및 S3이 개방되어 있음), V_Node가 V2에 도달하는 방전 시간 T1이 측정된다. V_Node가 V1로 다시 재충전된 후, 프로세스는 V2가 I2에 대해 도달되는 T2를 획득하기 위해 반복된다.

정전류 부하들에 대한 요약에서, 전압원 Vin은 스위치 S1이 폐쇄되고 스위치들 S2 및 S3이 개방될 때 커패시터 C를 전압 V₁로 충전한다. 정상 커패시터 누설은 전류 싱크 I_L에 의해 표현된다. 커패시터 C는 S1을 개방하고 S2를 폐쇄함으로써 I₁을 이용하여 V2로 방전된다. V₁로부터 V₂까지의 방전 시간(ΔV)이 T₁(ΔT₁)로서 저장된다. 커패시터는 S2를 개방하고 S1을 폐쇄함으로써 V₁로 재충전된다. 커패시터는 S1을 개방하고 S3을 폐쇄함으로써 I₂를 이용하여 V₂로 방전된다. V₁로부터 V₂까지의 방전 시간(ΔV)이 T₂(ΔT₂)로서 저장된다. 또한, 전술된 바와 같이, 제2 부하는 둘 모두의 스위치들(S1 및 S2)을 동시에 폐쇄하도록 구성될 수 있음에 유의해야 한다.

ΔV/ΔT의 속도로 변화하는 전압을 갖는 커패시터 (C)를 통한 전류 (I)가 아래에 주어진다.

I₁=C*(ΔV/ΔT₁)

동일한 전압 범위에 걸쳐 제2 부하로 측정이 이루어지는 경우, 그 결과는 다음과 같다:

I₂=C*(ΔV/ΔT₂)

측정치들의 비가 취해지는 경우, 델타들은 다음과 같이 제거될 수 있다:

커패시터는 누설을 갖기 때문에, 부하들은 그와 병렬로 등가 부하(I_L)를 갖는다. 예를 들어, I₁은 실제로

그리고 I₂는 실제로

따라서, 이러한 변화로: (I₁+I_L)/(I₂+I_L) = T₂/T₁

통상적인 바와 같이, 일부 산술 조작에 의해, 결과는 다음과 같이 된다:

일례로서, 하기의 수치 값들을 사용하여, 제어기는 하기의 계산들을 행하고 이어서 얻어진 테스트 시간들을 사용하여 미지의 누설 전류를 계산할 수 있다.

C= 1000uF에 대해

I₁ = 50mA

I₂ = 100mA

I_L = 5mA

요약하면, 2개의 공지된 정전류 부하들로부터의 테스트 시간들에 의해, 미지의 누설 전류를 결정할 수 있다. 28V로부터 26.6V로의 방전:

시뮬레이션은 다음을 나타낸다:

T₁ = 25.45mS

T₂ = 13.33mS

그 결과들을 수학식에 넣으면 다음을 얻는다:

I_L = 4.9917mA

전류들이 엄격히 추가되기 때문에, 부하들의 다른 조합, 예를 들어, I₁+I₂가 사용될 수 있고, 그의 값은 단지 상기 I₂에 대한 값에 대해 치환된다.

본 발명의 다양한 태양들은 당업자가 본 발명을 실시할 수 있게 하기 위해 제공된다. 본 개시내용 전반에 걸쳐서 제시된 예시적인 실시예들에 대한 다양한 수정들은 당업자에게 용이하게 명백할 것이며, 본 명세서에 개시된 개념들은 다른 자기 저장 디바이스들로 확장될 수 있다. 따라서, 청구범위는 본 발명의 다양한 태양들로 제한되는 것으로 의도되지 않으며, 청구항의 언어와 일치하는 전체 범주에 부합되어야 한다. 당업자에게 알려져 있거나 나중에 알려지게 될 본 개시내용 전반에 걸쳐 기술된 예시적인 실시예들의 다양한 컴포넌트들에 대한 모든 구조적 및 기능적 등가물들은 명백히 본 명세서에 참고로 포함되며, 청구범위에 의해 포괄되도록 의도된다. 더욱이, 본 명세서에 개시된 어떠한 것도, 그러한 개시내용이 청구항에서 명시적으로 인용되는지 여부에 관계없이 공중에게 전용되는 것으로 의도되지 않는다. 청구항 구성요소도, 그 구성요소가 문구 "~하기 위한 수단"을 사용하여 명시적으로 인용되지 않는 한, 또는, 방법 청구항의 경우, 그 구성요소가 문구 "~하기 위한 단계"를 사용하여 인용되지 않는 한, 미국 35 U.S.C. §112(f)의 규정 또는 다른 사법권 내에서 유사한 법령 또는 법규 하에서 해석되어서는 안 된다.

Claims

회로로서,
전압 라인과 접지 사이의 그리고 기생 저항을 갖는 커패시터;
상기 전압 라인과 상기 접지에 대한 제1 및 제2 각자의 스위치들 사이의 제1 및 제2 저항기들; 및
제어기로서:
상기 전압 라인을 제1 전압으로 충전하고,
제1 식별된 시간 동안 상기 제1 저항기를 통해 상기 제1 전압을 제2 전압으로 방전하고,
상기 전압 라인을 상기 제2 전압으로부터 상기 제1 전압으로 재충전하고,
제2 식별된 시간 동안 적어도 상기 제2 저항기를 통해 상기 제1 전압을 상기 제2 전압으로 방전하고,
상기 제1 및 제2 식별된 시간들을 사용하여 상기 기생 저항을 결정하도록 구성된 상기 제어기를 포함하는, 회로.
제1항에 있어서, 상기 제어기는 상기 기생 저항에 기초하여 상기 커패시터를 통한 누설 전류를 결정하도록 추가로 구성되는, 회로.
제2항에 있어서, 상기 제어기는 상기 커패시터가 상기 누설 전류에 기초하여 결정된 적어도 파워-오프 방전 시간 동안 특정 에너지를 유지하는지 여부를 결정하도록 추가로 구성되는, 회로.
제3항에 있어서, 상기 제어기는, 상기 커패시터가 적어도 상기 파워-오프 방전 시간 동안 상기 특정 에너지를 유지할 때 통과 표시(pass indication), 및 그렇지 않으면 실패 표시를 제공하도록 추가로 구성되는, 회로.
제1항에 있어서, 상기 제어기는,
상기 제1 스위치가 폐쇄되고 상기 제2 스위치가 개방될 때 상기 제1 저항기를 통해 상기 방전을 수행하고;
상기 제1 스위치가 개방되고 상기 제2 스위치가 폐쇄될 때 상기 제2 저항기를 통해 상기 방전을 수행하도록 추가로 구성되는, 회로.
제1항에 있어서, 상기 제어기는 상기 전압 라인을 상기 제1 전압으로 충전하여 상기 제1 저항기를 통한 상기 방전을 가능하게 하고, 상기 전압 라인을 상기 제1 전압으로 재충전하여 상기 제2 저항기를 통한 상기 방전을 가능하게 하도록 구성된 전압원을 포함하는, 회로.
제6항에 있어서,
상기 전압원은 제3 스위치를 통해 상기 전압 라인에 결합되고;
상기 제어기는 상기 제3 스위치가 폐쇄되고 상기 제1 및 제2 스위치들이 개방될 때 상기 전압 라인을 상기 제1 전압으로 충전하도록 구성되는, 회로.
제1항에 있어서, 적어도 상기 제2 저항기는 상기 제1 및 제2 저항기들의 병렬 조합을 포함하는, 회로.
회로로서,
전압 라인과 접지 사이의 그리고 기생 저항을 갖는 커패시터;
상기 전압 라인과 상기 접지에 대한 제1 스위치 사이의 제1 저항기;
상기 제1 스위치와 상기 접지에 대한 제2 스위치 사이의 제2 저항기; 및
상기 전압 라인에 결합되는 제어기로서:
상기 전압 라인을 제1 전압으로 충전하고,
제1 식별된 시간 동안 상기 제1 저항기를 통해 상기 제1 전압을 제2 전압으로 방전하고,
상기 전압 라인을 상기 제2 전압으로부터 상기 제1 전압으로 재충전하고,
제2 식별된 시간 동안 상기 제1 및 제2 저항기들을 통해 상기 제1 전압을 상기 제2 전압으로 방전하고,
상기 제1 및 제2 식별된 시간들을 사용하여 상기 기생 저항을 결정하도록 구성된 상기 제어기를 포함하는, 회로.
제9항에 있어서, 상기 제어기는 상기 기생 저항에 기초하여 상기 커패시터를 통한 누설 전류를 결정하도록 추가로 구성되는, 회로.
제9항에 있어서, 상기 제어기는,
상기 제1 스위치가 폐쇄되고 상기 제2 스위치가 개방될 때 상기 제1 저항기를 통해 상기 방전을 수행하고;
상기 제1 스위치가 개방되고 상기 제2 스위치가 폐쇄될 때 상기 제1 및 제2 저항기들을 통해 상기 방전을 수행하도록 추가로 구성되는, 회로.
제9항에 있어서, 상기 제어기는 (1) 상기 전압 라인을 상기 제1 전압으로 충전하여 상기 제1 저항기를 통한 상기 방전을 가능하게 하고 (2) 상기 전압 라인을 상기 제1 전압으로 재충전하여 상기 제1 및 제2 저항기들을 통한 상기 방전을 가능하게 하도록 구성된 전압원을 포함하는, 회로.
제12항에 있어서,
상기 전압원은 제3 스위치를 통해 상기 전압 라인에 결합되고;
상기 제어기는 상기 제3 스위치가 폐쇄되고 상기 제1 및 제2 스위치들이 개방될 때 상기 전압 라인을 상기 제1 전압으로 충전하도록 구성되는, 회로.
제9항에 있어서, 상기 커패시터는 직렬 및 병렬 중 하나 또는 둘 모두에서 상기 전압 라인과 접지 사이에 조직화된 2개 이상의 커패시터들의 뱅크를 포함하고, 상기 뱅크의 순 기생 저항은 상기 기생 저항을 포함하는, 회로.
제9항에 있어서, 상기 저항기들은 실리콘 내에 또는 별개의 요소들로서 하나 이상의 트랜지스터들을 포함하는, 회로.
회로로서,
전압 라인과 접지 사이의 그리고 기생 전류 싱크(pi_s )를 갖는 커패시터;
상기 전압 라인과 상기 접지에 대한 제1 및 제2 각자의 스위치들 사이의 제1 및 제2 전류 싱크들(i_s ); 및
제어기로서:
상기 전압 라인을 제1 전압으로 충전하고,
제1 식별된 시간 동안 상기 제1 i_s 를 통해 상기 제1 전압을 제2 전압으로 방전하고,
상기 전압 라인을 상기 제2 전압으로부터 상기 제1 전압으로 재충전하고,
제2 식별된 시간 동안 적어도 상기 제2 i_s 를 통해 상기 제1 전압을 상기 제2 전압으로 방전하고,
상기 제1 및 제2 식별된 시간들을 사용하여 pi_s 를 통한 전류를 결정하도록 구성된 상기 제어기를 포함하는, 회로.
제16항에 있어서, 상기 제어기는 제3 스위치를 통해 상기 전압 라인에 결합되는, 회로.
제17항에 있어서, 상기 제어기는,
상기 제3 스위치가 폐쇄되고 상기 제1 및 제2 스위치들이 개방될 때 상기 전압 라인을 상기 제1 전압으로 충전 및 재충전하고;
상기 제2 및 제3 스위치들이 개방되고 상기 제1 스위치가 폐쇄될 때 상기 제1 i _s 를 통해 상기 전압 라인을 방전하고;
적어도 상기 제3 스위치가 개방되고 상기 제2 스위치, 또는 상기 제1 및 제2 스위치들 중 하나 또는 둘 모두가 폐쇄될 때 적어도 상기 제2 i _s 를 통해 상기 전압 라인을 방전하도록 추가로 구성되는, 회로.
제16항에 있어서, 상기 스위치들은 전계 효과 트랜지스터(field effect transistor, FET)들을 포함하는, 회로.
제16항에 있어서, 상기 제어기는, 상기 결정된 pi _s 를 통한 전류를 사용하여 결정된 적어도 방전 시간 동안 상기 전압 라인 상에 특정 양의 에너지가 유지되는지 여부를 결정하도록 추가로 구성되는, 회로.