KR102170198B1 - 전력 공급 모니터를 사용하여 전력 공급 교정 - Google Patents

전력 공급 모니터를 사용하여 전력 공급 교정 Download PDF

Info

Publication number
KR102170198B1
KR102170198B1 KR1020167026236A KR20167026236A KR102170198B1 KR 102170198 B1 KR102170198 B1 KR 102170198B1 KR 1020167026236 A KR1020167026236 A KR 1020167026236A KR 20167026236 A KR20167026236 A KR 20167026236A KR 102170198 B1 KR102170198 B1 KR 102170198B1
Authority
KR
South Korea
Prior art keywords
voltage
processing system
power supply
voltages
psm
Prior art date
Application number
KR1020167026236A
Other languages
English (en)
Other versions
KR20170039073A (ko
Inventor
아론 제이. 그레낫
로버트 에이. 허쉬버거
스리람 삼바머피
사무엘 디. 나프지거
크리스토퍼 이. 트레슬러
소-치엔 강
조셉 피. 섀논
크리쉬나 사이 베르누초
아쉰 친촐리
마이클 제이. 오스틴
스티븐 에프. 리페
우마이르 비. 체마
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드, 에이티아이 테크놀로지스 유엘씨 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20170039073A publication Critical patent/KR20170039073A/ko
Application granted granted Critical
Publication of KR102170198B1 publication Critical patent/KR102170198B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3428—Benchmarking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Sources (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Power Engineering (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

프로세싱 시스템(100)은 프로세싱 시스템 내의 하나 이상의 위치에 대응되는 하나 이상의 제1 전압을 측정하기 위한 하나 이상의 전력 공급 모니터(PSM)(200)을 포함한다. 측정치는, 프로세싱 시스템이 하나 이상의 코드 루프를 실행함과 동시에 수행된다. 또한, 프로세싱 시스템은, 기준 전압과 하나 이상의 제1 전압의 비교에 기초하여 프로세싱 시스템으로 제공되는 제2 전압을 수정하기 위한 교정 로직(135, 705)을 포함한다. 기준 전압은 프로세싱 시스템에 의한 하나 이상의 코드 루프의 이전의 실행에 기초하여 결정된다.

Description

전력 공급 모니터를 사용하여 전력 공급 교정{CALIBRATING A POWER SUPPLY USING POWER SUPPLY MONITORS}
본 개시물은 일반적으로 프로세싱 시스템에 관한 것이고, 좀 더 구체적으로는 프로세싱 시스템으로 전력을 공급하는 것에 관한 것이다.
자동 시험 장비(ATE)는, 제품 제작 이후 및 설치 이전에, 시스템-온-어-칩(SOC)과 같은 프로세싱 시스템을 시험하는데 사용된다. 예를 들어, 자동화된 시험은 주어진 인가 전압에 대한 서로 다른 작동 부하에서, SOC의 부품의 주파수를 작동시키는 것을 결정하는데 사용될 수 있다. 전형적인 ATE는 넓은 범위의 작동 부하에 대해 매우 좁은 허용오차 이내에서, 일정하게 인가된 전압을 유지할 수 있는 매우 고-품질의 전압 공급부를 포함한다. 그러나, 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿, 스마트폰 등과 같은 제품에서 사용되는 시스템-레벨 전압 공급부는 동일한 범위의 작동 부하에 대해 동일한 전압 허용오차를 유지할 수 없다. 예를 들어, SOC상의 부하가 매우 낮은 레벨에서 비교적 높은 레벨로 갑자기 증가하면, SOC의 부품에 의해 나온 전류는 증가하고, SOC의 부품으로 제공되는 전압을 떨어지는데, 이는 "전압 드룹(droop)"라고 알려지는 현상이다. SOC의 부품의 작동 주파수도 전압이 드룹되면 떨어진다.
전압 드룹의 정도는 전력 공급부와 SOC상의 부하의 특성에 의존한다. 실제로 소비자에게 전해지는 모든 제품은 약간 상이한 전력 공급을 가지고, 그 수명에 걸쳐 상이한 작동 부하를 경험할 것이다. 따라서, 각각의 소비 제품의 전력 공급 특성 및 작동 부하는 정확하게 알려지지 않으며, 제품의 수명에 걸쳐 변할 수 있다. 결과적으로, 특정한 작동 주파수에 정격화된(rated) SOC는 전압 마진을 포함하여서, 전압 드룹 동안에 SOC의 실제 작동 주파수가 정격값 아래로 떨어지지 않도록 보장해야 한다. 전압 마진은, 가령, 최고의 작동 부하에서 예상되는 가장 큰 전압 드룹과 같이, 전형적으로 최악의 시나리오를 가정하여 설정된다. 가령, 중간 또는 가벼운 작동 부하에서, 정상 작동 동안에, 전압 마진은 불필요하고, 따라서, 낭비되는 전력 또는 정격값을 초과하는 작동 주파수를 나타낼 수 있다.
본 개시물은 첨부 도면을 참조함에 의해, 기술 분야의 당업자가 더욱 잘 이해하고, 많은 특징과 이점이 명백해질 수 있다. 서로 다른 도면에서 동일한 참조 부호의 사용은 유사하거나 동일한 아이템을 나타낸다.
도 1은 일부 실시예에 따른 프로세싱 장치를 포함하는 프로세싱 시스템의 블록도이다.
도 2는 일부 실시예에 따른 도 1에 도시된 프로세싱 장치에서 사용될 수 있는 전력 공급 모니터(PSM)의 블록도이다.
도 3은 일부 실시예에 따른 시험 알고리즘에 의해 형성된 코드 루프의 실행 동안에 시간에 따른 함수로서 전력 공급부로부터 나온 전류의 플롯이다.
도 4는 일부 실시예에 따른 프로세싱 장치로 전력을 공급하는 전력 공급부를 교정하기 위한 방법의 순서도이다.
도 5는 일부 실시예에 따른 누설 전류를 보상하기 위하여, 전력 공급부에 의해 제공되는 전압을 조절하는데 사용될 수 있는 부하 라인의 플롯이다.
도 6은 일부 실시예에 따른 다른 전압 수정의 이유가 되는 전력 공급부를 교정하기 위한 방법의 순서도이다.
도 7은 일부 실시예에 따른 서로 다른 작업적 맥락에서 SOC에서의 교정 로직의 작동을 나타내는 블록도이다.
도 8은 일부 실시예에 따른 제1 전력 공급부를 사용하여 기준 전압을 생성하고 나서, 기준 전압에 기초한 제2 전력 공급부에 의해 제공되는 전압을 수정하기 위한 방법의 순서도이다.
도 9는 일부 실시예에 따른 프로세싱 시스템의 부품의 적어도 일부를 실행하는 집적 회로 장치를 설계하고 제작하기 위한 방법을 나타내는 순서도이다.
프로세싱 시스템에서 있을 수 있는 전압 드룹을 처리하는데 사용되는 전압 마진은, 이전에 결정된 기준 전압과 프로세싱 시스템에서의 서로 다른 위치에서의 전압의 측정치의 비교에 기초하여, 부트 시간에 프로세싱 시스템으로 제공되는 전압을 교정함에 의해 감소될 수 있다. 기준 전압은 시험 알고리즘에 기초하여 결정되고, 부트 시간 전압 측정치가 동일한 시험 알고리즘을 실행하는 동안 수행된다. 일부 실시예에서, 프로세싱 시스템은 자동 시험 장비(ATE)에서 제1 전력 공극부에 연결되고, 시험 알고리즘에 의해 형성된 일련의 코드 루프를 실행한다. 그리고 나서, 기준 전압은 프로세싱 시스템에서 실행되는 전력 공급 모니터(PSM)에 의해 취해진 측정치에 기초하여 결정된다. 이후에, 프로세싱 시스템은, 시스템-레벨 시험(SLT) 환경에서의 전력 공급부나 사용자 제품에서의 전력 공급부와 같은 제2 전력 공급부에 연결되는 동안 동일한 일련의 코드 루프를 실행한다. 전압은 PSM에 의해 측정되고, 동시에 코드 루프를 실행한다. 그리고 나서, 측정된 전압은 기준 전압과 비교되어서, 프로세싱 시스템에서 실행되는 전력 공급부에 인가되어야 하는 전압 오프셋을 결정한다. 예를 들어, 전압 오프셋은, 코드 루프의 실행 동안에 PSM에 의해 측정된 전압의 평균값이 기준 전압 미만이라면, 전력 공급부에 의해 제공되는 전압을 증가시키는데 사용될 수 있다. 또 다른 예시에 대하여, 전압 오프셋은, 코드 루프의 실행 동안에 PSM에 의해 측정된 전압의 평균값이 기준 전압보다 높다면, 전력 공급부에 의해 제공되는 전압을 증가시키는데 사용될 수 있다. 그러므로, SOC는, SOC 내의 위치에서 수신된 전압이 목표 전압 근처에 있도록 보장하는 전압에서 작동하는 전력 공급을 유지하기 위해, 그 전력 공급부를 동적으로 제어할 수 있다.
도 1은 일부 실시예에 따른 프로세싱 장치(105)를 포함하는 프로세싱 시스템(100)의 블록도이다. 프로세싱 장치(105)는 데이터 프로세서, 매우 큰 스케일의 집적 회로(VLSI), 시스템 온 어 칩(SoC), 중앙 프로세싱 유닛(CPU), 가속화된 프로세싱 유닛(APU), 그래픽 프로세싱 유닛(GPU), 메모리 서브-시스템, 시스템 컨트롤러, 주변 기능부 또는 다른 타입의 프로세싱 장치일 수 있다. 도 1에 도시된 프로세싱 장치(105)는 복수의 회로 블록(111, 112, 113, 114, 115, 116, 117, 118, 119)(본 명세서에서 "회로 블록(111-119)"라고 함)을 포함하는데, 이는 프로셋이 장치(105)의 기능의 일부를 실행하는데 사용될 수 있다. 그러므로, 회로 블록(111-119)은 가령, 다양한 라인, 트레이스, 버스, 비아, 쓰루-실리콘 비아등을 통해 신호를 송신 또는 수신함에 의해, 서로 상호접속되고 통신될 수 있다. 간결성을 위하여, 회로 블록(111-119) 사이의 상호접속은 도 1에 도시되지 않는다.
각각의 회로 블록(111-119)은 전력 공급 모니터(PSM)와도 관련된다. 예시적은 PSM은 Stephen V. Kosonocky와 Gregory K. Chen의 Power Supply Monitor라는 명칭의 미국 특허 출원 공개 번호 2012/0126847에 기술되고, 이는 그 전체가 본 발명의 참조로서 포함된다. PSM은 도 1에 도시된 회로 블록(111-119)에 포함될 수 있거나 이들은 회로 블록(111-119)에 결합된 별도의 장치로서 실행될 수 있다. 그러나, 본 개시물의 이점을 아는 기술 분야의 당업자는, 프로세싱 장치(105)의 일부 실시예가 하나 보다 많은 PSM과 관련되는 회로 블록(111-119)을 포함할 수 있다는 것을 인식해야 한다. 게다가, 일부 PSM은 하나 이상의 회로 블록(111-119)과 관련될 수 있다.
도 2는 일부 실시예에 따른 도 1에 도시된 프로세싱 장치(105)에서 사용될 수 있는 전력 공급 모니터(PSM)(200)의 블록도이다. 전력 공급 모니터(200)의 일부 실시예는 복수의 단계(stage)로 형성될 수 있는 링 오실레이터(205)를 포함하고, 링 오실레이터(205)를 형성하는데 사용되는 복수의 단계는 적어도 일부분, 전력 공급 모니터(200)의 전압 분해능(resolution)을 결정할 수 있다. 링 오실레이터(205)를 실행하고 작동시키기 위한 기술은 기술 분야에서 알려져 있고, 간결성을 위해, 본 명세서에서 논의되는 청구 주제와 관련된 링 오실레이터(205)를 실행하거나 작동시키는 양태만 있다.
전력 공급 모니터(200) 내의 카운터(210)는, 클록 사이클, 복수의 클록 사이클의 조합 또는 클록 사이클의 일부와 같은 선택된 측정 주기 동안에, 링 오실레이터(205)에서의 단계 전이(stage transition)의 수를 카운트 할 수 있다. 예를 들어, 전압 드룹은 링 오실레이터(205)의 오실레이터 속도를 느리게 하여, 링 오실레이터(205)의 복수의 단계에서 더 적은 단계 전이를 야기할 수 있다. 전압의 증가는 링 오실레이터(205)의 오실레이터 속도를 증가시킬 수 있고, 따라서, 클록 사이클에서 횡단하는 복수의 단계를 증가시킬 수 있다. 링 오실레이터(205)의 복수의 단계는 링으로 배열되어서, 카운터(210)는 측정된 기간 동안에 링 오실레이터(205)의 회전수를 카운트 할 수 있다. 전압이 증가할 때 회전수는 증가하고, 전압 드룹 동안에 감소된다. 링 오실레이터(205) 또는 카운터(210)의 일부 실시예는 클록 신호(215)에 의해 제공되는 클록 사이클의 리딩 에지에서 리셋될 수 있다. 캡처 로직(220)은 측정된 기간의 마지막에 링 오실레이터의 단계를 캡쳐할 수 있다.
단계 이전의 수나 링 오실레이터 회전은 전력 공급 모니터(200)에서의 전압을 나타낼 수 있다. 선택된 측정 기간 동안에 카운터(210)에 의해 카운트된 링 오실레이터 회전(및 결과적으로 카운터(210)에 의해 측정된 전압) 또는 단계 이행의 수를 나타내는 정보는, 링 오실레이터(205)의 상태 및 측정 기간의 마지막에서 링 오실레이터 회전의 수에 기초하여, PSM 출력 신호를 공급하는 PSM 인코더(225)로 제공될 수 있다. 전력 공급 모니터(200)의 일부 실시예는 인터페이스(미도시)를 사용하여 이러한 정보를 제공할 수 있다. 예를 들어, 전력 공급 모니터(200)는 링 오실레이터(205)의 복수의 단계 이행을 나타내는 신호를 제공할 수 있는데, 이는 JTAG 프로토콜에 따라 작동하는 스캔 체인과 같은 인터페이스를 통해, 전력 공급 모니터(200)에 의해 측정된 전압을 나타낸다. 인터페이스는 스캔 시험기(미도시)에 의해 제공된 캡처 클록 펄스와 같은 캡처 클록 펄스(235)를 수신할 수 있다.
도 1을 다시 참조하면, PSM에 의해 되돌아온 카운트 값과 PSM 전압 사이의 관계는 온도의 함수일 수 있다. 회로 블록(111-119)에 대한 누설 전류도 온도에 의존할 수 있다. 그러므로, 프로세싱 시스템의 일부 실시예는 프로세싱 장치(105)에 대한 온도를 결정하는데 사용될 수 있는 온도 센서 로직(TCEN)(120)을 포함할 수 있다. 예를 들어, TCEN(120)은 온도를 모니터링하기 위한 온도 센서(125)를 포함하거나 연결될 수 있다. 온도 센서(125)는 단일 센서일 수 있고, 또는 프로세싱 장치(105) 전반에 분산된 복수의 센서를 나타낼 수 있다.
프로세싱 시스템(100)은 또한, 프로세싱 장치(105)에 연결될 수 있는 전력 공급부(130)를 포함하여서, 공칭 전압(nominal voltage)에서 회로 블록(111-119)에 전력을 제공한다. 프로세싱 장치(105)는 서로 다른 단계 동안에 서로 다른 전력 공급부(130)에 연결될 수 있다. 예를 들어, 전력 공급부(130)는 프로세싱 장치(105)의 ATE 시험 동안에 ATE 전력 공급부(130), 프로세싱 장치(105)의 시스템-레벨 시험 동안에 SLT 전력 공급부(130) 및 프로세싱 장치(105)가 소비자 제품에 설치된 이후에는 소비자 장치 전력 공급부(130)일 수 있다. 서로 다른 전력 공급부(130)의 특징은 현저히 다를 수 있다. 예를 들어, ATE 전력 공급부(130)는 전형적으로 프로세싱 장치(105)의 시험 동안에, 실질적으로 전압 드룹을 경험하지 않을 수 있는 (또는 1.3 V 인가 전압에 대해 적은 mV와 같은 매우 낮은 허용 오차 이내인 전압 드룹) 매우 고품질의 전력 공급부(130)이다. 또 다른 예시에서, SLT 전력 공급부(130) 또는 소비자 제품 전력 공급부(130)는, 가령, 프로세싱 장치(105)의 시험 동안에 발생할 수 있는 높은 작동 부하에서 1.3 인가 전압에 대해 0.05V 내지 0.1V의 전압 드룹과 같은 현저하게 더 높은 전압 드룹을 경험할 수 있다. 서로 다른 소비자 제품 전력 공급부(130)의 특징은 서로 다를 수 있고, 전력 공급부(130)의 연식에 의한 시간의 흐름에 따라 변할 수 있다.
그러므로, 프로세싱 장치(105)는, 회로 블록(111-119)에 공급되는 전압을 결정할 수 있고 이들 전압을 사용하여 전력 공급부(130)에 의해 제공되는 전압을 제어하기 위한 교정 신호를 생성하는 교정 로직(135)을 포함할 수 있다. 예를 들어, 본 명세서에서 논의된 바와 같이, 회로 블록(111-119)의 전압은, 가령 전압 드룹때문에, 전력 공급부(130)에 의해 생성된 전압과 동일하지 않을 수 있다. 그러므로, 각각의 PSM은 PSM의 위치에서 전압을 측정하고, 측정된 전압은 해당 회로 블록(111-119)에 인가되는 전압을 나타낼 수 있다. 교정 로직(135)은 PSM으로부터 측정된 전압에 접근할 수 있고, 측정된 전압을 기준 전압과 비교할 수 있으며, 이는 레지스터나 퓨즈 형태일 수 있는 저장 요소(140)에 저장될 수 있다. 예를 들어, 교정 로직(135)은 PSM에 의해 측정된 전압의 평균 또는 PSM에 의해 측정된 전압들 중에서 최소 전압을 기준 전압과 비교하여서, 본 명세서에 기술된 바와 같이, 전력 공급부(130)로 조절 신호를 제공할 수 있다.
기준 전압은 프로세싱 장치(105)의 시험 동안에 결정될 수 있다. 일부 실시예에서, 프로세싱 장치(105)는 시험 알고리즘에 의해 형성되는 일련의 코드 루프를 실행함에 의해 시험되는데, 이는 교정 로직(135)에 의해 실행될 수 있다. 코드 루프는, 프로세싱 장치(105)가 ATE 전력 공급부(130)에 연결되는 동안 실행될 수 있다. 교정 로직(135)은 코드 루프를 실행함과 동시에 PSM으로부터 값을 판독하고, 그리고 나서, PSM 전압의 측정된 값에 기초하여 기준 전압을 결정한다. 교정 로직(135)의 일부 실시예는 PSM 전압의 평균, PSM 전압의 중간치, PSM 전압의 모드, PSM 전압의 최소치, PSM 전압의 최대치 등과 같은 PSM 전압의 통계적 조합을 사용할 수 있다. 이후에, 프로세싱 장치(105)는 다른 전력 공급부(130)에 연결될 수 있고, 동일한 시험 알고리즘은, 본 명세서에서 논의되는 바와 같이, 기준 전압과의 비교에 의해 다른 전력 공급부(130)를 교정하기 위해 실행될 수 있다.
도 3은 일부 실시예에 따른 시험 알고리즘에 의해 형성된 코드 루프의 실행 동안에 시간의 함수로서 전력 공급으로부터 나온 전류의 플롯(300)이다. 수직축은 전류(임의의 단위로)를 나타내고, 수평축은 왼쪽에서 오른쪽으로 증가하는 시간(임의의 단위로)을 나타낸다. 플롯(300)의 일부 실시예는 도 1에 도시된 교정 로직(135)에서 실행되는 시험 알고리즘에 의해 형성된 코드 루프를 실행하는 동안 프로세싱 장치(105)에 의해 나온 전류에 해당할 수 있다. 동일한 시험 알고리즘은, 프로세싱 장치(105) 부트업 될 때마다 교정 로직(135)에 의해 실행될 수 있다. 플롯(300)에서 나타난 시험 알고리즘의 일부 실시예는 AC 응답, DC 응답 또는 프로세싱 장치(105)의 공명 주파수를 시험하기 위해 설계될 수 있다.
T < T0에서, 프로세싱 장치는 휴지 또는 비활성 상태에 있고, 전류는 프로세싱 장치내의 누설 전류에 해당한다.
T = T0에서, 시스템 BIOS는 시스템 관리 유닛(SMU) 루틴을 개시하여 프로세싱 장치의 시험을 시작한다.
T1 < T < T2에서, 프로세싱 장치는 제1 베이스 전력 코드 루프를 실행한다. 프로세싱 장치 내의 모든 위치에서의 전압은 이러한 시간 간격에 걸쳐 정착되거나 안정화될 수 있다. 그러므로, 전압 측정치는 제1 베이스 전력 코드 루프의 실행과 함께, 이러한 시간 간격 동안에 PSM에 의해 수행될 수 있다.
T = T2에서, 스텝 부하(step load)가 프로세싱 장치에 적용되어서 전력 공급부에 의해 제공될 수 있는 최대 레벨로 전력의 공급을 증가시킨다. 그러므로, 전류는 최대값으로 상승하고, T = T3까지 그 레벨에 머무른다. 전압 측정치는 스텝 부하를 생성하는 코드의 실행과 동시에, 이러한 시간 간격 동안에 PSM에 의해 수행될 수 있다.
T3 < T < T4에서, 프로세싱 장치는 제2 베이스 전력 코드 루프를 실행한다. 제2 베이스 전력 코드 루프에 해당하는 작동 부하는, 전류의 더 높은 값에 의해 나타난 바와 같이, 제1 베이스 전력 코드 루프에 해당하는 작동 부하보다 더 크다. 프로세싱 장치 내의 위치에서의 전압은 이러한 시간 간격 동안에 정착 또는 안정화될 수 있다. 전압 측정치는 제2 베이스 전력 코드 루프의 실행과 동시에, PSM에 의해 수행될 수 있다.
T = T4에서, 스텝 부하가 프로세싱 장치에 적용되어서 전력 공급부에 의해 제공될 수 있는 최대 레벨로 전력의 공급을 증가시킨다. 그러므로, 전류는 최대값으로 상승하고, T = T5까지 그 레벨에 머무른다. 전압 측정치는 스텝 부하를 생성하는데 사용되는 코드의 실행과 동시에, PSM에 의해 수행될 수 있다.
T5 < T < T6에서, 프로세싱 장치는 제3 베이스 전력 코드 루프를 실행한다. 제3 베이스 전력 코드 루프에 해당하는 작동 부하는, 전류의 더 높은 값에 의해 나타난 바와 같이, 제2 베이스 전력 코드 루프에 해당하는 작동 부하보다 더 크다. 프로세싱 장치 내의 위치에서의 전압은 이러한 시간 간격 동안에 정착 또는 안정화될 수 있다. 전압 측정치는 제3 베이스 전력 코드 루프의 실행과 동시에, PSM에 의해 수행될 수 있다.
T = T6에서, 스텝 부하는 프로세싱 장치에 적용되어서 전력 공급부에 의해 제공될 수 있는 최대 레벨로 전력의 공급을 증가시킨다. 그러므로, 전류는 최대값으로 상승하고, 시험 알고리즘이 완료될때 까지 그 레벨에 머무른다. 최종 전압 측정치는 전압이 안정화되기에 충분한 시간 간격 이후에, 스텝 부하를 생성하는 코드의 실행과 동시에, PSM에 의해 수행될 수 있다.
도 4는 일부 실시예에 따른 프로세싱 장치로 전력을 제공하는 전력 공급부를 교정하기 위한 방법(400)의 순서도이다. 방법(400)은 도 1에 나타난 교정 로직(135)과 같은 교정 로직에서 실행될 수 있고, 도 1에 나타난 프로세싱 장치(105)와 같은 프로세싱 장치의 부트업에 응답하여 개시될 수 있다. 블록(405)에서, 교정 로직은 도 1에 나타난 TCEN(120)와 같은 하나 이상의 온도 센서나 온도 센싱 로직에 의해 제공된 온도를 판독한다. 교정 로직의 일부 실시예는 초기 단계로서의 온도를 판독하여서, 온도가 비활성화에 의해 감소되기 전에 온도가 결정될 수 있다.
블록(410)에서, 교정 로직은 프로세싱 장치 내의 PSM으로부터 카운트를 판독한다. PSM의 일부 실시예는 온도에 민감할 수 있다. 그러므로 카운트는 블록(405)에서 교정 로직에 의해 판독되었던 온도에 기초하여 전압으로 전환될 수 있다(블록(415)에서). 예를 들어, 온도값은 기준 온도와 비교될 수 있고, 차이는 가령, 측정된 온도값과 기준 온도간의 차이에 비례하여 측정된 카운트를 증가하거나 감소함에 의해, PSM으로부터 측정된 카운터를 스케일 하는데 사용될 수 있다. 그리고 나서, 스케일된 카운트는 PSM에서 전압을 결정하는데 사용될 수 있다. 블록(405, 410, 415)에서 수행된 시험은 반복되어서 가령, 도 3에 나타난 바와 같이, 시험 알고리즘에서 서로 다른 단계에서 전압을 측정할 수 있다.
블록(420)에서, 교정 로직은 PSM에 의해 측정된 전압에 기초하여 비교 전압(Vcomp)을 결정한다. 교정 로직의 일부 실시예는 시험 알고리즘의 실행 동안에, PSM에 의해 측정된 전압의 최소들 중의 최소(minimum-of-minimums)를 사용하여 비교 전압을 결정할 수 있다. 그러나, 교정 로직은 또한, 평균, 중간치, 모드, 최대치 등과 같은 측정된 전압의 다른 통계적 조합을 사용하여 비교 전압을 결정할 수 있다.
결정 블록(425)에서, 교정 로직은 ATE 시험 동안에 결정된 전압(V_ATE)과 같은 기준 전압과 비교 전압을 비교한다. 본 명세서에서 논의된 바와 같이, 기준 전압과 비교 전압은 동일한 시험 알고리즘 및 측정된 전압의 동일한 통계적 조합을 사용하여 결정된다. 비교 전압이 기준 전압보다 크면, 교정 로직은 전력 공급부에 명령하는 신호를 생성하여(블록(430)에서), 그 공급 전압을 감소시킨다. 그리고 나서, 방법(400)은 블록(435)에서 종료할 수 있다. (결정 블록(440)에서 결정된 바와 같이) 비교 전압이 기준 전압보다 작으면, 교정 로직은 전력 공급부에 명령하는 신호를 생성하여(블록(445)에서), 그 공급 전압을 감소시킨다. 그리고 나서, 방법(400)은 블록(435)에서 종료할 수 있다.
도 5는 일부 실시예에 따른 누설 전류를 보상하기 위해 전력 공급부에 의해 제공된 전압을 조절하는데 사용될 수 있는 부하 라인(505)의 플롯(500)이다. 수직축은 전력 공급부에 의해 제공된 전압(임의의 단위로)이고, 수평축은 대응되는 전압에서의 누설 전류(임의의 단위로)이다. 전형적으로 누설 전류는 온도의 증가에 따라 증가하고, 도 5는 온도에 대해 서로 다른 민감도를 가진 두 개의 프로세싱 장치에서 서로 다른 온도에서 누설 전류를 보상하는데 사용될 수 있는 전압 조절을 나타낸다. 예를 들어, 낮은 온도에서, 제1 프로세싱 장치의 누설 전류는 비교적 낮은 전류(I0)일 수 있고, 더 높은 전류에서는 비교적 높은 전류(I1)로 증가할 수 있다. 그러므로, 전력 공급 전압은 부하 라인에 따라 가변될 수 있어서(화살표(510)에 의해 표시된 바와 같이), 누설 전류에서 베리에이션을 보상할 수 있다. 전력 공급 전압은 제1 프로세싱 장치에 대한 범위(515) 이내에서 가변할 수 있다. 또 다른 예시에서, 낮은 온도에서 제2 프로세싱 장치의 누설 전류는 비교적 낮은 전류(I2)일 수 있고, 누설 전류에서의 베리에이션이 제1 프로세싱 장치에서 보다 더 작더라도, 더 높은 온도에서 비교적 높은 전류(I3)로 증가할 수 있다. 그러므로, 전력 공급 전압은 부하 라인을 따라 가변될 수 있어서(화살표(520)에 의해 표시된 바와 같이), 누설 전류에서 베리에이션을 보상할 수 있다. 그러므로, 전력 공급 전압은 제2 프로세싱 장치에 대한 범위(525) 이내에서 가변할 수 있다.
(도 1에 나타난 교정 로직(135)와 같은) 부트 시간 교정을 위해 사용되는 교정 로직은 부하 라인이나 다른 전압 보상 메카니즘에 의해 생성되는 전력 공급부에 의해 제공된 전압에서의 베리에이션을 처리해야 한다. 예를 들어, 부하 라인과 관련된 로직이 전력 공급부에 명령하여 그 전압을 증가시키거나 감소시켜서 누설 전류를 보상하면, 교정 로직은 이러한 수정을 처리하여서, 부하 라인 로직 및 교정 로직으로부터의 수정들을 통합하는 것이 기준 전압에 해당하게 된 이후에, 전력 공급부에 의해 제공된 실제의 전압이 최소한 사전결정된 허용오차 이내에 있도록 한다. 예를 들어, 교정 로직은 오버-전압 조건을 피하기 위해, 부트 시간에서 사전결정된 비교 전압으로부터의 부하 라인 전압 조절을 추가 또는 차감할 수 있다.
도 6은 일부 실시예에 따른 다른 전압 수정을 처리하기 위한 전력 공급부를 교정하기 위한 방법(600)의 순서도이다. 방법(600)은 도 1에 나타난 교정 로직(135)과 같은 교정 로직에서 실행될 수 있고, 도 1에 나타난 프로세싱 장치(105)와 같은 프로세싱 장치의 부트업에 응답하여 개시될 수 있다. 블록(605)에서, 교정 로직은 도 1에 나타난 TCEN(120)과 같은 하나 이상의 온도 센서나 온도 센싱 로직에 의해 제공된 온도를 판독한다. 블록(610)에서, 교정 로직은 프로세싱 장치 내의 PSM으로부터 카운트를 판독한다. 본 명세서에서 논의된 바와 같이, 블록(605 또는 610)은 시험 알고리즘에 따라 복수의 코드 루프의 실행과 동시에 전압 측정치를 모집하기 위해 반복될 수 있다. 블록(615)에서, 교정 로직은 전압 오프셋을 결정한다. 예를 들어, 전압 오프셋은 이전에 결정된 기준 전압과 측정된 전압에 기초하여 결정된 비교 전압간의 차이와 동일하게 설정될 수 있다.
블록(620)에서, 교정 로직은 다른 전압 수정을 결정할 수 있다. 예를 들어, 교정 로직은 도 5에 나타난 부하 라인(505)와 같은 부하 라인을 사용하여 결정된 전압 보상치를 나타내는 정보에 접근할 수 있다. 부하 라인에 의해 결정된 전압 보상치는 프로세싱 장치의 온도에 의존할 수 있어서, 교정 로직은 전압 보상치를 결정하기 위해 온도 센싱 로직에 의해 제공된 온도를 사용할 수 있다. 일부 실시예는 다른 전압 보상치를 적용할 수 있다. 예를 들어, 고정된 전압 오프셋은 제1 전력 공급부(ATE 전력 공급부와 같은) 및 제2 전력 공급부(SLT 또는 소비자 제품 전력 공급부와 같은)에 의해 제공된 전압들 간의 예상된 차이를 처리하기 위해 적용될 수 있다. 블록(625)에서, 교정 로직은 다른 전압 보상치에 기초하여 전압 오프셋을 조절할 수 있다. 예를 들어, 교정 로직은 전압 오프셋을 조절할 수 있어서, 전력 공급부에 의해 제공된 전압에 대한 순 변화(net change)가 기준 전압과 PSM 측정치에 기초하여 결정된 비교 전압간의 차이와 동일하게 된다. 블록(630)에서, 전압 오프셋은 전력 공급부에 적용될 수 있어서, 전력 공급부에 의해 제공된 전압을 수정할 수 있다.
도 7은 일부 실시예에 따라 서로 다른 작업 맥락에서의 SOC(710) 내의 교정 로직(705)의 작동을 나타내는 블록도(700)이다. 교정 로직(705)의 일부 실시예는 도 1에 나타난 프로세싱 장치(105) 내의 교정 로직(135)에 해당할 수 있다. SOC(710)는 시험을 위해 처음에 ATE(715) 내로 위치된다. SOC(710)는 ATE 전력 공급부(720)에 연결되고 나서, 교정 로직(705)은 SOC(710)가 SOC(710)상의 서로 다른 작동 부하를 위치시키는 하나 이상의 코드 루프를 실행하도록 하는 시험 알고리즘을 개시할 수 있다. 본 명세서에서 논의된 바와 같이, 교정 로직(705)은 코드 루프의 실행과 동시에 수행되는 하나 이상의 PSM 전압 측정치를 사용하여 기준 전압을 결정할 수 있다. 그리고 나서, 기준 전압은 SOC(710)와 관련될 수 있고 저장된다. 일부 실시예는 기준 전압을 나열하는 데이터베이스(725)에 기준 전압을 저장할 수 있고, 각각의 파트에 대해, ATE(715)에서 시험된다. 데이터베이스(725)는 다른 시험 장치나 다른 소프트웨어, 펌웨어 또는 다른 목적을 위한 하드웨어에 의해 접근될 수 있다.
SOC(710)는 이후에 시스템-레벨 시험을 위해 SLT 환경으로 이동될 수 있다. SOC(710)는 SLT 전력 공급부(735)에 연결되고 나서, 교정 로직(705)은 SOC(710)가 SOC(710) 상의 서로 다른 작동 부하를 위치시키는 하나 이상의 코드 루프를 실행하도록 하는 시험 알고리즘을 개시할 수 있다. SLT(730) 내의 SOC(710)에 의해 사용되는 시험 알고리즘은 ATE(715) 내의 SOC(710)에 의해 사용되는 시험 알고리즘과 동일하다. 본 명세서에서 논의되는 바와 같이, 교정 로직(705)은 코드 루프의 실행과 동시에 수행되는 하나 이상의 PSM 전압 측정치를 사용하여 비교 전압을 결정할 수 있다. 그리고 나서, 교정 로직(705)은 비교 전압을 기준 전압, 가령, 데이터베이스(725) 내에 저장된 기준 전압과 비교할 수 있다. 비교에 기초하여, 교정 로직(705)은 그리고 나서, 교정 신호를 SLT 전력 공급부(735)에 제공하여서, 본 명세서에서 논의되는 바와 같이, SLT 전력 공급부(735)에 의해 SOC(710)로 제공되는 전압을 조절할 수 있다. 그리고 나서, 조절된 전압은 이후의 성능 시험 동안에, SOC(710)으로 제공될 수 있다.
SOC(710)는 이후에 소비자 제품 또는 장치(740) 내에 설치될 수 있다. 설치된 SOC(710)는 장치 전력 공급부(745)에 연결된다. 기준 전압은 데이터베이스(725)내에 저장된 정보를 사용하여 구성될 수 있는 레지스터나 퓨즈의 세트와 같은 저장 요소(750) 내에 저장된다. 그리고 나서, 교정 로직(705)은 장치(740)가 부트업될 때마다 시험 알고리즘을 개시하여, SOC(710)가 부트 시간에 시험 알고리즘에 의해 형성된 코드 루프를 실행하도록 할 수 있다. 장치(740) 내의 SOC(710)에 의해 사용되는 시험 알고리즘은 ATE(715)와 SLT(730) 내의 SOC(710)에 의해 사용되는 시험 알고리즘과 동일하다. 본 명세서에서 논의되는 바와 같이, 교정 로직(705)은 코드 루프의 실행과 동시에 수행되는 하나 이상의 PSM 전압 측정치를 사용하여 비교 전압을 결정할 수 있다. 그리고 나서, 교정 로직(705)은 비교 전압을 기준 전압, 가령, 저장 요소(750) 내에 저장된 기준 전압과 비교할 수 있다. 비교에 기초하여, 교정 로직(705)은, 교정 신호를 장치 전력 공급부(745)에 제공하여서, 본 명세서에서 논의되는 바와 같이, 장치 전력 공급부(745)에 의해 SOC(710)로 제공되는 전압을 조절할 수 있다. 그리고 나서, 조절된 전압은 장치(740)의 정상 작동 동안에, SOC(710)으로 제공될 수 있다.
도 8은 일부 실시예에 따른 제1 전력 공급부를 사용하여 기준 전압을 생성하고 나서, 기준 전압에 기초한 제2 전력 공급부에 의해 제공되는 전압을 수정하기 위한 방법(800)의 순서도이다. 방법(800)은 도 1에 나타난 프로세싱 장치(105)의 교정 로직(135)과 같은 프로세싱 장치의 교정 로직에서 실행될 수 있다. 블록(805)에서, 프로세싱 장치가 제1 전력 공급부에 연결되는 동안, 교정 로직은 기준 전압을 결정한다. 기준 전압은 본 명세서에서 논의되는 바와 같은, 사전결정된 시험 알고리즘을 실행함과 동시에 수행되는 전압 측정치를 사용하여 결정된다. 블록(810)에서, 기준 전압은 가령, 데이터베이스, 레지스터의 세트 또는 퓨즈의 세트에 저장된다. 그리고 나서, 프로세싱 장치는 제1 전력 공급부에서 분리되고, 제2 전력 공급부에 연결될 수 있다.
블록(815)에서, 교정 로직은 본 명세서에서 논의되는 바와 같은, 사전결정된 시험 알고리즘을 실행함과 동시에 수행되는 전압 측정치를 사용하여 비교 전압을 결정한다. 결정 블록(820)에서, 교정 로직은 비교 전압이 기준 전압과 상이한지를 결정한다. 그렇다면, 교정 로직은 (블록(825)에서) 본 명세서에서 논의된 바와 같이, 비교 전압과 기준 전압간의 오프셋에 기초하여 제2 전력 공급부에 의해 제공된 전압을 수정한다. 그리고 나서, 본 방법은 블록(830)에서 종료될 수 있다. 비교 전압이 기준 전압과 상이하지 않다면, 가령, 비교 전압과 기준 전압간의 차이가 사전결정된 허용오차 미만이라면, 교정 로직은 제2 전력 공급부에 의해 제공된 전압을 수정하는 것을 건너 띄고, 본 방법은 블록(830)에서 종료될 수 있다.
일부 실시예에서, 상기 기술된 장치 및 기술은, 도 1-8을 참조하여 상기 기술된 프로세싱 장치와 같은, 하나 이상의 집적 회로(IC) 장치(집적 회로 패키지나 마이크로칩으로도 언급됨)를 포함하는 시스템에서 실행된다. 전자 설계 자동화(EDA) 및 컴퓨터 보조 설계(CAD) 소프트웨어 툴은 이들 IC 장치의 설계 및 제작에 사용될 수 있다. 전형적으로, 이들 설계 툴은 하나 이상의 소프트웨어 프로그램으로 나타난다. 하나 이상의 소프트웨어 프로그램은 컴퓨터 시스템에 의해 실행가능한 코드를 포함하여서, 컴퓨터 시스템을 조작하여 하나 이상의 IC 장치의 회로를 나타내는 코드를 작동시켜서, 회로를 제작하기 위한 제조 시스템을 설계 또는 적응하기 위해 프로세스의 적어도 일부를 수행한다. 이러한 코드는 명령어, 데이터 또는 명령어와 데이터의 조합을 포함할 수 있다. 전형적으로, 설계 툴 또는 제작 툴을 나타내는 소프트웨어 명령어는 컴퓨팅 시스템으로 접근 가능한 컴퓨터로 판독가능한 저장 매체 내에 저장된다. 마찬가지로, IC 장치의 설계나 제작의 하나 이상의 단계를 나타내는 코드는 동일한 컴퓨터로 판독 가능한 저장 매체나 서로 다른 컴퓨터로 판독 가능한 저장 매체에 저장되고 접근될 수 있다.
컴퓨터로 판독 가능한 저장 매체는 임의의 저장 매체 또는 저장 매체의 조합을 포함할 수 있어서, 컴퓨터 시스템으로 명령어 및/또는 데이터를 제공하기 위해 사용되는 동안에 컴퓨터 시스템에 의해 접근 가능하다. 이러한 저장 매체는 광학 매체(가령, 콤팩트 디스크(CD), 디지털 다기능 디스크(DVD), 블루-레이 디스크), 자기 매체(가령, 플로피 디스크, 자기 테이프 또는 자기 하드 드라이브), 휘발성 메모리(가령, 랜덤 액세스 메모리(RAM) 또는 캐시), 비휘발성 메모리(가령, 리드-온리 메모리(ROM) 또는 플래시 메모리) 또는 미세전자기계적 시스템(MEMS)-기반의 저장 매체를 포함할 수 있으나 이에 제한되지 않는다. 컴퓨터로 판독 가능한 저장 매체는 컴퓨팅 시스템 내에 내장되거나(가령, 시스테 RAM 또는 ROM), 컴퓨팅 시스템에 고정적으로 부착되거나(가령, 자기 하드 드라이브), 컴퓨팅 시스템에 제거 가능하게 부착되거나(가령, 광학 디스크나 범용 직렬 버스(USB)-기반의 플래시 메모리), 또는 유선이나 무선 네트워크를 통해 컴퓨터 시스템에 연결(가령, 네트워크 접근 가능한 저장소(NAS))될 수 있다.
도 9는 일부 실시예에 따른 하나 이상의 양태를 실행하는 IC 장치의 설계 및 제작을 위한 예시적인 방법(900)을 나타내는 순서도이다. 상기에서 주목한 바와 같이, 이하의 각각의 프로세스에 대해 생성된 코드는 대응되는 설계 툴이나 제작 툴에 의해 접근 및 사용을 위해, 비일시적 컴퓨터로 판독 가능한 저장 매체에 저장되거나 아니면 구현된다.
블록(902)에서, IC 장치를 위한 기능적 명세서(functional specification)가 생성된다. 기능적 명세서(마이크로 아키텍처 명세서(MAS)라고도 종종 언급됨)는 C, C++, SystemC, Simulink 또는 MATLAB를 포함하는 임의의 다양한 프로그래밍 언어나 모델링 언어에 의해 표현될 수 있다.
블록(904)에서, 기능적 명세서는 IC 장치의 하드웨어를 나타내는 하드웨어 기술 코드를 생성하는데 사용된다. 일부 실시예에서, 하드웨어 기술 코드는 적어도 하나의 하드웨어 기술 언어 (HDL)를 사용하여 표현되는데, 이는 IC 장치의 회로의 형식적 기술 및 설계를 위한, 다양한 컴퓨터 언어, 명세서 언어 또는 모델링 언어를 포함한다. 생성된 HDL 코드는 전형적으로, IC 장치의 회로의 작동, 회로의 설계 및 조직을 나타내고, 시뮬레이션을 통해 IC 장치의 정확한 작동을 확인하기 위해 시험한다. HDL의 예시는 아날로그 HDL(AHDL), 베릴로그 HDL, 시스템 베릴로그 HDL 및 VHDL을 포함한다. 동기식 디지털 회로를 실행하는 IC 장치에 대하여, 하드웨어 기술자 코드(hardware descriptor code)는 레지스터 트랜스퍼 레벨(RTL) 코드를 포함하여, 동기식 디지털 회로의 작동의 요약 표현을 제공한다. 회로의 다른 타입에 대하여, 하드웨어 기술자 코드는 행동-레벨을 포함하여, 회로의 작동의 요약 표현을 제공한다. 하드웨어 기술 코드에 의해 표현된 HDL 모델은 전형적으로 하나 이상의 시뮬레이션 시행을 받고, 설계 확인을 통과하기 위해 디버깅된다.
하드웨어 기술 코드에 의해 표현된 설계를 확인한 이후에, 블록(906)에서, 합성 툴은, IC 장치의 회로의 초기 물리적 실행을 표현하거나 형성하는 코드를 생성하기 위해 하드웨어 기술 코드를 합성하는데 사용된다. 일부 실시예에서, 합성 툴은 회로 장치 인스턴스(가령, 게이트, 트랜지스터, 레지스터, 커패시터, 인덕터, 다이오드등)과 네트 또는 회로 장치 인스턴스들 간의 연결부를 포함하는 하나 이상의 네트리스트(netlist)를 생성한다. 대안적으로, 네트리스트의 전부 또는 일부는 합성 툴을 사용하지 않고 수동적으로 생성될 수 있다. 하드웨어 기술 코드로, 네트리스트는, 하나 이상의 네트리스트의 최종 세트가 생성되기 이전에, 하나 이상의 테스트 및 확인 프로세스를 받을 수 있다.
대안적으로, 스키메틱 에디터 툴은 IC 장치의 회로의 회로도를 드래프트하는데 사용될 수 있고, 그리고 나서 스키메틱 캡쳐 툴은 결과로 나온 회로 다이어그램을 캡쳐하고, 회로 다이어그램의 구성과 연결성을 나타내는 하나 이상의 네트리스트(컴퓨터로 판독 가능한 매체상에 저장된)를 생성하는데 사용될 수 있다. 그리고 나서, 캡쳐된 회로 다이어그램은 시험 및 확인을 위한 하나 이상의 시행의 시뮬레이션을 받을 수 있다.
블록(908)에서, 하나 이상의 EDA 툴은 블록(906)에서 생성된 네트리스트를 사용하여 IC 장치의 회로의 물리적 레이아웃을 나타내는 코드를 생성한다. 이러한 프로세스는 가령, IC 장치의 회로의 각각의 요소의 위치를 결정하거나 고정하기 위해 네트리스트를 사용하는 자리배정 툴(placement tool)을 포함할 수 있다. 더구나, 라우팅 툴은 자리배정 프로세스상에서 설립되어서, 네트리스트(들)에 따라 회로 요소를 연결하기 위해 필요한 선을 추가하고 라우트한다. 결과로 나온 코드는 IC 장치의 삼차원 모델을 나타낸다. 코드는 가령, 그래픽 데이터베이스 시스템 II(GDSII)와 같은 데이터베이스 파일 포맷으로 표현될 수 있다. 이러한 포맷의 데이터는 전형적으로, 기하형상 모양, 문자 라벨 및 계층적 형태에서 회로 레이아웃에 대한 다른 정보를 나타낼 수 있다.
블록(910)에서, 물리적 레이아웃 코드(가령, GDSII 코드)는 제조 시설에 제공되는데, 이는 IC 장치를 제작하기 위한 제조 시설의 제작 툴(가령, 마스크 작업을 통해)을 구성하거나 아니면 적응하기 위한 물리적 레이아웃 코드를 사용한다. 다시 말해, 물리적 레이아웃 코드는 하나 이상의 컴퓨터 시스템으로 프로그램될 수 있고, 그리고 나서, 이는 제조 시설의 툴의 작업 또는 그 안에 수행된 제조 작업을 전체적이나 부분적으로 제어할 수 있다.
일부 실시예에서, 상기 기술된 테크닉의 특정한 양태는 소프트웨어를 실행하는 프로세싱 시스템의 하나 이상의 프로세서에 의해 실행될 수 있다. 소프트웨어는 비일시적 컴퓨터로 판독 가능한 저장 매체상에서 유형적으로 구현되거나 실행 가능한 명령어 하나 이상의 세트를 포함한다. 소프트웨어는, 하나 이상의 프로세서에 의해 실행될 때, 상기 기술된 테크닉의 하나 이상의 양태를 수행하기 위한 하나 이상의 프로세서를 조작하는 명령어와 특정한 데이터를 포함할 수 있다. 비일시적 컴퓨터로 판독 가능한 저장 매체는 예를 들어, 자기 또는 광학 디스크 저장 장치, 플래시 메모리와 같은 고체 상태 저장 장치, 캐시, 랜덤 액세스 메모리(RAM) 또는 그 밖의 다른 비휘발성 메모리 장치 또는 장치들 등을 포함할 수 있다. 비일시적 컴퓨터로 판독 가능한 저장 매체상에 저장된 실행 가능한 명령어는 소스 코드 내에, 어셈블리 언어 코드, 객체 코드, 아니면 하나 이상의 프로세서에 의해 해석되거나 아니면 실행 가능한 다른 명령어 포맷일 수 있다.
일반적인 설명에서 기술된 모든 액티비티나 요소가 요구되는 것은 아니고, 특정한 액티비티나 장치의 일부는 요구되지 않을 수 있으며, 하나 이상의 추가적인 액티비티는 이들 기술된 것에 추가로 수행되거나 요소가 포함될 수 있다는 것에 주목해야 한다. 여전히 또한, 액티비티가 나열된 순서가 반드시 이들이 수행되는 순서가 아닐 수 있다. 또한, 특정한 실시예를 참조하여 개념이 기술되었다. 그러나, 기술 분야에서 당업자는 다양한 수정예와 변형예가 이하의 청구항에서 제시된 바와 같은 본 개시물의 범위에서 벗어나지 않으면서 이루어질 수 있다는 것을 인식한다. 따라서, 명세서와 도면은 제한적인 의미 라기보다는 설명적으로 간주되어야 하고, 이러한 모든 수정예는 본 개시물의 범위 내에 포함되는 것으로 의도된다.
이득, 다른 이점 및 문제점에 대한 해결책은 특정한 실시예에 관하여 상기에 기술되었다. 그러나, 이득, 이점, 문제점에 대한 해결책 및 임의의 이득을 야기할 수 있는 임의의 특징(들), 이점 또는 발생하거나 좀 더 확연한 해결책은 중요하거나, 요구되거나 임의의 또는 전부의 청구항의 본질적인 특징으로 해석되지 않는다. 게다가, 상기 기술된 특정한 실시예는, 기술된 주제가 본 명세서의 개시의 이득을 가진 기술 분야에서의 당업자에게 명백한 등가의 방식이지만 서로 다르게 수정되고 실시되므로, 단지 설명적이다. 이하의 청구항에 기술된 것 이외에, 본 명세서에 나타난 구성이나 설계의 세부사항에 제한이 없는 것으로 의도된다. 그러므로, 상기 기술된 특정한 실시예가 변형되거나 수정될 수 있고, 이러한 모든 변형예는 개시된 주제의 범위 이내로 간주 된다는 것이 명백하다. 따라서, 본 명세서에서 추구되는 보호범위는 이하의 청구항에서 제시된 바이다.

Claims (18)

  1. 장치로서,
    제 1 실행 동안 프로세싱 시스템이 복수의 위치들 각각에서 복수의 코드 루프들을 실행하는 것과 동시에, 상기 프로세싱 시스템의 상기 복수의 위치들에서의 전압들을 측정하는 적어도 하나의 전력 공급 모니터(PSM), 상기 제 1 실행 동안 측정된 전압들의 통계적 조합에 기초하여 기준 전압이 결정되고; 그리고
    제 2 실행 동안 상기 프로세싱 시스템이 상기 복수의 위치들 각각에서 상기 복수의 코드 루프들을 실행하는 것과 동시에 상기 적어도 하나의 PSM에 의해서 측정된 전압들의 통계적 조합에 기초한 비교 전압과 상기 기준 전압과의 비교에 기초하여, 상기 프로세싱 시스템에 제공되는 제 2 전압을 수정하기 위한 교정 로직
    을 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서,
    상기 교정 로직은, 전압들의 평균(mean), 전압들의 중간값(median), 전압들의 모드, 전압들의 최소값 및 전압들의 최대값 중 적어도 하나를 사용하여 상기 비교 전압을 생성하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    상기 교정 로직은, 상기 비교 전압이 상기 기준 전압보다 작을 때 상기 제 2 전압을 증가시키고, 상기 비교 전압이 상기 기준 전압보다 클 때 상기 제 2 전압을 감소시키는 것을 특징으로 하는 장치.
  4. 제1항에 있어서,
    상기 교정 로직은, 프로세싱 시스템 내의 누설 전류를 처리하기 위한 전압 보상치를 결정하며, 상기 교정 로직은 상기 기준 전압과 상기 비교 전압과의 비교 및 상기 전압 보상치에 기초하여 상기 제 2 전압을 수정하는 것을 특징으로 하는 장치.
  5. 제1항에 있어서,
    상기 교정 로직은, 상기 프로세싱 시스템이 제 1 코드 루프를 실행하는 것과 동시에 상기 적어도 하나의 PSM에 의해서 측정된 제 1 전압 및 상기 프로세싱 시스템이 제 2 코드 루프를 실행하는 것과 동시에 상기 적어도 하나의 PSM에 의해서 측정된 제 3 전압에 기초하여 상기 기준 전압을 결정하며,
    상기 제 1 전압 및 제 3 전압에서 상기 프로세싱 시스템에 제공된 전력은 제 1 전력 공급부에 의해서 제공되는 것을 특징으로 하는 장치.
  6. 제5항에 있어서,
    상기 제 2 전압에서 상기 프로세싱 시스템에 제공된 전력은 제 2 전력 공급부에 의해서 제공되는 것을 특징으로 하는 장치.
  7. 제6항에 있어서,
    상기 적어도 하나의 PSM은, 프로세싱 시스템 부팅업에 응답하여 상기 프로세싱 시스템이 상기 제 1 코드 루프를 실행함과 동시에 상기 제 1 전압을 측정하고,
    상기 교정 로직은 상기 프로세싱 시스템 부팅업에 응답하여 상기 제 2 전력 공급부에 의해 제공되는 상기 제 2 전압을 수정하는 것을 특징으로 하는 장치.
  8. 제1항에 있어서,
    상기 기준 전압을 나타내는 정보를 저장하기 위한 적어도 하나의 저장 소자를 더 포함하는 것을 특징으로 하는 장치.
  9. 방법으로서,
    제 1 실행 동안 프로세싱 시스템이 복수의 위치들 각각에서 복수의 코드 루프들을 실행하는 것과 동시에, 상기 프로세싱 시스템의 상기 복수의 위치들에서의 전압들을 적어도 하나의 전력 공급 모니터(PSM)로 측정하는 단계, 상기 제 1 실행 동안 측정된 전압들의 통계적 조합에 기초하여 기준 전압이 결정되고; 그리고
    제 2 실행 동안 상기 프로세싱 시스템이 상기 복수의 위치들 각각에서 상기 복수의 코드 루프들을 실행하는 것과 동시에 상기 적어도 하나의 PSM에 의해서 측정된 전압들의 통계적 조합에 기초한 비교 전압과 상기 기준 전압과의 비교에 기초하여, 상기 프로세싱 시스템에 제공되는 제 2 전압을 수정하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서,
    상기 비교 전압은, 전압들의 평균(mean), 전압들의 중간값(median), 전압들의 모드, 전압들의 최소값 및 전압들의 최대값 중 적어도 하나를 사용하여 생성되는 것을 특징으로 하는 방법.
  11. 제9항에 있어서,
    상기 비교 전압이 상기 기준 전압보다 작을 때 상기 제 2 전압을 증가시키는 단계; 및
    상기 비교 전압이 상기 기준 전압보다 클 때 상기 제 2 전압을 감소시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제9항에 있어서,
    상기 프로세싱 시스템 내의 누설 전류를 처리하기 위한 전압 보상치를 결정하는 단계; 및
    상기 기준 전압과 상기 비교 전압과의 비교 및 상기 전압 보상치에 기초하여 상기 제 2 전압을 수정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제9항에 있어서,
    상기 프로세싱 시스템이 제 1 코드 루프를 실행하는 것과 동시에 상기 적어도 하나의 PSM에 의해서 측정된 제 1 전압 및 상기 프로세싱 시스템이 제 2 코드 루프를 실행하는 것과 동시에 상기 적어도 하나의 PSM에 의해서 측정된 제 3 전압에 기초하여 상기 기준 전압을 결정하는 단계를 더 포함하며,
    상기 제 1 전압 및 제 3 전압에서 상기 프로세싱 시스템에 제공된 전력은 제 1 전력 공급부에 의해서 제공되는 것을 특징으로 하는 방법.
  14. 제13항에 있어서,
    상기 제 2 전압에서 상기 프로세싱 시스템에 제공된 전력은 제 2 전력 공급부에 의해서 제공되는 것을 특징으로 하는 방법.
  15. 제14항에 있어서,
    프로세싱 시스템 부팅업에 응답하여 상기 프로세싱 시스템이 상기 제 1 코드 루프를 실행함과 동시에 상기 제 1 전압이 측정되고,
    상기 제 2 전압을 수정하는 단계는, 상기 프로세싱 시스템 부팅업에 응답하여 상기 제 2 전력 공급부에 의해 제공되는 상기 제 2 전압을 수정하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제9항에 있어서,
    상기 기준 전압을 나타내는 정보를 저장하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 실행가능한 명령들의 세트를 구비한 비일시적인 컴퓨터 판독가능한 저장 매체로서, 상기 실행가능한 명령들의 세트는 프로세싱 시스템을 조작하여,
    제 1 실행 동안 상기 프로세싱 시스템이 복수의 위치들 각각에서 복수의 코드 루프들을 실행하는 것과 동시에, 상기 프로세싱 시스템의 상기 복수의 위치들에서의 전압들을 적어도 하나의 전력 공급 모니터(PSM)로 측정하고, 상기 제 1 실행 동안 측정된 전압들의 통계적 조합에 기초하여 기준 전압이 결정되며; 그리고
    제 2 실행 동안 상기 프로세싱 시스템이 상기 복수의 위치들 각각에서 상기 복수의 코드 루프들을 실행하는 것과 동시에 상기 적어도 하나의 PSM에 의해서 측정된 전압들의 통계적 조합에 기초한 비교 전압과 상기 기준 전압과의 비교에 기초하여, 상기 프로세싱 시스템에 제공되는 제 2 전압을 수정하는 것을 특징으로 하는 비일시적 컴퓨터 판독가능한 저장 매체.
  18. 제17항에 있어서,
    제 1 코드 루프를 실행하는 것과 동시에 측정된 제 1 전압 및 제 2 코드 루프를 실행하는 것과 동시에 측정된 제 3 전압에 기초하여 상기 기준 전압을 결정하도록 상기 프로세싱 시스템을 조작하는 실행가능한 명령들의 세트를 더 구비하며,
    상기 제 1 전압 및 제 3 전압에서 상기 프로세싱 시스템에 제공된 전력은 제 1 전력 공급부에 의해서 제공되는 것을 특징으로 하는 비일시적 컴퓨터 판독가능한 저장 매체.
KR1020167026236A 2014-06-25 2015-06-23 전력 공급 모니터를 사용하여 전력 공급 교정 KR102170198B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/314,790 US10060955B2 (en) 2014-06-25 2014-06-25 Calibrating power supply voltages using reference measurements from code loop executions
US14/314,790 2014-06-25
PCT/US2015/037158 WO2015200310A1 (en) 2014-06-25 2015-06-23 Calibrating a power supply using power supply monitors

Publications (2)

Publication Number Publication Date
KR20170039073A KR20170039073A (ko) 2017-04-10
KR102170198B1 true KR102170198B1 (ko) 2020-10-26

Family

ID=54930401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167026236A KR102170198B1 (ko) 2014-06-25 2015-06-23 전력 공급 모니터를 사용하여 전력 공급 교정

Country Status (6)

Country Link
US (1) US10060955B2 (ko)
EP (1) EP3105651B1 (ko)
JP (1) JP6821436B2 (ko)
KR (1) KR102170198B1 (ko)
CN (1) CN106133640B (ko)
WO (1) WO2015200310A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
KR102576707B1 (ko) * 2016-12-26 2023-09-08 삼성전자주식회사 전자 시스템 및 그 동작 방법
US10296063B2 (en) * 2017-03-30 2019-05-21 Oracle International Corporation Integrated circuit current metering using voltage variation detection circuit
US10585411B2 (en) * 2018-02-06 2020-03-10 Ford Global Technologies, Llc Vehicle power supply control using serial communication
US10627883B2 (en) * 2018-02-28 2020-04-21 Advanced Micro Devices, Inc. Onboard monitoring of voltage levels and droop events
CN109188310A (zh) * 2018-11-07 2019-01-11 内蒙古电力(集团)有限责任公司乌海电业局 开关设备的二次系统的电源模块故障监测装置及系统及监测方法
CN110488195B (zh) * 2019-07-18 2022-01-04 力高(山东)新能源技术有限公司 一种修正动力电池soc的方法
US11264998B1 (en) 2020-09-24 2022-03-01 Advanced Micro Devices, Inc. Reference free and temperature independent voltage-to-digital converter
US11829222B2 (en) * 2020-09-25 2023-11-28 Advanced Micro Devices, Inc. Operating voltage adjustment for aging circuits
KR20230017052A (ko) * 2021-07-27 2023-02-03 삼성전자주식회사 다른 전자 장치를 충전하는 전자 장치 및 다른 전자 장치를 충전하는 전자 장치의 제어 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230078A (ja) * 1993-02-04 1994-08-19 Advantest Corp 電子機器ボードの異常個所検出方法、その装置及びこれに用いる電子機器ボード
JPH06230079A (ja) * 1993-02-08 1994-08-19 Sony Corp 電源電圧可変による基板の不具合検出方法及びその装置
JP2000321329A (ja) * 1999-05-12 2000-11-24 Nec Corp 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体
JP4378046B2 (ja) * 2000-09-20 2009-12-02 株式会社アドバンテスト 半導体試験装置
JP2002181892A (ja) * 2000-12-11 2002-06-26 Nec Corp 実装基板の不良探索方法、不良探索装置およびその制御プログラムを記録した記録媒体
US7583555B2 (en) 2003-04-11 2009-09-01 Qualcomm Incorporated Robust and Efficient dynamic voltage scaling for portable devices
US20070257642A1 (en) * 2003-06-19 2007-11-08 Sean Xiao Battery cell monitoring and balancing circuit
US20070271473A1 (en) * 2006-05-18 2007-11-22 Eiichi Hosomi Method and system for a semiconductor device with multiple voltage sensors and power control of semiconductor device with multiple voltage sensors
KR100914118B1 (ko) * 2007-04-24 2009-08-27 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치 및 그 구동 방법
US7787263B2 (en) 2007-05-18 2010-08-31 Texas Instruments Incorporated Methods and apparatus to control a digital power supply
US7772811B1 (en) 2007-07-13 2010-08-10 Chil Semiconductor Corporation Power supply configurations and adaptive voltage
CN104536555B (zh) * 2009-03-30 2017-05-24 高通股份有限公司 自适应电压定标
CN101990071B (zh) * 2009-07-29 2014-09-10 晨星软件研发(深圳)有限公司 可自动校准输出的解调器、方法及其电视接收器
US8368385B2 (en) * 2009-09-25 2013-02-05 Intel Corporation Methods and systems to detect voltage changes within integrated circuits
KR101053531B1 (ko) * 2009-09-30 2011-08-03 주식회사 하이닉스반도체 반도체 장치 및 이의 캘리브레이션 방법
US8378738B1 (en) 2009-10-16 2013-02-19 Marvell International Ltd. Adaptive voltage scaling using a delay line
US8549363B2 (en) * 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components
US8593171B2 (en) 2010-11-19 2013-11-26 Advanced Micro Devices, Inc. Power supply monitor
US20120218034A1 (en) 2011-02-28 2012-08-30 Sebastian Turullols Voltage calibration method and apparatus
JP5961374B2 (ja) 2011-12-09 2016-08-02 ラピスセミコンダクタ株式会社 電源装置、電源装置の制御方法及び電子機器
US9122472B2 (en) * 2013-03-06 2015-09-01 Dell Products L.P. System and method of measuring real-time current
US9342123B2 (en) * 2013-03-18 2016-05-17 Hewlett Packard Enterprise Development Lp Determine voltage supplied to a core
US9430346B2 (en) * 2013-03-26 2016-08-30 Texas Instruments Incorporated Processor power measurement
US9673651B2 (en) * 2013-11-21 2017-06-06 Qualcomm Incorporated Dynamic voltage adjust circuits and methods
US20160370846A9 (en) * 2014-02-28 2016-12-22 Rightware Oy Power Consumption Measurement Arrangement and Method

Also Published As

Publication number Publication date
EP3105651A4 (en) 2017-11-01
JP2017523383A (ja) 2017-08-17
US20150378411A1 (en) 2015-12-31
CN106133640A (zh) 2016-11-16
EP3105651A1 (en) 2016-12-21
US10060955B2 (en) 2018-08-28
CN106133640B (zh) 2020-06-16
JP6821436B2 (ja) 2021-01-27
WO2015200310A1 (en) 2015-12-30
KR20170039073A (ko) 2017-04-10
EP3105651B1 (en) 2020-01-29

Similar Documents

Publication Publication Date Title
KR102170198B1 (ko) 전력 공급 모니터를 사용하여 전력 공급 교정
US9772676B2 (en) Adaptive voltage scaling based on stage transitions or ring oscillator revolutions
US8195439B1 (en) Real-time adaptive circuit simulation
US9053257B2 (en) Voltage-aware signal path synchronization
EP3535638B1 (en) Programmable clock monitor
US20140126665A1 (en) Output driver with adjustable voltage swing
EP3155499A1 (en) Memory controller power management based on latency
US7813908B2 (en) Clock control module simulator and method thereof
US9194914B2 (en) Power supply monitor for detecting faults during scan testing
US10151786B2 (en) Estimating leakage currents based on rates of temperature overages or power overages
US20150318056A1 (en) Memory array test logic
EP3117286B1 (en) Power monitoring system for virtual platform simulation
US10437946B1 (en) Using implemented core sources for simulation
US8413102B2 (en) Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop
WO2016044557A2 (en) Power and performance management of asynchronous timing domains in a processing device
US10430535B2 (en) Verification support program medium, verification support method, and information processing device for verification of a circuit
US9575553B2 (en) Replica path timing adjustment and normalization for adaptive voltage and frequency scaling
JP5567322B2 (ja) テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム
US10288496B1 (en) Ring oscillator for temperature or voltage sensing
US9891271B2 (en) Techniques and circuits for testing a virtual power supply at an integrated circuit device
CN109863410B (zh) 上电复位时间的测量方法及系统
US20140298049A1 (en) Digital signal transition counters for digital integrated circuits
US8095338B2 (en) Data processing apparatus and method
Belleudy et al. Power evaluation of Sobel filter on Xilinx platform
JP5772326B2 (ja) 半導体集積回路及びその設計方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant