JP6821436B2 - 電源モニタを用いた電源の較正 - Google Patents
電源モニタを用いた電源の較正 Download PDFInfo
- Publication number
- JP6821436B2 JP6821436B2 JP2016558774A JP2016558774A JP6821436B2 JP 6821436 B2 JP6821436 B2 JP 6821436B2 JP 2016558774 A JP2016558774 A JP 2016558774A JP 2016558774 A JP2016558774 A JP 2016558774A JP 6821436 B2 JP6821436 B2 JP 6821436B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- processing system
- psm
- calibration logic
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 31
- 230000000052 comparative effect Effects 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000012804 iterative process Methods 0.000 claims 13
- 238000012360 testing method Methods 0.000 description 47
- 238000005259 measurement Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920003259 poly(silylenemethylene) Polymers 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3428—Benchmarking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Sources (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本開示は、概して処理システムに関し、より具体的には、処理システムへの電力の供給に関する。
処理システム（例えば、システムオンチップ（ＳＯＣ）等）の製造後であって製品への組込み前に、当該処理システムを、自動試験装置（ＡＴＥ）を用いて試験することが行なわれている。例えば、自動試験を用いて、ＳＯＣの構成部品の動作周波数を、所定の印加電圧に対する異なる動作負荷の下で決定する場合がある。典型的なＡＴＥには、非常に高品質な電圧源であって、広範囲の動作負荷に対して非常に狭い許容範囲で一定の印加電圧を維持し得るものが含まれている。しかし、製品（例えば、デスクトップコンピュータ、ラップトップコンピュータ、タブレット、スマートフォン等）内で用いられるシステムレベル電圧源は、同じ動作負荷の範囲に亘って同じ電圧許容範囲を維持することができない。例えば、ＳＯＣ上の負荷が非常に低いレベルから比較的高いレベルに急に増加すると、ＳＯＣの構成部品の消費電流が増加して、ＳＯＣの構成部品に与えられる電圧が低下する。これは、「電圧ドループ」として知られる現象である。電圧がドループすると、ＳＯＣの構成部品の動作周波数も低下する。
電圧ドループの量は、電源の特性、及び、ＳＯＣに対する負荷に依存する。実際のところ、消費者に出荷される全ての製品は、電源が僅かに異なっており、その寿命に亘って様々な動作負荷を受ける。そのため、各消費者製品の電源特性及び動作負荷は、正確には分かっておらず、製品の寿命に亘って変化することが考えられる。その結果、ＳＯＣの定格が特定の動作周波数である場合には、ＳＯＣには、電圧ドループの間にＳＯＣの実際の動作周波数が定格値を下回らないことを保証する電圧マージンが含まれなければならない。電圧マージンは、通常、最悪時のシナリオ（例えば、最も高い動作負荷下で予想される最大の電圧ドループ）を想定することによって設定される。通常動作の間（例えば、中程度又は軽い動作負荷の下）では電圧マージンが不要であり、これにより、電圧マージンが、利用されない電力又は定格値を超える動作周波数を示す場合がある。
本開示は、添付図面を参照することによって、より理解され、その多くの特徴及び利点が当業者に明らかになる。異なる図面において同じ参照符号を用いる場合には、同様又は同一のアイテムを示している。
処理システム内で許容される電圧ドループを考慮するのに用いられる電圧マージンを、事前に決定した基準電圧と、処理システム内の異なる位置における電圧の測定値と、の比較に基づいて、起動時に処理システムに供給される電圧を較正することによって小さくすることが可能である。基準電圧を試験アルゴリズムに基づいて決定し、同じ試験アルゴリズムを実行する間に起動時の電圧の測定を行う。いくつかの実施形態では、処理システムは、自動試験装置（ＡＴＥ）内の第１の電源に接続されており、試験アルゴリズムによって規定される一連のコードループを実行する。次に、処理システムに実装された電源モニタ（ＰＳＭ）が測定した測定値に基づいて、基準電圧を決定する。その後、処理システムは、第２の電源（例えば、システムレベル試験（ＳＬＴ）環境における電源、又は、ユーザ製品内の電源）に接続される間に、同じ一連のコードループを実行する。コードループの実行と同時に、ＰＳＭによって電圧を測定する。次いで、測定電圧を基準電圧と比較して、処理システムに実装された電源に対して印加される電圧オフセットを決定する。例えば、コードループを実行する間にＰＳＭが測定した電圧の平均値が基準電圧を下回る場合に、電源が供給する電圧を電圧オフセットを用いて上げてもよい。別の実施例では、コードループを実行する間にＰＳＭが測定した電圧の平均値が基準電圧よりも高い場合に、電源が供給する電圧を電圧オフセットを用いて下げてもよい。したがって、ＳＯＣは、その電源を動的に制御して、電源を、ＳＯＣ内で受け取る電圧が目標電圧に近いことを保証する電圧で動作させ続けるようにしてもよい。
図１は、いくつかの実施形態による、処理装置１０５を含む処理システム１００のブロック図である。処理装置１０５は、データ処理装置、超大規模集積回路（ＶＬＳＩ）、システムオンチップ（ＳＯＣ）、中央演算処理装置（ＣＰＵ）、加速処理ユニット（ＡＰＵ）、グラフィックスプロセシングユニット（ＧＰＵ）、メモリサブシステム、システムコントローラ、周辺機能、又は、他のタイプの処理装置であってもよい。図１に示す処理装置１０５には、複数の回路ブロック１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８，１１９（本明細書では、「回路ブロック１１１〜１１９」という）が含まれている。これらを用いて処理装置１０５の機能の一部を実行してもよい。したがって、回路ブロック１１１〜１１９を相互接続して互いに通信させることを、例えば、信号を、複数のライン、配線、バス、ビア、シリコン貫通電極等で送受信することによって行ってもよい。明瞭にするために、回路ブロック１１１〜１１９間の相互接続は、図１に示されていない。
また、各回路ブロック１１１〜１１９は、電源モニタ（ＰＳＭ）に関連付けられている。典型的なＰＳＭは、米国特許出願公開第２０１２／０１２６８４７号（発明の名称：Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｍｏｎｉｔｏｒ、発明者：Ｓｔｅｐｈｅｎ Ｖ． Ｋｏｓｏｎｏｃｋｙ及びＧｒｅｇｏｒｙ Ｋ． Ｃｈｅｎ）に記載されている。なお、この文献は、参照文献としてその全体が本明細書に援用される。ＰＳＭを、図１に示すように回路ブロック１１１〜１１９に組み込んでもよいし、回路ブロック１１１〜１１９に接続された別個のデバイスとして実装してもよい。しかし、本開示の利益を有する当業者であれば分かるように、処理装置１０５のいくつかの実施形態には、複数のＰＳＭに関連付けられる回路ブロック１１１〜１１９が含まれていてもよい。また、いくつかのＰＳＭが複数の回路ブロック１１１〜１１９に関連付けられていてもよい。
図２は、いくつかの実施形態による、図１に示す処理装置１０５内で用いられ得る電源モニタ（ＰＳＭ）２００のブロック図である。電源モニタ２００のいくつかの実施形態には、多段で形成され得るリングオシレータ２０５が含まれており、リングオシレータ２０５を形成するのに用いられる段の数によって、少なくとも部分的に、電源モニタ２００の電圧分解能を決定してもよい。リングオシレータ２０５を実装及び動作させるための技術は、当該技術分野において周知であり、明瞭にするために、リングオシレータ２０５を実装又は動作させる態様のうちクレームに記載された発明に関連するものについて、本明細書で説明する。
電源モニタ２００内のカウンタ２１０は、選択した測定時間（例えば、クロック周期、複数のクロック周期の組み合わせ、又は、クロック周期の分数）の間でのリングオシレータ２０５内の段の遷移数をカウントすることができる。例えば、電圧ドループは、リングオシレータ２０５のオシレータ速度を遅くする場合があるので、結果として、リングオシレータ２０５の多段における段の遷移数が減少する。電圧が上がると、リングオシレータ２０５のオシレータ速度が増加する場合があるので、これにより、クロック周期内でトラバースされる段の数が増加する。多段のリングオシレータ２０５がリングで配列されているため、カウンタ２１０は、測定時間の間のリングオシレータ２０５の回転数をカウントする場合もある。回転数は、電圧が上がると増加し、電圧ドループの間では減少する。リングオシレータ２０５又はカウンタ２１０のいくつかの実施形態では、クロック信号２１５が供給するクロック周期の前縁でリセットしてもよい。キャプチャロジック２２０は、測定時間の終わりにリングオシレータの状態をキャプチャすることができる。
段の遷移数又はリングオシレータの回転数は、電源モニタ２００における電圧を示してもよい。選択した測定時間の間にカウンタ２１０がカウントする段の遷移数又はリングオシレータの回転数（及び、結果として、カウンタ２１０が測定する電圧）を示す情報を、ＰＳＭエンコーダ２２５に供給することができる。ＰＳＭエンコーダ２２５は、測定時間の終わりにおけるリングオシレータ２０５の状態と、リングオシレータの回転数と、に基づいて、ＰＳＭ出力信号を供給するものである。電源モニタ２００のいくつかの実施形態では、インタフェース（図示省略）を用いて、この情報を供給してもよい。例えば、電源モニタ２００は、リングオシレータ２０５の段の遷移数を示す信号（電源モニタ２００が測定した電圧を示す）を、インタフェース（例えば、スキャンチェイン（ＪＴＡＧプロトコルに従って動作する））を介して供給してもよい。インタフェースは、キャプチャクロックパルス２３５（例えば、スキャンテスタが供給するキャプチャクロックパルス（図示省略））を受け取ってもよい。
図１を再び参照して、ＰＳＭがリターンするカウント値とＰＳＭ電圧との関係は、温度関数であってもよい。また、回路ブロック１１１〜１１９の漏れ電流は、温度に依存する場合がある。したがって、処理システムのいくつかの実施形態では、処理装置１０５の温度を決定するために用いられ得る温度センサロジック（ＴＣＥＮ）１２０が含まれていてもよい。例えば、ＴＣＥＮ１２０は、温度をモニタするための温度センサ１２５を含んでいてもよいし、温度センサ１２５に接続されていてもよい。温度センサ１２５は、単一のセンサであってもよいし、処理装置１０５の全体に亘って分配される複数のセンサであってもよい。
また、処理システム１００には、電力を公称電圧で回路ブロック１１１〜１１９に供給するために処理装置１０５に接続され得る電源１３０が含まれている。処理装置１０５は、異なるステージで異なる電源１３０に接続されてもよい。例えば、電源１３０は、処理装置１０５のＡＴＥ試験のステージではＡＴＥ電源１３０であって、処理装置１０５のシステムレベル試験のステージではＳＬＴ電源１３０であって、処理装置１０５が消費者製品に組み込まれた後では消費者製品の電源１３０であってもよい。異なる電源１３０の特性は、著しく異なっている場合がある。例えば、ＡＴＥ電源１３０は、通常、非常に高品質の電源１３０であって、処理装置１０５の試験のステージでは、実質的に電圧ドループを全く受けない（又は、非常に小さい許容範囲（例えば、１．３Ｖの印加電圧に対して数ｍＶ）内の電圧ドループである）場合がある。別の実施例の場合には、ＳＬＴ電源１３０又は消費者製品の電源１３０は、著しく高い電圧ドループ（例えば、１．３Ｖの印加電圧に対して０．０５Ｖ〜０．１Ｖの電圧ドループ）を、処理装置１０５の試験の間に生じ得る高動作負荷の下で受ける場合がある。異なる消費者製品の電源１３０の特性は互いに異なっている場合があり、電源１３０が古くなるにつれて経時的に変化する場合がある。
したがって、処理装置１０５には、較正ロジック１３５が含まれていてもよい。較正ロジック１３５は、回路ブロック１１１〜１１９に供給する電圧を決定し、これらの電圧を用いて、電源１３０が供給する電圧を制御するための較正信号を生成することができる。例えば、本明細書で述べるように、回路ブロック１１１〜１１９における電圧は、例えば電圧ドループが原因となって、電源１３０が発生する電圧と等しくないことが起こり得る。したがって、各ＰＳＭは、ＰＳＭの位置における電圧を測定してもよく、測定電圧は、対応する回路ブロック１１１〜１１９に印加される電圧を示してもよい。較正ロジック１３５は、ＰＳＭから得られる測定電圧にアクセスして、測定電圧を基準電圧と比較してもよい。基準電圧は、レジスタ又はヒューズで形成され得る記憶素子１４０に記憶されてもよい。例えば、較正ロジック１３５は、本明細書で述べるように、ＰＳＭが測定した電圧の平均値、又は、ＰＳＭが測定した電圧のうち最小の電圧を基準電圧と比較した後に、調整信号を電源１３０に供給してもよい。
処理装置１０５の試験の間に基準電圧を決定してもよい。いくつかの実施形態では、処理装置１０５の試験を、試験アルゴリズムによって規定される一連のコードループを実行することによって行う。試験アルゴリズムは、較正ロジック１３５によって実装されてもよい。コードループは、処理装置１０５がＡＴＥ電源１３０に接続されている間に実行されてもよい。較正ロジック１３５は、コードループの実行と同時にＰＳＭから値を読み出した後に、ＰＳＭ電圧の測定値に基づいて基準電圧を決定する。較正ロジック１３５のいくつかの実施形態では、ＰＳＭ電圧の統計的な組合せ（例えば、ＰＳＭ電圧の平均値、ＰＳＭ電圧の中央値、ＰＳＭ電圧の最頻値、ＰＳＭ電圧の最小値、ＰＳＭ電圧の最大値等）を用いてもよい。その後、処理装置１０５を他の電源１３０に接続してもよく、本明細書で述べたように、同じ試験アルゴリズムを実行して、基準電圧と比較することによって他の電源１３０の較正を行ってもよい。
図３は、いくつかの実施形態による試験アルゴリズムによって規定されたコードループを実行する間に電源から引き出される電流を、時間の関数としてプロット３００した図である。縦軸は電流（任意の単位）を示し、横軸は左側から右側に進む時間（任意の単位）を示している。プロット３００のいくつかの実施形態では、図１に示す較正ロジック１３５に実装される試験アルゴリズムによって規定されるコードループを実行する間に処理装置１０５が消費する電流に対応していてもよい。処理装置１０５が起動する毎に、同じ試験アルゴリズムが較正ロジック１３５によって実行されてもよい。プロット３００に例示される試験アルゴリズムのいくつかの実施形態では、処理装置１０５のＡＣ応答、ＤＣ応答又は共振周波数を試験するように設計されてもよい。
Ｔ＜Ｔ０において、処理装置は、休止又は非作動状態であり、電流は、処理装置における漏れ電流に対応している。
Ｔ＝Ｔ０において、システムＢＩＯＳは、システム管理ユニット（ＳＭＵ）ルーチンを開始して処理装置の試験を始める。
Ｔ１＜Ｔ＜Ｔ２において、処理装置は、第１のベース電力コードループを実行する。処理装置内の所定位置における電圧は、この時間間隔に亘って落ち着いているか安定している場合がある。したがって、ＰＳＭによる電圧測定を、この時間間隔の間に、第１のベース電力コードループの実行と同時に行ってもよい。
Ｔ＝Ｔ２において、ステップ負荷を処理装置に印加して、電力を、電源が供給可能な最大レベルまで上げる。その結果、電流は最大値まで上昇して、Ｔ＝Ｔ３までこのレベルに留まる。ＰＳＭによる電圧測定を、この時間間隔の間に、ステップ負荷を形成するコードの実行と同時に行ってもよい。
Ｔ３＜Ｔ＜Ｔ４において、処理装置は、第２のベース電力コードループを実行する。電流の値が大きいことで示しているように、第２のベース電力コードループに対応する動作負荷は、第１のベース電力コードループに対応する動作負荷よりも大きい。処理装置内の所定位置における電圧は、この時間間隔に亘って落ち着いているか安定している場合がある。ＰＳＭによる電圧測定を、第２のベース電力コードループの実行と同時に行ってもよい。
Ｔ＝Ｔ４において、ステップ負荷を処理装置に印加して、電力を、電源が供給可能な最大レベルまで上げる。その結果、電流は最大値まで上昇して、Ｔ＝Ｔ５までこのレベルに留まる。ＰＳＭによる電圧測定を、ステップ負荷を発生させるために用いられるコードの実行と同時に行ってもよい。
Ｔ５＜Ｔ＜Ｔ６において、処理装置は、第３のベース電力コードループを実行する。電流の値が大きいことで示しているように、第３のベース電力コードループに対応する動作負荷は、第２のベース電力コードループに対応する動作負荷よりも大きい。処理装置内の所定位置における電圧は、この時間間隔に亘って落ち着いているか安定している場合がある。ＰＳＭによる電圧測定を、第３のベース電力コードループの実行と同時に行ってもよい。
Ｔ＝Ｔ６において、ステップ負荷を処理装置に印加して、電力を、電源が供給可能な最大レベルまで上げる。その結果、電流は最大値まで上昇して、試験アルゴリズムが終了するまでこのレベルに留まる。ＰＳＭによる最後の電圧測定を、電圧が安定するのに十分な時間間隔の後に、ステップ負荷を発生させるコードの実行と同時に行ってもよい。
図４は、いくつかの実施形態による、電力を処理装置に供給する電源を較正するための方法４００のフロー図である。方法４００は、較正ロジック（例えば、図１に示す較正ロジック１３５）に実装されてもよく、処理装置（例えば、図１に示す処理装置１０５）の起動に応じて開始されてもよい。ブロック４０５において、較正ロジックは、１つ以上の温度センサ又は温度検知ロジック（例えば、図１に示すＴＣＥＮ１２０）が検出した温度を読み出す。較正ロジックのいくつかの実施形態では、最初のステップとして温度を読み出すことによって、非作動が原因で温度が下がる前に当該温度を決定することができる。
ブロック４１０において、較正ロジックは、処理装置内のＰＳＭからのカウントを読み出す。ＰＳＭのいくつかの実施形態では、温度の影響を受けやすくてもよい。したがって、カウントを、ブロック４０５において較正ロジックが読み出した温度に基づいて、電圧に変換してもよい（ブロック４１５）。例えば、温度値を基準温度と比較してもよく、その差を用いてＰＳＭからの測定カウントをスケール変更してもよい。これは、例えば、測定温度値と基準温度との差に比例して測定カウントを増加又は減少させることによって行う。スケール変更したカウントを用いてＰＳＭにおける電圧を決定してもよい。ブロック４０５，４１０，４１５で行われる試験を繰り返して、例えば図３に例示するような試験アルゴリズムにおける異なるステージでの電圧を測定してもよい。
ブロック４２０において、較正ロジックは、ＰＳＭが測定した電圧に基づいて比較電圧（Ｖｃｏｍｐ）を決定する。較正ロジックのいくつかの実施形態では、比較電圧を、試験アルゴリズムを実行する間にＰＳＭが測定した電圧の最小値を用いて決定してもよい。しかし、較正ロジックは、比較電圧を、測定電圧の他の統計的な組合せ（例えば、平均値、中央値、最頻値、最大値等）を用いて決定してもよい。
決定ブロック４２５において、較正ロジックは、比較電圧を基準電圧（例えば、ＡＴＥ試験の間に決定した電圧（Ｖ＿ＡＴＥ））と比較する。本明細書で述べるように、基準電圧及び比較電圧は、同じ試験アルゴリズム及び測定電圧の同じ統計的な組合せを用いて決定される。比較電圧が基準電圧よりも大きい場合、較正ロジックは、供給電圧を下げるように電源に指示を出す信号を生成してもよい（ブロック４３０）。そして、方法４００はブック４３５で終了してもよい。比較電圧が基準電圧よりも低い場合（決定ブロック４４０で決定される）、較正ロジックは、供給電圧を上げるように電源に指示を出す信号を生成してもよい（ブロック４４５）。そして、方法４００はブロック４３５で終了してもよい。
図５は、いくつかの実施形態による、漏れ電流を補償するために電源が供給する電圧を調整するのに用いられ得る負荷ライン５０５をプロット５００した図である。縦軸は、電源が供給する電圧（任意の単位）であり、横軸は、対応する電圧における漏れ電流（任意の単位）である。漏れ電流は、通常、温度の増加とともに増加する。図５に示しているのは、温度に対する感度が異なる２つの処理装置内で、異なる温度において漏れ電流を補償するのに用いられ得る電圧調整である。例えば、温度が低いときには第１の処理装置の漏れ電流が比較的低い（Ｉ０）場合があり、温度が高くなると比較的高い電流（Ｉ１）まで増加する場合がある。したがって、電源電圧を負荷ライン（矢印５１０で示す）に沿って変化させて、漏れ電流の変動を補償してもよい。第１の処理装置に対しては、電源電圧を範囲５１５内で変化させてもよい。別の実施例では、温度が低いときには第２の処理装置の漏れ電流が比較的低い（Ｉ２）場合があり、温度が高くなると比較的高い電流（Ｉ３）まで増加する場合があるが、漏れ電流の変動は第１の処理装置の場合よりも小さい。したがって、電源電圧を負荷ライン（矢印５２０で示す）に沿って変化させて、漏れ電流の変動を補償してもよい。したがって、第２の処理装置に対しては、電源電圧を範囲５２５内で変化させてもよい。
起動時の較正に用いられる較正ロジック（例えば、図１に示す較正ロジック１３５）は、電源が供給する電圧の変動（負荷ライン又は他の電圧補償メカニズムによって生じる）を考慮しなければならない。例えば、負荷ラインに関連付けられたロジックから、電圧を上げるか又は下げて漏れ電流を補償するように電源に指示が出た場合には、較正ロジックは、この変更を考慮して、負荷ラインロジック及び較正ロジックからの変更を取り入れた後に電源が供給する実際の電圧が、少なくとも所定の許容範囲内で基準電圧に対応するようにしなければならない。例えば、較正ロジックは、負荷ライン電圧調整を、起動時に決定した比較電圧に対して加算又は減算して、過電圧状態を回避してもよい。
図６は、いくつかの実施形態による、他の電圧の変更を考慮して電源を較正するための方法６００のフロー図である。方法６００は、較正ロジック（例えば、図１に示す較正ロジック１３５）に実装されてもよく、処理装置（例えば、図１に示す処理装置１０５）の起動に応じて開始されてもよい。ブロック６０５において、較正ロジックは、１つ以上の温度センサ又は温度検知ロジック（例えば、図１に示すＴＣＥＮ１２０）が検出した温度を読み出す。ブロック６１０において、較正ロジックは、処理装置内のＰＳＭからのカウントを読み出す。本明細書で述べるように、試験アルゴリズムによる複数のコードループの実行と同時にブロック６０５又は６１０を繰り返して電圧測定値を収集してもよい。ブロック６１５において、較正ロジックは、電圧オフセットを決定する。例えば、事前に決定した基準電圧と、測定電圧に基づいて決定した比較電圧との差に等しくなるように、電圧オフセットを設定してもよい。
ブロック６２０において、較正ロジックは、他の電圧変更を決定してもよい。たとえば、較正ロジックは、負荷ライン（例えば、図５に示す負荷ライン５０５）を用いて決定した電圧補償を示す情報にアクセスしてもよい。負荷ラインによって決定された電圧補償は、処理装置の温度に依存する場合がある。したがって、較正ロジックは、温度検知ロジックが検出した温度を用いて電圧補償を決定してもよい。いくつかの実施形態では、他の電圧補償を適用してもよい。例えば、固定電圧オフセットを、第１の電源（例えば、ＡＴＥ電源）及び第２の電源（例えば、ＳＬＴ又は消費者製品電源）が供給する電圧間の予想される差を考慮するように印加してもよい。ブロック６２５において、較正ロジックは、他の電圧補償に基づいて電圧オフセットを調整してもよい。例えば、較正ロジックは、電圧オフセットを調整して、電源が供給する電圧に対する純変化が、基準電圧と比較電圧（ＰＳＭ測定に基づいて決定される）との差に等しくなるようにしてもよい。ブロック６３０において、電圧オフセットを電源に印加して、電源が供給する電圧を変更してもよい。
図７は、いくつかの実施形態による、異なる動作状況でのＳＯＣ７１０における較正ロジック７０５の動作を例示するブロック図７００である。較正ロジック７０５のいくつかの実施形態では、図１に示す処理装置１０５の較正ロジック１３５に対応してもよい。ＳＯＣ７１０をＡＴＥ７１５内に最初に配置して試験に備えてもよい。較正ロジック７０５は、ＳＯＣ７１０をＡＴＥ電源７２０に接続した後に、試験アルゴリズムを開始してもよい。試験アルゴリズムでは、種々の動作負荷をＳＯＣ７１０にかける１つ以上のコードループをＳＯＣ７１０に実行させる。本明細書で述べるように、較正ロジック７０５は、コードループの実行と同時に行う１つ以上のＰＳＭ電圧測定を用いて基準電圧を決定してもよい。次に、基準電圧をＳＯＣ７１０に関連付けて記憶してもよい。いくつかの実施形態では、基準電圧を、ＡＴＥ７１５内で試験される部分毎に基準電圧を列挙するデータベース７２５に記憶してもよい。他の試験デバイス、又は、他の目的用の他のソフトウェア、ファームウェア若しくはハードウェアがデータベース７２５にアクセスしてもよい。
ＳＯＣ７１０を続けてＳＬＴ環境まで移行させて、システムレベル試験に備えてもよい。較正ロジック７０５は、ＳＯＣ７１０をＳＬＴ電源７３５に接続した後に、試験アルゴリズムを開始してもよい。試験アルゴリズムでは、種々の動作負荷をＳＯＣ７１０にかける１つ以上のコードループをＳＯＣ７１０に実行させる。ＳＬＴ７３０にてＳＯＣ７１０が用いる試験アルゴリズムは、ＡＴＥ７１５にてＳＯＣ７１０が用いる試験アルゴリズムと同じである。本明細書で述べるように、較正ロジック７０５は、コードループの実行と同時に行う１つ以上のＰＳＭ電圧測定を用いて比較電圧を決定してもよい。次に、較正ロジック７０５は、比較電圧を基準電圧（例えば、データベース７２５に記憶される基準電圧）と比較してもよい。次いで、比較に基づいて、較正ロジック７０５は、本明細書で述べるように、較正信号をＳＬＴ電源７３５に供給して、ＳＬＴ電源７３５がＳＯＣ７１０に供給する電圧を調整してもよい。そして、調整した電圧を、以後の性能試験の間にＳＯＣ７１０に供給してもよい。
続けて、ＳＯＣ７１０を消費者製品又はデバイス７４０に組み込んでもよい。組み込まれたＳＯＣ７１０をデバイス電源７４５に接続する。基準電圧は、記憶素子７５０（例えば、レジスタ又はヒューズの組（データベース７２５に記憶された情報を用いて構成することができる））に記憶され得る。次に、較正ロジック７０５は、デバイス７４０が起動される毎に試験アルゴリズムを開始して、ＳＯＣ７１０が、試験アルゴリズムによって規定されるコードループを起動時に実行するようにしてもよい。デバイス７４０にてＳＯＣ７１０が用いる試験アルゴリズムは、ＡＴＥ７１５及びＳＬＴ７３０においてＳＯＣ７１０が用いる試験アルゴリズムと同じである。本明細書で述べるように、較正ロジック７０５は、コードループの実行と同時に行う１つ以上のＰＳＭ電圧測定を用いて比較電圧を決定してもよい。次いで、較正ロジック７０５は、比較電圧を基準電圧（例えば、記憶素子７５０に記憶された基準電圧）と比較してもよい。比較に基づいて、較正ロジック７０５は、本明細書で述べるように、較正信号をデバイス電源７４５に供給して、デバイス電源７４５がＳＯＣ７１０に供給する電圧を調整してもよい。そして、調整した電圧を、デバイス７４０の通常動作の間にＳＯＣ７１０に供給してもよい。
図８は、いくつかの実施形態による、第１の電源を用いて基準電圧を形成した後に、第２の電源が供給する電圧を基準電圧に基づいて変更するための方法８００のフロー図である。方法８００は、処理装置の較正ロジック（例えば、図１に示す処理装置１０５の較正ロジック１３５）に実装されてもよい。ブロック８０５において、較正ロジックは、処理装置が第１の電源に接続されている間に基準電圧を決定する。基準電圧は、本明細書で述べるように、所定の試験アルゴリズムの実行と同時に行う電圧測定を用いて決定される。ブロック８１０において、基準電圧を、例えばデータベース、レジスタの組又はヒューズの組に記憶する。次に、処理装置を、第１の電源との接続を切断して、第２の電源に接続してもよい。
ブロック８１５において、較正ロジックは、本明細書で述べるように、所定の試験アルゴリズムの実行と同時に行う電圧測定を用いて比較電圧を決定する。決定ブロック８２０において、較正ロジックは、比較電圧が基準電圧と異なっているか否かを判定する。異なっている場合には、較正ロジックは、本明細書で述べるように、第２の電源が供給する電圧を、比較電圧と基準電圧との間のオフセットに基づいて変更する（ブロック８２５）。そして、本方法はブロック８３０で終了してもよい。比較電圧が基準電圧と異なっていない場合（例えば、比較電圧と基準電圧との差が所定の許容範囲よりも小さい場合）、較正ロジックは、第２の電源が供給する電圧を変更することを回避してもよく、本方法は、ブロック８３０で終了してもよい。
いくつかの実施形態では、前述した装置及び技術は、１つ以上の集積回路（ＩＣ）デバイス（集積回路パッケージ又はマイクロチップともいう）を含むシステム（例えば、図１〜８を参照して前述した処理装置）に実装される。電子設計自動化（ＥＤＡ）及びコンピュータ支援設計（ＣＡＤ）ソフトウェアツールを、これらのＩＣデバイスの設計及び製造に用いてもよい。これらの設計ツールは、通常、１つ以上のソフトウェアプログラムとして表される。１つ以上のソフトウェアプログラムには、コンピュータシステムが実行可能なコードであって、コンピュータシステムを操作して１つ以上のＩＣデバイスの回路構成を表すコード上で動作させて、当該回路構成を製造するように製造システムを設計又は適応させるプロセスの少なくとも一部を実行するコードが含まれる。このコードには、命令、データ、又は、命令及びデータの組み合わせが含まれ得る。設計ツール又は製造ツールを表すソフトウェア命令は、通常、コンピューティングシステムがアクセス可能なコンピュータ可読記憶媒体に記憶される。同様に、ＩＣデバイスの設計又は製造の１つ以上のフェーズを表すコードは、同じコンピュータ可読記憶媒体又は異なるコンピュータ可読記憶媒体に記憶され、そこからアクセスされてもよい。
コンピュータ可読記憶媒体としては、命令及び／又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムがアクセス可能な任意の記憶媒体又は記憶媒体の組み合わせが挙げられ得る。かかる記憶媒体としては、特に限定されないが、光媒体（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク）、磁気媒体（例えば、フロッピーディスク（登録商標）、磁気テープ若しくは磁気ハードドライブ）、揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）若しくはキャッシュ）、不揮発性メモリ（例えば、読み取り専用メモリ（ＲＯＭ）若しくはフラッシュメモリ）、又は、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）ベースの記憶媒体が挙げられる。コンピュータ可読記憶媒体をコンピューティングシステムに組み込んでもよいし（例えば、システムＲＡＭ若しくはＲＯＭ）、コンピューティングシステムに固定して取り付けてもよいし（例えば、磁気ハードドライブ）、コンピューティングシステムから取り外し可能に取り付けてもよいし（例えば、光ディスク若しくはユニバーサルシリアルバス（ＵＳＢ）ベースのフラッシュメモリ）、コンピュータシステムに対して有線若しくは無線ネットワークを介して接続してもよい（例えば、ネットワークアクセス可能ストレージ（ＮＡＳ））。
図９は、いくつかの実施形態による、１つ以上の態様を実行するＩＣデバイスの設計及び製造のための方法９００を例示するフロー図である。前述したように、以下のプロセスの各々に対して生成されるコードは、非一時的なコンピュータ可読記憶媒体に記憶（そうでなければ具現化）され、対応する設計ツール又は製造ツールがアクセスして使用することができる。
ブロック９０２において、ＩＣデバイスに対する機能仕様を生成する。機能仕様（マイクロアーキテクチャ仕様（ＭＡＳ）と呼ばれることが多い）を、種々のプログラミング言語又はモデリング言語（例えば、Ｃ、Ｃ＋＋、システムＣ、シミュリンク又はＭＡＴＬＡＢ）の何れかで表してもよい。
ブロック９０４において、機能仕様を用いて、ＩＣデバイスのハードウェアを表すハードウェア記述コードを生成する。いくつかの実施形態では、ハードウェア記述コードを、少なくとも１つのハードウェア記述言語（ＨＤＬ）を用いて表す。ハードウェア記述言語には、ＩＣデバイスの回路の正式な記述及び設計を行うための種々のコンピュータ言語、仕様言語又はモデリング言語が含まれる。生成されたＨＤＬコードは、通常、ＩＣデバイスの回路の動作と、回路の設計及び構成と、シミュレーションを通してＩＣデバイスの正常動作を検証する試験と、を表す。ＨＤＬの実施例としては、アナログＨＤＬ（ＡＨＤＬ）、ベリログＨＤＬ、システムベリログＨＤＬ、及び、ＶＨＤＬが挙げられる。ＩＣデバイスが同期デジタル回路を実装する場合には、ハードウェア記述子コードには、同期デジタル回路の動作の抽象的表現を提供するレジスタ転送レベル（ＲＴＬ）コードが含まれていてもよい。他のタイプの回路構成の場合、ハードウェア記述子コードには、回路構成の動作の抽象的表現を提供する動作レベルコードが含まれていてもよい。ハードウェア記述コードによって表されるＨＤＬモデルは、通常、設計検証をパスするために１つ以上のラウンドのシミュレーション及びデバッギングを受ける。
ハードウェア記述コードによって表される設計を検証した後に、ブロック９０６において、合成ツールを用いてハードウェア記述コードを合成して、ＩＣデバイスの回路構成の最初の物理的実装を表現又は規定するコードを生成する。いくつかの実施形態では、合成ツールは、１つ以上のネットリストを生成する。ネットリストには、回路デバイスインスタンス（例えば、ゲート、トランジスタ、抵抗器、キャパシタ、インダクタ、ダイオード等）と、回路デバイスインスタンス間のネット（又は接続部）と、が含まれる。代替的に、ネットリストの全て又は一部を、合成ツールを使用せずに手作業で生成することができる。ハードウェア記述コードの場合と同様に、ネットリストは、最終的な１つ以上のネットリストの組が生成される前に、１つ以上の試験及び検証プロセスを受けてもよい。
代替的に、回路図エディタツールを用いて、ＩＣデバイスの回路構成の回路図の下図を描くことができ、次に、回路図取り込みツールを用いて、結果として得られる回路図を取り込んで、構成部品及び回路図の接続性を表す１つ以上のネットリスト（コンピュータ可読媒体に記憶される）を生成してもよい。次いで、取り込まれた回路図は、試験及び検証に対する１つ以上のラウンドのシミュレーションを受けてもよい。
ブロック９０８において、１つ以上のＥＤＡツールは、ブロック９０６において生成されたネットリストを用いて、ＩＣデバイスの回路構成の物理的レイアウトを表すコードを生成する。このプロセスには、例えば、ネットリストを用いてＩＣデバイスの回路構成の各要素の位置を決定又は固定する配置ツールが含まれ得る。さらに、ルーティングツールが配置プロセス上に構築され、回路素子を接続するために必要なワイヤを、ネットリストに従って加えて配線する。結果として得られるコードは、ＩＣデバイスの三次元モデルを表している。コードをデータベースファイル形式（例えば、図形データベースシステムＩＩ（ＧＤＳＩＩ）形式など）で表してもよい。この形式のデータは、通常、幾何学的形状、テキストラベル及び階層形態の回路レイアウトについての他の情報を表している。
ブロック９１０において、物理的レイアウトコード（たとえば、ＧＤＳＩＩコード）が製造工場に提供される。製造工場では、物理的レイアウトコードを用いて、製造工場の製造ツール（例えば、スルーマスク作業）を、ＩＣデバイスを製造するように構成（そうでなければ適応）させる。すなわち、物理的レイアウトコードを１つ以上のコンピュータシステム内にプログラムしてもよく、次に、コンピュータシステムは、製造工場のツールの動作又はそこで行なわれる製造作業を、全体的又は部分的に制御してもよい。
いくつかの実施形態では、前述した技術の特定の態様を、ソフトウェアを実行する処理システムの１つ以上の処理装置が実装してもよい。ソフトウェアには、非一時的なコンピュータ可読記憶媒体に記憶（そうでなければ明確に具現化）される１つ以上の実行可能命令の組が含まれる。ソフトウェアには、１つ以上の処理装置によって実行されたときに１つ以上の処理装置を操作して前述した技術の１つ以上の態様を実行する命令及びデータが含まれ得る。非一時的なコンピュータ可読記憶媒体としては、例えば、磁気若しくは光ディスク記憶デバイス、ソリッドステート記憶デバイス（例えば、フラッシュメモリ）、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）又は他の不揮発性メモリデバイス等が挙げられる。非一時的なコンピュータ可読記憶媒体に記憶される実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上の処理装置によってインタープリット（そうでなければ実行）可能な他の命令形式であってもよい。
なお、概要において前述した作用又は要素の全てが必要なわけではなく、特定の作用又はデバイスの一部が必須ではない場合があり、また、記載したものに加えて、１つ以上の更なる作用を行う場合があるし、１つ以上の更なる要素が含まれる場合がある。さらに、作用の記載順は、必ずしもそれらが行われる順番ではない。また、特定の実施形態を参照して概念を説明してきた。しかし、当業者であれば分かるように、以下の請求項で述べる本開示の範囲から逸脱することなく種々の変更及び変形を行うことができる。したがって、明細書及び図面は、限定的な意味ではなく、例示的な意味で考慮されるべきであり、かかる変更の全ては、本開示の範囲に含まれることが意図されている。
利点、他の優位点、及び、問題に対する解決方法を、特定の実施形態に関して説明した。しかし、利点、優位点、問題に対する解決方法、及び、何らかの利益、優位点又は解決方法を生じさせ又はより明白にし得る任意の特徴は、一部又は全ての請求項の重要な、必須な又は本質的な特徴と解釈してはならない。また、上述した特定の実施形態は、単に例示的であり、開示した発明は、本明細書で教示された利益を有する当業者にとって明らかな、異なってはいるが均等な方法で変更及び実施されてもよい。本明細書で示した構成又は設計の詳細に対して、以下の請求項で記載するもの以外の限定は全く意図されていない。したがって、上述した特定の実施形態を変形又は変更しても良く、このような変化の全ては、開示した発明の範囲内であると考えられることが明らかである。したがって、本明細書で要求する保護は、以下の請求項で述べる通りである。
Claims (16)
- 処理システムが第１の電源に接続されている間に、前記処理システムが第１の実行中に複数の位置の各々で複数の繰り返し処理を実行することと同時に、前記処理システム内の複数の位置で電圧を測定する少なくとも１つの電源モニタ（ＰＳＭ）であって、基準電圧は、前記第１の実行中に測定された電圧の統計的な組み合わせに基づいて決定される、ＰＳＭと、
較正ロジックであって、第２の電源によって前記処理システムに供給される第２の電圧を、前記基準電圧と、前記処理システムが第２の実行中に前記複数の位置の各々で前記複数の繰り返し処理を実行することと同時に前記少なくとも１つのＰＳＭによって測定された電圧の前記統計的な組み合わせに基づく、前記較正ロジックによって決定された比較電圧と、の比較に基づいて変更する、較正ロジックと、を備える、
装置。 - 前記較正ロジックは、前記比較電圧を、前記電圧の平均値、前記電圧の中央値、前記電圧の最頻値、前記電圧の最小値、及び、前記電圧の最大値のうち少なくとも１つを用いて発生させる、請求項１に記載の装置。
- 前記較正ロジックは、前記比較電圧が前記基準電圧よりも低い場合に前記第２の電圧を上げ、前記比較電圧が前記基準電圧よりも高い場合に前記第２の電圧を下げる、請求項１に記載の装置。
- 前記較正ロジックは、前記処理システムにおける漏れ電流を考慮した電圧補償を決定し、前記較正ロジックは、前記電圧補償と、前記基準電圧と前記比較電圧との比較と、に基づいて前記第２の電圧を変更する、請求項１に記載の装置。
- 前記較正ロジックは、前記処理システムが第１の繰り返し処理を実行することと同時に前記少なくとも１つのＰＳＭによって測定された第１の電圧と、前記処理システムが第２の繰り返し処理を実行することと同時に前記少なくとも１つのＰＳＭによって測定された第３の電圧と、に基づいて前記基準電圧を決定し、前記第１の電圧及び前記第３の電圧で前記処理システムに供給される電力は、前記第１の電源によって供給される、請求項１に記載の装置。
- 前記少なくとも１つのＰＳＭは、前記処理システムの起動に応じて前記処理システムが前記第１の繰り返し処理を実行することと同時に前記第１の電圧を測定し、前記較正ロジックは、前記処理システムの起動に応じて、前記第２の電源が供給する前記第２の電圧を変更する、請求項５に記載の装置。
- 前記基準電圧を示す情報を記憶する少なくとも１つの記憶素子を備える、請求項１に記載の装置。
- 処理システムが第１の電源に接続されている間に、前記処理システムが第１の実行中に複数の位置の各々で複数の繰り返し処理を実行することと同時に、少なくとも１つの電源モニタ（ＰＳＭ）を用いて前記処理システム内の複数の位置で電圧を測定することであって、基準電圧は、前記第１の実行中に測定された電圧の統計的な組み合わせに基づいて決定される、ことと、
第２の電源によって前記処理システムに供給される第２の電圧を、前記基準電圧と、前記処理システムが第２の実行中に前記複数の位置の各々で前記複数の繰り返し処理を実行することと同時に前記少なくとも１つのＰＳＭによって測定された電圧の前記統計的な組み合わせに基づく、較正ロジックによって決定された比較電圧と、の比較に基づいて変更することと、を含む、
方法。 - 前記比較電圧は、前記電圧の平均値、前記電圧の中央値、前記電圧の最頻値、前記電圧の最小値、及び、前記電圧の最大値のうち少なくとも１つを用いて発生される、請求項８に記載の方法。
- 前記比較電圧が前記基準電圧よりも低い場合に前記第２の電圧を上げることと、
前記比較電圧が前記基準電圧よりも高い場合に前記第２の電圧を下げることと、をさらに含む、請求項８に記載の方法。 - 前記処理システムにおける漏れ電流を考慮した電圧補償を決定することと、
前記電圧補償と、前記基準電圧と前記比較電圧との比較と、に基づいて前記第２の電圧を変更することと、をさらに含む、請求項８に記載の方法。 - 前記処理システムが第１の繰り返し処理を実行することと同時に前記少なくとも１つのＰＳＭによって測定された第１の電圧と、前記処理システムが第２の繰り返し処理を実行することと同時に前記少なくとも１つのＰＳＭによって測定された第３の電圧と、に基づいて前記基準電圧を決定することであって、前記第１の電圧及び前記第３の電圧で前記処理システムに供給される電力は、前記第１の電源によって供給される、こと、をさらに含む、請求項８に記載の方法。
- 前記第１の電圧は、前記処理システムの起動に応じて前記処理システムが前記第１の繰り返し処理を実行することと同時に測定され、
前記第２の電圧を変更することは、前記処理システムの起動に応じて、前記第２の電源が供給する前記第２の電圧を変更することを含む、請求項１２に記載の方法。 - 前記基準電圧を示す情報を記憶することを含む、請求項８に記載の方法。
- 実行可能な命令のセットを具体化するコンピュータ可読記憶媒体であって、前記実行可能な命令のセットは、処理システムに対して、
前記処理システムが第１の電源に接続されている間に、前記処理システムが第１の実行中に複数の位置の各々で複数の繰り返し処理を実行することと同時に、少なくとも１つの電源モニタ（ＰＳＭ）を用いて前記処理システム内の複数の位置で電圧を測定することであって、基準電圧は、前記第１の実行中に測定された電圧の統計的な組み合わせに基づいて決定される、ことと、
第２の電源によって前記処理システムに供給される第２の電圧を、前記基準電圧と、前記処理システムが第２の実行中に前記複数の位置の各々で前記複数の繰り返し処理を実行することと同時に前記少なくとも１つのＰＳＭによって測定された電圧の前記統計的な組み合わせに基づく、較正ロジックによって決定された比較電圧と、の比較に基づいて変更することと、
を行わせる、
コンピュータ可読記憶媒体。 - 前記実行可能な命令のセットは、前記処理システムに対して、
第１の繰り返し処理を実行することと同時に測定された第１の電圧と、第２の繰り返し処理を実行することと同時に測定された第３の電圧と、に基づいて前記基準電圧を決定することであって、前記第１の電圧及び前記第３の電圧で前記処理システムに供給される電力は、前記第１の電源によって供給される、こと、をさらに行わせる、請求項１５に記載のコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/314,790 | 2014-06-25 | ||
| US14/314,790 US10060955B2 (en) | 2014-06-25 | 2014-06-25 | Calibrating power supply voltages using reference measurements from code loop executions |
| PCT/US2015/037158 WO2015200310A1 (en) | 2014-06-25 | 2015-06-23 | Calibrating a power supply using power supply monitors |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017523383A JP2017523383A (ja) | 2017-08-17 |
| JP2017523383A5 JP2017523383A5 (ja) | 2018-08-02 |
| JP6821436B2 true JP6821436B2 (ja) | 2021-01-27 |
Family
ID=54930401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016558774A Active JP6821436B2 (ja) | 2014-06-25 | 2015-06-23 | 電源モニタを用いた電源の較正 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10060955B2 (ja) |
| EP (1) | EP3105651B1 (ja) |
| JP (1) | JP6821436B2 (ja) |
| KR (1) | KR102170198B1 (ja) |
| CN (1) | CN106133640B (ja) |
| WO (1) | WO2015200310A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9825620B2 (en) * | 2016-01-21 | 2017-11-21 | Apple Inc. | Method and apparatus for digital undervoltage detection and control |
| KR102576707B1 (ko) * | 2016-12-26 | 2023-09-08 | 삼성전자주식회사 | 전자 시스템 및 그 동작 방법 |
| US10296063B2 (en) * | 2017-03-30 | 2019-05-21 | Oracle International Corporation | Integrated circuit current metering using voltage variation detection circuit |
| US10585411B2 (en) * | 2018-02-06 | 2020-03-10 | Ford Global Technologies, Llc | Vehicle power supply control using serial communication |
| US10627883B2 (en) * | 2018-02-28 | 2020-04-21 | Advanced Micro Devices, Inc. | Onboard monitoring of voltage levels and droop events |
| CN109188310A (zh) * | 2018-11-07 | 2019-01-11 | 内蒙古电力(集团)有限责任公司乌海电业局 | 开关设备的二次系统的电源模块故障监测装置及系统及监测方法 |
| CN110488195B (zh) * | 2019-07-18 | 2022-01-04 | 力高(山东)新能源技术有限公司 | 一种修正动力电池soc的方法 |
| US11264998B1 (en) | 2020-09-24 | 2022-03-01 | Advanced Micro Devices, Inc. | Reference free and temperature independent voltage-to-digital converter |
| US11829222B2 (en) * | 2020-09-25 | 2023-11-28 | Advanced Micro Devices, Inc. | Operating voltage adjustment for aging circuits |
| KR20230017052A (ko) * | 2021-07-27 | 2023-02-03 | 삼성전자주식회사 | 다른 전자 장치를 충전하는 전자 장치 및 다른 전자 장치를 충전하는 전자 장치의 제어 방법 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06230078A (ja) * | 1993-02-04 | 1994-08-19 | Advantest Corp | 電子機器ボードの異常個所検出方法、その装置及びこれに用いる電子機器ボード |
| JPH06230079A (ja) * | 1993-02-08 | 1994-08-19 | Sony Corp | 電源電圧可変による基板の不具合検出方法及びその装置 |
| JP2000321329A (ja) * | 1999-05-12 | 2000-11-24 | Nec Corp | 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体 |
| JP4378046B2 (ja) * | 2000-09-20 | 2009-12-02 | 株式会社アドバンテスト | 半導体試験装置 |
| JP2002181892A (ja) * | 2000-12-11 | 2002-06-26 | Nec Corp | 実装基板の不良探索方法、不良探索装置およびその制御プログラムを記録した記録媒体 |
| US7583555B2 (en) | 2003-04-11 | 2009-09-01 | Qualcomm Incorporated | Robust and Efficient dynamic voltage scaling for portable devices |
| US20070257642A1 (en) * | 2003-06-19 | 2007-11-08 | Sean Xiao | Battery cell monitoring and balancing circuit |
| US20070271473A1 (en) * | 2006-05-18 | 2007-11-22 | Eiichi Hosomi | Method and system for a semiconductor device with multiple voltage sensors and power control of semiconductor device with multiple voltage sensors |
| KR100914118B1 (ko) * | 2007-04-24 | 2009-08-27 | 삼성모바일디스플레이주식회사 | 유기 전계 발광 표시 장치 및 그 구동 방법 |
| US7787263B2 (en) | 2007-05-18 | 2010-08-31 | Texas Instruments Incorporated | Methods and apparatus to control a digital power supply |
| US7772811B1 (en) | 2007-07-13 | 2010-08-10 | Chil Semiconductor Corporation | Power supply configurations and adaptive voltage |
| JP5259877B2 (ja) * | 2009-03-30 | 2013-08-07 | クアルコム，インコーポレイテッド | 適応電圧スケーラ（ａｖｓ）、電圧レベルをスケーリングする方法、回路、及び、コンピュータ可読媒体 |
| CN101990071B (zh) * | 2009-07-29 | 2014-09-10 | 晨星软件研发(深圳)有限公司 | 可自动校准输出的解调器、方法及其电视接收器 |
| US8368385B2 (en) * | 2009-09-25 | 2013-02-05 | Intel Corporation | Methods and systems to detect voltage changes within integrated circuits |
| KR101053531B1 (ko) * | 2009-09-30 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 장치 및 이의 캘리브레이션 방법 |
| US8378738B1 (en) | 2009-10-16 | 2013-02-19 | Marvell International Ltd. | Adaptive voltage scaling using a delay line |
| US8549363B2 (en) * | 2010-01-08 | 2013-10-01 | International Business Machines Corporation | Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components |
| US8593171B2 (en) | 2010-11-19 | 2013-11-26 | Advanced Micro Devices, Inc. | Power supply monitor |
| US20120218034A1 (en) | 2011-02-28 | 2012-08-30 | Sebastian Turullols | Voltage calibration method and apparatus |
| JP5961374B2 (ja) | 2011-12-09 | 2016-08-02 | ラピスセミコンダクタ株式会社 | 電源装置、電源装置の制御方法及び電子機器 |
| US9122472B2 (en) * | 2013-03-06 | 2015-09-01 | Dell Products L.P. | System and method of measuring real-time current |
| US9342123B2 (en) * | 2013-03-18 | 2016-05-17 | Hewlett Packard Enterprise Development Lp | Determine voltage supplied to a core |
| US9430346B2 (en) * | 2013-03-26 | 2016-08-30 | Texas Instruments Incorporated | Processor power measurement |
| US9673651B2 (en) * | 2013-11-21 | 2017-06-06 | Qualcomm Incorporated | Dynamic voltage adjust circuits and methods |
| US20160370846A9 (en) * | 2014-02-28 | 2016-12-22 | Rightware Oy | Power Consumption Measurement Arrangement and Method |
-
2014
- 2014-06-25 US US14/314,790 patent/US10060955B2/en active Active
-
2015
- 2015-06-23 WO PCT/US2015/037158 patent/WO2015200310A1/en active Application Filing
- 2015-06-23 KR KR1020167026236A patent/KR102170198B1/ko active IP Right Grant
- 2015-06-23 CN CN201580016153.8A patent/CN106133640B/zh active Active
- 2015-06-23 EP EP15811884.4A patent/EP3105651B1/en active Active
- 2015-06-23 JP JP2016558774A patent/JP6821436B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150378411A1 (en) | 2015-12-31 |
| CN106133640B (zh) | 2020-06-16 |
| JP2017523383A (ja) | 2017-08-17 |
| CN106133640A (zh) | 2016-11-16 |
| KR102170198B1 (ko) | 2020-10-26 |
| EP3105651A4 (en) | 2017-11-01 |
| WO2015200310A1 (en) | 2015-12-30 |
| US10060955B2 (en) | 2018-08-28 |
| EP3105651A1 (en) | 2016-12-21 |
| EP3105651B1 (en) | 2020-01-29 |
| KR20170039073A (ko) | 2017-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6821436B2 (ja) | 電源モニタを用いた電源の較正 | |
| US9772676B2 (en) | Adaptive voltage scaling based on stage transitions or ring oscillator revolutions | |
| KR101718116B1 (ko) | 안정적인 가상 주파수를 위한 다수의 동작점의 관리 | |
| CN108474820A (zh) | 用于计量系统的参考电路 | |
| CN108027414B (zh) | 片上参数测量 | |
| BR102013015444B1 (pt) | Aparelho, método e circuito integrado para controle térmico | |
| US20150363116A1 (en) | Memory controller power management based on latency | |
| JP4946573B2 (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
| CN104035023A (zh) | Mcu的测试方法和系统 | |
| KR20190077058A (ko) | 프로그래밍가능 클록 모니터 | |
| US10151786B2 (en) | Estimating leakage currents based on rates of temperature overages or power overages | |
| EP3117286B1 (en) | Power monitoring system for virtual platform simulation | |
| US10437946B1 (en) | Using implemented core sources for simulation | |
| US9009457B2 (en) | Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory | |
| US8413102B2 (en) | Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop | |
| US20150268713A1 (en) | Energy-aware boosting of processor operating points for limited duration workloads | |
| US9575553B2 (en) | Replica path timing adjustment and normalization for adaptive voltage and frequency scaling | |
| Agarwal et al. | Redcooper: Hardware sensor enabled variability software testbed for lifetime energy constrained application | |
| US9891271B2 (en) | Techniques and circuits for testing a virtual power supply at an integrated circuit device | |
| JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
| Teräväinen et al. | Software-based on-chip thermal sensor calibration for DVFS-enabled many-core systems | |
| Pan et al. | Modeling power consumption at system-level for design of power integrity-aware AMS-circuits | |
| JP2011257998A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
| Belleudy et al. | Power evaluation of Sobel filter on Xilinx platform | |
| CN115932546A (zh) | 检测电流源芯片的方法、装置、电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180622 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180622 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180622 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190416 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190416 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190423 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20190507 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20190531 |
|
| C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20190604 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20191210 |
|
| C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20200422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200717 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200804 |
|
| C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20201104 |
|
| C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20201208 |
|
| C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20201208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6821436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |