KR101753861B1 - 정전기 방전 회로 - Google Patents

정전기 방전 회로 Download PDF

Info

Publication number
KR101753861B1
KR101753861B1 KR1020137001495A KR20137001495A KR101753861B1 KR 101753861 B1 KR101753861 B1 KR 101753861B1 KR 1020137001495 A KR1020137001495 A KR 1020137001495A KR 20137001495 A KR20137001495 A KR 20137001495A KR 101753861 B1 KR101753861 B1 KR 101753861B1
Authority
KR
South Korea
Prior art keywords
power
voltage node
esd
global
circuit
Prior art date
Application number
KR1020137001495A
Other languages
English (en)
Other versions
KR20130028778A (ko
Inventor
스테펜 브이. 코소녹키
워렌 알. 앤더슨
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20130028778A publication Critical patent/KR20130028778A/ko
Application granted granted Critical
Publication of KR101753861B1 publication Critical patent/KR101753861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Abstract

집적 회로(IC)가 개시된다. IC는 제 1 전역 전압 노드 및 제 2 전역 전압 노드를 포함한다. IC는 상기 제 1 전역 전압 노드에 각각 연결되는 2개 이상의 파워 도메인(21, 22)을 포함한다. 상기 2개 이상의 파워 도메인(21, 22) 각각은 기능 유닛(24)과, 상기 기능 유닛(24)에 연결되는 로컬 전압 노드를 포함한다. 복수의 파워 도메인(21, 22) 각각은 로컬 전압 노드와 상기 제 2 전역 전압 노드 사이에 연결되는 파워-게이팅 트랜지스터(25)와, ESD 이벤트의 발생을 검출하도록 구성되고, 상기 ESD 이벤트의 검출에 따라 상기 트랜지스터(25)를 작동시키도록 또한 구성되는, ESD 회로(26)를 더 포함한다.

Description

정전기 방전 회로{ELECTROSTATIC DISCHARGE CIRCUIT}
본 발명은 전자 회로에 관한 것이고, 특히, 정전기 방전(ESD)에 의한 손상을 방지하기 위한 회로에 관한 것이다.
전자 소자 취급시의 위험 중 하나는 정전기 방전(ESD)으로부터 나타나는 것이다. ESD는 정전기장으로부터 서로 다른 전위의 두 점 사이에 전류의 급격한 증가다. 두 점 사이의 접촉은 전기장에 대한 방전 경로를 제공할 수 있다. 두 점 사이의 전위차가 매우 클 수 있기 때문에, ESD로부터 나타나는 전류 역시 매우 클 수 있다.
반도체 소자(예를 들어, 집적 회로)는 ESD로 인한 손상에 특히 취약하다. 제조 과정 중, 그리고 반도체 소자 및/또는 조립체의 취급이 ESD 이벤트를 야기할 수 있다. 이러한 ESD 이벤트는 반도체 소자를 손상 또는 파괴시킬 수 있다. 전자 소자 및 조립체를 취급하는 인력은, ESD로 인해 취급 소자가 손상되는 것을 방지하기 위해, 접지 스트랩의 이용 또는 접지 신발의 착용과 같은, 예방책을 취할 수 있다. 그러나, 이러한 예방책도 항상 충분할 수는 없다. 따라서, 많은 현대의 전자 소자들은 ESD 방지 수단을 내장하여 설계된다. 일 타입의 ESD 회로는 ESD 클램프로 호칭된다. ESD 클램프는 파워 노드와 접지 노드 사이에 연결되는 RC(저항성-용량성) 회로와, RC 회로의 저항기 및 커패시터의 정션에 연결되는 게이트 단자를 갖는 비교적 큰 트랜지스터를 포함할 수 있다. ESD 이벤트가 발생할 때, RC 회로 상의 정션에서의 전압은 트랜지스터를 작동시켜서, 방전으로부터의 전류에 대한 방전 경로를 제공할 수 있다.
집적 회로(IC)가 개시된다. 일 실시예에서, IC는 제 1 전역 전압 노드 및 제 2 전역 전압 노드를 포함한다. IC는 상기 제 1 전역 전압 노드에 각각 연결되는 2개 이상의 파워 도메인을 포함한다. 상기 2개 이상의 파워 도메인 각각은 기능 유닛과, 상기 기능 유닛에 연결되는 로컬 전압 노드를 포함한다. 복수의 파워 도메인 각각은 로컬 전압 노드와 상기 제 2 전역 전압 노드 사이에 연결되는 트랜지스터와, ESD 이벤트의 발생을 검출하도록 구성되고, 상기 ESD 이벤트의 검출에 따라 상기 트랜지스터를 작동시키도록 또한 구성되는, ESD 회로를 더 포함한다.
일 실시예에서, 방법은 ESD(정전기 방전) 회로가 ESD 이벤트를 검출하는 단계를 포함한다. 상기 ESD 회로는 집적 회로의 복수의 파워 도메인 중 하나와 상관되고, 상기 복수의 파워 도메인 각각은 복수의 ESD 회로 중 대응하는 ESD 회로와 상관되고, 제 1 전역 전압 노드와 제 2 전역 전압 노드 사이에 연결된다. 상기 방법은, 상기 ESD 이벤트를 검출함에 따라 상기 복수의 파워 도메인 중 하나의 파워 도메인의 로컬 전압 노드와 상기 제 2 전역 전압 노드 사이에 방전 경로를 제공하는 단계를 더 포함한다.
발명의 다른 형태는 첨부 도면을 참조하여 다음의 상세한 설명을 파악할 때 명백해질 것이다.
도 1은 ESD 방전 경로를 제공하도록 파워-게이팅 트랜지스터를 각각 이용하는 복수의 파워 도메인을 갖는 집적 회로(IC)의 일 실시예를 나타내는 도면이고,
도 2는 IC 내 ESD 회로의 일 실시예를 나타내는 도면이며,
도 3은 ESD 방전 경로를 제공하기 위해 파워-게이팅 트랜지스터를 각각 이용하는 복수의 파워 도메인을 갖는 IC의 다른 실시예를 나타내는 도면이고,
도 4는 IC 내 ESD 회로의 다른 실시예를 나타내는 도면이며,
도 5는 ESD 방전 경로를 제공하기 위해 파워-게이팅 트랜지스터를 각각 이용하는 복수의 파워 도메인을 갖는 IC의 다른 실시예를 나타내는 도면이고,
도 6은 IC 내 ESD 방전 경로를 제공하기 위한 방법의 일 실시예를 나타내는 순서도이며,
도 7은 IC의 일 실시예를 나타내는 데이터 구조를 저장하는 캐리어 매체의 일 실시예의 블록도다.
본 발명의 다양한 수정예 및 대안의 형태에 노출되지만, 그 구체적인 실시예는 도면에서 예를 들어 도시되고 여기서 세부적으로 설명될 것이다. 그러나, 도면 및 관련 설명은 개시되는 특정 형태로 발명을 제한하고자 하는 것이 아니며, 이에 반해, 발명은 첨부된 청구범위에 의해 규정되는 본 발명의 사상 및 범위 내에 있는 모든 수정예, 동등물, 및 대안들을 커버한다.
본 발명은 전력을 보존하기 위한 용도로 선택적으로 그리고 독립적으로 파워-온 또는 오프될 수 있는 복수의 파워 도메인을 갖는 집적 회로(IC)에 대한 ESD(정전기 방전) 보호를 지향한다. 각각의 파워 도메인에서, ESD 이벤트를 검출하기 위해 ESD 검출 회로가 구현될 수 있다. ESD 이벤트를 검출하면, ESD 검출 회로는 파워-게이팅 트랜지스터를 작동시키기 위한 신호를 발생시킬 수 있고, 이는 ESD 이벤트에 의해 발생되는 전류에 대한 방전 경로를 완성시킬 수 있다. 각각의 파워 도메인의 ESD 검출 회로는 IC의 파워 제어 유닛에 또한 연결될 수 있다. 선택된 파워 도메인은 파워 제어 유닛이 각자의 ESD 검출 회로에 제 1 표시사항을 제공함에 따라 파워-업될 수 있고, 따라서, 파워-게이팅 트랜지스터를 작동시킬 수 있다. 마찬가지로, 선택된 파워 도메인은 파워 제어 유닛이 ESD 검출 회로에 제 2 표시사항을 제공함에 따라 파워-다운될 수 있고, 이는 파워-게이팅 트랜지스터를 작동 정지시킬 수 있다. 따라서, 파워-게이팅 트랜지스터는, 대응하는 파워 도메인으로부터 파워를 인가 또는 제거하는 기능에 추가하여, ESD 보호 용도로 또한 사용될 수 있다. 이는 물론, ESD 보호 용도로 구체적으로 추가 트랜지스터를 제공할 필요성을 배제시키고, 따라서, IC 다이 상의 면적을 절감할 수 있다. 이러한 IC의 다양한 실시예가 이제 더욱 세부적으로 설명될 것이다.
이러한 공개사항의 용도로, ESD 이벤트는 정전기장으로부터 나타나는 서로 다른 전위에 놓인 두 점 사이에서 전류의 급격한 증가로 규정될 수 있다. 이러한 ESD 이벤트가 (예를 들어, IC 내) 전자 회로에서 발생할 때, 방전 경로 부재시 내부의 회로에 손상을 가할 수 있다.
본 공개 사항의 용도로, 전역 전압 노드는, 내부의 회로가 다른 파워 도메인의 회로에 독립적으로 파워-온 또는 오프될 수 있는 IC 또는 다른 타입의 전자 시스템의 2개 이상의 파워 도메인에 연결되는 임의의 전압 노드(예를 들어, 전압 공급 노드, 접지 노드)로 규정될 수 있다. 본 공개사항의 용도로, 로컬 전압 노드는, 특정 파워 도메인의 회로에 대해 국부적인 전압 노드로서, 따라서, 다른 파워 도메인의 회로에 연결되지 않는 전압 노드로 규정될 수 있다. 따라서, 본 공개사항의 용도로, 특정 파워 도메인에 대한 파워 인가는 파워 도메인의 로컬 전압 노드를 대응하는 전역 전압 노드에 연결하는 단계(예를 들어, 로컬 전압 공급 노드를 전역 전압 공급 노드에 연결하는 단계)를 포함할 수 있다.
IC 및 ESD 회로 실시예 :
도 1은 ESD 방전 경로를 제공하기 위해 파워-게이팅 트랜지스터를 각각 이용하는 복수의 파워 도메인을 갖는 IC의 일 실시예를 나타내는 도면이다. 도시되는 실시예에서, IC(10)는 제 1 파워 도메인(21) 및 제 2 파워 도메인(22)을 포함한다. 주어진 실시예에서, 파워 도메인의 정확한 수는 바뀔 수 있고, 따라서, 여기서 제시되는 예는 제한적이고자 하는 것이 아니다. 도시되는 실시예에서 각각의 파워 도메인(21, 22)은 전역 전압 공급 노드(Vdd)로부터 전압을 수신하도록 연결된다. 추가적으로, IC(10)는 전역 리턴 전압 노드로 기능하는 제 2 전압 노드(Vss)를 포함한다. 디커플링 커패시턴스(decoupling capacitance)(27)가 전역 전압 공급 노드와 전역 전압 리턴 노드 사이에 제공될 수 있다. 디커플링 커패시턴스(27)는 하나 이상의 커패시터를 이용하여 구현될 수 있고, IC(10) 간에 분포될 수 있다. 전력 공급 노이즈는 디커플링 커패시턴스(27)를 통해 리턴 노드로 분로될 수 있고, 따라서, 전력 전압 공급 노드와 전역 전압 리턴 노드 사이의 전압차를 실질적으로 일정한 값으로 유지시킬 수 있다.
도시되는 실시예에서 각각의 전력 도메인(21, 22)은 각각 로컬 리턴 노드(Vss-Local 1, Vss-Local 2)를 포함한다. 하나 이상의 커패시터로 구성되는 로컬 디커플링 커패시턴스(23)는 각각의 파워 도메인(21, 22) 내에 제공될 수 있다. 이러한 커패시터는 상술한 전역 디커플링 커패시턴스(27)의 기능과 유사한 기능을 제공할 수 있고, 아래에서 추가적으로 상세하게 설명되는 바와 같이, ESD 이벤트로부터 발생되는 전류에 대한 방전 경로의 일부분을 또한 제공할 수 있다.
각자의 파워-게이팅 트랜지스터(25)는 파워 도메인(21, 22)의 로컬 리턴 노드와 전역 리턴 노드(Vss) 사이에 연결된다. 파워 도메인(21, 22) 중 특정 파워 도메인은 대응하는 파워-게이팅 트랜지스터(25)를 작동시킴으로써 파워-온될 수 있고, 이는 그 로컬 리턴 노드를 전역 리턴 노드(Vss)에 효과적으로 연결할 수 있다. 파워 도메인(21, 22)은 서로에 독립적으로 파워-온 및 오프될 수 있다.
IC(10)는 서로 독립적으로 파워-온 또는 오프될 수 있는 복수의 파워 도메인을 포함하는 서로 다른 많은 종류의 IC 중 하나일 수 있다. 예를 들어, IC(10)는 일 실시예에서 멀티-코어 프로세서일 수 있고, 각각의 기능 유닛(24)은 코어를 형성하는 회로를 포함한다. 다른 실시예에서, IC(10)는 배터리 파워 보존이 중요한 휴대용 장치에 사용하도록 의도된 IC일 수 있고, 각각의 파워 도메인은 사용되지 않을 때 파워-오프될 수 있는 대응 기능 유닛(24)을 포함한다. 기능 유닛(24)은 IC(10)의 일부 실시예에서 동일할 수 있고, 다른 실시예에서 기능 유닛(24)은 서로 다를 수 있다. 일반적으로, IC(10)는 다른 부분에 대해 독립적으로 파워-온 또는 오프될 수 있는 부분(예를 들어, 파워 도메인)을 포함하는 임의의 타입의 IC일 수 있다. 마찬가지로, 기능 유닛(24)은 IC(10)의 하나 이상의 의도된 기능들을 수행하는 임의의 타입의 기능 회로일 수 있다.
도시되는 실시예에서 각각의 파워 도메인(21, 22)은 대응하는 파워-게이팅 트랜지스터(25)의 작동에 의해 파워-온될 수 있다. 도시되는 실시예에서, 각각의 파워-게이팅 트랜지스터(25)는 각자의 ESD 검출 회로(26)에 연결된 게이트 단자를 갖는다. 각각의 ESD 검출 회로(26)는 파워 제어 유닛(28)으로부터 각자의 신호를 수신하도록 연결된다. ESD 검출 회로(26)가 각자의 파워-온 신호를 수신할 때(예를 들어, 파워 도메인(21)에 대해 파워 온 1, 파워 도메인(22)에 대해 파워 온 2), 해당 파워 도메인의 파워-게이팅 트랜지스터(25)의 게이트 단자 상에 수신되는 신호('검출/온')를 어서트(assert)함으로써 응답할 수 있다. 이 신호들은 파워 제어 유닛(28)에 의한 각자의 파워-온 신호의 디어서트(de-assertion)에 따라 각자의 ESD 검출 회로(26)에 의해 디어서트될 수 있다. 따라서, 파워 제어 유닛(28)은 IC(10)의 정상 작동 중 파워 도메인(21, 22)에 파워가 제공되는 지 여부를 효과적으로 제어할 수 있다.
파워-게이팅 트랜지스터(25)의 게이트 단자 상에서 '검출/온' 신호의 어서트는 해당 트랜지스터를 물론 작동시킬 수 있고, 따라서, 그 로컬 리턴 전압 노드를 전역 리턴 전압 노드에 효과적으로 연결시킬 수 있다. 예를 들어, 파워 도메인(21)의 파워-게이팅 트랜지스터(25)가 작동할 경우, Vss-Local1은 Vss-Global에 효과적으로 연결될 수 있고, 따라서, 기능 유닛(24)에 파워를 제공할 수 있다. 역으로, 파워-게이팅 트랜지스터(25)의 게이트 단자에 대한 신호의 디어서트는 파워를 제거시킬 수 있다. 예를 들어, 파워 도메인(21) 내 파워-게이팅 트랜지스터(25)의 게이트 단자에 제공되는 신호가 디어서트될 경우, Vss-Local1은 Vss-Global로부터 효과적으로 분리되고, 따라서, 해당 파워 도메인으로부터 파워가 제거될 수 있다.
상술한 파워-게이팅 기능에 추가하여, 파워-게이팅 트랜지스터(25)는 ESD 이벤트 중 발생되는 전류에 대한 방전 경로를 완성시키는 데 또한 사용될 수 있다. 각각의 ESD 검출 회로(26)는 각각의 파워 도메인(21, 22) 내 회로에 손상을 일으킬 가능성이 있는 ESD 이벤트를 검출하도록 구성될 수 있다. ESD 이벤트 검출에 따라, ESD 검출 회로(26)는 대응하는 '검출/온' 신호를 어서트할 수 있고, 따라서, 각자의 파워 도메인의 파워-게이팅 트랜지스터(25)를 작동시킬 수 있다. 파워 도메인(21, 22)의 파워-게이팅 트랜지스터(25)가 액티브 상태일 때, 전류에 대한 방전 경로가 커패시턴스(23)를 통해, 로컬 전압 리턴 노드(예를 들어, Vss-Local1)로, 그리고 액티브 파워-게이팅 트랜지스터(25)를 통해, 제공될 수 있다.
따라서, 도시되는 실시예의 파워-게이팅 트랜지스터(25)는 앞서 설명한 파워-게이팅 기능을 실행하는 기능에 추가하여, ESD 방전 경로를 제공하는 기능을 제공할 수 있다. 설명되는 방식으로 ESD 방전 경로를 제공하기 위해 파워-게이팅 트랜지스터를 이용하면, 이 기능을 수행하기 위해 별도의 트랜지스터를 제공할 필요성을 배제시킬 수 있다. 따라서, 이는 IC(10)와 같은 IC의 ESD 보호를 제공할 수 있게 하고, 또한, 비교적 큰 별도의 ESD 트랜지스터에 의해 점유될 수 있는 회로 면적을 절감할 수 있게 한다.
도 2는 IC(10)의 ESD 회로(26)의 일 실시예를 나타내는 도면이다. 설명을 위해, 편의성을 위해 도 1에서와 같이 번호를 붙인, 이러한 다른 요소들에 대한 ESD 검출 회로(26)의 관계를 완전하게 설명하기 위해, 추가적인 요소가 도 2에 도시된다.
도시되는 실시예에서, ESD 검출 회로(26)는 직렬로 연결된 커패시터(32) 및 저항기(33)를 포함한다. 커패시터(32) 및 저항기(33)의 정션, 즉, '이벤트'라 표시된 노드는, OR 게이트(31)에 대한 입력으로 사용된다. 도시되는 실시예에서 커패시터(32)는 이벤트 노드와 전역 전압 공급 노드 사이에 연결된다. 저항기(33)는 이벤트 노드와 전역 리턴 전압 노드 사이에 연결된다. ESD 이벤트가 없을 때, 이벤트 노드는 커패시터(32)에 의해 전역 전압 공급 노드(Vdd) 상에 존재하는 전압으로부터 분리될 수 있다. 따라서, 이벤트 노드는 저항기(33)를 통해, 전역 전압 리턴 노드 상에 존재하는 전압(Vss-Global)을 향해 당겨질 수 있다. 더욱이, 파워 온 1이 파워 제어 유닛(28)에 의해 어서트되지 않을 경우, OR 게이트(31)의 출력은 ESD 이벤트가 없을 때 로우(low)일 수 있다. 따라서, OR 게이트(31)의 출력에 연결되는 파워-게이팅 트랜지스터(25)의 게이트 단자는, 파워 온 1이 어서트되지 않을 때 ESD 이벤트가 없을 경우, 로우다. 본 실시예에서, 파워-게이팅 트랜지스터(25)는 게이트 단자 상의 로직 하이 전압에 따라 작동할 수 있는 NMOS(n-채널 금속 산화물 반도체) 트랜지스터다. 따라서, 파워-게이팅 트랜지스터(25)는 OR 게이트(31)의 출력이 로우일 때 인액티브 상태를 갖는다.
ESD 이벤트가 발생할 때, Vdd와 Vss-Global 사이의 전압차는 급속하게 증가할 수 있다. 커패시터 양단의 전압이 순간적으로 변할 수 없기 때문에, 저항기(33)를 통해 흐르는 전류의 양이 ESD 이벤트에 따라 급속하게 증가할 수 있다. 저항기(33)를 통한 전류의 이러한 급격한 돌입은 이벤트 노드와 Vss-Global 사이의 대응하는 전압 강하를 증가시킬 수 있다. 전압 강하가 충분할 경우, OR 게이트(31)는 이벤트 노드 상에 존재하는 전압을 로직 1로 해석할 수 있다. 이에 따라, OR 게이트(31)는 로직 1(이 경우에 로직 하이 전압)을 어서트하고, 따라서, 파워-게이팅 트랜지스터(25)를 작동시킨다. 앞서 언급한 바와 같이, 파워-게이팅 트랜지스터(25)의 작동은 로컬 전압 리턴 노드(본 예에서 Vss-Local1)를 Vss-Global에 효과적으로 연결시킬 수 있다. 따라서, ESD 이벤트 검출에 따라 파워-게이팅 트랜지스터(25)의 작동은 파워 도메인(본 예에서 파워 도메인(21))을 통해 Vdd와 Vss-Global 사이의 방전 경로를 완성시킬 수 있다. 따라서, 인액티브할 때 파워 도메인(21)을 통해 방전 경로를 제공하는 것은 그 안에 포함된 회로(예를 들어, 기능 유닛(24))에 대한 ESD 손상을 방지할 수 있다.
도 3은 ESD 방전 경로를 제공하기 위해 파워-게이팅 트랜지스터를 각각 이용하는 복수의 파워 도메인을 갖는 IC의 다른 실시예를 나타내는 도면이다. 본 특정 실시예에서, IC(40)는 파워 도메인(41, 42)을 포함한다. 각각의 파워 도메인(41, 42)은 대응하는 기능 유닛(24), 대응하는 로컬 디커플링 커패시터(23), 대응하는 파워-게이팅 트랜지스터(45), 및 대응하는 ESD 검출 회로(46)를 포함한다. 도시되는 실시예에서 파워 제어 유닛(28) 및 디커플링 커패시턴스(27)는 도 1 및 도 2에 도시되는 유사 도면부호의 요소들과 유사하다.
도시되는 실시예에서, IC(40)는 전역 전압 공급 노드(Vdd-Global) 및 전역 전압 리턴 노드(Vss-Global)를 포함한다. 파워 도메인(41, 42) 각각은 로컬 전압 공급 노드(Vdd-Local1, Vdd-Local2)를 각각 포함한다. 대응하는 파워-게이팅 트랜지스터(45)는 각자의 로컬 전압 공급 노드 및 전역 공급 전압 노드(Vdd) 사이에 연결된다. 도 1 및 도 2에 도시되는 실시예에 반해, 파워-게이팅 트랜지스터는 PMOS(p-채널 금속 산화물 반도체) 트랜지스터다. 더욱이, 도 4를 잠깐 참조하면, ESD 검출 회로(46)는 도 1 및 도 2의 DSD 검출 회로(26)에 사용된 OR 게이트(31) 대신에, NOR 게이트(57)를 이용한다. 따라서, ESD 이벤트가 발생할 때, 이벤트 노드 상에서 검출되는 로직 1이 NOR 게이트(57)로 하여금 출력을 로우(low)로 구동시킬 수 있고, 따라서, 이에 연결된 대응하는 파워-게이팅 트랜지스터(45)를 작동시킬 수 있다. 파워-게이팅 트랜지스터(45)가 파워 도메인(41, 42) 중 적어도 하나에서 작동할 때, 대응하는 로컬 전압 공급 노드는 전역 전압 공급 노드에 효과적으로 연결될 수 있다. 따라서, ESD 이벤트로부터 전류에 대한 방전 경로는 액티브 파워-게이팅 트랜지스터(45) 및 대응하는 로컬 디커플링 커패시터(23)를 통해 제공될 수 있고, 커패시터(23)는 특정 파워 도메인에 대한 로컬 전압 공급 노드와 Vss-Global 사이에 연결된다.
각각의 파워 도메인(41, 42)에 대한 파워-게이팅 트랜지스터(45)는 ESD 검출 회로(45)가 파워 제어 유닛(28)으로부터 대응 신호(예를 들어, 파워 도메인(41)의 ESD 검출 회로(46)로의 파워 온 1)를 수신함에 따라 또한 작동할 수 있다. 따라서, 파워 도메인(41)의 ESD 검출 회로(46)에 제공되는 파워 온 1 신호의 어서트는 NOR게이트(57)로 하여금 출력을 로우로 구동하게 할 수 있고, 따라서, 대응하는 파워-게이팅 트랜지스터(45)를 동작시킬 수 있다. 파워 제어 유닛(28)으로부터 어서트된 파워 온 2 신호의 수신에 기초한 ESD 회로(46)의 작동은 동일할 수 있다.
도 5는 ESD 방전 경로를 제공하기 위해 복수의 파워-게이팅 트랜지스터를 각각 이용하는 복수의 파워 도메인을 갖는 IC의 다른 실시예를 나타내는 도면이다. 도시되는 실시예에서 IC(50)는 도 1에 도시되는 IC(10)와 유사하고, 유사한 도면부호의 요소들은 동일한 기능을 실행한다. 그러나, IC(50)의 파워 도메인(21, 22) 각각은 IC(10)의 파워 도메인에 대해 단일 파워-게이팅 트랜지스터(25) 대신에, 복수의 인스턴스의 파워-게이팅 트랜지스터(25)를 포함한다. 복수의 인스턴스의 파워-게이팅 트랜지스터를 구현하는 것은 일부 실시예에서, 단일 파워-게이팅 트랜지스터가 이용되는 실시예에 비해 트랜지스터를 소형으로 만들 수 있다.
도시되는 실시예에서, 파워 도메인(21, 22) 각각은 디커플링 커패시터(23)와 병렬로 연결되는 추가적인 트랜지스터(55)를 포함한다. 트랜지스터(55)의 각각의 인스턴스는 각자의 ESD 회로(26)에 연결되는 게이트 단자를 포함한다. 특히, 각각의 트랜지스터(55)의 게이트 단자는 대응하는 ESD 회로(26)의, 도 2의 실시예에 도시되는, 이벤트 노드에 연결될 수 있다. 따라서, 도시되는 실시예의 트랜지스터(55)는 ESD 이벤트에 따라 작동함에 추가하여 각자의 파워 도메인에 파워를 제공하도록 작동할 수 있는 트랜지스터(25)에 비해, ESD 이벤트에만 반응하여 작동하도록 구성될 수 있다. 액티브 상태일 때, 주어진 인스턴스의 트랜지스터(55)는 대응하는 커패시터(23)와 병렬로 각자의 Vss-Local 노드와 Vdd 사이에 추가적인 방전 경로를 제공할 수 있다.
일반적으로, IC의 다양한 실시예들이 상술한 바에 따라 구현될 수 있고, 파워-게이팅 트랜지스터의 기능은 ESD 보호 장치의 두 배가 될 수 있다. 이러한 파워-게이팅 트랜지스터는 전역 전압 공급 노드와 로컬 전압 공급 노드, 전역 접지 노드와 로컬 접지 노드, 및/또는 다른 로컬 및 전역 전압 노드 사이에 연결될 수 있다. ESD 회로는 이러한 파워-게이팅 트랜지스터에 연결될 수 있고, 방전 경로를 제공하여 각자의 파워 도메인에 대한 손상을 방지하기 위해, ESD 이벤트에 따라 작동할 수 있다. 파워-게이팅 트랜지스터는 대응하는 파워 도메인으로부터 파워를 독립적으로 인가하거나 제거하는 데 또한 사용될 수 있다.
방법 흐름:
도 6은 IC 내 ESD 방전 경로를 제공하기 위한 방법의 일 실시예를 나타내는 순서도다. 도시되는 실시예에서, 방법(60)은 ESD 이벤트의 검출과 함께 시작된다(단계(62)). ESD 이벤트의 검출에 따라, 하나 이상의 ESD 검출 회로에 의해 표시사항이 발생되고(단계(64)), 각각의 검출 회로는 특정 파워 도메인과 상관될 수 있다. 각각의 ESD 검출 회로는 특정 파워 도메인에 대한 대응하는 파워-게이팅 트랜지스터에 연결될 수 있다. 주어진 파워 도메인의 경우에, ESD 이벤트가 검출될 때 각자의 파워-게이팅 트랜지스터가 액티브하지 않을 경우(단계(66), 아니오), 상기 파워-게이팅 트랜지스터는 작동될 수 있다(단계(68)). ESD 이벤트가 발생할 때 대응하는 파워 도메인과 상관된 파워-게이팅 트랜지스터의 일부 또는 전부가 이미 액티브 상태일 경우(단계(66), 예), 방전 경로가 액티브 파워-게이팅 트랜지스터를 통해, 그리고 대응하는 디커플링 커패시턴스를 통해 이미 제공되기 때문에, 이러한 파워 도메인에 대해 어떤 추가적인 액션을 취할 필요가 없다. 각각의 도메인에 대한 파워-게이팅 트랜지스터가 다른 파워 도메인과 상관된 트랜지스터에 대해 독립적으로 작동 또는 작동정지될 수 있기 때문에, 일부는 주어진 시간에 액티브 상태이고 다른 일부는 인액티브 상태일 수 있다. 따라서, ESD 이벤트가 발생할 때 (다른 파워-게이팅 트랜지스터들은 이미 액티브 상태인 경우에) 인액티브 상태의 파워-게이팅 트랜지스터를 일시적으로 작동시키는 것이 때때로 필요할 수 있다.
컴퓨터-액세스가능 저장 매체
다음에 도 7로 넘어가면, 상술한 바와 같이 IC(10, 40, 50) 중 어느 하나(또는 모두)를 나타내는 데이터베이스를 포함하는 컴퓨터 액세스가능 저장 매체(300)의 블록도가 도시된다. 일반적으로 말해서, 컴퓨터 액세스가능 저장 매체는 컴퓨터에 명령 및/또는 데이터를 제공하기 위해 사용 중 컴퓨터에 의해 액세스가능한 비-일시적 저장 매체를 포함할 수 있다. 예를 들어, 컴퓨터 액세스가능 저장 매체는 자기 도는 광학 매체, 예를 들어, 디스크(고정식 또는 탈착식), 테이프, CD-ROM, 또는 DVD-ROM, CD-R, CD-RW, DVD-R, DVD-RW, 또는 블루-레이와 같은 저장 매체를 포함할 수 있다. 저장 매체는 RAM(예를 들어, 동기식 동적 RAM(SDRAM), 더블 데이터 레이트(DDR, DDR2, DDR3, 등) SDRAM, 저전력 DDR(LPDDR2, 등) SDRAM, 램버스 DRAM(RDRAM), 정적 RAM(SRAM), 등), ROM, 플래시 메모리, 비휘발성 메모리(가령, 플래시 메모리)(범용 시리얼 버스(USB) 인터페이스, 등과 같은 주변 인터페이스를 통해 액세스가능)과 같은 휘발성 또는 비-휘발성 메모리 매체를 더 포함할 수 있다. 저장 매체는 마이크로일렉트로미캐니컬 시스템(MEMS)과, 네트워크 및/또는 무선 링크와 같은 통신 매체를 통해 액세스가능한 저장 매체를 포함할 수 있다.
일반적으로, 컴퓨터 액세스가능 저장 매체(300) 상에 실린 IC(10, 40, 50) 중 적어도 하나를 나타내는 데이터베이스 또는 다른 타입의 데이터 구조는, 설명되는 IC를 포함하는 하드웨어를 제조하기 위해 프로그램에 의해 판독될 수 있고 직접적 또는 간접적으로 이용될 수 있는 데이터베이스일 수 있다. 예를 들어, 데이터베이스는 베리로그 또는 VHDL과 같은 하이 레벨 디자인 언어(HDL)로 된 하드웨어 기능의 거동-레벨 설명 또는 레지스터 트랜스퍼 레벨(RTL) 설명일 수 있다. 설명(description)은 합성 라이브러리로부터 게이트 및 다른 회로들의 리스트를 포함하는 네트리스트를 생성하기 위해 설명을 합성할 수 있는 합성 툴에 의해 판독될 수 있다. 네트리스트는 설명되는 IC를 포함하는 하드웨어의 기능을 또한 나타내는 한 세트의 게이트 및 다른 회로를 포함한다. 그 후 네트리스트는 마스크에 도포될 기하학적 형상을 설명하는 데이터 세트를 생성하도록 배치 및 이동될 수 있다. 그 후 마스크를 다양한 반도체 제조 단계에서 이용하여, 설명되는 IC에 대응하는 반도체 회로를 제조할 수 있다. 대안으로서, 컴퓨터 액세스가능 저장 매체(300) 상의 데이터베이스는 요망하는 바에 따라 네트리스트(합성 라이브러리를 갖거나 갖지 않음) 또는 데이터 세트일 수 있다.
컴퓨터 액세스가능 저장 매체(300)가 IC(10, 40, 50) 중 하나 이상의 표현을 지니지만, 다른 실시예는, 에이전트 세트(예를 들어, ESD 회로(26), 파워 제어 유닛(28), 기능 유닛(24), 등), 에이전트의 일부분(예를 들어, OR 게이트(31)), 등을 포함한, 이러한 IC의 임의의 부분의 표현을, 요망하는 바에 따라, 지닐 수 있다.
본 발명이 특정 실시예를 참조하여 설명되지만, 실시예는 예시적인 것에 불과하고 발명의 범위는 이에 제한되지 않는다. 설명된 실시예에 대한 임의의 변형예, 수정예, 추가예, 및 개선예가 가능하다. 이러한 변형예, 수정예, 추가예, 및 개선예는 다음의 청구범위 내에 세부적으로 기재된 바와 같이 발명의 범위 내에 있을 수 있다.

Claims (22)

  1. 집적 회로(integrated circuit)로서,
    상기 집적 회로는,
    제 1 전역 전압 노드(global voltage node) 및 제 2 전역 전압 노드와; 그리고
    상기 제 1 전역 전압 노드에 각각 연결되는 둘 이상의 파워 도메인(power domain)들을 포함하고,
    상기 둘 이상의 파워 도메인들 각각은,
    로컬 전압 노드(local voltage node)와;
    상기 제 1 전압 노드와 각각의 로컬 전압 노드 사이에 연결되는 하나 이상의 디커플링 커패시터(decoupling capacitor)들과;
    상기 로컬 전압 노드와 상기 제 2 전역 전압 노드 사이에 연결되는 제 1 트랜지스터와;
    상기 제 1 전압 노드와 각각의 로컬 전압 노드 사이에 연결되는 제 2 트랜지스터와; 그리고
    ESD(ElectroStatic Discharge, 정전기 방전) 회로를 포함하고,
    상기 ESD 회로는 ESD 이벤트(ESD event)의 발생을 검출하도록 되어 있고,
    상기 ESD 회로는 또한, 상기 ESD 이벤트를 검출함에 응답하여 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각을 활성화(activation)시키도록 되어 있는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서,
    상기 파워 도메인들 각각은 상기 제 1 전역 전압 노드와 각각의 로컬 전압 노드 사이에 연결되는 기능 유닛(functional unit)을 포함하고,
    상기 파워 도메인들 각각의 상기 ESD 회로는 또한, 상기 집적 회로의 파워 제어 유닛(power control unit)으로부터 제 1 표시사항(indication)을 수신함에 응답하여 상기 제 1 트랜지스터를 활성화시킴으로써 상기 복수의 파워 도메인들의 각각의 파워 도메인의 상기 기능 유닛에 파워를 제공하도록 되어 있는 것을 특징으로 하는 집적 회로.
  3. 제2항에 있어서,
    ESD 이벤트가 없을 때, 상기 제 1 트랜지스터는, 상기 ESD 회로가 상기 파워 제어 유닛으로부터 제 2 표시사항을 수신함에 응답하여, 비활성(inactive) 상태가 되도록 되어 있는 것을 특징으로 하는 집적 회로.
  4. 제2항에 있어서,
    상기 파워 제어 유닛은 또한, 상기 복수의 파워 도메인들의 파워 온(powering on) 및 파워 오프(powering off)를 서로 독립적으로 제어하도록 되어 있고,
    상기 복수의 파워 도메인들 중 특정 파워 도메인을 파워 온하는 것은, 상기 복수의 파워 도메인들 중 상기 특정 파워 도메인의 상기 ESD 회로에 상기 제 1 표시사항을 제공하는 것을 포함하고,
    상기 복수의 파워 도메인들 중 상기 특정 파워 도메인으로부터 파워를 제거하는 것은, 상기 복수의 파워 도메인들 중 상기 특정 파워 도메인의 상기 ESD 회로에 제 2 표시사항을 제공하는 것을 포함하는 것을 특징으로 하는 집적 회로.
  5. 제2항에 있어서,
    상기 ESD 회로는,
    상기 제 1 전역 전압 노드와 상기 제 2 전역 전압 노드 사이에 직렬로 연결되는 저항기 및 커패시터를 갖는 RC(Resistive-Capacitive, 저항성-용량성) 회로와; 그리고
    상기 저항기와 상기 커패시터의 접합부(junction)에 연결되는 제 1 입력을 갖는 로직 게이트(logic gate)를 포함하는 것을 특징으로 하는 집적 회로.
  6. 제5항에 있어서,
    상기 로직 게이트는 또한, 상기 파워 제어 유닛으로부터 상기 제 1 표시사항을 수신하도록 연결되는 제 2 입력을 포함하는 것을 특징으로 하는 집적 회로.
  7. 제1항에 있어서,
    상기 제 1 전역 전압 노드는 파워 공급 노드(power supply node)이고,
    상기 제 2 전역 전압 노드는 리턴 노드(return node)인 것을 특징으로 하는 집적 회로.
  8. 제1항에 있어서,
    상기 제 1 전역 전압 노드는 리턴 노드이고,
    상기 제 2 전역 전압 노드는 전압 공급 노드인 것을 특징으로 하는 집적 회로.
  9. 정전기 방전(ElectroStatic Discharge, ESD)에 의한 손상을 방지하기 위한 방법으로서,
    ESD 회로가 ESD 이벤트를 검출하는 단계와; 그리고
    상기 ESD 이벤트를 검출함에 응답하여 방전 경로(discharge path)를 제공하는 단계를 포함하여 구성되며,
    상기 ESD 회로는 집적 회로(Integrated Circuit, IC)의 복수의 파워 도메인들 중 하나의 파워 도메인과 관련되어 있으며, 상기 복수의 파워 도메인들 각각은 복수의 ESD 회로들 중 대응하는 하나의 ESD 회로와 관련되어 있고, 아울러 제 1 전역 전압 노드와 제 2 전역 전압 노드 사이에 연결되며,
    상기 방전 경로는 상기 복수의 파워 도메인들 중 상기 하나의 파워 도메인의 로컬 전압 노드와 상기 제 2 전역 전압 노드 사이에 제공되고,
    상기 방전 경로를 제공하는 단계는, 상기 ESD 회로가, 상기 로컬 전압 노드와 상기 제 2 전역 전압 노드 사이에 연결되는 둘 이상의 트랜지스터들을 활성화시키는 것을 포함하는 것을 특징으로 하는 정전기 방전(ESD)에 의한 손상을 방지하기 위한 방법.
  10. 제9항에 있어서,
    상기 방법은 또한, 상기 ESD 회로가, 파워 제어 유닛으로부터 제 1 표시사항을 수신함에 응답하여, 상기 로컬 전압 노드와 상기 제 2 전역 전압 노드 사이에 연결되는 상기 하나 이상의 트랜지스터들을 활성화시키는 단계를 포함하는 것을 특징으로 하는 정전기 방전(ESD)에 의한 손상을 방지하기 위한 방법.
  11. 제10항에 있어서,
    상기 방법은 또한, 상기 파워 제어 유닛이, 상기 복수의 파워 도메인들 중 특정 파워 도메인들을 서로 독립적으로 파워 온시키는 단계를 더 포함하고,
    상기 방법은 또한, 상기 파워 제어 유닛이, 상기 복수의 파워 도메인들 중 특정 파워 도메인들을 서로 독립적으로 파워 다운(powering down)시키는 단계를 포함하고,
    상기 파워 다운시키는 것은 상기 복수의 파워 도메인들 중 상기 특정 파워 도메인들에게 제 2 표시사항을 제공함으로써 상기 특정 파워 도메인들을 독립적으로 파워 다운시키는 것인 것을 특징으로 하는 정전기 방전(ESD)에 의한 손상을 방지하기 위한 방법.
  12. 제9항에 있어서,
    상기 둘 이상의 트랜지스터들을 활성화시키는 것은, 전역 공급 전압 노드를 로컬 공급 전압 노드에 연결하는 것을 포함하고,
    상기 제 2 전역 전압 노드는 상기 전역 공급 전압 노드이고,
    상기 제 1 전역 전압 노드는 리턴 전압 노드인 것을 특징으로 하는 정전기 방전(ESD)에 의한 손상을 방지하기 위한 방법.
  13. 제9항에 있어서,
    상기 둘 이상의 트랜지스터들을 활성화시키는 것은, 전역 리턴 전압 노드를 로컬 리턴 전압 노드에 연결하는 것을 포함하고,
    상기 제 2 전역 전압 노드는 상기 전역 리턴 전압 노드이고,
    상기 제 1 전역 전압 노드는 공급 전압 노드인 것을 특징으로 하는 정전기 방전(ESD)에 의한 손상을 방지하기 위한 방법.
  14. 컴퓨터 시스템 상에서 실행가능한 프로그램에 의해 작동되는 데이터 구조를 저장하는 비일시적 컴퓨터 판독가능 매체(non-transitory computer readable medium)로서,
    상기 프로그램은 상기 데이터 구조에 의해 기술되는 회로를 포함하는 집적 회로를 제조하기 위한 프로세스의 일부분을 수행하도록 상기 데이터 구조를 작동시키며, 상기 데이터 구조로 기술되는 상기 회로는,
    제 1 전역 전압 노드 및 제 2 전역 전압 노드를 갖는 집적 회로(Integrated Circuit, IC)와; 그리고
    상기 제 1 전역 전압 노드에 각각 연결되는 둘 이상의 파워 도메인들을 포함하며,
    상기 둘 이상의 파워 도메인들 각각은,
    로컬 전압 노드와,
    상기 로컬 전압 노드와 상기 제 2 전역 전압 노드 사이에 연결되는 둘 이상의 트랜지스터들과; 그리고
    ESD(ElectroStatic Discharge, 정전기 방전) 회로를 포함하고,
    상기 ESD 회로는 ESD 이벤트의 발생을 검출하도록 되어 있고,
    상기 ESD 회로는 또한, 상기 ESD 이벤트를 검출함에 응답하여 혹은 파워 제어 유닛으로부터 대응하는 표시사항을 수신함에 응답하여, 상기 둘 이상의 트랜지스터들을 활성화시키도록 되어 있는 것을 특징으로 하는 비일시적 컴퓨터 판독가능 매체.
  15. 제14항에 있어서,
    상기 데이터 구조로 기술되는 상기 ESD 회로는 또한, 상기 집적 회로의 파워 제어 유닛으로부터 제 1 표시사항을 수신함에 응답하여 상기 트랜지스터를 활성화시킴으로써 상기 복수의 파워 도메인들의 각각의 파워 도메인의 기능 유닛에 파워를 제공하도록 되어 있고,
    상기 파워 도메인들의 각각의 파워 도메인의 상기 기능 유닛은, 상기 제 1 전역 전압 노드와 각각의 로컬 전압 노드 사이에 연결되는 것을 특징으로 하는 비일시적 컴퓨터 판독가능 매체.
  16. 제15항에 있어서,
    상기 데이터 구조로 기술되는 상기 파워 제어 유닛은 또한, 상기 복수의 파워 도메인들 각각을 서로 독립적으로 파워 온시키도록 되어 있고,
    상기 복수의 파워 도메인들 중 특정 파워 도메인을 파워 온하는 것은, 상기 복수의 파워 도메인들 중 상기 특정 파워 도메인의 상기 ESD 회로에 상기 제 1 표시사항을 제공하는 것을 포함하고,
    상기 복수의 파워 도메인들 중 상기 특정 파워 도메인으로부터 파워를 제거하는 것은, 상기 복수의 파워 도메인들 중 상기 특정 파워 도메인의 상기 ESD 회로에 제 2 표시사항을 제공하는 것을 포함하는 것을 특징으로 하는 비일시적 컴퓨터 판독가능 매체.
  17. 제14항에 있어서,
    상기 데이터 구조는 다음과 같은 타입의 데이터,
    HDL(High-level Design Language, 하이 레벨 디자인 언어) 데이터;
    RTL(Register Transfer Level, 레지스터 트랜스퍼 레벨) 데이터;
    GDS Ⅱ(Graphic Data System Ⅱ, 그래픽 데이터 시스템 Ⅱ) 데이터
    중 하나 이상을 포함하는 것을 특징으로 하는 비일시적 컴퓨터 판독가능 매체.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020137001495A 2010-06-30 2011-06-29 정전기 방전 회로 KR101753861B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/827,017 US8400743B2 (en) 2010-06-30 2010-06-30 Electrostatic discharge circuit
US12/827,017 2010-06-30
PCT/US2011/042362 WO2012003214A1 (en) 2010-06-30 2011-06-29 Electrostatic discharge circuit

Publications (2)

Publication Number Publication Date
KR20130028778A KR20130028778A (ko) 2013-03-19
KR101753861B1 true KR101753861B1 (ko) 2017-07-04

Family

ID=44583368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137001495A KR101753861B1 (ko) 2010-06-30 2011-06-29 정전기 방전 회로

Country Status (6)

Country Link
US (1) US8400743B2 (ko)
EP (1) EP2589149B1 (ko)
JP (1) JP5629376B2 (ko)
KR (1) KR101753861B1 (ko)
CN (1) CN102959865B (ko)
WO (1) WO2012003214A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467261B2 (en) * 2010-07-09 2013-06-18 International Business Machines Corporation Implementing smart switched decoupling capacitors to efficiently reduce power supply noise
US8988839B2 (en) * 2011-11-01 2015-03-24 Qualcomm Incorporated Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing
WO2013076527A1 (en) * 2011-11-22 2013-05-30 Freescale Semiconductor, Inc. Integrated circuit, integrated circuit package and method of providing protection against an electrostatic discharge event
WO2013099321A1 (ja) 2011-12-26 2013-07-04 Nakanuma Tadashi 熱電発電装置
US8804290B2 (en) * 2012-01-17 2014-08-12 Texas Instruments Incorporated Electrostatic discharge protection circuit having buffer stage FET with thicker gate oxide than common-source FET
US9679891B2 (en) * 2014-03-20 2017-06-13 Apple Inc. Optimized ESD clamp circuitry
US9871506B2 (en) * 2014-04-16 2018-01-16 Qualcomm Incorporated Switchable decoupling capacitors
US9488996B2 (en) 2014-05-29 2016-11-08 Qualcomm Incorporated Bias techniques and circuit arrangements to reduce leakage current in a circuit
US9438244B2 (en) * 2014-10-28 2016-09-06 Xilinx, Inc. Circuits for and methods of controlling power within an integrated circuit
US9705307B2 (en) * 2015-01-27 2017-07-11 Qualcomm Incorporated Self-sensing reverse current protection switch
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
TWI739762B (zh) * 2015-10-09 2021-09-21 美商羅門哈斯公司 中空聚合物組合物
KR101888911B1 (ko) * 2015-12-02 2018-08-17 엘지디스플레이 주식회사 표시장치 및 그 표시장치로 전압을 공급하는 인쇄회로보드
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
CN105977938B (zh) * 2016-06-17 2018-09-25 中国电子科技集团公司第二十四研究所 芯片esd保护电路
US10826290B2 (en) * 2016-12-23 2020-11-03 Nxp B.V. Electrostatic discharge (ESD) protection for use with an internal floating ESD rail
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor
CN109753134B (zh) * 2018-12-24 2022-04-15 四川大学 一种基于全局解耦的gpu内部能耗控制系统及方法
US11251176B2 (en) 2019-11-07 2022-02-15 Nxp B.V. Apparatus for suppressing parasitic leakage from I/O-pins to substrate in floating-rail ESD protection networks
US11495535B2 (en) 2020-12-17 2022-11-08 Advanced Micro Devices, Inc. Fuses to measure electrostatic discharge during die to substrate or package assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064829A1 (en) 2003-09-19 2005-03-24 Inyup Kang Power collapse for a wireless terminal
US6947267B2 (en) 2001-01-03 2005-09-20 Macronix International Co., Ltd. RC controlled ESD circuits for mixed-voltage interface
US7576964B2 (en) 2003-09-30 2009-08-18 Nec Electronics Corporation Overvoltage protection circuit of output MOS transistor
US7809925B2 (en) 2007-12-07 2010-10-05 International Business Machines Corporation Processing unit incorporating vectorizable execution unit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3561012B2 (ja) * 1994-11-07 2004-09-02 株式会社ルネサステクノロジ 半導体集積回路装置
JP2002270774A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置
US6693780B2 (en) * 2001-08-02 2004-02-17 Koninklijke Philips Electronics N.V. ESD protection devices for a differential pair of transistors
JP3947044B2 (ja) 2002-05-31 2007-07-18 富士通株式会社 入出力バッファ
US6867957B1 (en) 2002-10-09 2005-03-15 Pericom Semiconductor Corp. Stacked-NMOS-triggered SCR device for ESD-protection
JP5085139B2 (ja) * 2004-02-07 2012-11-28 サムスン エレクトロニクス カンパニー リミテッド 静電気保護機能を有するバッファ回路
US7495873B2 (en) * 2004-10-29 2009-02-24 Agere Systems Inc. Electrostatic discharge protection in a semiconductor device
JP2006311507A (ja) 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
US7812582B2 (en) * 2006-09-14 2010-10-12 Qualcomm Incorporated System and method of power distribution control of an integrated circuit
US7902654B2 (en) * 2006-05-10 2011-03-08 Qualcomm Incorporated System and method of silicon switched power delivery using a package
JP5053579B2 (ja) * 2006-06-28 2012-10-17 寛治 大塚 静電気放電保護回路
US7692907B2 (en) 2006-09-11 2010-04-06 Industrial Technology Research Institute Circuit for electrostatic discharge (ESD) protection
US7511550B2 (en) * 2006-09-26 2009-03-31 Agere Systems Inc. Method and apparatus for improving reliability of an integrated circuit having multiple power domains
JP5198785B2 (ja) * 2007-03-30 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置
JP5326628B2 (ja) * 2008-03-03 2013-10-30 富士通株式会社 電子回路装置
US8345394B2 (en) * 2009-10-05 2013-01-01 Analog Devices, Inc. ESD protection circuit for a switching power converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947267B2 (en) 2001-01-03 2005-09-20 Macronix International Co., Ltd. RC controlled ESD circuits for mixed-voltage interface
US20050064829A1 (en) 2003-09-19 2005-03-24 Inyup Kang Power collapse for a wireless terminal
US7576964B2 (en) 2003-09-30 2009-08-18 Nec Electronics Corporation Overvoltage protection circuit of output MOS transistor
US7809925B2 (en) 2007-12-07 2010-10-05 International Business Machines Corporation Processing unit incorporating vectorizable execution unit

Also Published As

Publication number Publication date
EP2589149B1 (en) 2018-10-17
CN102959865A (zh) 2013-03-06
KR20130028778A (ko) 2013-03-19
JP5629376B2 (ja) 2014-11-19
EP2589149A1 (en) 2013-05-08
US20120002334A1 (en) 2012-01-05
JP2013535864A (ja) 2013-09-12
CN102959865B (zh) 2016-08-03
US8400743B2 (en) 2013-03-19
WO2012003214A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
KR101753861B1 (ko) 정전기 방전 회로
US8381163B2 (en) Power-gated retention flops
EP2652573B1 (en) Methods and implementation of low-power power-on control circuits
US20050035802A1 (en) Semiconductor integrated circuit with reduced leakage current
US9172241B2 (en) Electrostatic discharge protection circuit having high allowable power-up slew rate
CN110442227B (zh) 用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路
US9727680B2 (en) Structure for reducing pre-charge voltage for static random-access memory arrays
CN105703748A (zh) 用于欠压检测器的方法和装置
US5740000A (en) ESD protection system for an integrated circuit with multiple power supply networks
US20050010887A1 (en) Nested voltage island architecture
US8513981B2 (en) Squelch detection method and circuit using rectifying circuit for detecting out-of-band signal
JP2003258613A (ja) 半導体集積回路及びそのリセット方法
KR101361404B1 (ko) 싱글 엔디드 감지 회로, 메모리 회로, 집적 회로, 및내장된 메모리를 포함하는 시스템
KR102101537B1 (ko) 타이하이 및 타이로우 회로
US20150194418A1 (en) Electrostatic discharge equalizer
EP3479481B1 (en) Latch-based power-on checker
EP2689420B1 (en) Devices having different effective series resistance states
US7564665B2 (en) Pad ESD spreading technique
US8760196B2 (en) Squelch detection method and circuit using dual rectifying circuit for detecting out-of-band signal
US7106635B1 (en) Bitline booster circuit and method
US9329608B1 (en) Programmable integrated circuits with decoupling capacitor circuitry
US11493888B2 (en) Delay circuit with multiple dependencies
US10177760B1 (en) Circuit with impedance elements connected to sources and drains of pMOSFET headers
US20040164768A1 (en) Domino circuit topology
JP2006210398A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant