JP2013534728A - 半導体素子および半導体素子の製造方法 - Google Patents

半導体素子および半導体素子の製造方法 Download PDF

Info

Publication number
JP2013534728A
JP2013534728A JP2013515795A JP2013515795A JP2013534728A JP 2013534728 A JP2013534728 A JP 2013534728A JP 2013515795 A JP2013515795 A JP 2013515795A JP 2013515795 A JP2013515795 A JP 2013515795A JP 2013534728 A JP2013534728 A JP 2013534728A
Authority
JP
Japan
Prior art keywords
optical element
semiconductor
semiconductor chip
semiconductor component
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013515795A
Other languages
English (en)
Other versions
JP6315988B2 (ja
JP2013534728A5 (ja
Inventor
クルッパ ミヒャエル
イェレビチ スィモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013534728A publication Critical patent/JP2013534728A/ja
Publication of JP2013534728A5 publication Critical patent/JP2013534728A5/ja
Application granted granted Critical
Publication of JP6315988B2 publication Critical patent/JP6315988B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29DPRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D11/00Producing optical elements, e.g. lenses or prisms
    • B29D11/00009Production of simple or compound lenses
    • B29D11/00432Auxiliary operations, e.g. machines for filling the moulds
    • B29D11/00442Curing the lens material
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/04Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of organic materials, e.g. plastics
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/09Beam shaping, e.g. changing the cross-sectional area, not otherwise provided for
    • G02B27/0938Using specific optical elements
    • G02B27/095Refractive optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/507Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Ophthalmology & Optometry (AREA)
  • Mechanical Engineering (AREA)
  • Led Device Packages (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)

Abstract

光電半導体チップ(2)と当該半導体チップの光線通過面(20)上に配置された光学素子(3)とを備える半導体構成素子(1)が記載される。光学素子(3)は高屈折率のポリマー材料をベースにする。さらに半導体構成素子の製造方法が記載される。

Description

本発明は、半導体素子および半導体素子の製造方法に関する。
本特許出願は、ドイツ特許出願第102010024545.3号の優先権を主張するものであり、その開示内容を取り入れる。
たとえば発光ダイオードのような発光半導体素子から放射される光出力を向上させるために、半導体チップの層構造または幾何形状を変形することができる。しかしこのことには手間とコストが掛かる。
ドイツ特許出願第102010024545.3号
本発明の課題は、動作時に放射する光出力が高められた半導体素子を提供することである。さらにこのような半導体素子を簡単かつ確実に製造することのできる半導体素子の製造方法を提供することである。
この課題は、独立請求項による半導体素子および製造方法によって解決される。さらなる構成および有利な形態は従属請求項の対象である。
実施形態によれば、半導体素子は、光電半導体チップと、この半導体チップの光線通過面上に配置された光学素子とを有する。光学素子は高屈折率のポリマー材料をベースにする。
光学素子が高屈折特性を有するので、この光学素子は半導体チップと周囲との間の屈折率変化の低減に寄与することができる。
この関連で「高屈折率のポリマー材料をベースにする」とは、高屈折率のポリマー材料がこの光学素子に対する基本材料を形成することを意味する。基本材料としての高屈折率のポリマー材料には、別の材料、たとえば半導体チップで形成された光線を変換するための発光変換物質および/または拡散物質を添加することができる。
好ましくは光学素子は、高屈折率のポリマー材料を少なくとも80重量%で含む。
改善形態では、高屈折率のポリマー材料に、屈折率を上昇させるためにナノ粒子が施与される。ナノ粒子は有利には、高屈折率のポリマー材料の屈折率よりも高い屈折率を有する。ナノ粒子の平均サイズは、半導体素子により形成および/または受光される光線がナノ粒子によって吸収されないよう、または少なくとも格段に吸収されないよう選定されている。
高屈折率の材料とは、本願の枠内では、少なくとも1.50の屈折率を有する材料であると理解される。
光学素子、とりわけ光学素子のポリマー材料の屈折率は、好ましくは少なくとも1.52、とくに有利には1.54である。さらに光学素子の屈折率は、好ましくは光学素子に向いた側の半導体素子の半導体材料の屈折率よりも小さい。
有利な構成では、光学素子がシリコーン、エポキシドまたはハイブリッド材料を含む。たとえばジフェニルシロキサンは1.54の比較的高い屈折率を特徴とする。
光学素子は、半導体チップの光線通過面を通過する光線の整形に用いられる。光線の整形とは、とりわけ空間的および/またはスペクトル的な照射特性に該当することができる。
実施例で光学素子は、半導体チップとは反対の側で少なくとも部分的に湾曲しており、とりわけ半導体素子を上から見て凸状に湾曲している。したがって光学素子は、集束レンズの機能を満たすことができる。
側方では光学素子が、好ましくは最大でも半導体チップを側方に制限する半導体チップの側面までにしか伸長していない。したがって光学素子は側方では半導体チップを超えて突き出ない。側方とは、半導体チップの半導体層の主伸長方向に沿って延在する方向であると理解されたい。
したがって半導体チップを側方に制限する側面には、光学素子のための材料は存在しない。
変形実施例では、光学素子が有利には半導体チップに直接当接する。とりわけ光学素子は、半導体素子の製造時に半導体チップに成形される。
択一的な変形実施例では、光学素子が前もって製造され、好ましくは接続層によって半導体チップに固定される。
好ましい改善形態では、光学素子に発光変換物質が埋め込まれている。発光変換物質は、動作時に半導体チップ内で形成された光線を少なくとも部分的に吸収し、他の波長の光線に変換するために設けられている。
別の有利な改善形態では、半導体チップとは反対側の光学素子の上に別の光学素子が配置されており、この別の光学素子は高屈折率のポリマー材料をベースにし、さらに好ましくは凸状に湾曲されている。
この場合、光学素子をスペクトル的なビーム形成に、別の光学素子を空間的なビーム形成に用いることができる。
半導体チップと光学素子との間に配置された接続層は好ましくは高屈折率に構成されている。とりわけ接続層の屈折率は、隣接する光学素子の屈折率より大きいかまたは等しい。接続層は高屈折率のポリマー材料、たとえば高屈折率のシリコーンをベースにすることができる。
別の有利な構成では半導体構成素子がカバーを有し、このカバーに半導体チップが埋め込まれている。好ましくはカバーは光学素子を少なくとも部分的に、とくに好ましくは完全に覆う。カバーは好ましくは少なくとも部分的に光学素子に直接隣接する。
カバーは好ましくは、光学素子の屈折率および場合により別の光学素子の屈折率より小さい屈折率を有する。
さらに好ましくはカバーは、半導体チップとは反対の側で少なくとも部分的にレンズ状に形成されている。カバーの形状によって半導体構成素子の空間的照射特性を調整することができる。
半導体構成素子の製造方法の実施形態では、光電半導体チップが提供される。半導体チップ上には光学素子用の成形材料が施与され、この成形材料は高屈折率のポリマー材料をベースにする。この成形材料は最高でも50℃の温度であらかじめ硬化される。それから成形材料が硬化する。
予硬化することにより成形材料が予硬化の後でも十分な形状安定性を有することが達成できる。予硬化はとりわけ10℃から30℃の温度で、ほぼ室温で行うことができる。
硬化ステップ中に成形材料が潮解する危険性が予硬化することによって減少する。予硬化は好ましくは、成形材料が半導体チップの側面を超えて延在しないように行われる。光学素子の形状が成形材料の完全な硬化の前に不所望に変化すること、およびこれに結びついた光学素子の品質劣化を十分に回避することができる。
一実施形態では、予硬化が電磁光線によって誘発される。好ましくは予硬化は紫外線光線によって行われる。しかし別のスペクトル領域の光線、たとえばマイクロ波ビームも使用することができる。
光線誘発性硬化は成形材料の急速なゲル化に作用することが判明した。成形材料が潮解する危険性がこれにより十分に減少する。これに対して純粋な熱的硬化では、発生する温度変化が潮解に作用し、または潮解を助長する。
好ましい実施形態では、成形材料が予硬化の際に、0.2J/cmから2.0J/cmのエネルギー量を備える光線に晒される。この範囲が光学的に高品質の光学素子の製造にとくに適していることが判明した。
択一的にまたは補充的に、予硬化用の成形材料は少なくとも2つの成形材料の混合によって活性化することができる。この場合、成形材料の活性化は外部の作用によって簡単に行うことができ、予硬化に作用する。しかしこのことは電磁光線によって付加的に開始または促進することができる。
別の有利な実施形態では、成形材料の硬化の際に熱的硬化が実行される。硬化は好ましくは予硬化よりも高温で行われる。成形材料が予硬化の際に予架橋することにより、熱的硬化の間に熱的に誘発される潮解が、温度が比較的に高くても回避される。
熱的硬化の際の温度が高ければ高いほど、硬化ステップの持続時間は短くなる。好ましくは温度は室温と200℃の間であり、とくに好ましくは50℃から150℃の間である。
成形材料を光電半導体チップの上に直接施与することができる。択一的に成形材料の施与の前に別の層または別の素子、たとえば発光変換物質を含むプレートを施与することができる。
前記方法はとりわけ上記半導体構成素子の製造に適する。したがって半導体構成素子に関連して説明した特徴は方法にも当てはまり、逆もまた当てはまる。
さらなる構成および利点は、図面に関連した以下の実施例の説明から明らかである。
半導体構成素子の第1実施例の概略的断面図である。 図1に示した第1実施例の半導体チップと光学素子の拡大図である。 光学素子を有する半導体チップの第2実施例の概略的断面図である。 光学素子の5つの実施例のそれぞれ断面図である。 半導体構成素子から放射される光出力P(任意の単位)を光学素子の重量に依存して所定の材料量の倍数iで示した線図である。 半導体構成素子の製造方法に対する実施例の中間ステップを示す概略的断面図である。
同じ素子、同種の素子または同じに作用する素子には図面中で同じ参照符号が付してある。
図面および図面に示した素子の大きさの相互関係は縮尺通りではない。個々の素子は見やすくするため、および/または分かりやすくするために誇張して図示されている。
半導体構成素子の第1実施例が図1の概略的断面図に示されている。半導体構成素子1は例として表面実装型構成素子(SMD)として構成されており、たとえば発光ダイオード素子である。
半導体構成素子1は光電半導体チップ2と光学素子3とを有し、光学素子は半導体チップ2の光線通過面20上に配置されている。
半導体構成素子はさらにハウジング体5を有し、ハウジング体は第1の接点51と第2の接点52を備える導体路フレームに形成されている。さらにハウジング体の中には熱的接点53が形成されている。第1および第2の接点とは異なり熱的接点は電気接続に用いられるのではなく、動作中に半導体チップ内に形成される熱を排熱するために用いられる。
第1の接点と第2の接点は半導体チップ2の動作中に、電荷担体を半導体チップ2に注入するために、とりわけ光線を形成するために設けられた半導体チップの活性領域に注入するために用いられる。半導体チップ2は接続線路6,たとえばボンディングワイヤを介して第2の接点と導電的に接続されている。接続線路は少なくとも部分的に光学素子3の外側に延在している。接続線路は完全に光学素子3の外側に延在しても良い。
半導体構成素子1はさらにカバー4を有する。半導体チップ2と場合により接続線路6はこのカバーによってカプセル化されており、したがって外部の影響、たとえば湿気、ほこりまたは機械的負荷から保護されている。
さらにカバーは光学素子3を半導体チップ2の反対側で完全に変形する。
カバー4はたとえばエポキシド、シリコーンまたはエポキシドとシリコーンの混合体を含むか、それらの材料からなる。
光学素子3は高屈折率のポリマー材料をベースにし、好ましくは少なくとも1.52、とくに有利には少なくとも1.54の屈折率を有する。とりわけポリマー材料は少なくとも1.52、好ましくは少なくとも1.54の屈性率を有する。ポリマー材料は好ましくは高屈折率のシリコーンを含む。たとえばジフェニルシロキサンは1.54の比較的高い屈折率を特徴とする。択一的にまたは補充的に他のポリマー材料、たとえばエポキシドまたはハイブリッド材料、たとえばポリウレタンを使用することもできる。
ポリマー材料中には屈折率を上昇させるために、ポリマー材料よりも大きな屈折率を有するナノ粒子を含ませることができる。これにより光学素子の屈折率を十分に高くすることができる。好ましくはナノ粒子の大きさは、半導体チップの動作中に形成される光線が吸収されない、または少なくとも格段に吸収されない大きさに形成される。
半導体チップ2の反対側には光学素子が半導体構成素子1を上から見る方向で凸状に湾曲して形成されており、半導体チップ内で形成された光線を集束するために用いられる。
横方向に、すなわち半導体本体2の半導体層の主伸長方向に延在する方向に沿って、光学素子3は半導体本体を横方向に制限する側面201を超えて伸長している。したがって側面201には光学素子3のための材料はない。
半導体チップ2は好ましくはIII−V化合物半導体材料を含む。III−V半導体材料は、紫外線スペクトル領域(AlInGa1−x−yN)で、可視(とりわけ青色から緑色の光線に対してAlInGa1−x−yN、またはとりわけ黄色から赤色の光線に対してAlInGa1−x−yP(リン化合物半導体材料)から赤外線(AlInGa1−x−yAs、(ヒ化合物半導体材料))スペクトル領域で光線を形成するのに適する。ここではそれぞれ0≦x≦1,0≦y≦1かつx+y≦1,ただしx≠1,y≠1,x≠0および/またはy≠0が当てはまる。III−V半導体材料により、とりわけ前記の材料システムにより、光線形成の際に高い内部量子効率を達成することができる。
この種の半導体材料、とりわけリン化合物半導体材料およびヒ化合物半導体材料は比較的高い屈折率を有する。
光学素子3の屈折率が高いので、光線通過面20を通って発する光線に対する屈折率の跳躍的変化が、このような光学素子を備えない構成素子と比較して低下する。これにより光線通過面20での全反射のため、半導体本体内に留まって出力されない光線の割合が低下する。リン化物半導体チップ2の場合には、構成素子1から放射される光出力を、光学素子によって16%まで高めることができることが判明している。
図2には、図1に関連して説明した実施例の半導体チップ2と光学素子3の拡大図が示されている。
半導体チップ2は、半導体層列を備える半導体本体21を有する。有利にはエピタクシャル析出された半導体層列が半導体本体を形成し、光線を形成するために設けられた活性領域22を有する。この活性領域は、第1の導電形式の第1の半導体領域23と、第1の導電形式とは異なる第2の導電形式の第2の半導体領域24との間に配置されている。たとえば第1の半導体領域23はp導電性に、第2の半導体領域24はn導電性に構成することができ、その反対も可能である。
半導体本体21は支持体27の上に配置されており、支持体はたとえば半導体層列用の成長基板とすることができる。支持体の半導体本体21とは反対の側に第2の接点層28が形成されている。半導体本体21の支持体27とは反対の側には第2の接点層29が形成されている。接点層28,29は、種々異なる側から活性領域に電荷担体を注入するために設けられている。
屈折率の高い光学素子3は、半導体チップ2の光線通過面20上に形成されている。光学素子は第2の接点層29の少なくとも一部も覆い、さらにこの図には明示的に図示されていない接続線路6の一部も覆う。
前記実施例とは異なり、2つの接点層28,29を半導体本体の同じ側に形成することもできる。たとえば半導体チップをフリップチップとして構成することができ、この場合、半導体チップは光学素子3の側に接点を有しない。2つの接点が光学素子に向いた側に配置された半導体チップを使用することもできる。この場合、2つの接続線路は少なくとも部分的に光学素子内に延在する。
さらに前記光学素子3は、光検知器として構成された半導体チップにも適する。
半導体構成素子1に対する第2実施例が図3に断面図で概略的に示されている。この実施例は、図1と2に関連して説明した第1実施例に実質的に対応する。とりわけ半導体チップ2は、図1に関連して説明したように、表面実装構成素子のハウジング体の中に配置することができる。
もちろん半導体チップを、図2に示した半導体チップのような他のハウジング形状、たとえばラジアル幾何形状のハウジング内に配置することもできる。
第1実施例とは異なり、光学素子3はプレートとして構成されており、このプレートに発光変換物質32が埋め込まれている。
光学素子3と半導体チップ2との間には接続層31が配置されており、光学素子3がこの接続層と半導体チップで固定されている。したがって光学素子はこの実施例では前もって作製されている。
接続層31も好ましくは同様に高屈折性に構成されている。とりわけ好ましくは、接続層31の屈折率は光学素子3の屈折率より大きいかまたはそれに等しい。さらに好ましくは、接続層31は高屈折率のポリマー材料、たとえば高屈折率のシリコーンをベースにする。
光学素子3の半導体チップ2とは反対の側には別の光学素子35が形成されている。別の光学素子35も好ましくは同様に高屈折率のポリマー材料、たとえばシリコーンをベースにし、半導体チップ2から出射する光線のビーム整形に用いられる。
接続層31と光学素子3により、半導体チップ2から出射する構成に対する屈折率の跳躍的変化が減少し、これにより半導体チップから出射する光出力を増大することができる。別の光学素子35は光出力のさらなる向上と空間的な光線整形に用いられる。しかしこの別の光学素子35は省略することもできる。
光学素子3内の発光変換物質は、半導体本体21の活性領域22で動作中に形成された光線を少なくとも部分的に変換するために設けられている。
接続層31を備える前記光学素子3は、図2に関連して説明した半導体チップに第1実施例でも使用することができる。
図2に示した半導体チップとは異なり、図3に示した第2実施例の半導体チップは、半導体本体21の半導体層列のための成長基板から析出された支持体27を有する。この支持体27はたとえばケイ素、ガリウムヒ素もしくはゲルマニウムのような半導体材料、または窒化アルミニウムまたは窒化ボロンのようなセラミックを含むことができ、またはそれらの材料からなる。半導体本体21は取り付け層26によって支持体に固定されている。たとえば取り付け層には接着層またはハンダ層が適する。
支持体27は半導体本体21を機械的に安定させる。そのために成長基板はもはや必要なく、少なくとも部分的にまたは完全に薄片化されるか、または除去することができる。成長基板が除去された半導体チップは薄膜半導体チップとも称される。
半導体チップの光線通過面20とは反対側に半導体本体21はミラー層25を有する。このミラー層は放射された光線を支持体27から光線通過面の方向に反射する。ミラー層25は好ましくは、活性領域22に形成された光線に対して高反射性に形成されており、光線の出射角にほぼ依存しない高い反射性を有する。ミラー層は好ましくは金属、たとえば銀、ロジウム、アルミニウムもしくはクロム、または前記材料の少なくとも1つとの金属合金を含む。
さらに半導体本体21と第2の接点層29との間には分配層29aが形成されている。分配層29aは、第1の半導体領域23を介して活性領域22へ電荷担体を側方に均等に注入するために設けられている。
しかし第1の半導体領域23の横方向導電率が十分に高い場合には、分配層29aを省略することができる。
分配層29aは好ましくは、活性領域22で形成された光線に対して透明であるか、または少なくとも半透明に構成されている。たとえば分配層29aは、透明導電性酸化物(TCO)、たとえば酸化インジウムスズ(ITO)または酸化亜鉛(ZnO)を含むことができる。択一的にまたは補充的に、光線を少なくとも部分的に透過させることのできる薄い金属層を使用することもできる。
半導体本体21、とりわけ活性領域22はたとえば窒化半導体材料をベースにすることができ、青色または紫外線光線を形成するために設けられる。したがって光学素子3中の発光変換物質32によって変換された光線と相俟って、集積混合光源、たとえば白色光源を形成することができる。このような半導体チップを備える構成素子については、光学素子3により約5%の光出力の上昇が観察された。
図4Aから4Eには、半導体チップ2上にある光学素子3に対する種々の実施例が示されている。これらの光学素子は、製造の際に使用される材料量の点で異なる。使用された材料量は、4材料単位(図4A)、5材料単位(図4B)、7材料単位(図4C)、10材料単位(図4D)、そして13材料単位(図4E)である。
これらの図は材料量の増大とともに光学素子3の高さ、すなわち半導体チップに対して垂直方向の広がりが増大することを示す。これらの実施例で高さは、157μm、175μm、241μm、301μm、そして365μmである。
さらにこれら図面は、製造の際に使用された光学素子3用の成形材料が半導体チップ2の光通過面上に完全に残っており、半導体チップの側面を超えて延在していないことを示している。したがって、半導体チップとは反対の側がほぼ球面状に湾曲した形状を有する光学素子が実現される。
図4Aから図4Eに示された実施例での光学素子3の大きさの影響が図5に示されている。ここで放射される光出力Pは任意の単位であり、使用される材料量の関数として所定の量単位の倍数iで示されている。
i=0に対する測定値は、高屈折率の光学素子を備えない構造の同じ構成素子に対する基準測定である。
曲線7は測定値への多項式適合である。測定は、光出力Pが光学素子3の大きさの増大とともにまずは上昇することを示している。光出力の最大値にはi=10のときに達し、出力曲線は比較的平坦な最大値を有する。したがってi=7からi=13までの範囲では同じように高い出力が達成される。量単位iの数が大きければ大きいほど、光学素子の形状は球面状に湾曲した曲線形状により強く近似する。とりわけ量単位数が上昇すると必要な材料量も増大し、このことは製造コストの上昇につながる。
半導体構成素子の製造方法に対する実施例が図6Aから6Cに、中間ステップの概略的断面図に基づいて示されている。この方法は、図1と2に関連して説明した第1実施例による半導体構成素子の製造方法の単なる例示である。
図6Aに示すように、光電半導体チップが用意される。光電半導体チップは、表面実装構成素子用の接続担体上に、またはハウジング内にすでに固定しておくことができる。
半導体チップ2上には光学素子のための成形材料30が取り付けられ、この成形材料は高屈折率のシリコーンをベースにする。この成形材料は高くても50℃で、有利には10℃から30℃の間の温度で硬化する。硬化はこの実施例では電磁光線、とりわけ紫外線スペクトル領域の光線によって行われる。比較的低い温度で予硬化させることにより、成形材料は、少なくとも一時的に十分な形状安定性を得るように予架橋される。
成形材料はさらに好ましくは自己粘着性に構成されている。これにより成形材料を確実に取り付けることが簡単になる。
続いて成形材料の硬化が行われる。硬化はたとえば熱硬化として行われ、温度は好ましくは予硬化の際の温度より高い。熱硬化はすでに室温で生じることができる。温度が高ければ高いほど、硬化プロセスは急速に生じる。とりわけ50℃から硬化プロセスは有意に加速する。温度は好ましくは50℃から150℃の間である。この硬化ステップで、製造すべき光学素子の特性、たとえば架橋度、弾性および/または硬度を調整することができる。
純粋な熱硬化とは異なり、硬化の前に行われる電磁光線による予硬化は潮解に作用せず、または少なくとも成形材料30の潮解を強く抑制し、これにより光学素子を高い再現性を持って高品質に製造することができる。光学素子3の幾何的形状付与を広い範囲で変化させることができる。とりわけ高いアスペクト比、すなわち大きな高さ対幅比を有する光学素子を製造することができる。
光線のエネルギー量は、予硬化の場合には好ましくは0.2J/cmから2.0J/cmの間である。
紫外線スペクトル領域の電磁光線の付与が図6Bに矢印8によって示されている。しかし択一的に他のスペクトル領域の光線、たとえばマイクロ波ビームを使用することもできる。
前記の実施例とは異なり、成形材料30の少なくとも2つの成分の混合によって予硬化を誘発することもできる。この場合、別の外部パルスなしで予硬化を誘発することができる。
さらに高屈折率のシリコーンの代わりに他の高屈折率のポリマー材料、たとえばエポキシドまたはハイブリッド材料を使用することもできる。
成形材料30はこの実施例では、半導体チップ2を接続線路6によってすでに電気的に接続した後に取り付けられる。したがって成形材料30は接続線路6の一部も形成する。
前記の方法によって光学素子を備える半導体構成素子を製造することができ、この光学素子は屈折率が高いので半導体チップからの出力効率の向上に作用し、同時にその形状をとくに信頼性をもって製造することができ、光学素子のための材料が半導体チップ2の側面を超えて延在することがない。
これにより半導体チップから発する光出力を全体に向上させることができることに加えて、幾何的な光線の整形を調整可能に、かつ高い信頼性と再現性をもって達成することもできる。
とりわけこの方法は、成形材料30を半導体材料に直接取り付ける場合だけでなく、従来の方法では困難であったが、光学素子を施与すべき表面、とりわけシリコーン層に取り付ける場合での高い信頼性を特徴とする。
本発明は実施例に基づく説明により限定されるものではない。むしろ本発明は、新たな特徴およびこれら特徴の組み合わせを含むものであり、これらの特徴または組み合わせ事態が特許請求の範囲または実施例に明示的に記載されていなくても、特許請求の範囲における特徴の各組み合わせを含むものである。

Claims (15)

  1. 光電半導体チップ(2)と当該半導体チップの光線通過面(20)上に配置された光学素子(3)とを備える半導体構成素子(1)であって、
    前記光学素子は高屈折率のポリマー材料をベースにする半導体構成素子。
  2. 請求項1に記載の半導体構成素子であって、
    前記光学素子は、シリコーン、エポキシドまたはハイブリッド材料を含む半導体構成素子。
  3. 請求項1または2に記載の半導体構成素子であって、
    前記高屈折率のポリマー材料には、屈折率を高めるためにナノ粒子が埋め込まれている半導体構成素子。
  4. 請求項1から3までのいずれか1項に記載の半導体構成素子であって、
    前記光学素子は、前記半導体チップとは反対の側では当該半導体構成素子を上から見る方向で凸状に湾曲している半導体構成素子。
  5. 請求項1から4までのいずれか1項に記載の半導体構成素子であって、
    前記光学素子は、横方向には最大でも前記半導体チップの側面(201)までしか延在しない半導体構成素子。
  6. 請求項1から5までのいずれか1項に記載の半導体構成素子であって、
    前記光学素子に発光変換物質(32)が埋め込まれている半導体構成素子。
  7. 請求項1から5までのいずれか1項に記載の半導体構成素子であって、
    前記光学素子には発光変換物質(32)が埋め込まれており、前記光学素子の前記半導体チップとは反対の側には別の光学素子(35)が配置されており、該別の光学素子は高屈折率のポリマー材料をベースにし、凸状に湾曲している半導体構成素子。
  8. 請求項7に記載の半導体構成素子であって、
    前記半導体チップと前記光学素子との間には高屈折率の接続層(31)が配置されている半導体構成素子。
  9. a)光電半導体チップ(2)を準備するステップと、
    b)光学素子(3)用の成形材料(30)を取り付けるステップと、ただし前記成形材料は高屈折率のポリマー材料をベースにし、
    c)前記成形材料を、高くても50℃の温度で予硬化するステップと、
    d)前記成形材料を硬化するステップと、
    を有する半導体構成素子(1)の製造方法。
  10. 請求項9に記載の方法であって、
    前記予硬化を電磁光線によって誘発する方法。
  11. 請求項10に記載の方法であって、
    前記成形材料は前記ステップc)で、0.2J/cmから2.0J/cmのエネルギー量を備える光線に晒される方法。
  12. 請求項9から11までのいずれか1項に記載の方法であって、
    前記成形材料は前記ステップc)で、当該成形材料の少なくとも2つの成分の混合によって活性化される方法。
  13. 請求項9から12までのいずれか1項に記載の方法であって、
    前記ステップd)は、前記ステップc)での温度よりも高い温度で実施される方法。
  14. 請求項9から13までのいずれか1項に記載の方法であって、
    前記ステップd)では熱的硬化が実施される方法。
  15. 請求項9から14までのいずれか1項に記載の方法であって、
    請求項1から8までのいずれか1項に記載の半導体構成素子が製造される方法。
JP2013515795A 2010-06-22 2011-05-25 半導体構成素子の製造方法 Active JP6315988B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010024545.3 2010-06-22
DE102010024545.3A DE102010024545B4 (de) 2010-06-22 2010-06-22 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
PCT/EP2011/058580 WO2011160913A1 (de) 2010-06-22 2011-05-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Publications (3)

Publication Number Publication Date
JP2013534728A true JP2013534728A (ja) 2013-09-05
JP2013534728A5 JP2013534728A5 (ja) 2016-07-28
JP6315988B2 JP6315988B2 (ja) 2018-04-25

Family

ID=44260354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013515795A Active JP6315988B2 (ja) 2010-06-22 2011-05-25 半導体構成素子の製造方法

Country Status (8)

Country Link
US (2) US9368699B2 (ja)
EP (1) EP2586069B1 (ja)
JP (1) JP6315988B2 (ja)
KR (2) KR20130023347A (ja)
CN (2) CN105529392B (ja)
DE (1) DE102010024545B4 (ja)
TW (2) TWI497776B (ja)
WO (1) WO2011160913A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010024545B4 (de) 2010-06-22 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014108368A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159406A (ja) * 1984-08-31 1986-03-26 Fujitsu Ltd プレ−ナ型光ガイドの光結合構造およびその製造方法
JP2002305328A (ja) * 2001-04-09 2002-10-18 Nichia Chem Ind Ltd 発光素子
JP2003224304A (ja) * 2002-01-28 2003-08-08 Kasei Optonix Co Ltd 発光装置
JP2004532533A (ja) * 2001-06-20 2004-10-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造法
JP2005055759A (ja) * 2003-08-06 2005-03-03 Seiko Epson Corp マイクロレンズの製造方法およびマイクロレンズ、光学装置、光伝送装置、レーザプリンタ用ヘッド、レーザプリンタ
WO2007125785A1 (ja) * 2006-04-25 2007-11-08 Enikolopov Institute Of Synthetic Polymeric Materials (Ispm) Of The Russian Academy Of Sciences 硬化性樹脂組成物
JP2009544805A (ja) * 2006-07-24 2009-12-17 ナノシス・インク. ナノ結晶でドープしたマトリックス
JP2010510671A (ja) * 2006-11-17 2010-04-02 スリーエム イノベイティブ プロパティズ カンパニー Led光源用の光学接着組成物

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023353A1 (de) 2000-05-12 2001-11-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
DE10361650A1 (de) 2003-12-30 2005-08-04 Osram Opto Semiconductors Gmbh Optoelektronisches Modul und Verfahren zu dessen Herstellung
DE102005009066A1 (de) 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optischen und eines strahlungsemittierenden Bauelementes und optisches sowie strahlungsemittierendes Bauelement
TWI338380B (en) 2006-10-11 2011-03-01 Chuan Yu Hung Light emitting diode incorporating high refractive index material
US8029904B2 (en) 2006-12-01 2011-10-04 Rohm And Haas Company Aryl (thio)ether aryl polysiloxane composition and methods for making and using same
US8895652B2 (en) 2007-06-12 2014-11-25 Ajjer, Llc High refractive index materials and composites
JP5318383B2 (ja) 2007-08-07 2013-10-16 デクセリアルズ株式会社 光学部品封止材及び発光装置
TW200910648A (en) 2007-08-31 2009-03-01 Isotech Products Inc Forming process of resin lens of an LED component
JP5578597B2 (ja) 2007-09-03 2014-08-27 独立行政法人物質・材料研究機構 蛍光体及びその製造方法、並びにそれを用いた発光装置
US20090065792A1 (en) * 2007-09-07 2009-03-12 3M Innovative Properties Company Method of making an led device having a dome lens
US10256385B2 (en) * 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US8866169B2 (en) * 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US9287469B2 (en) 2008-05-02 2016-03-15 Cree, Inc. Encapsulation for phosphor-converted white light emitting diode
JP2009275196A (ja) 2008-05-19 2009-11-26 Sony Corp 硬化性樹脂材料組成物、光学材料、発光装置及びその製造方法、並びに電子デバイス
CN101740707B (zh) * 2009-12-11 2013-11-06 晶科电子(广州)有限公司 预成型荧光粉贴片及其与发光二极管的封装方法
DE102010024545B4 (de) 2010-06-22 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159406A (ja) * 1984-08-31 1986-03-26 Fujitsu Ltd プレ−ナ型光ガイドの光結合構造およびその製造方法
JP2002305328A (ja) * 2001-04-09 2002-10-18 Nichia Chem Ind Ltd 発光素子
JP2004532533A (ja) * 2001-06-20 2004-10-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造法
JP2003224304A (ja) * 2002-01-28 2003-08-08 Kasei Optonix Co Ltd 発光装置
JP2005055759A (ja) * 2003-08-06 2005-03-03 Seiko Epson Corp マイクロレンズの製造方法およびマイクロレンズ、光学装置、光伝送装置、レーザプリンタ用ヘッド、レーザプリンタ
WO2007125785A1 (ja) * 2006-04-25 2007-11-08 Enikolopov Institute Of Synthetic Polymeric Materials (Ispm) Of The Russian Academy Of Sciences 硬化性樹脂組成物
JP2009544805A (ja) * 2006-07-24 2009-12-17 ナノシス・インク. ナノ結晶でドープしたマトリックス
JP2010510671A (ja) * 2006-11-17 2010-04-02 スリーエム イノベイティブ プロパティズ カンパニー Led光源用の光学接着組成物

Also Published As

Publication number Publication date
US9634207B2 (en) 2017-04-25
TW201208148A (en) 2012-02-16
EP2586069B1 (de) 2017-03-01
WO2011160913A1 (de) 2011-12-29
JP6315988B2 (ja) 2018-04-25
KR20130023347A (ko) 2013-03-07
CN102947959A (zh) 2013-02-27
DE102010024545A1 (de) 2011-12-22
US9368699B2 (en) 2016-06-14
US20160247986A1 (en) 2016-08-25
TW201541673A (zh) 2015-11-01
EP2586069A1 (de) 2013-05-01
TWI497776B (zh) 2015-08-21
CN105529392A (zh) 2016-04-27
CN102947959B (zh) 2016-01-27
TWI545809B (zh) 2016-08-11
CN105529392B (zh) 2019-10-18
DE102010024545B4 (de) 2022-01-13
KR20170131724A (ko) 2017-11-29
US20130240929A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
KR101639353B1 (ko) 반도체 발광장치 및 그 제조방법
US8461610B2 (en) Semiconductor light emitting device having a reflective material with a side slant surface and method of manufacturing
JP4922189B2 (ja) 光学素子及び放射線を発する素子の製造方法及び光学素子ならびに放射線を発する素子
US7828453B2 (en) Light emitting device and lamp-cover structure containing luminescent material
KR101634406B1 (ko) 반도체 장치
TW569473B (en) Opto-electronic component
US8482016B2 (en) Semiconductor light-emitting device and manufacturing method
US9293671B2 (en) Optoelectronic component and method for producing an optoelectronic component
KR100723247B1 (ko) 칩코팅형 led 패키지 및 그 제조방법
US20110062470A1 (en) Reduced angular emission cone illumination leds
JP2021500735A (ja) 発光素子パッケージ及びこれを含む照明装置
US20130207144A1 (en) Component and method for producing a component
CN102057507A (zh) 具有分隔的波长转换材料的半导体光发射器件及其形成方法
JP2012529766A (ja) 遠隔の蛍燐光体の層及び反射性のサブマウントを備えたled
US9741910B1 (en) Optoelectronic component
JP2004517502A (ja) 発光ダイオードとその製造方法
KR20100016491A (ko) 광전 소자
US20120268916A1 (en) Light emitting device package and method of manufacturing the same
JP2008515211A (ja) オプトエレクトロニクス素子およびオプトエレクトロニクス素子用のケーシング
KR20180040073A (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명장치
KR102391610B1 (ko) 반도체 소자 패키지 및 광원 장치
US10615323B2 (en) Component having a reflector and method of producing components
JP6315988B2 (ja) 半導体構成素子の製造方法
KR102471686B1 (ko) 발광소자 패키지 및 광원 장치
JP2017175113A (ja) 凹面を有するチップスケールパッケージ型発光素子およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140416

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160304

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20160609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180327

R150 Certificate of patent or registration of utility model

Ref document number: 6315988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250