JP2013532904A - オプトエレクトロニクス半導体部品の製造方法、およびオプトエレクトロニクス半導体部品 - Google Patents
オプトエレクトロニクス半導体部品の製造方法、およびオプトエレクトロニクス半導体部品 Download PDFInfo
- Publication number
- JP2013532904A JP2013532904A JP2013521052A JP2013521052A JP2013532904A JP 2013532904 A JP2013532904 A JP 2013532904A JP 2013521052 A JP2013521052 A JP 2013521052A JP 2013521052 A JP2013521052 A JP 2013521052A JP 2013532904 A JP2013532904 A JP 2013532904A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor body
- semiconductor
- optoelectronic
- component
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 411
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 230000005855 radiation Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000005670 electromagnetic radiation Effects 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000000969 carrier Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000012777 electrically insulating material Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 150000002118 epoxides Chemical class 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
オプトエレクトロニクス半導体部品の製造方法を提供する。本方法は、ｐｎ接合部（１０４）を有する半導体積層体（１０１）を基板（１００）の上に配置するステップと、半導体積層体（１０１）を横方向にパターニングして、第１の半導体ボディ（１）および第２の半導体ボディ（２）の複数の対を形成するステップであって、第１の半導体ボディ（１）と第２の半導体ボディ（２）とが横方向（ｌ）において互いに隔てられている、ステップと、第１の半導体ボディ（１）および第２の半導体ボディ（２）の対から基板（１００）を剥離するステップと、第１の半導体ボディ（１）および第２の半導体ボディ（２）の少なくとも１つの対を、電気接続領域（４）もしくは少なくとも１つの導体トラック（５）またはその両方を備えた接続キャリア（３）に貼り付けるステップと、第１の半導体ボディ（１）および第２の半導体ボディ（２）の対の半導体ボディ（１）を、第１の半導体ボディ（１）のｐｎ接合部（１０４）が第２の半導体ボディ（２）のｐｎ接合部（１０４）に逆並列に接続されるように、接続領域（４）もしくは少なくとも１つの導体トラック（５）またはその両方によって、電気的に接続するステップと、を含んでいる。
【選択図】 図１Ａ
【選択図】 図１Ａ
Description
本発明は、オプトエレクトロニクス半導体部品の製造方法を提供する。さらに、オプトエレクトロニクス半導体部品を提供する。
本発明の１つの目的は、オプトエレクトロニクス半導体部品の、特に低コストの製造方法を提供することである。
オプトエレクトロニクス半導体部品の製造方法の少なくとも一実施形態によると、最初の方法ステップにおいて、ｐｎ接合部を備えた半導体積層体を基板上に配置する。半導体積層体は、例えば、基板上にエピタキシャルに堆積させる。半導体積層体は、少なくとも１層のｎ型導電層と、１層のｐ型導電層とを備えていることが好ましい。ｎ型導電層とｐ型導電層との間にｐｎ接合部が配置されている。ｐｎ接合部は、電磁放射を生成する目的で、または電磁放射を検出する目的で設けられている少なくとも１つの活性領域を備えていることが好ましい。
半導体積層体は、例えば、ＩＩＩ−Ｖ族化合物半導体材料をベースとしており、ＩＩＩ−Ｖ族化合物半導体材料は、第ＩＩＩ族の少なくとも１種類の元素（例えば、Ａｌ、Ｇａ、Ｉｎ）と、第Ｖ族の１種類の元素（例えば、Ｎ、Ｐ、Ａｓ）とを含んでいる。用語「ＩＩＩ−Ｖ族化合物半導体材料」は、特に、第ＩＩＩ族の少なくとも１種類の元素と第Ｖ族の少なくとも１種類の元素とを含んだ二元化合物、三元化合物、および四元化合物からなる群を包含する（例えば、窒化物化合物半導体、リン化物化合物半導体）。ｎ型導電層およびｐ型導電層は、それぞれ、半導体材料を適切にドープすることによって形成することができる。
基板は、例えば成長基板であり、この場合、特に、サファイアまたはシリコンからなる、あるいは、サファイアまたはシリコンを含んでいることができる。
本方法の少なくとも一実施形態によると、半導体積層体を基板に形成した後、半導体積層体を横方向にパターニングして、第１の半導体ボディおよび第２の半導体ボディの複数の対を形成する。横方向にパターニングするとは、半導体積層体が、第１の半導体ボディおよび第２の半導体ボディの複数の対に分割され、対が横方向に互いに隔てられることを意味する。横方向とは、この場合、基板の外面（半導体積層体が上に配置されている面）に平行に延びる方向である。
横方向にパターニングした後、各対の第１の半導体ボディと第２の半導体ボディは、特に、横方向に互いに隔てられた状態に配置されており、すなわち、第１の半導体ボディと第２の半導体ボディとの間に溝が存在しており、この溝は、半導体積層体の上面（基板とは反対側）から、基板まで、または基板の中まで達していることができる。パターニングは、例えば、メサ溝をエッチングすることによって、もしくは、レーザ分離法によって、またはこれらの両方によって、行うことができる。半導体積層体を横方向にパターニングすることにより、第１の半導体ボディおよび第２の半導体ボディそれぞれが、半導体積層体のｐｎ接合部の領域を備えている、すなわち、第１の半導体ボディおよび第２の半導体ボディそれぞれがｐｎ接合部を備えている。横方向にパターニングした後、各対の第１の半導体ボディのｐｎ接合部と第２の半導体ボディのｐｎ接合部は、互いに電気的に絶縁されている。
本方法の少なくとも一実施形態によると、第１の半導体ボディおよび第２の半導体ボディの対から、基板を剥離する。基板の剥離は、半導体積層体を横方向にパターニングして第１の半導体ボディおよび第２の半導体ボディの複数の対を形成した後に行う。剥離は、例えば、エッチング、ソーイング、研削、レーザリフトオフ法のうちの少なくとも１種類によって行うことができる。
本方法の少なくとも一実施形態によると、第１の半導体ボディおよび第２の半導体ボディの少なくとも１つの対を、接続キャリアに貼り付ける。第１の半導体ボディおよび第２の半導体ボディの対を貼り付けるステップは、基板を剥離する前、または剥離した後に行うことができる。対の第１の半導体ボディおよび第２の半導体ボディは、同時に（すなわち同じステップにおいて）接続キャリアに貼り付けることが好ましい。
接続キャリアは、例えば一種の回路基板であり、電気接続領域もしくは少なくとも１つの導体トラック、またはその両方を備えている。接続キャリアは、例えば、セラミック本体を備えており、セラミック本体の外面に、電気接続領域もしくは少なくとも１つの導体トラック、またはその両方が、例えばパターニングされた金属被覆の形で形成されている。セラミック本体は、特に、セラミック材料（例えば、窒化ケイ素、酸化アルミニウム、窒化ホウ素）からなる、またはこれらのセラミック材料の１種類を含んでいることができる。さらには、接続キャリアを、金属コア基板またはプリント基板（例えばフレキシブルなプリント基板）とすることも可能である。いずれの場合も、接続キャリアは、電気接続領域もしくは少なくとも１つの導体トラックまたはその両方を備えていることが好ましい。
本方法の少なくとも一実施形態によると、第１の半導体ボディおよび第２の半導体ボディの対の半導体ボディは、第１の半導体ボディのｐｎ接合部が第２の半導体ボディのｐｎ接合部に逆並列に接続されるように、接続キャリアの接続領域もしくは少なくとも１つの導体トラックまたはその両方によって、互いに電気的に接続される。
ここで、「逆並列に接続されている」とは、第１の半導体ボディのｐ型導電領域が第２の半導体ボディのｎ型導電領域に電気的に接続されており、かつ、第１の半導体ボディのｎ型導電領域が第２の半導体ボディのｐ型導電領域に電気的に接続されているように、第１の半導体ボディと第２の半導体ボディとが互いに並列に接続されていることを意味する。第１の半導体ボディおよび第２の半導体ボディは、ｐｎ接合部により、それぞれダイオードを形成しており、これらのダイオードは、接続キャリアの接続領域もしくは少なくとも１つの導体トラックまたはその両方によって、互いに逆並列に接続されている。第１の半導体ボディおよび第２の半導体ボディの電気的接続は、これらの半導体ボディの対を接続キャリアに貼り付けることによって、または貼り付けた後に形成される。特に、この電気的接続は、接続キャリアに貼り付ける前には形成されていない。接続キャリアに貼り付ける前の時点では、第１の半導体ボディのｐｎ接合部と第２の半導体ボディのｐｎ接合部は、互いに電気的に分離されている。
本方法の少なくとも一実施形態によると、第１の半導体ボディのｐｎ接合部と第２の半導体ボディのｐｎ接合部とが互いに逆並列に接続されるように、第１の半導体ボディを第２の半導体ボディに電気的に接続する目的で、少なくとも１つの導体トラックが閉じられるのは、第１の半導体ボディを貼り付けてテストした後である。このようにすることで、第１の半導体ボディの機能のテストが、第２の半導体ボディによって妨げられることがない。
さらに、本発明は、オプトエレクトロニクス半導体部品に関する。本オプトエレクトロニクス半導体部品は、本発明の方法を使用して製造することができ、すなわち、オプトエレクトロニクス半導体部品の製造方法に関して開示されているすべての特徴は、本オプトエレクトロニクス半導体部品にもあてはまり、逆も同様である。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、オプトエレクトロニクス半導体部品は接続キャリアを備えており、この接続キャリアは、電気接続領域および少なくとも１つの導体トラックを備えている。
さらに、本オプトエレクトロニクス半導体部品は、ｐｎ接合部を備えた第１の半導体ボディと、ｐｎ接合部を備えた第２の半導体ボディとを含んでいる。この場合、第１の半導体ボディおよび第２の半導体ボディは、同じ構造であることが好ましい。ここで、「同じ構造」とは、これらの半導体ボディが、例えば同じ一連の半導体層を備えていることを意味する。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、第１の半導体ボディと第２の半導体ボディは、同じ厚さである。厚さは、この場合、横方向に直角に延びる垂直方向に測定した厚さである。「同じ厚さ」とは、半導体積層体をエピタキシャルに堆積させるときに製造公差の範囲内で達成可能な同じ厚さを意味するものと理解されたい。同じ構造および同じ厚さの第１の半導体ボディおよび第２の半導体ボディは、例えば、半導体積層体を横方向にパターニングして第１の半導体ボディおよび第２の半導体ボディの複数の対を形成することによって、作製することができる。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、第１の半導体ボディおよび第２の半導体ボディは、同じ向きで接続キャリアに貼り付けられており、すなわち、両方の半導体ボディにおいて、接続キャリアとは反対側の各半導体ボディの面に例えばｎ型導電層が配置されている。この場合、半導体ボディのｐ型導電層は、接続キャリアの側にある。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、第１の半導体ボディおよび第２の半導体ボディは、それぞれに割り当てられている電気接続領域に導電接続されており、第１の半導体ボディおよび第２の半導体ボディは、第１の半導体ボディのｐｎ接合部が第２の半導体ボディのｐｎ接合部に逆並列に接続されているように、電気接続領域もしくは少なくとも１つの導体トラックまたはその両方によって、互いに接続されている。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、本半導体部品は接続キャリアを備えており、この接続キャリアは、電気接続領域もしくは少なくとも１つの導体トラックまたはその両方を備えている。さらに、本半導体部品は、ｐｎ接合部を備えた第１の半導体ボディと、ｐｎ接合部を備えた第２の半導体ボディとを含んでいる。第１の半導体ボディおよび第２の半導体ボディは、構造および厚さが同じである。第１の半導体ボディおよび第２の半導体ボディは、それぞれに割り当てられている電気接続領域に導電接続されており、第１の半導体ボディのｐｎ接合部が第２の半導体ボディのｐｎ接合部に逆並列に接続されているように、接続キャリアの少なくとも１つの導体トラックもしくは電気接続領域またはその両方によって、互いに接続されている。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、第１の半導体ボディは、本半導体部品の動作時に電磁放射を生成する目的で設けられている。第１の半導体ボディは、例えば、発光ダイオードチップである。
一実施形態によると、第２の半導体ボディは、第１の半導体ボディのためのＥＳＤ保護ダイオードとして設けられている。
本発明の方法と、本発明の半導体部品は、特に、以下の発想に基づいている。すなわち、上述した方法を使用すると、例えば、発光ダイオードチップ（第１の半導体ボディ）と、ＥＳＤ保護ダイオード（第２の半導体ボディ）とを、単一のウェハ上に製造することが可能である。ＥＳＤ保護ダイオードは、発光ダイオードチップと同時に製造される。発光ダイオードチップの従来の製造方法と比較して、半導体積層体を横方向にパターニングして第１の半導体ボディおよび第２の半導体ボディを形成する以外は、追加のステップが必要ない。これによって、製造コストが特に低いＥＳＤ保護ダイオードを作製することが可能である。さらに、ＥＳＤ保護ダイオードは、発光ダイオードチップと同じ厚さであり、したがって、特に薄い半導体部品を製造することができ、この半導体部品には、例えば、セラミック本体を有する特に安価な接続キャリアを使用することができる。さらには、半導体部品を製造するための本発明の方法の特徴として、接続キャリア上の発光ダイオードチップのテストを、ＥＳＤ保護ダイオードが接続されていない状態で行うことができ、第１の半導体ボディおよび第２の半導体ボディは、これらを接続キャリアに貼り付けてテストを行った後にはじめて互いに接続される。このようにすることで、ＥＳＤ保護ダイオードが存在することで発光ダイオードチップ（すなわち第１の半導体ボディ）のテストが妨げられたり、測定結果が変わることがない。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、第１の半導体ボディは、第２の半導体ボディの底面領域より大きい底面領域を備えている。底面領域は、例えば、接続キャリアの主延在方向に平行な平面内の、接続キャリアとは反対側の半導体ボディの面における、半導体ボディの領域を使用して測定される。特に、第１の半導体ボディおよび第２の半導体ボディの主たる違いが、それぞれの底面領域のみであるようにすることが可能である。
少なくとも一実施形態によると、第２の半導体ボディの底面領域は、第１の半導体ボディの底面領域の最大で１０％であり、すなわち、第２の半導体ボディは、横方向の範囲に関して、第１の半導体ボディよりも大幅に小さい。例えば、第１の半導体ボディは、１ｍｍ×１ｍｍの底面領域を有する。この場合、第２の半導体ボディは、例えば１００μｍ×６０μｍの底面領域を有する。
少なくとも一実施形態によると、第１の半導体ボディおよび第２の半導体ボディは、最大で１０μｍ（例えば約６μｍ）の厚さを有する。言い換えれば、第１および第２の半導体ボディは特に薄く、この薄さは、第１および第２の半導体ボディを備えた半導体積層体から基板が完全に剥離されることにおいて達成することができる。
少なくとも一実施形態によると、第１の半導体ボディおよび第２の半導体ボディは、表面実装可能であり、この場合、第１の半導体ボディおよび第２の半導体ボディは、接続キャリアの側のそれぞれの底面領域に、接触領域を備えている。例えば、少なくとも１つのビアが、これらの接触領域から第１および第２の半導体ボディそれぞれの中に延在していることができ、これらのビアは、例えば、半導体ボディのｐ型導電領域またはｎ型導電領域との接触を形成する目的で設けられている。
少なくとも一実施形態によると、第１の半導体ボディは、接続キャリアとは反対側の自身の上面に、放射出口面を備えており、動作時に第１の半導体ボディによって生成される電磁放射の大部分は、この放射出口面を通過し、この場合、第１の半導体ボディのｐｎ接合部に電流を供給するための電流分散は、その全体が放射出口面より下で行われる。言い換えれば、接続キャリアとは反対側の第１の半導体ボディの上面には、放出される電磁放射（例えば光）を吸収または反射しうる接触領域や電流分散トラックが配置されていない。したがって、第１の半導体ボディの上面には、金属被覆が存在しない。これが可能であるのは、電流分散が放射出口面より下で行われるためである。
少なくとも一実施形態によると、第１の半導体ボディの少なくとも１つの接触領域もしくは第２の半導体ボディの少なくとも１つの接触領域またはその両方は、接続キャリアの導体トラックを介して、接続キャリアの接続領域に接続されており、導体トラックは、一部分が半導体ボディの下に延在しており、一部分が半導体ボディから横方向に隔てられている。言い換えれば、半導体ボディの接触領域が、接続キャリアの導体トラックによって、半導体ボディによって覆われていない接続キャリアの領域まで横方向に延長されている。これにより、接続キャリアの接続領域との接触を特に簡単に形成することができる。
少なくとも一実施形態によると、第１の半導体ボディおよび第２の半導体ボディの複数の対が、接続キャリアの導体トラックによって、互いに導電接続されており、すなわち、本オプトエレクトロニクス半導体部品は、第１の半導体ボディおよび第２の半導体ボディの少なくとも２つの対を備えており、第１の半導体ボディが互いに直列に接続されており、第１の半導体ボディそれぞれの第２の半導体ボディが、第１の半導体ボディに逆並列に接続されている。これによって、例えば発光ダイオードチップが直列に接続され、各発光ダイオードチップは、それぞれに関連付けられているＥＳＤ保護ダイオードによって保護される。第１の半導体ボディそれぞれは、接続キャリアの導体トラックによって相互接続されており、導体トラックは、例えば、接続キャリアの対応する接続領域を互いに接続している。
少なくとも一実施形態によると、接続キャリアとは反対側の第２の半導体ボディの上面に、導電層が配置されている。この導電層は、第２の半導体ボディにおけるｐ型導電層の横方向導電率（transverse conductivity）を高める。この場合、ビアが、第２の半導体ボディのｎ型導電層およびｐ型導電層を貫いて導電層まで延在していることができる。導電層は、例えば、金属（例：金）によって形成されている。導電層は、特に、放射に対して不透明とすることができる。動作時、第２の半導体ボディ２において放射は生成されない、または、放射の放出が導電層によって阻止されることが有利である。
以下では、本発明の方法および本発明の半導体部品について、例示的な実施形態および関連付けられる図面を参照しながら、さらに詳しく説明する。
図面において、同じ要素、類似する要素、または同じ機能の要素には、それぞれ同じ参照数字を付してある。図面と、図面に示した要素の互いのサイズの比率は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
図１Ａは、本発明のオプトエレクトロニクス半導体部品の、第１の半導体ボディ１および第２の半導体ボディ２を有する対の斜視図である（基板１００を剥離する前）。基板１００（例えばサファイアまたはシリコンを含んでいる）の上に、半導体積層体１０１がエピタキシャルに堆積されている。半導体積層体１０１は、ｐ型導電層１０２とｎ型導電層１０３とを備えている。ｐ型導電層とｎ型導電層との間にｐｎ接合部１０４が配置されており、このｐｎ接合部１０４は、例えば、電磁放射を生成するのに適する少なくとも１つの領域を備えている。
半導体積層体は、横方向にパターニングされて、第１の半導体ボディ１および第２の半導体ボディ２が形成されている。この場合、第１の半導体ボディ１は、第２の半導体ボディの底面領域の少なくとも１０倍の大きさの底面領域を有する。
第１の半導体ボディ１および第２の半導体ボディ２は、溝１０７によって互いに隔てられており、溝１０７は、基板１００とは反対側の半導体積層体１０１の面から、基板１００まで達している。
基板１００とは反対側の半導体積層体１０１の面には、パターニングによって、例えば金属被覆の形の電気接触領域１０５が形成されている。接触領域１０５は、半導体ボディ１，２のｎ側接触またはｐ側接触を形成する役割を果たす。
図１Ａの例示的な実施形態においては、第２の半導体ボディ２は、第１の半導体ボディ１から横方向に距離をおいて、第１の半導体ボディ１の領域の外側に配置されている。第２の半導体ボディ２は、例えば、６０μｍの幅および１００μｍの長さを有する。第１の半導体ボディ１は、例えば１ｍｍの幅および１ｍｍの長さを有することができる。
完成したオプトエレクトロニクス半導体部品において、第１の半導体ボディ１は、電磁放射（例えば光）を生成する発光ダイオードチップとして機能する。第２の半導体ボディ２は、ＥＳＤ保護ダイオードとしての役割を果たす。
第１の半導体ボディ１および第２の半導体ボディ２は、積層体１０１を形成することによって基板１００の上に一緒に製造されており、したがって、厚さおよび組成が実質的に同じである。ここで、「実質的に」とは、第１の半導体ボディ１と第２の半導体ボディ２の組成および厚さの違いが、製造時の変動（公差）によるものであることを意味する。
第１の半導体ボディおよび第２の半導体ボディの厚さ（すなわち半導体積層体１０１の厚さ）は、例えば、ｄ≦１０μｍ（例：ｄ＝６μｍ）である。
図１Ｂの概略的な斜視図は、本発明のオプトエレクトロニクス半導体部品の例示的な実施形態における、第１の半導体ボディ１および第２の半導体ボディ２のさらなる対を示している。図１Ａの例示的な実施形態とは異なり、第２の半導体ボディ２が、第１の半導体ボディ１の領域内に配置されている。このようにすることで、エピタキシャルに形成される半導体積層体のうち無駄になる材料が最小限になる。電気的分離性を高めるため、第１の半導体ボディ１と第２の半導体ボディ２との間の溝１０７が、電気的絶縁材料１０６（例えば、窒化ケイ素もしくは二酸化ケイ素またはその両方）によって満たされている。
図１Ｃの概略的な斜視図は、本発明のオプトエレクトロニクス半導体部品の例示的な実施形態における、第１の半導体ボディおよび第２の半導体ボディの対のさらなる実施形態を示している。この例示的な実施形態においては、第２の半導体ボディ２（溝１０７によって第１の半導体ボディ１から隔てられている）は、第１の半導体ボディ１の側面全体に沿って延在している。この場合、第２の半導体ボディ２は、第１の半導体ボディ１のための特に高耐電圧のＥＳＤ保護ダイオードを形成することができる。
図１Ｄの概略的な斜視図は、第１の半導体ボディおよび第２の半導体ボディの対の実施形態の例を、さらに詳しく示している。図１Ｄは、基板１００とは反対側の半導体ボディ１，２の面を示している。ｐ側接触領域１０５ｂは、例えば第１の半導体ボディ１の領域内に配置されている。ｎ側の接触を形成するための接触領域１０５ａは、第１の半導体ボディ１の周縁領域に配置することが可能である。半導体ボディ１は、基板１００とは反対側の面に、裏面金属被覆１０８を備えていることができ、この被覆１０８は、例えばＴｉ／Ｐｔ／Ａｕという積層体によって形成されている。銀を含んでいる、または銀からなる、ミラーとして機能する積層体を、例えば、裏面金属被覆１０８とｐ型導電領域１０２との間に配置することができる。この積層体は、例えば、Ｐｔ／Ａｇ／Ｔｉという構造である。
図１Ｅの概略的な斜視図は、ｎ側接触領域１０５ａが、例えば、ｐ型導電層を貫くビアの形をとり得ることを、さらに詳しく示しており、このビアは、半導体ボディのｎ型導電層以外の領域から、電気的絶縁材料１０６（例えば二酸化ケイ素）によって絶縁されている（この点に関して図１Ｆの拡大図も参照）。
図２Ａ、図２Ｂ、および図２Ｃにおける概略図は、本発明のオプトエレクトロニクス半導体部品の第１の例示的な実施形態をさらに詳しく示している。このオプトエレクトロニクス半導体部品においては、例えば、図１Ａ〜図１Ｆに関連して説明したように、第１の半導体ボディ１および第２の半導体ボディ２の対が使用されている。このオプトエレクトロニクス半導体部品は、接続キャリア３を備えている。接続キャリア３は、セラミック材料によって形成されているセラミック本体３０を備えている。セラミック材料は、例えば、窒化ケイ素、酸化アルミニウム、または窒化ホウ素である。
図２Ａおよび図２Ｂの例示的な実施形態においては、半導体ボディ１，２の側の接続キャリア３の面に、２つの接続領域４が配置されている（この点に関して、特に図２Ｂの概略平面図を参照）。半導体ボディ１，２は、接続領域４の上に例えばはんだ付けされている。ＥＳＤ保護ダイオードとして設けられている半導体ボディ２は、放射を生成する目的で設けられている半導体ボディ１に逆並列に接続されており、すなわち、２つの半導体ボディ１，２のｐｎ接合部１０４が、接続キャリア３の接続領域４によって、互いに逆並列に接続されている。
この場合、半導体ボディ１，２は、同じ向きで接続キャリア３に貼り付けられており、すなわち、両方の半導体ボディ１，２において、例えばｎ型導電層１０３が半導体ボディ接続キャリア３とは反対側に位置している。
図２Ｃの概略側面図が示すように、第１の半導体ボディ１および第２の半導体ボディ２のそれぞれにおいて、ビア１０９がｐ型導電層１０２を貫いてｎ型導電層１０３の中に達している。このようにすることで、第１の半導体ボディ１および第２の半導体ボディ２は表面実装可能である。
接続キャリア３とは反対側の第１の半導体ボディ１および第２の半導体ボディ２の表面には、接触領域もしくは電気導体が存在しない。
しかしながら、図２Ｃに示したように、接続キャリア３とは反対側の第２の半導体ボディ２の上面に、導電層２００を配置することができる。導電層２００は、第２の半導体ボディ２におけるｐ型導電層１０３の横方向導電率を高める。この場合、ビア１０９が導電層２００まで延在していることが可能である。導電層２００は、例えば、金属（例：金）によって形成されている。導電層２００は、特に、放射に対して不透明とすることができる。
本発明のオプトエレクトロニクス半導体部品のさらなる例示的な実施形態について、図３Ａおよび図３Ｂを参照しながらさらに詳しく説明する。この例示的な実施形態においては、図２Ａおよび図２Ｂの例示的な実施形態とは異なり、半導体ボディ１，２が、接続キャリア３の接続領域４および導体トラック５によって、互いに逆並列に接続されている。導体トラック５は、最初の段階では（すなわち半導体ボディ１，２を貼り付けた直後には）、中断部１１０を備えている。言い換えれば、第１の半導体ボディ１および第２の半導体ボディ２は、接続キャリア３に貼り付けた直後の時点では、互いに逆並列に接続されていない。したがって、第２の半導体ボディ２は、最初の段階では、放射を放出する半導体ボディ１のためのＥＳＤ保護ダイオードとして機能しない。この状態において、半導体ボディ１の機能をテストする。テストの後、例えばスクリーン印刷によって、または導電性のペーストを塗布することによって、中断部１１０を閉じる、すなわち、第１の半導体ボディ１をテストした後に、第１の半導体ボディ１と第２の半導体ボディ２とが互いに逆並列に接続され、したがって第２の半導体ボディ２は、第１の半導体ボディ１のためのＥＳＤ保護ダイオードとして機能することができる。
図４Ａおよび図４Ｂの概略図は、本発明のオプトエレクトロニクス半導体部品のさらなる例示的な実施形態を示している。図４Ａおよび図４Ｂに記載されているオプトエレクトロニクス半導体部品は、外部接続領域１１２によって、表面実装可能である。接続キャリア３の本体３０の中にビア１１１が配置されており、このビアは、半導体ボディ１，２が存在する本体３０の上面と、半導体ボディ１，２とは反対側の下面とを接続している。ビア１１１によって、接続キャリア３の本体３０の上面における導体トラック５と、外部接続領域１１２との間に、導電接続が形成される（この点に関して、特に図４Ｂの概略断面図を参照）。
導体トラック５は、第１の半導体ボディ１の接触領域１０５と、第２の半導体ボディ２の接触領域１０５とに、導電接続されている。２つの半導体ボディは、導体トラック５によって、互いに逆並列に接続されている。さらに、半導体ボディ１は、放射に対して透過性の封止体１１３によって、密着状態に囲まれており、封止体１１３は、例えばシリコーンもしくはエポキシドまたはその両方を含んでいる。封止体１１３は、半導体部品の側面において、接続キャリア３の本体３０と端部が揃っている。放射取出し効率を高める目的で、封止体１１３は、第１の半導体ボディ１の領域において、レンズのように、外側に（接続キャリア３から離れる方向に）凸状に湾曲していることができる。
本発明のオプトエレクトロニクス半導体部品のさらなる例示的な実施形態について、図５Ａ、図５Ｂ、および図５Ｃの概略平面図を参照しながらさらに詳しく説明する。これらの例示的な実施形態の共通の特徴として、例えば、少なくとも第１の半導体ボディ１のｎ側接触領域１０５ａが、それに割り当てられている接続キャリア３の接続領域４に、導体トラック５（例えば金属被覆の形をとる）によって接続されている。導体トラック５は、少なくとも一部分が第１の半導体ボディ１の下に（すなわち、接続キャリア３の本体３０と、接続キャリア３の側の半導体ボディ１の下面との間に）延在している。導体トラック５と半導体ボディ１との間には、電気的絶縁材料１０６（例えば、二酸化ケイ素もしくは窒化ケイ素またはその両方の層）が配置されている。
図５Ｂが示すように、この場合、半導体ボディの残りの下面が、例えばｐ側接触領域１０５ｂの役割を果たすことができる。半導体ボディ１，２との接触を形成する導体トラック５は、半導体ボディの下、横方向に外側に延在している。図５Ｃが示すように、このような配置構造は、第２の半導体ボディ２が逆並列に接続されている第１の半導体ボディ１を直列に接続するうえで、特に好適に利用することができる。
すべての例示的な実施形態において、接触領域１０５ｂがｎ側接触領域を形成し、接触領域１０５ａがｐ側接触領域を形成することが可能である。
要約すると、本発明のオプトエレクトロニクス半導体部品の重要な特徴は、安価に製造できること、空間が節約される平坦な構造であること、多用途に使用できることである。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
［関連出願］
［関連出願］
本特許出願は、独国特許出願第１０２０１００３２８１３．８号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
Claims (15)
- オプトエレクトロニクス半導体部品の製造方法であって、
− ｐｎ接合部（１０４）を有する半導体積層体（１０１）を基板（１００）の上に配置するステップと、
− 前記半導体積層体（１０１）を横方向にパターニングして、第１の半導体ボディ（１）および第２の半導体ボディ（２）の複数の対を形成するステップであって、前記第１の半導体ボディ（１）と前記第２の半導体ボディ（２）とが横方向（ｌ）において互いに隔てられている、前記ステップと、
− 第１の半導体ボディ（１）および第２の半導体ボディ（２）の前記対から前記基板（１００）を剥離するステップと、
− 第１の半導体ボディ（１）および第２の半導体ボディ（２）の少なくとも１つの対を、電気接続領域（４）もしくは少なくとも１つの導体トラック（５）またはその両方を備えた接続キャリア（３）に貼り付けるステップと、
− 第１の半導体ボディ（１）および第２の半導体ボディ（２）の対の前記半導体ボディ（１）を、前記第１の半導体ボディ（１）の前記ｐｎ接合部（１０４）が前記第２の半導体ボディ（２）の前記ｐｎ接合部（１０４）に逆並列に接続されるように、前記接続領域（４）もしくは前記少なくとも１つの導体トラック（５）またはその両方によって、電気的に接続するステップと、
を含んでいる、方法。 - 前記第１の半導体ボディ（１）を貼り付けてテストした後に、前記少なくとも１つの導体トラック（３）が閉じられる、
請求項１に記載の方法。 - 前記第１の半導体ボディ（１）および前記第２の半導体ボディ（２）の少なくとも１つの対を前記接続キャリア（３）に貼り付けた後に、前記基板（１００）が剥離される、
請求項１または請求項２に記載の方法。 - オプトエレクトロニクス半導体部品であって、
− 電気接続領域（４）もしくは少なくとも１つの導体トラック（５）またはその両方を備えた接続キャリア（３）と、
− ｐｎ接合部（１０４）を備えた第１の半導体ボディ（１）と、
− ｐｎ接合部（１０４）を備えた第２の半導体ボディ（２）と、
を備えており、
− 前記第１の半導体ボディ（１）と前記第２の半導体ボディ（２）とが同じ構造であり、
− 前記第１の半導体ボディ（１）と前記第２の半導体ボディ（２）とが同じ厚さ（ｄ）であり、
− 前記第１の半導体ボディ（１）と前記第２の半導体ボディ（２）とが、割り当てられている電気接続領域（４）に導電接続されており、
− 前記第１の半導体ボディ（１）および前記第２の半導体ボディ（２）が、前記第１の半導体ボディ（１）の前記ｐｎ接合部（１０４）が前記第２の半導体ボディ（２）の前記ｐｎ接合部（１０４）に逆並列に接続されているように、前記電気接続領域（４）もしくは前記少なくとも１つの導体トラック（５）またはその両方によって、接続されている、
オプトエレクトロニクス半導体部品。 - − 前記第１の半導体ボディ（１）が、前記半導体部品の動作時に電磁放射を生成する目的で設けられており、
− 前記第２の半導体ボディ（２）が、前記第１の半導体ボディ（１）のためのＥＳＤ保護ダイオードとして設けられている、
請求項１から請求項４のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - 前記第１の半導体ボディ（１）の底面領域が、前記第２の半導体ボディ（２）の底面領域よりも大きい、
請求項１から請求項５のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - 前記第２の半導体ボディ（２）の前記底面領域が、前記第１の半導体ボディ（１）の前記底面領域の最大で１０％である、
請求項６に記載のオプトエレクトロニクス半導体部品または方法。 - 前記第１の半導体ボディ（１）および前記第２の半導体ボディ（２）が、最大で１０μｍの厚さ（ｄ）を有する、
請求項１から請求項７のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - 前記第１の半導体ボディ（１）および前記第２の半導体ボディ（２）が表面実装可能であり、
前記第１の半導体ボディ（１）および前記第２の半導体ボディ（２）が、前記接続キャリア（３）の側のそれぞれの底面に接触領域（１０５）を備えている、
請求項１から請求項８のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - 前記第１の半導体ボディ（１）が、前記接続キャリア（３）とは反対側の自身の上面に、放射出口面（１ａ）を備えており、動作時に前記第１の半導体ボディ（１）によって生成される電磁放射の大部分が、前記放射出口面（１ａ）を通過し、前記第１の半導体ボディ（１）の前記ｐｎ接合部（１０４）に電流を供給するための電流分散が、その全体が前記放射出口面（１ａ）より下で行われる、
請求項１から請求項９のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - 前記接続キャリア（３）とは反対側の前記第１の半導体ボディ（１）の上面に、金属被覆、接触領域、電流分散トラックが存在しない、
請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - 前記接続キャリア（３）がセラミック本体（３０）を備えており、前記セラミック本体（３０）の外面に、前記接続領域（４，１１２）もしくは前記少なくとも１つの導体トラック（５）またはその両方が、パターニングされた金属被覆として形成されている、
請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - 前記第１の半導体ボディ（１）の少なくとも１つの接触領域（１０５）もしくは前記第２の半導体ボディ（２）の少なくとも１つの接触領域（１０５）またはその両方が、前記接続キャリア（３）の導体トラック（５）によって、前記接続キャリア（３）の接続領域（４，１１２）に接続されており、前記導体トラックの一部分が前記半導体ボディ（１，２）の下に延在しており、前記導体トラックの一部分が前記半導体ボディ（１，２）から横方向に隔てられている、
請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - − 第１の半導体ボディ（１）および第２の半導体ボディ（２）の複数の対であって、前記第１の半導体ボディ（１）と前記第２の半導体ボディ（２）とが前記接続キャリア（３）の導体トラック（５）によって互いに導電接続されている、前記複数の対、
を有する、請求項１から請求項１３のいずれかに記載のオプトエレクトロニクス半導体部品または方法。 - 前記接続キャリア（３）とは反対側の前記第２の半導体ボディ（２）の上面に、導電性の、特に金属の層（２００）、が配置されている、
請求項１から請求項１４のいずれかに記載のオプトエレクトロニクス半導体部品または方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010032813.8 | 2010-07-30 | ||
| DE102010032813A DE102010032813A1 (de) | 2010-07-30 | 2010-07-30 | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
| PCT/EP2011/061987 WO2012013500A1 (de) | 2010-07-30 | 2011-07-13 | Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013532904A true JP2013532904A (ja) | 2013-08-19 |
| JP5548826B2 JP5548826B2 (ja) | 2014-07-16 |
Family
ID=44510913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013521052A Active JP5548826B2 (ja) | 2010-07-30 | 2011-07-13 | オプトエレクトロニクス半導体部品の製造方法、およびオプトエレクトロニクス半導体部品 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9276138B2 (ja) |
| EP (1) | EP2599123B1 (ja) |
| JP (1) | JP5548826B2 (ja) |
| KR (1) | KR101863129B1 (ja) |
| CN (1) | CN103053024B (ja) |
| DE (1) | DE102010032813A1 (ja) |
| WO (1) | WO2012013500A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210010958A (ko) | 2012-11-08 | 2021-01-28 | 리젠 파마슈티컬스 소시에떼 아노님 | Pde4 억제제 및 pi3 델타 또는 이중 pi3 델타-감마 키나아제 억제제를 함유하는 약제학적 조성물 |
| DE102012112988A1 (de) | 2012-12-21 | 2014-07-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Scheinwerfer |
| DE102014102292A1 (de) | 2014-02-21 | 2015-08-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086489A (ja) * | 2004-09-17 | 2006-03-30 | Samsung Electro Mech Co Ltd | 静電気放電防止機能を有する窒化物半導体発光素子 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6185240B1 (en) | 1998-01-30 | 2001-02-06 | Motorola, Inc. | Semiconductor laser having electro-static discharge protection |
| US7009199B2 (en) * | 2002-10-22 | 2006-03-07 | Cree, Inc. | Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current |
| CN1558451A (zh) * | 2004-02-03 | 2004-12-29 | ���ڿƼ��ɷ�����˾ | 可防止静电破坏的发光二极管元件 |
| US7064353B2 (en) * | 2004-05-26 | 2006-06-20 | Philips Lumileds Lighting Company, Llc | LED chip with integrated fast switching diode for ESD protection |
| TW200501464A (en) * | 2004-08-31 | 2005-01-01 | Ind Tech Res Inst | LED chip structure with AC loop |
| DE102006033502A1 (de) * | 2006-05-03 | 2007-11-15 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| DE102009006177A1 (de) * | 2008-11-28 | 2010-06-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
-
2010
- 2010-07-30 DE DE102010032813A patent/DE102010032813A1/de not_active Withdrawn
-
2011
- 2011-07-13 WO PCT/EP2011/061987 patent/WO2012013500A1/de active Application Filing
- 2011-07-13 KR KR1020137004998A patent/KR101863129B1/ko active IP Right Grant
- 2011-07-13 JP JP2013521052A patent/JP5548826B2/ja active Active
- 2011-07-13 US US13/812,880 patent/US9276138B2/en active Active
- 2011-07-13 EP EP11745501.4A patent/EP2599123B1/de active Active
- 2011-07-13 CN CN201180037589.7A patent/CN103053024B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086489A (ja) * | 2004-09-17 | 2006-03-30 | Samsung Electro Mech Co Ltd | 静電気放電防止機能を有する窒化物半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2599123B1 (de) | 2019-06-12 |
| US9276138B2 (en) | 2016-03-01 |
| DE102010032813A1 (de) | 2012-02-02 |
| CN103053024B (zh) | 2016-03-16 |
| JP5548826B2 (ja) | 2014-07-16 |
| EP2599123A1 (de) | 2013-06-05 |
| CN103053024A (zh) | 2013-04-17 |
| KR20130071468A (ko) | 2013-06-28 |
| US20130207155A1 (en) | 2013-08-15 |
| WO2012013500A1 (de) | 2012-02-02 |
| KR101863129B1 (ko) | 2018-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230155072A1 (en) | Light emitting diode package and method of manufacturing the same | |
| JP5947293B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
| KR101945140B1 (ko) | 질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치 | |
| US8598617B2 (en) | Methods of fabricating light emitting diode packages | |
| US9548433B2 (en) | Light-emitting diode chip | |
| US10224393B2 (en) | Method of producing semiconductor chips that efficiently dissipate heat | |
| CN103003941B (zh) | 光电子器件 | |
| US10270019B2 (en) | Optoelectronic semiconductor chip, optoelectronic semiconductor component and method for producing an optoelectronic semiconductor chip | |
| KR101200595B1 (ko) | 발광장치 | |
| JP2010157679A (ja) | 発光ダイオードのチップレベルパッケージ | |
| KR20150056559A (ko) | 서로 나란히 배치되는 복수의 활성 영역을 포함한 광전자 반도체 칩 | |
| US20100237379A1 (en) | Light emitting device | |
| JP3663281B2 (ja) | 半導体発光素子 | |
| US20150249072A1 (en) | Optoelectronic Component and Method for Producing an Optoelectronic Component | |
| JP2019009438A (ja) | 赤外線発光ダイオード | |
| CN110021691B (zh) | 一种半导体发光器件 | |
| JP5548826B2 (ja) | オプトエレクトロニクス半導体部品の製造方法、およびオプトエレクトロニクス半導体部品 | |
| JP6571805B2 (ja) | オプトエレクトロニクス半導体装置 | |
| KR20150052513A (ko) | 발광 소자 및 그 제조 방법 | |
| KR20150069228A (ko) | 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
| CN210052756U (zh) | 一种芯片结构 | |
| KR101502835B1 (ko) | Led용 서브마운트, led칩 및 led칩 제조방법 | |
| US20190140145A1 (en) | Light-Emitting Device and Method for Manufacturing a Light-Emitting Device | |
| KR20060069375A (ko) | 반도체 엘이디 소자 및 그 제조 방법 | |
| WO2017217307A1 (ja) | 半導体部品、白色発光ダイオードデバイス、および半導体部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140324 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140519 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5548826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |