JP2013516770A - ウエハテストカセットシステム - Google Patents

ウエハテストカセットシステム Download PDF

Info

Publication number
JP2013516770A
JP2013516770A JP2012547244A JP2012547244A JP2013516770A JP 2013516770 A JP2013516770 A JP 2013516770A JP 2012547244 A JP2012547244 A JP 2012547244A JP 2012547244 A JP2012547244 A JP 2012547244A JP 2013516770 A JP2013516770 A JP 2013516770A
Authority
JP
Japan
Prior art keywords
base
probe card
card assembly
alignment element
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012547244A
Other languages
English (en)
Other versions
JP2013516770A5 (ja
JP5735003B2 (ja
Inventor
ブレインリンガー,キース,ジェイ.
ホッブス,エリック,ディー.
Original Assignee
フォームファクター, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォームファクター, インコーポレイテッド filed Critical フォームファクター, インコーポレイテッド
Publication of JP2013516770A publication Critical patent/JP2013516770A/ja
Publication of JP2013516770A5 publication Critical patent/JP2013516770A5/ja
Application granted granted Critical
Publication of JP5735003B2 publication Critical patent/JP5735003B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/3025Wireless interface with the DUT

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

【課題】ウエハカセットシステム及びウエハカセットシステムを用いた方法を提供する。
【解決手段】ウエハカセットシステムは、ベースとプローブカードアセンブリとを備えうる。ベースとプローブカードアセンブリとはそれぞれ、相補的な連結位置合わせ要素を備えうる。位置合わせ要素は、ベースのウエハ受け入れ表面に垂直な方向においてベースとプローブカードアセンブリとの相対移動を許容しつつ、受け入れ表面に平行な方向において相対移動を規制しうる。
【選択図】図1

Description

[0001] マイクロエレクトロニクス素子(例えば、チップ(dies))は通常、半導体ウエハ上で大量に生産される。様々な理由により、マイクロエレクトロニクス素子が正しく動作しない場合がある。ゆえに、製造工程の一部として、マイクロエレクトロニクス素子の各種テストが通常行われる。テストとして、機能テスト、速度テスト及び選別、通電テスト等がある。素子の組み立ての前に不良となる素子が分かるように、ウエハレベルでの(例えば、マイクロエレクトロニクス素子をダイシング(singulation)と呼ばれる工程で個別にする前に)テストを行うことが多い。
[0002] ウエハ上でテストを行うには、ウエハ上のマイクロエレクトロニクス素子に対して仮の電気接続を行う。例えば、ウエハをプローバ内に設置してプローブカードアセンブリに接触させる。プローブカードアセンブリは、マイクロエレクトロニクス素子上の対応する端子(例えば、アルミニウム接着パッド)に対して仮の圧力ベースの電気接点をなすよう配置される多くのプローブを備えうる。ウエハとプローブカードアセンブリとの位置合わせは、光学系を用いて行える。テストには、プローブを介したウエハとの信号のやり取りが含まれる。
[0003] 多くの要因により、プローブカードアセンブリとウエハとの適切な位置合わせを確実に行うには困難が生じる。例えば、プローブカードアセンブリをプローバ内に設置する際、プローブの先端がウエハを置いておくステージの表面と平行な配置となるように、様々な位置合わせ作業(例えば、傾斜調整)を行う。プローブカードアセンブリを取り除いてプローバに再設置する際には、通常この位置合わせ工程をもう一度経る必要がある。
[0004] ほとんどの材料は温度に応じて寸法が変化するので、温度差がある場合には適切な位置合わせがさらに複雑になる。プローブカードアセンブリは通常(ウエハと比較して)比較的大きな熱質量を有し、従ってプローブカードアセンブリの温度を変える(例えば、高い温度で通電テストを行う場合)には、かなりの時間がかかる。プローブカードアセンブリの位置合わせ、冷却、加熱を行っている時間内に、プローバを用いたテストは行われない。
[0005]本発明の幾つかの実施態様によるウエハカセットテストシステムの側面図である。 [0006]本発明の幾つかの実施態様による連結位置合わせ要素の一例を詳細に示した垂直断面図である。 [0007]本発明の幾つかの実施態様による連結位置合わせ要素の他の例を詳細に示した上面図である。 [0008]本発明の幾つかの実施態様による連結位置合わせ要素の他の例を示した上面図である。 [0009]本発明の幾つかの実施態様による位置合わせ要素として使用可能なサーモセントリックスロットの様々な代替配置を示す図である。 [0009]本発明の幾つかの実施態様による位置合わせ要素として使用可能なサーモセントリックスロットの様々な代替配置を示す図である。 [0009]本発明の幾つかの実施態様による位置合わせ要素として使用可能なサーモセントリックスロットの様々な代替配置を示す図である。 [0009]本発明の幾つかの実施態様による位置合わせ要素として使用可能なサーモセントリックスロットの様々な代替配置を示す図である。 [0009]本発明の幾つかの実施態様による位置合わせ要素として使用可能なサーモセントリックスロットの様々な代替配置を示す図である。 [0010]本発明の幾つかの実施態様による位置合わせ要素として使用可能な屈曲部(flexure)の一例を示す図である。 [0010]本発明の幾つかの実施態様による位置合わせ要素として使用可能な屈曲部の様々な代替配置を示す図である。 [0010]本発明の幾つかの実施態様による位置合わせ要素として使用可能な屈曲部の様々な代替配置を示す図である。 [0010]本発明の幾つかの実施態様による位置合わせ要素として使用可能な屈曲部の様々な代替配置を示す図である。 [0011]本発明の幾つかの実施態様による圧縮留め具(compression stop)を備えた、ウエハテストカセットシステムの他の例を示す図である。 [0012]本発明の幾つかの実施態様による真空シールを備えた、ウエハテストカセットシステムの他の例を示す図である。 [0013]本発明の幾つかの実施態様によるロック要素を備えた、ウエハテストカセットシステムの他の例を示す図である。 [0014]本発明の幾つかの実施態様による中間要素を備えた、ウエハテストカセットシステムの他の例を示す図である。 [0015] 本発明の幾つかの実施態様によるウエハテストシステムの概略図である。
[0016] 本明細書は、本発明の例示的な実施形態及び応用を記載する。ただし、本発明は、これらの例示的な実施形態及び応用、又は、本明細書において例示的な実施形態及び応用が動作する態様又は記載される態様に限定されない。さらに、図面は、簡略図又は部分図であり、図における要素の寸法は明確にするために誇張されているか、又は実際の縮尺と異なる。また、本明細書において「上に(on)」、「に取り付けられる(attached to)」又は「に結合される(coupled to)」という用語を使用する際に、1つの物体(例えば、素材、層、基板など)は、別の物体の「上に」あるか、これ「に取り付けられる」か、又はこれ「に結合される」ことができ、ここで、1つの物体が直接、別の物体の上にあるか、これに取り付けられているか、若しくは結合されているか、又は、1つの物体と別の物体との間に介在する1つ以上の物体があるかどうかは問わない。また、方向(例えば、上方、下方、頂部、底部、側面、上、下、真下、真上、上部、下部、水平、垂直、「x」、「y」、「z」など)が与えられている場合、これらは相対的であり、単に例示を目的として、説明及び記述を容易にする目的のみで与えられており、限定する目的でない。いくつかの図面には、「x」、「y」、「z」軸が右手座標系に従い与えられているが、記述及び説明を容易にする目的のためであって、限定する目的でない。特定の方向や向きについて、略(substantially)という用語が用いられる場合があるが、記載された方向や向きが正確である必要はなく、業界で知られている許容誤差、測定誤差、測定精度の限界、換算率、丸め誤差、及び他の要因等の逸脱や変動を含んでもよい。さらに、構成要素の列挙(例えば構成要素a、b、c)を参照する場合、このような参照は、列挙された構成要素それ自体のいずれか1つの構成要素、列挙された構成要素のすべてではないがいくつかの任意の組み合わせ、及び/又は、列挙された構成要素のすべての組み合わせを含むことを意図している。さらに、数値の範囲について述べる際には、明示的に記載された範囲だけでなく、その範囲に含まれる個々の数値や部分的な範囲もすべて意図している。
[0017] 図1は、概して100と示されるウエハテストカセットシステムを概略的に示した側面図であり、先に述べた問題のいくつかに対処可能である。カセットシステムは、ベース102とプローブカードアセンブリ120とを備えうる。ベース102は、ウエハ150を受容可能であり、ウエハを保持し配置するための様々な特徴を備えうる。例えば、ベースは、ウエハ150を受け入れる大きさの受け入れ表面106を備えうる。ベース上には、1以上の基準部(fiducials)104と第1位置合わせ要素108を備えうる。基準部104は例えば、ベース102上でウエハ150を位置合わせの補助となるよう使用可能である。例えば、基準部104は、第1位置合わせ要素108に対してベース102上での所定の位置内にウエハを配置するのに使用可能である。基準部は例えば、ベース上に(例えば、印刷、エッチング、エンボス加工等で)形成された光学的に視認可能なマークでありうる。
[0018] ウエハ150は、1以上のダイシングされていない半導体チップを備える半導体ウエハでありうる。あるいは、ウエハは、担体や他の保持素子に保持される複数の電子素子(例えば、ダイシングされたチップ)でありうる。実際、ウエハ150は、任意の電子素子又はテスト対象の素子でありうる。
[0019] プローブカードアセンブリ120は、複数のプローブ124が配置された表面126を有する基板122を備えうる。例えば、プローブ124は、硬質基板の(図示しない)導電性端子上に配置可能であり、基板上又は基板内の(図示しない)導電性配線と電気的に接続可能である。プローブアセンブリ120は、プローブ124とカセットシステム100外部上の電気的インタフェース132(例えば、コネクタ)との電気接続130を備えうる。プローブ124は、ウエハ150の端子152に対応したパターンで配列可能である。ベース102とプローブカードアセンブリ120とが一緒になると、プローブ124は、端子152と仮の圧力による電気接触をなし、これにより、プローブ124と端子152との間で電気信号の送信が可能となる。(例えば後述のような)ラッチ機構を備えていてもよく、これにより、ベース102とプローブカードアセンブリ120とが一緒に取り付けられる。プローブカードアセンブリ120は、ウエハ150と接するためのプローブ124と電気接続を有する任意の接触器素子(contactor device)でありうる。
[0020] プローブ124は、弾性構造を備え、プローブを介して電気信号を送信可能な導電性材料を備えうる。プローブ112の例として、これに限定されるものではないが、米国特許番号5,476,211号、米国特許番号5,917,707号及び米国特許番号6,336,269号に開示の弾性材料で全体的にコーティングされた基板122上の(図示されない)導電性端子に接着された心線で形成される複合構造が挙げられる。プローブ124はあるいは、米国特許第5,994,152号、米国特許第6,033,935号、米国特許6,255,126号、米国特許6,945,827号、米国特許出願第2001/0044225号及び米国特許出願第2004/0016119号に開示されたバネ要素等の、リソグラフにより形成された構造でありうる。さらにプローブは、これにも限定されるものではないが、米国特許第6,827,584号、米国特許第6,640,432号、米国特許第6,441,315号及び米国特許出願第2001/0012739号に開示される。その他プローブ236として、これに限定されるものではないが、ポゴピン、バンプ、スタッド、スタンプドスプリング(stamped springs)、針、バックリングビーム(buckling beams)等が挙げられる。
[0021] プローブカードアセンブリはさらに、ベース102の第1位置合わせ要素108に対応して配置される、第2位置合わせ要素128を備えうる。第1位置合わせ要素108と第2位置合わせ要素128とは協働して、ベース102とプローブカードアセンブリ120とが一緒になったときに、プローブ124と端子152とが正しく位置合わせされるように設けられる。例えば、第1位置合わせ要素108と第2位置合わせ要素128とは、プローブカードアセンブリ120に対してベース102を所望の自由度に規制するよう共に連結するような相補的な形状を有しうる。
[0022] 例えば、プローブ124と端子152とを接触させる際、プローブ124と端子152とが酸化物や炭化水素フィルム等の端子152上の非導電層を突破するのに役立つ小さい量の接触力で共に押圧されるよう、少量のオーバートラベル(overtravel)を見越しておくことが望ましい。従って、ウエハ150に略垂直な垂直方向において(及び、従って受け入れ表面106に略垂直に)プローブカードアセンブリ120に対するベース102の移動を見越しておくことが望ましいといえる。一方、端子152を横切るようなプローブ124の横方向の移動は、プローブ124、端子152、又はその双方にダメージとなる可能性があるので、一般的に望ましくない。従って、プローブが端子と一旦接触したならば、ウエハ150(及び受け入れ表面106)に略平行な水平方向においてプローブカードアセンブリ120に対するベース102の制約されない移動は望ましくない。より具体的には、位置合わせ要素は、2度の並進(例えば、x及びy方向)及び3度の回転において規制される一方で、第3度の並進(例えば、z方向、ここで、「x」軸は、紙面上で左右に伸び、「z」軸は、紙面上で上下に伸び、「y」軸はx及びz軸に垂直、すなわち、紙面に入る及び紙面から出るように伸びる)における並進を可能にしながら、ベース102とプローブカードアセンブリ120との所定の相対位置を規定するよう協働可能である。ベース102とプローブカードアセンブリ120とが共に移動すると、プローブ124と端子125とがz方向並進の範囲上でx及びy移動及び回転を規制するように接触するべく十分に接近する前に、位置合わせ要素が係合可能である。具体的な例として、これに限定されるものではないが、位置合わせ要素は、+1,000マイクロメータから−100マイクロメータのz変位範囲上でのx及びy移動を排除するよう係合可能であり、ここで0はプローブが端子に接触する位置であり、0から−100マイクロメータは、オーバートラベル範囲を表す。
[0023] プローブ124先端の少量の横方向の移動は、所望されれば、酸化層を突破するのに役立つ拭き取り(wiping)作用を生むために行われる場合がある。例えば、プローブ124は、垂直にセットされた場合に、先端の拭き取り作用を行うよう構成可能である。あるいは、特定の方向において、ベース102に対してプローブカードアセンブリ120の少量の所定の横方向の移動が設けられてもよい。このような移動は、プローブカードアセンブリ120とベース102のいずれかを他方に対して移動させ、他方は固定した状態で行える。例えば、位置合わせ要素は、横方向の拭き取り移動を見越して、非対称性、段差部、傾斜部、又はその他の構造を備えうる。これに限定されない例によると、およそ10マイクロメータのプローブ先端の横方向の動きが、非導電層の突破に有用でありうる。従って、所望されれば、ウエハ150の端子152を横切ったプローブ124のこするような動作が生じてもよい。
[0024] さらに、ベース102とプローブカードアセンブリ120との差異となる寸法の変化に順応可能であることが望ましい。例えば、熱膨張の差によって、ベース102とプローブカードアセンブリ120との径方向の膨張に差が出てくる。従って、カセットシステム100は、以下に更に説明するようにベース102とプローブカードアセンブリ120との位置合わせを維持しながら、このような径方向の膨張に順応可能である。
[0025] カセットシステム100によれば、従来のプローブシステムと比較してより信頼度の高いプローブ124と端子152との位置合わせが可能である。これは、かなり小さな構造ループ(structural loop)が設けられており、端子152に対するプローブ124の位置合わせが、ベース102に対するウエハ150の位置合わせ及びプローブカードアセンブリ120に対するベース102の位置合わせに基づくからである。一方従来のプローバでは、端子に対するプローブの位置合わせは、チャックに対するウエハ、ステージアクチュエータに対するチャック、フレームに対するステージアクチュエータ、ヘッドプレートに対するフレーム、プローブカードアセンブリに対するヘッドプレート、プローブ先端に対するプローブカードアセンブリといった各機械的インタフェースにおける正しい位置合わせに依存している。従って、カセットシステム100と比べると、従来のプローバには、より多くの位置のずれの原因が存在している。実際、従来のプローブシステムでは一般に、位置合わせが確実に維持されるように定期的に様々な較正及び位置合わせ動作(例えば、傾斜補正)を行う必要がある。
[0026] カセットシステム100の実施態様において、ベース102とプローブカードアセンブリ120との所望の規制を設けるために、第1位置合わせ要素128及び第2位置合わせ要素108の様々な他の構成を使用可能である。例えば、図2は、凸部(protrusion)208と凹部(receptacle)228を備える連結位置合わせ要素の一例を示す垂直断面図である。凸部208は、ベース202上に設置可能である(従って、ベース102上の第1位置合わせ要素108の限定されない例でありうる)。凹部228は、プローブカードアセンブリ220上に設置可能である(従って、プローブカードアセンブリ220上の第2位置合わせ要素128の限定されない例である)。凸部と凹部とは、同様の断面形状(例えば、円形、楕円形、正方形、矩形等)を有しうる。例えば、凹部は穴であって、凸部は柱(post)であってよい。あるいは、凸部208がプローブカードアセンブリ220上に設置され、凹部228がベース202上に設置されてもよい。凸部208と凹部228とは、この凹部及び凸部によりプローブカードアセンブリ220に対するベース202の位置合わせ及び規制が所定の量と確実になるような所望の許容誤差の程度で製造可能である。図示されていないが、所望されれば、凹部228の縁と凸部208の面とを面取り可能である。
[0027] 幾つかの実施態様において、凹部228は、サーモセントリックスロット(thermocentric slot)でありうる。例えば、図3は、凹部がサーモセントリックスロット302である(従って、第1位置合わせ要素108又は第2位置合わせ要素128の限定されない例である)連結要素の一例を示す上面図である。サーモセントリックスロット302は、凸部308を受け入れ可能な中央部304を備えうる。凸部308は、第1の方向310において比較的規制がないが、第2の方向312において比較的厳しく規制される。例えば、凸部308が中央スロット302の幅より若干大きい断面を有するならば、隣接するスロット306により、この突起を中央のスロット304の中心に向かわせ、第1の方向310の移動については考慮する傾向のある弾性力が提供される。
[0028] 従って、幾つかの実施態様において、カセットシステム100は、第1位置合わせ要素108又は第2位置合わせ要素128に1以上のサーモセントリックスロットを使用しうる。様々な向きのサーモセントリックスロットを多数使用することで、ベース102とプローブカードアセンブリ120との係合のきっかけとなり、ベース102とプローブカードアセンブリ120との間に温度差がある場合であっても、係合が維持される。例えば、(サーモセントリックスロットを備える)位置合わせ要素の対応するペアが多数設けられる場合、プローブカードアセンブリ120に対するベース102の位置が全体的に規制されうる。従って、位置合わせ要素は、任意の位置誤差を弾性的に平均化する傾向となりうる。例えば、3つ以上の位置合わせ要素の対応するペアを備えることによって、プローブカードアセンブリの位置は、ベースに対して2方向において全体的に規制されうる。
[0029] これにより、特にベース102とプローブカードアセンブリ120との間に温度差がある場合に有益となりうる。例えば、大抵の材料は、加熱されると寸法が大きくなる傾向がある。従って、プローブカードアセンブリ120がベース102よりも温かい場合には、プローブカードアセンブリ120がベース102より若干大きくなる場合があり、位置合わせ要素が完全に位置合わせしない場合がある。さらに、このような寸法差異の変化は、ベース102、プローブカードアセンブリ120、又はしっかりと共に接続されている場合にはその双方の湾曲につながる可能性がある。例えば、図4は、サーモセントリックスロットの凹部408を有する(ベース102の限定されない例でありうる)ベース402を示す上面図である。(図示しない)対応するプローブカードアセンブリの凸部428は、(実線で示す)位置430内の凹部408の中心に名目上位置合わせ可能である。しかしながらプローブカードアセンブリがベースより温かい場合には、プローブカードアセンブリの寸法が増加して、凸部428がさらに離れることになり、従って(点線で示す)位置432のベースの外周に向かって移動する。サーモセントリックスロット凹部408はそれぞれ、スロットの中央部に向かって凸部を押す弾性力を提供可能である。これによりベースに対して中心を保つ位置でプローブカードアセンブリを圧迫することが可能である。これにより、温度差があっても、ベースに対してプローブカードアセンブリの正確で再現性のある配置が行える。例えば、テストシステムが通常受ける温度範囲において、約2マイクロメータ内のプローブ先端の再現可能な配置精度が実現可能である。
[0030] 出願番号12/327,576に更に詳細に記載されるように、サーモセントリックスロットの様々な配置が使用可能である。図5〜図9は、本発明の様々な実施態様において第1位置合わせ要素108又は第2位置合わせ要素128として使用可能であるサーモセントリックスロットの更なる配置について示す図である。
[0031] 位置合わせ要素(例えば、第1位置合わせ要素108又は第2位置合わせ要素128)として使用可能な凹部の他の例として屈曲部(flexure)がある。図10に屈曲部の一例を図示するが、これは第1位置合わせ要素又は第2位置合わせ要素の限定されない例となりうる。屈曲部は、弾性材料602から形成可能であり、対応する凸部606を受け入れ可能な窪み又は溝604を備えうる。幾つかの実施態様において、第1位置合わせ要素108又は第2位置合わせ要素128は、キネマティックカップリング(kinematic coupling)となりうるインタフェースを有しうる。例えば、第1位置合わせ要素108が、第2位置合わせ要素のV字型溝部内で連結する球形の部分を有しうる。同様に、第1位置合わせ要素108がV字型溝部を備え、第2位置合わせ要素128が球形部を備えてもよい。ここで使用されるように、キネマティックカップリングとは、最小限の数の位置合わせ機能ペアを使用するカップリングを意味する。例えば、6自由度(DOF)のキネマティックカップリングを、屈曲部又は屈曲部系等の運動誘導機構(motion guidance mechanism)と組み合わせ可能であり、ベース120とプローブカードアセンブリ102との既定の相対動作が可能となる。別の限定されない例として、単一のDOF屈曲部と直列に配置される6DOFのキネマティックカップリングがあり、これによりベース102はプローブカードアセンブリ120に対して5DOF内(例えば3つの回転方向及びx−y並進)で規制可能であり、単一DOF(例えば、z並進)内で可動となる。屈曲部は水平移動を規制可能であるが、垂直方向には撓む。例えば、点線を用いて撓み位置での屈曲部を示す。屈曲部は、ベース又はプローブカードアセンブリのいずれか上に配置可能である(対応する凸部がベース及びプローブカードアセンブリの他方上に配置される)。
[0032] 図11〜図12は、本発明の様々な実施態様において位置合わせ用として使用可能な屈曲部の更なる配置を示す図である。図11Aは、丸みを帯びた凸部652を受け入れる凹部654として使用される屈曲部650の別の配置を示す図である。図11Bは、撓み位置にある屈曲部を示している。屈曲部は、留め具として機能する一体構造656を備え、所定量の撓みが起こったならば屈曲部の撓み具合を制限可能である。図12は、凹部として使用可能な屈曲部の別の配置を示す図であり、垂直方向の移動を大まかに(例えば、オーバートラベルを可能にするように)規制し、水平方向の移動を厳しく(例えば、サーモセントリックに平均化するために)規制するようにバネが使用される。
[0033] カセットシステムは、例えば図2〜図12に示した様々な位置合わせ要素のいずれか1つ以上及びその組み合わせや変形したものを使用可能である。図13にカセットシステムの他の例を示す。このカセットシステムは、(ベース102のようでありうる)ベース702と(プローブカードアセンブリ120のようでありうる)プローブカードアセンブリ720とを備えうる。このプローブカードアセンブリは、複数のプローブ724が搭載された1つ以上の基板722を備えうる。例えば、3つの基板722が図示されており、基板の数はもっと多くても少なくてもよい。基板722は、上述の基板122のようであり、プローブ724は、上述のプローブ124のようでありうる。
[0034] プローブカードアセンブリ720上の第1位置合わせ要素728は、ベース702上の第2位置合わせ要素708と位置合わせして配置可能であり、これによってベースに対するプローブカードアセンブリの移動が規制される。例えば、上述のように、位置合わせ要素708、728は協働して、ベースに対するプローブカードアセンブリの垂直な移動を可能としながら、水平な移動を限定する。位置合わせ要素708、728は、上述の位置合わせ要素108、128、208、228、302、408、428、604、606,652及び654のいずれかのようでありうる。カセットシステムシステム700は、基準部104を備えうる。
[0035] カセットシステム700は、1つ以上の圧縮留め具730を備えうる。圧縮留め具によって、ベース702に対するプローブカードアセンブリ720の垂直な移動に関する限界が規定できる。例えば、圧縮留め具は、プローブカードアセンブリ720とベース702とが一緒に押圧される場合、所定量のオーバートラベルをもたらすよう選択された高さを有する。すなわち、圧縮留め具の高さは、プローブ724が特定の所定の厚さのウエハに関してウエハ150の端子152と接触したら、所定量の圧縮を受けるように選択可能である。
[0036] 圧縮留め具730は、ベース702又はプローブカードアセンブリ720のいずれかに取り付け可能である。圧縮留め具は所定の高さを有し、調整可能である。例えば、圧縮留め具は、上方または下方に調節される圧縮留め具の高さを考慮したねじアセンブリを備えうる。調整可能な圧縮留め具は例えば、カセットシステムを異なる厚さのウエハに使用すべき場合に有用となりうる。例えば、圧縮留め具は、ウエハ厚さに応じて所望のオーバートラベル量となるよう調整可能である。幾つかの実施態様では、圧縮留め具の高さは、プローブの高さにウエハの厚さを加えたものから、所望のオーバートラベル量を引いたものと等しく設定可能である。
[0037] プローブ724と電気インタフェース732との間の電気接続は、プローブカードアセンブリ内の電気接続によりもたらされる。例えば、電気配線734を基板722上又は内部に設けることが可能である。電気配線734は、プローブカードアセンブリ720上又はその内部に設けられた電気路736に電気的に接続可能であり、電気インタフェース732に電気的に接続可能である。
[0038] 図14にウエハテストカセットシステムの別の実施態様を示す。カセットシステム800は、(ベース702のようでありうる)ベース802と(プローブカードアセンブリ720のようでありうる)プローブカードアセンブリ820とを備えうる。位置合わせ要素808及び828は、位置合わせ要素708、720について上述したような方法で移動及び位置合わせを規制するために設けられる(例えば、位置合わせ要素は、上述の位置合わせ要素108、128、208、228、302、408、428、604、652及び654のいずれかのようでありうる)。カセットシステムシステム800は、上述の基準部104のような基準部を備えうる。カセットシステム800は、上述の732、734、736のような電気接続を備えうる。カセットシステム800は、ベース802又はプローブカードアセンブリ820のいずれかに配置される圧縮留め具730のような圧縮留め具を備えうる。
[0039] カセットシステム800は、真空シール840を備えうる。この真空シールは、ベース802とプローブカードアセンブリ820との間の空間をシールする位置に配置可能である。ベースとプローブカードアセンブリとの間に真空を作ることにより、プローブ724によるプローブカードアセンブリ上に対する湾曲力箇所を相殺するのに役立つ。例えば、ベース802に対するプローブカードアセンブリ820のオーバートラベルにより、プローブ724上に対して圧縮力が加わる。この圧縮力は、プローブカードアセンブリ820に対抗する反力となり、基板722及び/又はプローブカードアセンブリ820の本体が上方に曲がりやすくなる。真空により、反作用力が生み出され、反力の一部又は略全てが相殺される。
[0040] 真空シール840は、様々な形態をとることが可能であり、例えば、oリング、ガスケット、リップシール等であってもよい。所望であれば、真空シールをベース802及びプローブカードアセンブリ820とは別に異なるものとしてもよく、又は、真空シールをベース820又はプローブカードアセンブリ820の一方又は他方に取り付けてもよい。
[0041] 図15にウエハテストカセットシステムの別の実施態様を示す。カセットシステム900は、(ベース702のようでありうる)ベース902と(プローブカードアセンブリ920のようでありうる)プローブカードアセンブリ920とを備えうる。位置合わせ要素908及び928は、位置合わせ要素708、720について上述したような方法で移動及び位置合わせを規制するために設けられる(例えば、位置合わせ要素は、上述の位置合わせ要素108、128、208、228、302、408、428、604、652及び654のいずれかのようでありうる)。カセットシステムシステム900は、上述の基準部104のような基準部を備えうる。カセットシステム900は、上述の732、734、736のような電気接続を備えうる。カセットシステム900は、ベース902又はプローブカードアセンブリ920のいずれかに配置される圧縮留め具730のような圧縮留め具を備えうる。
[0042] カセットシステム900は、ロック機構950を備えうる。ロック機構950は、ベース902とプローブカードアセンブリ920とを一緒にロック可能な位置に配置可能である。様々な種類のロック機構が使用可能であり、例えば、ねじ、ピン、ラッチ等が含まれる。ロック機構は、所望されれば位置合わせ要素808、820内に一体化可能である。例えば、ロック機構は、第1位置合わせ要素908上に配置される格納式ピン952を備えうるものであり、これが第2位置合わせ要素928上に配置されたスロット954内に連結する。ピン952の作動は、機械的又は電気的に始動可能である。あるいは、ロック機構950は、位置合わせ要素とは別にすることができ、例えば、ベース及びプローブカードアセンブリ上に配置される。別の例として、ロック機構950は、ベース902及びプローブカードアセンブリ920のうちの一方内に配置された(図示しない)ゆとり穴(clearance hole)を貫通し、ベース902及びプローブカードアセンブリ920のうちの他方内に配置された(図示しない)ねじ穴内を通るねじを備えうる。ベース902とプローブカードアセンブリ920とを一緒にロックすることにより、カセット900(例えば、ウエハを内部に挿入した充填カセット)の運搬中に有益となる。
[0043] 図16にウエハテストカセットシステムの別の実施態様を示す。カセットシステム500は、(ベース702のようでありうる)ベース502と(プローブカードアセンブリ720のようでありうる)プローブカードアセンブリ720とを備えうる。位置合わせ要素508及び528は、位置合わせ要素708、720について上述したような方法で移動及び位置合わせを規制するために設けられる(例えば、位置合わせ要素は、上述の位置合わせ要素108、128、208、228、302、408、428、604、652、654、708、728、808及び828のいずれかのようでありうる)。カセットシステムシステム500は、(例えば基準部104のような)基準部、(例えば732、734、736のような)電気接続、(例えば730のような)圧縮留め具、(例えば真空シール840のような)真空シール及び(例えばロック機構940のような)ロック機構のいずれか1つ以上を備えうる。
[0044] カセットシステム500は、1つ以上の中間アセンブリ560、560’を備えうる。中間アセンブリ560は、1つ以上の位置合わせ要素508、528を備えうるものであり、従って、ベース502又はプローブカードアセンブリ520の一部となりうる。例えば、リング形態の中間アセンブリ560を基板523に取り付けて、これにプローブ724を結合させることが可能であり、これによってプローブカードアセンブリ520を形成する。別の例として、中間アセンブリ560’をウエハ受け入れ可能な基板503に取り付けて、これによりベース502を形成可能である。ベース502とプローブカセットアセンブリ560とはそれぞれ、1つ以上の中間アセンブリ560、560’を備えうる。
[0045] 例えば上述のようなウエハテストカセットシステムは、次に例示するようにテストシステム内で使用可能である。図17にウエハテストシステムの概略図を示す。ウエハテストシステム1000は、ウエハロードサブシステム1002とウエハテストラック1004とを備えうる。
[0046] ウエハロードサブシステム1002により、ベース(例えばベース1020a、1020b、1020c)上にウエハ1050a、1050b、1050cを充填可能である。このベースは、ベース102、202、402、502、702、802及び902のいずれかのようでもありうる。ウエハは、ベースの表面上に配置可能であり、ベース上の基準部に位置合わせ可能である。例えば、カメラ1010を備える光学位置合わせシステムを用いて、ウエハポジショナ1012によりウエハを配置可能である。
[0047] ウエハは、様々な方法でベース上に保持可能である。例えば、ウエハを留どまらせるようにベースが粘着性のある受け入れ表面を備えていてもよい。あるいは、静電気力を加えることにより又は真空によりウエハの位置を保持してもよい。
[0048] ウエハテストラック1004は、複数のプローブカードアセンブリ1200a、1200b、1200cを備えうる。プローブカードアセンブリ1200a、1200b、1200cは、プローブカードアセンブリ120、220、520、720、820及び920のいずれかのようでありうる。プローブカードアセンブリ1200a、1200b、1200cは、その設置や、保守や品種切替のためにウエハテストラック1004から取り除く作業を容易にするために(図示しない)中間アセンブリを介してウエハテストラック1004内に取り付け可能である。
[0049] ウエハ1050a、1050b、1050cを対応するベース1020a、1020b、1020cに充填した後、ロボットアーム1006によってベースをウエハテストラック1004に移動可能である(例えば、ロボットアーム位置を点線で示す。各ベースをプローブカードアセンブリのうちの対応するものの近くに配置可能となり、ベース上の位置合わせ要素がプローブカードアセンブリ上の位置合わせ要素と係合する。(ベース及びプローブカードアセンブリは、上述の位置合わせ要素108、128、208、228、302、408、428、508、528、604、606、652、654、708、728、808、828、908及び928等の(図示しない)位置合わせ要素を備えうる)。各ベースはその後、垂直方向に並進可能であり(例えば、ロボットアーム1006又はその他の(図示しない)配置機構を用いてテストラック1004内に配置)、ウエハの端子の対応するものにプローブを接触させる。これにより、プローブの対応するものとウエハ上の端子との間で電気接触がなされる。垂直移動は、オーバートラベルを含み、例えば上述のような圧縮留め具により制限可能である。
[0050] ウエハ1050a、1050b、1050cは、ベース上に配置された基準部に対して所定の位置内でベース1002a、1002b、1002c上に配置されるので、ウエハはベース上の位置合わせ要素に対して所定の位置内にある。ベースがプローブカードアセンブリ上の対応する位置合わせ要素内に連結されたなら、これによりプローブはウエハの端子と自動的に位置合わせ可能となる。所望されれば、(図示しない)真空システムを用いてベースと対応するプローブカードアセンブリとの間の隙間に真空を作ることができる。例えば、真空システムは、プローブカードアセンブリ又はベース上の穴と接続可能である。
[0051] プローブカードアセンブリ1200a、1200b、1200cは、テスタ1008と電気接続可能である。プローブカードアセンブリは、コネクタや(図示しない)ワイヤを備え、通信リンク又はテスタ1008へのケーブル1014と電気接続可能である。例えば、プローブは、プローブカードアセンブリの配線及び/又はビア、インターポーザーアセンブリ、フレキシブルケーブル、コネクタ及び/又は無線リンクのいずれかを介して電気的に接続され、プローブから及びプローブへの電気信号の通信が可能となる。プローブカードアセンブリ1200a、1200b、1200cはテストラック1004に保持されているので、所望であればテスタ1008への固定接続を有することができる。プローブカードアセンブリは、テスタ1008によって行われるテストを増やしたり交換したりするための電子回路(例えば、テストチップ、バッファ、テスト制御装置、スイッチ等)を備える。
[0052] プローブが端子と接触したならば、ウエハのテストが可能となる。テストラック1004には複数のウエハを充填可能であり、ゆえに複数のウエハのテストを同時に行える。例えば、最初のウエハを充填し、2番目のウエハを充填しながら最初のウエハのテストを進められる。テストとしては例えば、機能テスト、通電テスト、及びその他の種類のテストが挙げられる。テストラック1004内の幾つかのウエハをテストしながら、その他のウエハを充填したり、ウエハロードサブシステム1002を用いてテストラックから取り出すことができる。
[0053] 所望であれば、(図示しない)環境制御システムによってテストラック1004を高い温度に保持可能である。例えば、通電テスト中は高温を使用することが多い。従って、テストラックの位置に移動させる前に、テストラック1004の温度に近くなるように配置サブシステム1002内の(図示しない)ヒータを用いてベース1020a、1020b、1020c及び充填されたウエハ1050a、1050b、1050cを予備加熱可能である。あるいは、プローブをウエハの端子に接触させる前に、テストラック1004内でベースを加熱してもよい。テストラック1004及びベース1020a、1020b、1020cを加熱する代わりに、配置サブシステム1002内の(図示しない)冷却装置を用いて冷却してもよい。このようにベース及びウエハの温度の変更は、対応するプローブカードアセンブリにベースを連結する前に行える。
[0054] ベース1004a、1004b、1004cは、プローブカードアセンブリ1200a、1200b、1200cと比較すると熱質量が比較的小さい。従って、ベース及びウエハは、比較的速く加熱(又は冷却)可能であり、(プローブカードアセンブリを加熱したり冷却したりするシステムと比較すると)全体のテスト時間の短縮に役立つ。さらに、サーモセントリックスロットを用いれば、ウエハをプローブカードアセンブリに接触させる前にウエハ(及びベース)温度をプローブカードアセンブリ温度近くに合わせる必要性を回避するのに役立つ。
[0055] 所望であれば、ベース1020a、1020b、1020c(及びウエハ1050a、1050b、1050c)は、テストラック1004を保持する第2温度とは異なる第1温度になるよう加熱又は冷却可能である。例えば、第1温度と第2温度とは、第1温度でのウエハの熱歪みが第2温度でのプローブカードアセンブリの熱歪みと整合するように選択可能である。ベース、ウエハ、及びプローブカードアセンブリの温度による寸法変化に起因する位置合わせ誤差を最小限にするのに有用である。
[0056] 高さ調整可能な圧縮留め具がベース上に備わっている場合、圧縮留め具の高さはウエハの公称高さに基づいてベースにウエハを充填する前又はその最中に調整可能である。これにより、プローブカードアセンブリ上へのベースの垂直並進中、所定のオーバートラベル量が必ず得られるようにするのに役立つ。
[0057] 本発明の特定の実施形態および応用が本明細書において説明されたが、これらの実施形態及び応用は単に例示的なものであり多くの変更が可能である。従って、本発明がこれらの例示的実施形態および応用又は例示的実施形態および応用が動作する又は本明細書に説明される方法に限定されるよう意図されない。例えば、ある実施形態で示した特徴と別の実施形態で示した特徴とを組み合わせることが可能である。明細書に例示したバネ接触は、記載したものとは異なる方法で製造可能であり、記載された方法を用いて例示したものとは異なる種類のバネ接触を製造可能である。従って、以下に述べる請求の範囲によるものを除き、本発明が限定されるよう意図されない。

Claims (23)

  1. ウエハを保持するためのウエハカセットシステムであって、
    基準部と、前記ウエハを受け入れる大きさの受け入れ表面と、複数の第1位置合わせ要素と、を有するベースと、
    基板と、前記基板の表面上に配置され前記ウエハの端子と接するよう配列された複数のプローブと、前記第1位置合わせ要素に対応する複数の第2位置合わせ要素と、を有するプローブカードアセンブリと、を備え、
    前記第1位置合わせ要素と前記第2位置合わせ要素は、前記受け入れ表面に略垂直な方向での前記ベース及び前記プローブカードアセンブリの相対移動を許容しつつ、前記受け入れ表面に略平行な方向での前記ベース及び前記プローブカードアセンブリの相対移動を規制する、連結可能な相補形状を有する、
    システム。
  2. 前記第1位置合わせ要素と前記第2位置合わせ要素が、2度の並進及び3度の回転で規制され、第3度の並進における並進を可能にする、前記ベースと前記プローブカードアセンブリとの所定の相対位置を規定するよう連結可能である、
    請求項1に記載のシステム。
  3. 前記ベースと前記プローブカードアセンブリとの間の空間をシールするよう配置される真空シールをさらに備える、
    請求項1に記載のシステム。
  4. 前記ベースと前記プローブカードアセンブリのうちの1つが、前記ベースと前記プローブカードアセンブリとの互いの方向への相対移動の制限を規定するよう配置される圧縮留め具を有する、
    請求項1に記載のシステム。
  5. 前記圧縮留め具は、調整可能な高さを有する、
    請求項4に記載のシステム。
  6. 前記第1位置合わせ要素と前記第2位置合わせ要素のうちの一方が凸部を有し、前記第1位置合わせ要素と前記第2位置合わせ要素のうちの他方がサーモセントリックスロットを有する、
    請求項1に記載のシステム。
  7. 前記第1位置合わせ要素と前記第2位置合わせ要素が、運動誘導機構と直列にキネマティックカップリングを有する、
    請求項1に記載のシステム。
  8. 前記運動誘導機構が屈曲部を有する、
    請求項7に記載のシステム。
  9. 前記第1位置合わせ要素と前記第2位置合わせ要素のうちの一方が凸部を有し、前記第1位置合わせ要素と前記第2位置合わせ要素のうちの他方が屈曲部を有する、
    請求項1に記載のシステム。
  10. 前記ベースと前記プローブカードアセンブリとを共にロック可能なように配置されるラッチ機構をさらに備える、
    請求項1に記載のシステム。
  11. 前記第1位置合わせ要素と前記第2位置合わせ要素により、前記端子に対する前記プローブの拭き取り動作を提供する、
    請求項1に記載のシステム。
  12. ウエハ上に配置される端子との電気接触を提供する方法であって、
    ベースの受け入れ表面上であって、前記ベースに配置される基準部に対して所定の位置に前記ウエハを配置する工程と、
    プローブカードアセンブリに前記ベースを結合する工程であって、前記プローブカードアセンブリは、その基板上に配置される複数のプローブを有し、前記ベース上に配置される複数の第1位置合わせ要素が前記プローブカードアセンブリ上に配置される対応する複数の第2位置合わせ要素と連結して、前記受け入れ表面に平行な方向での前記受け入れ表面と前記プローブカードアセンブリとの相対位置を規制する、工程と、
    前記第1位置合わせ要素と前記第2位置合わせ要素とにより規制されながら前記受け入れ表面に垂直な方向に前記プローブアセンブリに対して前記ベースを移動させ、前記プローブを前記端子の対応するものと接触させて、仮の圧力に基づく電気接続を形成する工程と、を含む、
    方法。
  13. 前記移動工程は、前記プローブアセンブリに対する前記ベースの回転を規制し、第1の方向及び第2の方向における前記プローブアセンブリに対する前記ベースの並進を規制し、第3の方向における前記ベースの並進を許可する、
    請求項12に記載の方法。
  14. 前記移動工程は、
    前記プローブと前記端子の前記対応するものとの間の接触力を生むようオーバートラベルを行う工程と、
    前記端子の前記対応するものを横切って前記プローブがこする動作を発生させる工程と、を含む、
    請求項12に記載の方法。
  15. 前記結合工程は、前記プローブカードアセンブリと前記ベースのうちの一方に配置される凸部を前記プローブカードアセンブリと前記ベースのうちの他方に配置される対応する凹部に挿入する工程を含む、
    請求項12に記載の方法。
  16. 前記ベースと前記プローブカードアセンブリとの間の領域に真空を作成する工程をさらに含む、
    請求項12に記載の方法。
  17. 前記結合工程の前に、前記ベースと前記ウエハとの温度を変更する工程をさらに含む、
    請求項12に記載の方法。
  18. 前記ベースと前記ウエハの温度を第1の温度に変更する工程をさらに含み、前記プローブカードアセンブリは第2の温度であって、前記第1の温度での前記ウエハの熱歪みは前記第2の温度での前記プローブカードアセンブリの熱歪みと整合する、
    請求項12に記載の方法。
  19. 前記移動工程が所定のオーバートラベルを生むように、前記ウエハの公称高さに応じて、前記ベースと前記プローブカードアセンブリのうちの一方に配置される圧縮留め具の高さを調整する工程をさらに含む、
    請求項12に記載の方法。
  20. 複数のウエハを同時にテストする方法であって、
    複数のプローブカードアセンブリを備えるテスタユニットを得る工程であって、各プローブカードアセンブリは、複数のプローブと複数の第1要素とを有し、前記プローブカードアセンブリはテストサブシステムと電気的に接続する、工程と、
    前記テスタユニット内に複数のウエハを充填する工程と、
    前記テストサブシステムを用いて前記複数のウエハをテストする工程と、を含み、
    前記複数のウエハをそれぞれ充填する工程は、
    複数のベースのうちの対応するものの水平表面上であって、前記対応するベースに配置される基準部に対して所定の位置に前記ウエハを配置する工程であって、前記対応するベースは複数の第2位置合わせ要素を有する、工程と、
    前記対応するベースを前記対応するプローブカードアセンブリの近くの位置に移動させ、前記対応するベースの前記第2位置合わせ要素を前記対応するプローブカードアセンブリの前記第1位置合わせ要素に連結させる工程と、
    前記対応するプローブカードアセンブリに対して前記対応するベースを垂直方向に並進させつつ、前記第1位置合わせ要素と前記第2位置合わせ要素とにより水平方向に規制されながら前記対応するプローブカードアセンブリの前記プローブと前記ウエハの前記端子との間の仮の圧力に基づく電気接続を形成する工程と、を含む、
    方法。
  21. 前記充填工程は、前記配置工程の後であって前記移動工程の前に、前記対応するベースと前記ウエハとの温度を変更する工程をさらに含む、
    請求項20に記載の方法。
  22. 前記充填工程は、前記対応するベースと前記対応するプローブカードアセンブリとの間の領域に真空を作成する工程をさらに含む、
    請求項20に記載の方法。
  23. 前記テスト工程は、前記複数のウエハに関する通電テストを行うことを含む、
    請求項20に記載の方法。
JP2012547244A 2009-12-31 2010-12-28 ウエハテストカセットシステム Expired - Fee Related JP5735003B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29182409P 2009-12-31 2009-12-31
US61/291,824 2009-12-31
US12/979,200 US8872532B2 (en) 2009-12-31 2010-12-27 Wafer test cassette system
US12/979,200 2010-12-27
PCT/US2010/062260 WO2011082183A2 (en) 2009-12-31 2010-12-28 Wafer test cassette system

Publications (3)

Publication Number Publication Date
JP2013516770A true JP2013516770A (ja) 2013-05-13
JP2013516770A5 JP2013516770A5 (ja) 2014-02-20
JP5735003B2 JP5735003B2 (ja) 2015-06-17

Family

ID=44186720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012547244A Expired - Fee Related JP5735003B2 (ja) 2009-12-31 2010-12-28 ウエハテストカセットシステム

Country Status (6)

Country Link
US (1) US8872532B2 (ja)
JP (1) JP5735003B2 (ja)
KR (1) KR101699838B1 (ja)
SG (1) SG181991A1 (ja)
TW (1) TWI518338B (ja)
WO (1) WO2011082183A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192285A (ja) * 2013-03-27 2014-10-06 Tokyo Electron Ltd プローブ装置
JP2016503502A (ja) * 2012-11-20 2016-02-04 フォームファクター, インコーポレイテッド フレキシブル薄膜に埋め込まれたカーボンナノチューブプローブを有する接触器装置及びこれを製造するプロセス

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101583000B1 (ko) * 2009-03-09 2016-01-19 삼성전자주식회사 반도체 디바이스 테스트 장치 및 방법
WO2012125606A2 (en) 2011-03-16 2012-09-20 Formfactor, Inc. Wireless probe card verification system and method
DE102013215633B4 (de) 2012-08-13 2023-07-06 GM Global Technology Operations, LLC (n.d. Ges. d. Staates Delaware) Ausrichtungssystem
US9335347B2 (en) * 2012-09-10 2016-05-10 Advantest Corporation Method and apparatus for massively parallel multi-wafer test
JP6099347B2 (ja) * 2012-10-03 2017-03-22 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
JP6209376B2 (ja) * 2013-07-08 2017-10-04 株式会社日本マイクロニクス 電気的接続装置
TWI521212B (zh) * 2014-03-10 2016-02-11 A method and a method of assembling a vertical probe device, and a vertical probe device
US10153187B2 (en) * 2014-11-11 2018-12-11 Applied Materials, Inc. Methods and apparatus for transferring a substrate
KR102396428B1 (ko) * 2014-11-11 2022-05-11 삼성전자주식회사 반도체 테스트 장치 및 방법
US10241149B2 (en) * 2015-09-24 2019-03-26 The United States Of America, As Represented By The Secretary Of Commerce Massively parallel wafer-level reliability system and process for massively parallel wafer-level reliability testing
US10527649B2 (en) 2017-07-14 2020-01-07 International Business Machines Corporation Probe card alignment
US10345136B2 (en) 2017-07-14 2019-07-09 International Business Machines Corporation Adjustable load transmitter
US10634717B2 (en) * 2017-09-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Testing apparatus and testing method
TWI677690B (zh) * 2018-08-28 2019-11-21 創意電子股份有限公司 漩渦式探針、探針測試裝置、探針卡系統及多晶片模組之失效分析方法
CN114072682A (zh) * 2019-03-20 2022-02-18 塞莱敦体系股份有限公司 便携式探针卡组件
JP7274350B2 (ja) * 2019-05-28 2023-05-16 東京エレクトロン株式会社 搬送システム、検査システム及び検査方法
KR102322949B1 (ko) * 2019-12-04 2021-11-09 한국생산기술연구원 멀티프로버 시스템용 얼라이너 및 이를 구비하는 멀티프로버 시스템
KR102294402B1 (ko) * 2019-12-04 2021-08-31 한국생산기술연구원 멀티프로버 시스템용 얼라이너 및 이를 구비하는 멀티프로버 시스템
KR102319920B1 (ko) * 2019-12-04 2021-11-01 한국생산기술연구원 멀티프로버 시스템용 얼라이너 및 이를 구비하는 멀티프로버 시스템
KR102250702B1 (ko) * 2019-12-04 2021-05-11 한국생산기술연구원 멀티프로버 시스템용 얼라이너 및 이를 구비하는 멀티프로버 시스템
DE112021007343T5 (de) * 2021-03-23 2024-05-02 Kioxia Corporation Speichersystem
KR102648394B1 (ko) * 2023-11-15 2024-03-18 주식회사 유니테스트 웨이퍼 검사용 프로브 카드 홀더

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203244A (ja) * 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
JP2003504890A (ja) * 1999-07-14 2003-02-04 エイアー テスト システムズ ウェハ・レベル・バーンイン及びテスト用カートリッジ及び方法
JP2005049254A (ja) * 2003-07-30 2005-02-24 Tokyo Electron Ltd 検査装置
JP2010527515A (ja) * 2007-05-15 2010-08-12 ロナルド・シー・シューバート ウェーハプローブ試験および検査システム

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511520B2 (en) * 1990-08-29 2009-03-31 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5254939A (en) * 1992-03-20 1993-10-19 Xandex, Inc. Probe card system
US5570032A (en) * 1993-08-17 1996-10-29 Micron Technology, Inc. Wafer scale burn-in apparatus and process
US5644245A (en) * 1993-11-24 1997-07-01 Tokyo Electron Limited Probe apparatus for inspecting electrical characteristics of a microelectronic element
US5982182A (en) * 1994-09-01 1999-11-09 Chiu; Michael A. Interface apparatus for automatic test equipment with positioning modules incorporating kinematic surfaces
JP2929948B2 (ja) * 1994-09-20 1999-08-03 三菱電機株式会社 プローブ式テストハンドラー及びそれを用いたicのテスト方法
US5656943A (en) * 1995-10-30 1997-08-12 Motorola, Inc. Apparatus for forming a test stack for semiconductor wafer probing and method for using the same
US6166552A (en) * 1996-06-10 2000-12-26 Motorola Inc. Method and apparatus for testing a semiconductor wafer
US6040700A (en) * 1997-09-15 2000-03-21 Credence Systems Corporation Semiconductor tester system including test head supported by wafer prober frame
JP3456877B2 (ja) 1997-10-20 2003-10-14 松下電器産業株式会社 ウェハカセット
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
JP3467394B2 (ja) * 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JP3535728B2 (ja) 1998-02-23 2004-06-07 松下電器産業株式会社 半導体集積回路の検査装置
US6627483B2 (en) 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6413113B2 (en) * 1999-07-14 2002-07-02 Aehr Test Systems Kinematic coupling
US6377062B1 (en) 2000-03-17 2002-04-23 Credence Systems Corporation Floating interface for integrated circuit test head
US7053646B2 (en) * 2000-09-15 2006-05-30 Orsillo James F Apparatus and method for use in testing a semiconductor wafer
US7396236B2 (en) * 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
JP3924714B2 (ja) * 2001-12-27 2007-06-06 東京エレクトロン株式会社 ウエハカセット
US6756800B2 (en) * 2002-04-16 2004-06-29 Teradyne, Inc. Semiconductor test system with easily changed interface unit
US7202682B2 (en) * 2002-12-20 2007-04-10 Formfactor, Inc. Composite motion probing
JP4391744B2 (ja) * 2002-12-27 2009-12-24 東京エレクトロン株式会社 移動式プローブカード搬送装置、プローブ装置及びプローブ装置へのプローブカードの搬送方法
US6833696B2 (en) * 2003-03-04 2004-12-21 Xandex, Inc. Methods and apparatus for creating a high speed connection between a device under test and automatic test equipment
US7202687B2 (en) 2004-04-08 2007-04-10 Formfactor, Inc. Systems and methods for wireless semiconductor device testing
US7071724B2 (en) * 2004-06-25 2006-07-04 Infineon Technologies Ag Wafer probecard interface
JP2006032593A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
US7274201B2 (en) * 2005-05-19 2007-09-25 Micron Technology, Inc. Method and system for stressing semiconductor wafers during burn-in
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
TWI362717B (en) * 2005-10-18 2012-04-21 Gsi Group Corp Methods for alignment utilizing an optical reference
JP2007147537A (ja) * 2005-11-30 2007-06-14 Tokyo Electron Ltd プローブカード移載補助装置及び検査設備
JP2007165675A (ja) 2005-12-15 2007-06-28 Ricoh Co Ltd 半導体検査装置
JP2007183193A (ja) 2006-01-10 2007-07-19 Micronics Japan Co Ltd プロービング装置
JP4744382B2 (ja) 2006-07-20 2011-08-10 株式会社東京精密 プローバ及びプローブ接触方法
US7746089B2 (en) * 2006-09-29 2010-06-29 Formfactor, Inc. Method and apparatus for indirect planarization
KR100909966B1 (ko) * 2007-05-31 2009-07-29 삼성전자주식회사 멀티 프로브 카드 유니트 및 이를 구비한 프로브 검사 장치
JP5049694B2 (ja) * 2007-08-07 2012-10-17 ルネサスエレクトロニクス株式会社 プローブカード、半導体検査装置および半導体装置の製造方法
US8760187B2 (en) 2008-12-03 2014-06-24 L-3 Communications Corp. Thermocentric alignment of elements on parts of an apparatus
US8222912B2 (en) * 2009-03-12 2012-07-17 Sv Probe Pte. Ltd. Probe head structure for probe test cards

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504890A (ja) * 1999-07-14 2003-02-04 エイアー テスト システムズ ウェハ・レベル・バーンイン及びテスト用カートリッジ及び方法
JP2001203244A (ja) * 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
JP2005049254A (ja) * 2003-07-30 2005-02-24 Tokyo Electron Ltd 検査装置
JP2010527515A (ja) * 2007-05-15 2010-08-12 ロナルド・シー・シューバート ウェーハプローブ試験および検査システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503502A (ja) * 2012-11-20 2016-02-04 フォームファクター, インコーポレイテッド フレキシブル薄膜に埋め込まれたカーボンナノチューブプローブを有する接触器装置及びこれを製造するプロセス
JP2014192285A (ja) * 2013-03-27 2014-10-06 Tokyo Electron Ltd プローブ装置

Also Published As

Publication number Publication date
KR101699838B1 (ko) 2017-01-25
TWI518338B (zh) 2016-01-21
US8872532B2 (en) 2014-10-28
US20110156735A1 (en) 2011-06-30
JP5735003B2 (ja) 2015-06-17
WO2011082183A3 (en) 2011-11-17
TW201135253A (en) 2011-10-16
KR20120104405A (ko) 2012-09-20
SG181991A1 (en) 2012-08-30
WO2011082183A2 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5735003B2 (ja) ウエハテストカセットシステム
TWI550276B (zh) 探針卡總成、用以與探針卡總成一起使用的加強件、及測試裝置
US8760187B2 (en) Thermocentric alignment of elements on parts of an apparatus
US7812626B2 (en) High density interconnect system for IC packages and interconnect assemblies
US7579848B2 (en) High density interconnect system for IC packages and interconnect assemblies
US7511521B2 (en) Assembly for electrically connecting a test component to a testing machine for testing electrical circuits on the test component
US8427186B2 (en) Probe element having a substantially zero stiffness and applications thereof
US7372286B2 (en) Modular probe card
US7843202B2 (en) Apparatus for testing devices
TWI458983B (zh) 用於與測試裝置使用之加強件以及探針卡總成
US20080048698A1 (en) Probe Card
KR100915179B1 (ko) 프로브 카드
US8278956B2 (en) Probecard system and method
KR20090075717A (ko) 간접 평탄화를 위한 방법 및 장치
US20110128029A1 (en) Stiffener assembly for use with testing devices
WO2004008163A2 (en) Assembly for connecting a test device to an object to be tested
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US9128122B2 (en) Stiffener plate for a probecard and method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

R150 Certificate of patent or registration of utility model

Ref document number: 5735003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees